CN106575494B - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN106575494B CN106575494B CN201580041227.3A CN201580041227A CN106575494B CN 106575494 B CN106575494 B CN 106575494B CN 201580041227 A CN201580041227 A CN 201580041227A CN 106575494 B CN106575494 B CN 106575494B
- Authority
- CN
- China
- Prior art keywords
- output
- transistor
- signal
- node
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Networks & Wireless Communication (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明的显示装置包括具有栅极线的显示面板和被配置为向栅极线提供栅极脉冲的移位寄存器。移位寄存器包括:节点控制电路,用于通过对应于栅极起始脉冲或前一级的输出来控制Q节点和QB节点的电位;复位电路,在帧时段中的非显示时段期间接收处于第一电压电平的输出控制信号,在帧时段中的显示时段期间接收处于第二电压电平的输出控制信号,并且根据Q节点的电位将输出控制信号输出至复位电路的输出端或将输出端放电于低电位电压;以及栅极脉冲输出单元,其通过响应于第一电压电平的输出控制信号输出栅极脉冲并且通过响应于第二电压电平的输出控制信号输出栅极脉冲。
Description
技术领域
本发明涉及显示装置。
背景技术
显示装置被配置为使得数据线和栅极线彼此交叉并且像素被布置成矩阵。数据线被提供要显示的视频数据电压,并且栅极线被顺序地提供栅极脉冲。被提供栅极脉冲的显示线上的像素被提供视频数据电压,并且所有显示线被栅极脉冲顺序地扫描,从而显示视频数据。
通常,用于向平板显示装置的栅极线提供栅极脉冲的扫描驱动电路包括多个栅极集成电路(IC)。由于每个栅极驱动IC需要顺序地输出栅极脉冲,所以每个栅极驱动IC可以基本上包括移位寄存器,并且可以包括用于根据显示面板的驱动特性调整移位寄存器的输出电压的输出缓冲器和电路。
驱动栅极驱动IC与扫描水平线有关,并且对于驱动显示装置是非常重要的,因此,需要精确和稳定地驱动栅极驱动IC。为了稳定地驱动栅极驱动IC,每个移位寄存器包括用于使节点控制电路(NCON)的节点电压复位的复位电路(RESET)和用于防止栅极脉冲由于误差而输出的控制电路(CONTROL)。复位电路(RESET)和控制电路(CONTROL)分别由低电位电压(VSS)和高电位电压(VDD)驱动,并且复位电路(RESET)和控制电路(CONTROL)中的每一个使用四个晶体管。
近来,在面板上形成有栅极驱动IC的移位寄存器,以简化驱动驱动IC的结构,但是包括在移位寄存器中的复位电路(RESET)和控制电路(CONTROL)可以增加作为面板的非显示区的边框的尺寸。当显示面板具有大屏幕或高分辨率时,这样的缺点变得严重,因此,上述方法难以应用于最近获得普及的大屏幕/高分辨率显示面板。
此外,从扫描驱动电路输出的栅极脉冲通常在栅极低电压(VGL)与栅极高电压(VGH)之间摆动。随着栅极低电压(VGL)与栅极高电压(VGH)之差增加,在栅极脉冲摆动时可能需要更多的功耗。为了解决这个问题,已经提出了在栅极脉冲打开时用于使电压平滑地变化的栅极脉冲调制(GPM)。因此,通常使用对与栅极脉冲的输出相对应的时钟信号的波形进行调制以使栅极脉冲下降时电压平滑地变化。
然而,其中扫描驱动电路的移位寄存器利用输出单元的输入作为恒定高电位电压的显示装置不能控制高电位电压的电压变化,因此不能控制在栅极脉冲下降时的电压变化。
发明内容
技术问题
本发明提供一种使附加半导体器件最小化并且能够稳定地驱动栅极驱动单元的显示装置。
本发明提供一种显示装置,其在栅极脉冲的电压下降时使用高电位电压输出栅极脉冲,以使得梯度变缓。
解决方案
本发明的显示装置包括具有栅极线的显示面板和被配置为向栅极线提供栅极脉冲的栅极驱动电路。栅极驱动电路包括:被配置为响应于栅极起始脉冲或来自前一级的输出控制Q节点和QB节点的电位的节点控制电路;复位电路,其被配置为在帧时段中的非显示时段期间接收处于第一电压电平的输出控制信号、在帧时段中的显示时段期间接收处于第二电压电平的输出控制信号、并且将输出控制信号根据Q节点和QB节点的电位来输出至复位电路的输出端或者将输出端放电于低电位电压;以及栅极脉冲输出单元,其被配置为包括第一输出单元和第二输出单元,所述第一输出单元被配置为通过使节点控制电路的输出反转来向连接至栅极线的输出端提供第一输出信号,所述第二输出单元被配置为使节点控制电路的输出反转并且提供具有与第一输出信号的相位不同的相位的第二输出信号。
有益效果
本发明的移位寄存器通过使用将显示时段和非显示时段彼此分开的复位信号来控制扫描脉冲不在不期望的时刻被输出,从而能够稳定地执行扫描驱动操作,同时减少晶体管数量。另外,本发明能够利用用于操作准备时段的复位信号一次性地使移位寄存器的输出端复位,从而进一步提高扫描驱动操作的可靠性。
因此,与常规的复位电路相比,本发明执行复位过程而不增加晶体管的数量,从而减小了移位寄存器在面板中占据的面积,因此导致了有效地应用于具有大数值的每英寸像素(PPI)的显示面板的显示装置。
本发明的显示装置能够基于节点控制电路的输出生成具有不同延迟值的输出信号,并且在电压下降时合成输出信号以形成平缓的梯度。因此,通过使用具有不同相位的输出信号,本发明能够具有与GPM相同的效果,因此,本发明可以应用于使用高电位电压产生栅极脉冲的显示装置。
附图说明
图1是示出根据本发明实施例的显示装置的框图。
图2和图3是示出根据本发明的实施例的触摸屏的图。
图4是示出根据本发明的实施例的移位寄存器的图,图5是示出根据本发明的实施例的移位寄存器级的图。
图6是示出栅极脉冲输出单元的示例的图。
图7是示出根据本发明的第一实施例的复位电路的电路图。
图8是示出级的输入信号和输出信号的波形图。
图9至图11是示出根据本发明的第二实施例至第四实施例的复位电路的电路图。
图12是示出根据本发明实施例的栅极脉冲输出单元的示例的图。
图13是示出产生栅极脉冲的过程的图。
图14是反相器的截面透视图。
具体实施方式
在下文中,在本发明被实现为液晶显示装置的情况下,参考附图详细描述本发明的实施例。
图1是示出根据本发明实施例的显示装置的框图。参考图1,根据本发明的显示装置包括显示面板100、定时控制器110、触摸感测电路111、数据驱动电路12和扫描驱动电路13。
显示面板100可以被配置为液晶显示面板,其中液晶层被写在两个基板之间。两个基板中的一个可以是薄膜晶体管(TFT)阵列基板,另一个可以是包括滤色器、黑矩阵元件等的滤色器基板。然而,显示面板100的结构不限于此,并且滤色器和黑矩阵元件可以形成在TFT阵列基板上。
TFT阵列基板包括数据线DL、与数据线DL相交的栅极线GL和以矩阵形式布置的像素P。
在数据线(DL)与栅极线(GL)之间的交叉处形成多个薄膜晶体管(TFT)、用于将数据电压充电到像素的像素电极1、以及连接至像素以维持像素电压的存储电容器。每个像素的液晶单元由电场驱动并且被配置为调整入射光的透射率,其中电场根据施加到像素电极1的数据电压与施加到公共电极2的公共电压之差被施加。TFT响应于沿着栅极线传输的栅极脉冲而接通,并且向像素电极1提供沿着数据线(DL)传输的电压。公共电极2可以形成在下基板或上基板上。公共电极2可以被划分为多个块,每个块被配置为用作感测由于触摸(或接近)输入而发生的电容变化的自电容或互电容触摸传感器。
数据驱动电路12包括多个源极驱动IC 120。源极驱动IC 120接收来自定时控制器110的数字视频数据(RGB)。源极驱动IC 120通过响应于来自定时控制器110的源定时控制信号将数字视频数据(RGB)转换为伽马补偿电压来产生数据电压,并且以与栅极脉冲同步地将数据电压提供至显示面板100的数据线。源极驱动IC 120可以通过玻璃上芯片(COG)工艺或者带式自动接合(TAB)工艺连接至显示面板100的数据线。
扫描驱动电路13包括连接在定时控制器110与显示面板100的栅极线之间的电平移位器130,以及栅极移位寄存器140。
电平移位器130对栅极高电压(VGH)与栅极低电压(VGL)之间的从定时控制器110接收的第i相位栅极移位时钟(CLK1至CLKi)的晶体管-晶体管-逻辑(TTL)逻辑电平电压执行电平移位。在下文中,通过采用使用四相位栅极移位时钟(CLK1至CLK4)的示例来描述本发明的实施例。
栅极移位寄存器140由根据栅极移位时钟(CLK1至CLK4)使栅极起始脉冲(VST)移位以顺序输出进位信号和栅极脉冲(Gout)的级组成。
扫描驱动电路可以以板内栅极(GIP)结构直接形成在显示面板100的下基板上。在GIP结构中,电平移位器130可以安装在印刷电路板(PCB)20上,并且栅极移位寄存器140可以安装在显示面板100的下基板上。
定时控制器110通过诸如低压差分信号(LVDS)接口和转换最小化差分信号(TMDS)接口的接口接收来自外部主机计算机的数字视频数据(RGB)。定时控制器110将从主机计算机接收的数字视频数据(RGB)发送到源极驱动IC 120。
定时控制器110通过LVDS或TMDS接口接收电路接收来自系统单元的诸如垂直同步信号(Vsync)、水平同步信号(Hsync)、数据使能信号(DE)和主时钟(MCLK)的定时信号。定时控制器110参考来自用于控制数据驱动电路和扫描驱动电路的操作定时的系统的定时信号产生定时控制信号。定时控制信号包括用于控制扫描驱动电路的操作定时的扫描定时控制信号和用于控制源极驱动IC 120的操作定时和数据电压的极性的数据定时控制信号。
扫描定时控制信号包括栅极起始脉冲(VST)、栅极移位时钟CLK1至CLK4、栅极输出使能(GOE)信号等。栅极起始脉冲(VST)被输入至栅极移位寄存器140以控制移位起始定时。
栅极移位时钟CLK1至CLK4通过电平移位器130进行电平移位,然后被输入至栅极移位寄存器140,以用作用于使栅极起始脉冲(VST)移位的时钟信号。GOE信号控制栅极移位寄存器140的输出定时。
数据定时控制信号包括源极起始脉冲(SSP)、源极采样时钟SSC、极性控制信号(POL)、源极输出使能信号(SOE)等。源极起始脉冲(SSP)控制源极驱动IC 120的移位起始定时。源极采样时钟(SSC)是用于在源极驱动IC 120中的源极采样时钟SSC的上升沿或下降沿处控制数据的采样定时的时钟信号。
触摸感测电路111对通过触摸屏面板的接收线Rx接收的互电容电压进行采样,并且将采样的电压累积在积分器的电容器中。触摸感测电路111将积分器电容器中改变的电压转换为数字数据,将数据与预设的阈值进行比较,如果数据等于或大于阈值,则确定该数据是在触摸(或接近)输入的位置处的互电容数据。
图2和图3是示出包括in-cell触摸屏的显示面板的像素阵列的示例的平面图。
图2是触摸屏(TSP)的布线结构的平面图,其中互电容触摸屏(TSP)和像素阵列的一部分被放大的视图。参考图2,互电容触摸屏(TSP)包括将在水平方向上连接的公共电极块(以下称为Tx块)与在垂直方向上延伸的公共电极块(以下称为Rx线)连接的Tx线。在Tx线与Rx线(Rx1和Rx2)之间的每个交叉处形成互电容(Cm)。
布置在水平方向上的Tx块通过链路模式L11至L22连接。Tx块(Tx11至Tx23)中的每一个与像素电极交叠,其间具有绝缘层。Tx块(Tx11至Tx23)中的每一个可以由诸如铟锡氧化物(ITO)的透明导电材料形成。链接图案L11至L22与Rx线Rx1和Rx2交叉,以电连接至在水平方向上相邻的Tx块(Tx11至Tx23)。链接图案(L11至L22)可以通过其间的绝缘层与Rx线Rx1和Rx2交叠。链接图案(L11至L22)可以由具有高水平导电性的金属(例如,铝(Al)、铝钕(AlNd)、钼(Mo)、铬(Cr)、铜(Cu)和银(Ag))形成。
Rx块(Rx1和Rx2)沿着显示面板100的垂直方向长地延伸。Rx块(Rx1和Rx2)可以由诸如ITO的透明导电材料形成。Rx块(Rx1和Rx2)中的每一个可以与未示出的多个像素交叠。Rx块(Rx1和Rx2)可以形成在显示面板100的上基板或下基板上。
图3是示出根据另一实施例的in-cell型互电容触摸屏的像素阵列的结构的平面图。参考图3,根据另一实施例的互电容触摸屏包括垂直连接的Tx块(Tx11至Tx44)和Rx电极。垂直连接的Tx块(Tx11至Tx44)通过路由布线W1至W4彼此连接,从而形成Tx线,并且Rx电极Rx1到Rx3垂直地形成在Tx线之间。
在图2和图3所示的互电容触摸屏(TSP)中,Tx块(Tx11至Tx23)和Rx块(Rx1和Rx2)在显示面板的显示时段中作为公共电极操作,并且在非显示时段期间的触摸传感器操作时段中作为互电容传感器操作。因此,在显示面板的显示时段用于对像素充电的公共电压(Vcom)被提供至每个块,并且在触摸传感器操作时段用于驱动互电容传感器的信号被提供至每个块。
在图2和图3中,公共电极块被描绘为互电容型触摸屏(TSP)的Tx和Rx触摸线。然而,在一些其他实施例中,公共电极块可以被配置为通过检测每个公共电极块的电容的变化来识别触摸输入的自电容型触摸屏(TSP)。
显示面板100中的像素根据每帧的数据电压而改变以输出图像。一个帧时段包括显示时段和非显示时段。显示时段是用于用相应帧的图像数据对显示面板100的像素进行充电的时段,非显示时段是在对显示面板100的像素充电结束与用下一帧的图像数据对像素再充电开始之间的黑色时段。在向显示面板100提供连续帧的图像数据之前,可以存在用于使显示面板100的扫描驱动电路13复位的操作准备时段。
图4是示出根据本发明实施例的移位寄存器140的示意图。
参考图4,栅极移位寄存器140由多个依赖连接的级(ST1至STn)(n为等于或大于2的整数)构成,并且被配置为依次输出第1至第n栅极脉冲(Gout(1)至Gout(n))。在从每一级输出的栅极脉冲施加到显示装置的栅极线时,栅极脉冲用作传送到前端级和后端级的进位信号。在下面的描述中,“前端级”表示参考级上方的位置。例如,参照第i级STi(i是大于1且小于n的自然数),前端级指示第一级ST1到第i-1级(ST(i-1))之一。“后端级”表示参考级下方的位置。例如,参照第i级(STi),后端级指示第i+1级(ST(i+1))至第n级之一。
图5是示出图3所示的第i级的结构的示例的图。
参考图5,第i级(STi)包括节点控制电路(NCON)、复位电路131和栅极脉冲输出单元133。
节点控制电路(NCON)通过接收起始脉冲(VST)或前一级的输出来控制Q节点或QB节点的电压。例如,第一级ST1的节点控制电路(NCON)可以接收起始脉冲(VST),并且通过第一级ST1的栅极脉冲输出单元133输出的扫描脉冲可以输入至包括在第一级(ST1)的后端级中的一个后端级(例如,ST2)中的节点控制电路(NCON)。即,第i级(STi)的节点控制电路(NCON)接收第i-1个时钟信号(CLK(i-1)),以对第i级(STi)的Q节点充电或放电。假设第i级(STi)的节点控制电路(NCON)接收第i-1个时钟信号(CLK(i-1))以对第i级的Q节点充电来提供对下面的实施例的描述。通过使用从输出端(Qout)输出的电压,复位电路131控制输出单元133输出或不输出栅极脉冲。例如,复位电路131将输出端(Qout)放电至低电位电压(VSS),使得栅极脉冲输出单元133被控制为不输出栅极脉冲,同时输出高电平电压,使得栅极脉冲输出单元133被控制以输出栅极脉冲。
如上所述,在图像数据被提供至显示面板100之前,可以存在用于使扫描驱动电路13复位的操作准备时段。在本说明书中,操作准备时段表示接收第一复位信号(RST1)以使每个级(ST)的输出端(Qout)的电位复位的时段。
在操作准备时段内,复位电路131被提供处于高电平电压的复位信号(RST1),以将输出端(Qout)的输出电压放电至低电位电压(VSS)。更详细地,当复位信号(RST1)处于低电平电压并且Q节点(Q)处于高电压时,复位电路131的输出端(Qout)被放电在低电位电压(VSS)处,从而使级的电位复位。
另一方面,当复位信号(RST1)处于低电平电压,并且Q节点(Q)处于低电压时,复位电路131输出输出控制信号(RST2)。输出控制信号(RST2)在非显示时段和显示时段之间保持在不同的电压电平。输出控制信号(RST2)在非显示时段期间保持在第一电压电平,在显示时段期间保持在第二电压电平。第一电压电平是不使栅极脉冲输出单元133操作的电位,第二电压电平是使栅极脉冲输出单元133操作的电位。例如,第一电压电平可以是低电平电压,并且第二电压电平可以是高电平电压。因此,在非显示时段中,即使复位信号(RST1)处于低电平,复位电路131也通过输出端(Qout)输出具有不使栅极脉冲输出单元133操作的第一电压电平的输出控制信号(RST2)。即,在非显示时段期间,不管Q节点(Q)和QB节点(QB)的电位如何,复位电路131的输出端(Qout)保持在不使栅极脉冲输出单元133操作的第一电压电平。因此,可以防止由于在非显示时段期间可能在Q节点(Q)或QB节点(QB)中发生的噪声而导致的栅极脉冲从栅极脉冲输出单元133输出。
因此,通过使复位电路131的输出端(Qout)的电位放电,复位电路131不仅执行复位操作,而且呈现在非显示时段期间输出的栅极脉冲。常规的栅极移位寄存器根据Q节点(Q)的电位的变化来控制栅极脉冲的输出,因此需要添加附加电路以在非显示时段期间限制栅极脉冲的输出。然而,本发明的复位电路131在操作准备时段期间利用单个电路来使级复位,并且在非显示时段期间控制栅极脉冲的输出。
换句话说,在没有附加电路结构的情况下,本发明的复位电路131执行初级复位操作以稳定输出端(Qout)的电位。另外,复位电路131可以通过在显示时段和非显示时段中的每一个期间不同地改变用于复位电路131的驱动功率的电压电平来执行次级稳定操作,以防止从栅极脉冲输出单元133输出栅极脉冲。关于这一点,稍后将描述复位电路131的详细结构和操作。
栅极脉冲输出单元133包括上拉晶体管(Tpu)和下拉晶体管(Tpd)。栅极脉冲输出单元133根据复位电路131的输出端(Qout)的电位输出栅极脉冲(Gout)。当复位电路131的输出端(Qout)处于低电位电压时,栅极脉冲输出单元133不输出栅极脉冲。然而,如图5所示,当复位电路131的输出端(Qout)处于高电位电压时,栅极脉冲输出单元133输出栅极脉冲。另外,栅极脉冲输出单元133响应于由节点控制电路(NCON)控制的QB节点(QB)的电位将输出电压放电至低电位电压(VSS)。例如,当QB节点(QB)的电位处于高电位电压时,栅极脉冲输出单元133将输出电压放电至低电位电压(VSS)。
栅极脉冲输出单元133可以与图5所示的结构不同地配置。例如,栅极脉冲输出单元133可以通过仅使用Q节点(Q)的电压来控制栅极脉冲(Gout)的输出。通常,QB节点(QB)用于防止由于Q节点(Q)的不稳定电位或节点控制电路(NCON)的复杂性而在不期望的定时输出栅极脉冲(Gout)。换句话说,QB节点(QB)用于在除了输出栅极脉冲(Gout)的时段之外的时段强制地放电栅极脉冲输出单元13的电压。然而,本说明书中描述的栅极移位寄存器140的每个级包括具有输出端(Qout)的复位电路131,输出端(Qout)的电位通过在显示时段和非显示时段具有不同电压电平的输出控制信号(RST2)而被有效地稳定。因此,即使在栅极脉冲输出单元133中没有附加的QB节点(QB),也可以使栅极脉冲(Gout)的定时稳定。
例如,参考图6,根据实施例的栅极脉冲输出单元133包括上拉晶体管(Tpu)和下拉晶体管(Tpd)。响应于从复位电路131的输出端(Qout)施加的低电平电压,上拉晶体管(Tpu)将通过漏电极提供的驱动电压(VDD)输出至栅极脉冲(Gout)。响应于输出端(Qout)的高电平电压,下拉晶体管(Tpd)将栅极脉冲输出单元133的电压放电至低电位电压(VSS)。
图7是示出根据实施例的复位电路的电路图,图8示出级(ST1至STn)的输入和输出信号。结合图4至图8描述复位电路131如何执行复位操作和输出稳定操作以及级(ST1至STn)如何输出栅极脉冲。
图7的实施例中所示的复位电路131-1连接在节点控制电路(NCON)与栅极脉冲输出单元133之间。节点控制电路(NCON)和复位电路131-1通过Q节点(Q)连接。复位电路131-1的输出端(Qout)连接至栅极脉冲输出单元133。通过接收Q节点(Q)的电压和复位信号(RST1),复位电路131-1将低电位电压(VSS)或输出控制信号(RST2)输出至输出端(Qout)。在Q节点(Q)的电位和复位信号(RST1)都处于低电平时,根据第一实施例的复位电路131-1输出输出控制信号(RST2)。
为此,复位电路131-1包括构成NOR门结构的第一晶体管至第四晶体管T1、T2、T3和T4。即,当输入至栅电极的复位信号(RST1)处于高电平时,第一晶体管T1将输出端(Qout)的电位放电至低电位电压(VSS)。第二晶体管T2与第一晶体管并联连接,并且当连接至栅电极的Q节点(Q)处于高电平时,第二晶体管T2将输出端(Qout)的电位放电至低电位电压(VSS)。第三和第四晶体管T4串联连接,并且第三晶体管T3在复位信号(RST1)处于低电平时接通,而第四晶体管T4在Q节点(Q)处于低电平时接通。当第三晶体管和第四晶体管T4同时接通时,输出控制信号(RST2)经由第三晶体管T3输出至输出端。
如图8所示,当通过系统(未示出)提供电力时,显示装置具有针对特定时间的操作准备时段。当在操作准备时段之后经过了特定时间Δt时,开始显示时段,其中输入数据输入信号(DE)和时钟信号(CLK)以显示图像。在非显示时段期间,可以接收触摸信号,或者可以接收除图像数据之外的附加信息。
复位电路131-1在操作准备时段的预定时间中接收高电平的复位信号(RST1)。响应于处于高电平的复位信号(RST1),第一晶体管(T1)将输出端(Qout)的电位放电至低电位电压(VSS)。在这一点上,即使第四晶体管(T4)通过Q节点(Q)的电位接通,第三晶体管(T3)亦通过处于高电平的复位信号(RST1)关断,因此,输出控制信号(RST2)不被提供至输出端(Qout)。即,在操作准备时段期间施加复位信号(RST1)时,无论Q节点(Q)的电位如何,复位信号131将输出端(Qout)的电位放电至低电位电压(VSS)。
在执行复位操作之后,复位信号(RST1)摆动至低电平电压。然后,在时钟信号(CLK1至CLK4)被接收之前的非显示时段中,复位信号(RST1)保持在低电平。在复位操作之后的非显示时段中,第三晶体管(T3)通过低电平复位信号(RST1)接通。由于在非显示时段中不输出栅极脉冲,所以节点控制电路(NCON)将Q节点(Q)的电位控制为高电平电压。因此,响应于Q节点(Q)的高电位电压,复位电路131的第二晶体管T2将输出端(Qout)的电位放电至低电位电压(VSS)。如果当第三晶体管(T3)通过低电平复位信号(RST1)接通时第四晶体管接通,则输出控制信号(RST2)经由第三晶体管和第四晶体管(T4)输出至输出端(Qout)。然而,由于在非显示时段中输出控制信号(RST2)处于低电平电压,所以栅极脉冲输出单元133不输出栅极脉冲。即,即使Q节点(Q)的电位由于异常操作或噪声而变得不稳定,复位电路131-1亦将低电平电位的输出控制信号(RST2)提供至栅极脉冲输出单元133以使下拉晶体管接通,从而防止输出栅极脉冲。
如上所述,在操作准备时段期间,复位电路131-1执行初级复位操作,以将复位电路131-1的输出端(Qout)放电至低电位电压(VSS),而不管Q节点(Q)的电位。另外,在非显示时段期间,复位电路131-1基于低电平输出控制信号(RST2)防止输出栅极脉冲。
因此,根据第一实施例的复位电路131-1利用单个逻辑电路来对输出端的电位进行放电,或者在显示时段和非显示时段的每一个中输出具有不同电压电平的输出控制信号(RST2)。特别地,输出控制信号(RST2)将显示时段和非显示时段彼此分开,并且在非显示时段中输入至复位信号131-1的输出控制信号(RST2)保持在栅极脉冲输出单元133不操作的电压电平。因此,可以通过单个逻辑电路来完成在操作准备时段中的级(ST1至STn)的复位以及防止在非显示时段中输出栅极脉冲。因此,与其中分别配置用于复位操作的电路和用于防止输出栅极脉冲的电路的常规技术相比,可以进一步简化移位寄存器140的结构,并且减少所需的半导体元件的数量。因此,具有简单结构的复位电路131可以不仅减少制造成本,而且可以减小电路的尺寸,并且因此减小移位寄存器140的整体尺寸。即,本发明的显示装置可以减小作为面板的非显示区的边框的尺寸,因此在使用大屏幕/高分辨率显示面板方面是有利的。
在显示时段中,电平移位器130将从定时控制器100接收的四相栅极移位时钟(CLK1至CLK4)的逻辑电平电压在栅极高电压(VGH)与栅极低电压(VGL)之间移位,从而生成其中第一栅极移位时钟至第四栅极移位时钟(CLK1至CLK4)顺序延迟的循环时钟。在显示时段中,复位信号(RST1)保持在低电压电平,而输出控制信号(RST2)从低电平摆动至高电平。虽然在显示时段的时间内没有设置栅极移位时钟,但是第一级ST1的节点控制电路(NCON)响应于栅极起始脉冲(VST)而对Q节点(Q)的电压进行放电。为此,节点控制电路(NCON)通过栅极起始脉冲(VST)来切换,并且可以包括将Q节点(Q)和低电位电压(VSS)的输入端连接的晶体管(未示出)。
因为复位信号(RST1)和Q节点(Q)的电位在显示时段期间处于低电位电压电平,所以包括在第一级(ST1)的复位电路131中的第三晶体管和第四晶体管(T4)接通,并且处于高电平电压的输出控制信号(RST2)被输出至输出端(Qout)。响应于从复位电路131提供的高电平输出控制信号(RST2),第一级(ST1)的栅极脉冲输出单元133输出第一栅极脉冲(Gout1)。
例如,第三级(ST3)在以下过程中输出第三栅极脉冲(Gout3)。在第一水平时段t1中和在第二水平时段t2中分别输出第一栅极脉冲和第二栅极脉冲之后,节点控制电路(NCON)在第三水平时段t3期间将Q节点(Q)保持在低电位电压。响应于第三栅极移位时钟(GCLK3),节点控制电路(NCON)使Q节点(Q)放电。当Q节点(Q)处于低电位电压时,复位电路131输出处于高电平电压的输出控制信号(RST2)。扫描脉冲输出单元133的上拉晶体管(Tpu)通过输出控制信号(RST2)接通,从而输出高电位电压的第三栅极脉冲(Gout3)。
实施方式
图9和图10是示出根据第二实施例和第三实施例的复位电路的图。根据第二实施例和第三实施例的复位电路可以通过图7所示的驱动波形执行与第一实施例中描述的操作相同的操作。
根据图9所示的实施例的复位电路131-2连接至节点控制电路(NCON)的Q节点(Q),并且复位电路131-2的输出端(Qout)连接至栅极脉冲输出单元133。通过接收Q节点(Q)的电压和复位信号(RST1),复位电路131-2向输出端(Qout)输出输出控制信号(RST2)或将输出端(Qout)的电位放电至低电位电压(VSS)。如果Q节点(Q)的电压和复位信号(RST1)都处于高电平,则复位电路131-2将输出端(Qout)的电位放电至低电位电压(VSS)。
为此,复位电路131-2包括形成NOR门结构的第一晶体管至第四晶体管(T21至T23)。当输入至栅电极的复位信号(RST1)处于低电平时,第一晶体管(T21)通过漏电极将通过源电极接收的输出控制信号(RST2)输出至输出端(Qout)。第二晶体管(T22)与第一晶体管(T21)并联连接,并且当连接至栅电极的Q节点处于低电平时,第二晶体管(T22)将通过源电极接收的输出控制信号(RST2)通过漏电极输出至输出端(Qout)。第三晶体管和第四晶体管(T23和T24)彼此串联连接,并且第三晶体管(T23)在复位信号处于高电平时接通,而第四晶体管(T24)在第Q节点(Q)处于高电平时接通。当第三晶体管和第四晶体管(T23和T24)同时接通时,复位电路131-2将输出端(Qout)的电位放电至低电位电压(VSS)。
根据图10所示的实施例的复位电路131-3连接至节点控制电路(NCON)的Q节点(Q),并且复位电路131-3的输出端(Qout)连接至栅极脉冲输出单元133。通过接收Q节点(Q)的电压和复位信号(RST1),复位电路131-1向输出端(Qout)输出输出控制信号(RST2)或者将输出端(Qout)的电位放电至低电位电压(VSS)。
复位电路131-3包括彼此串联连接的第一至第四晶体管(T31至T34)。第一晶体管(T31)响应于高电平复位信号(RST1)接通,并且第二晶体管(T32)通过Q节点(Q)的高电平电位接通。第一晶体管和第二晶体管(T31和T32)彼此相邻并且串联连接,并且当复位信号(RST1)和Q节点(Q)的电位都处于高电平时将输出端(Qout)的电位输出至低电位电压(VSS)。第三晶体管(T33)响应于低电平Q节点(Q)而接通,并且第四晶体管(T34)仅通过复位信号(RST1)的低电平电位接通。第一晶体管至第四晶体管(T31、T32、T33和T34)全部串联连接,并且当复位信号(RST1)和Q节点的电位全部为低电平时将输出控制信号(RST2)输出至输出端(Qout)。
根据图11所示的实施例的复位电路131-4不使用复位信号(RST1),并且其他驱动形式与图8所示的相同。
复位电路131-4包括:第一晶体管(T41),其响应于Q节点(Q)的低电位电压而将输出控制信号(RST2)输出至输出端(Qout);以及第二晶体管T42,其响应于Q节点的高电位电压将输出端(Qout)放电至低电位电压(VSS)。在非显示时段期间,节点控制电路(NCON)可以将Q节点(Q)维持在高电位电压,以便将输出端(Qout)放电至低电位电压(VSS)。即使第一晶体管(T41)由于Q节点(Q)的电位因节点控制电路(NCON)的异常操作或出现噪声导致变得不稳定而接通,输出控制信号(RST2)在非显示时段期间亦可以具有扫描脉冲没有被设置为从扫描脉冲输出单元133输出的电压。因此,可以防止栅极脉冲(Gout)在非显示时段期间由于Q节点的异常操作而从栅极脉冲输出单元133输出。
如在上述实施例中所描述的,在操作准备时段期间,输出控制信号(RST2)保持在低电平。即,即使在没有施加复位信号(RST1)的操作准备时段的部分中,复位电路131-4也可以基于其电压电平可变的输出控制信号(RST2)而防止栅极脉冲输出单元133输出栅极脉冲(Gout)。
当栅极脉冲的电压电平在移位寄存器140输出栅极脉冲的过程期间反转时,可能在公共电压(Vcom)中出现波纹。因为纹波影响公共电极(Vcom)与像素电极之间的电压差,所以其显然对像素P的亮度有影响。
纹波的大小与公共电极(Vcom)的负载不成比例,因此即使当共享同一公共电极(Vcom)的像素的亮度由于纹波而改变时,像素间亮度的变化也不是非常不同。然而,如果公共电压(Vcom)被分成多个块,则公共电极的每个块可以具有不同的负载和不同的纹波尺寸。即,由于纹波,在公共电极的具有不同负载的像素对应块之间可能存在亮度的偏差。例如,在具有in-cell触摸传感器功能的显示装置中,显示面板100的公共电极由多个块组成,其中一些块形成Tx电极,而其它块形成Rx电极,并且其中公共电极的每个块可以具有不同的尺寸和不同的负载。因此,由于公共电极波纹的尺寸的差异,具有不同负载的Tx电极和Rx电极具有不同的亮度,从而导致块模糊。以下提供其详细描述。
如图2和图3所示,在触摸屏结构中,公共电极(Vcom)的构成Tx线(Tx)的块和公共电极(Vcom)的构成Rx线(Rx)的块可以形成为不同的尺寸(宽度),或者由于与Tx块(Tx)和Rx电极(Rx)相邻的结构而可以容纳不同的负载。另外,可以使用具有不同电阻值的材料来形成公共电极(Vcom)的构成Tx块(Tx)和Rx块(Rx)的一些块,并且在公共电极(Vcom)的块之间可以存在负载差异。
因此,当在公共电压(Vcom)中出现波纹时,Tx块(Tx)中的像素和Rx电极(Rx)中的像素受不同大小的纹波的影响。由于纹波电压的差异,Tx块(Tx)中的像素之间的亮度变化和Rx块(Rx)中的像素的亮度变化变得不同。即,块模糊由Tx块(Tx)和Rx电极(Rx)之间的亮度变化的差引起。
为了消除块模糊,栅极移位寄存器140对栅极脉冲的输出进行调制。
图12是示出用于消除块模糊的移位寄存器140的栅极脉冲输出单元133的示例的图。
参考图12,栅极脉冲输出单元133包括第一输出单元134和第二输出单元135。第一输出单元134包括对通过复位电路131的输出端(Qout)提供的输出信号进行转换的第一反相器(INV1)。第一反相器(INV1)包括彼此串联连接在高电位电压(VDD)与低电位电压(VSS)之间的第一上拉晶体管(Tpu1)和第一下拉晶体管(Tpd1)。第一上拉晶体管(Tpu1)的栅电极和第一下拉晶体管(Tpd1)的栅电极连接至复位电路131的输出端(Qout)。因此,第一输出单元134仅当输出端(Qout)处于低电平电位时输出高电位电压(VDD)的第一输出信号。
第二输出单元135包括用于使复位电路131的输出端(Qout)的输出信号反相的第二反相器(INV2),以及用于使第二反相器(INV2)的输出信号延迟的第一延迟反相器和第二延迟反相器(DINV1和(DINV2))。
第二反相器(INV2)包括彼此串联连接在高电位电压与低电位电压(VSS)之间的第二上拉晶体管(Tpu2)和第二下拉晶体管(Tpd2)。第二上拉晶体管(Tpu2)的栅电极和第二下拉晶体管(Tpd2)的栅电极连接至复位电路131的输出端(Qout)。当复位电路131的输出端(Qout)处于低电平电位时,第二反相器(INV2)输出高电位电压(VDD)的输出信号。
第一延迟反相器(DINV1)串联连接至第二反相器(INV2),以使第二反相器(INV2)的输出信号反相并且延迟。第二延迟反相器(DINV2)串行连接至第一延迟反相器(DINV1),以输出作为第一延迟反相器(DINV1)的输出信号的反相和延迟版本的第二输出信号(Vgout2)。即,当复位电路131的输出端(Qout)处于低电平电位时,第二输出单元135输出处于高电位电压(VDD)的第二输出信号(Vgout2),第二输出信号(Vgout2)通过第一延迟反相器和第二延迟反相器(DIVN1和DIVN2)延迟。
图12示出了使用两个延迟反相器的示例,但是延迟反相器的数量可以选择为随机偶数,使得第二反相器(INV2)的输出信号的相位不反转。
从第一输出单元134输出的第一输出信号(Vgout1)和从第二输出单元135输出的第二输出信号(Vgout2)被提供至与栅极线(GL)连接的栅极脉冲输出节点(Nout)。栅极脉冲输出节点(Nout)将第一输出信号和第二输出信号(Vgout1和Vgout2)合成。
如图13所示,第一输出信号和第二输出信号(Vgout1和Vgout2)具有不同的相位。第一输出信号(Vgout1)在t0处开始上升直到达到高电位电压(VDD)。然后,第一输出信号(Vgout1)在t11开始下降,并在t13放电至低电位电压(VSS)。第二输出信号(Vgout2)在t0处开始上升直到达到高电位电压(VDD)。第二输出信号(Vgout2)在t12处开始下降,并且在t14处放电至低电位电压(VSS)。
第一输出信号和第二输出信号(Vgout1和Vgout2)在输出节点(Nout)中合成并且作为栅极脉冲(Gout)输出。在t11与t12之间,第二输出信号(Vgout2)保持在高电位电压(VDD),但是第一输出信号(Vgout1)被放电,因此栅极脉冲(Gout)的电压电平从高电位电压(VDD)逐渐下降。因为第一输出信号和第二输出信号(Vgout1和Vgout2)都在t12与t13之间放电,所以栅极脉冲(Gout)以大于t11与t12之间的电压下降速率的速率下降。在t13与t14之间,第一输出信号(Vgout1)被放电,并且第二输出信号(Vgout2)仍然被放电,因此栅极脉冲(Gout)的电压以与第二输出信号(Vgout2)的放电速率对应的速率下降。
因此,栅极脉冲(Gout)的电压根据时间以不同的速率下降。即,如果栅极脉冲(Gout)基于随时间的电压变化示出,则栅极脉冲(Gout)的下降梯度根据时间而不同。特别地,将从栅极脉冲(Gout)开始的t11开始的某一时段保持在高电位电压(VDD)的第二输出信号(Vgout2)与输出节点的信号(Nout)合成,因此,与现有技术相比,可以在栅极脉冲(Gout)的电压开始下降时实现更缓和的梯度。因此,通过使电压电平的差变小,可以减小纹波的尺寸,从而可以从采用分割的公共电极(Vcom)的显示面板消除块模糊。即,根据本发明,公共电压纹波可以变得非常小,使得尽管Tx块与Rx电极之间的电阻差,也可以减小由公共电压纹波引起的亮度偏差。因此,栅极脉冲输出单元133使栅极脉冲(Gout)的电压以相对平缓的速度放电,从而可以消除块模糊。
可以通过调整延迟反相器的数量以及延迟反相器的沟道宽度和长度来设置栅极脉冲(Gout)的下降梯度。
例如,可以使用延迟反相器的沟道宽度和沟道长度来调整栅极脉冲(Gout)的下降梯度,如下所述。栅极脉冲(Gout)的下降梯度是输出节点(Nout)通过上拉晶体管(Tpu)的电位下降的速率。因此,输出节点(Nout)中的栅极脉冲(Gout)的下降速率与第一延迟反相器和第二延迟反相器(DINV1和DINV2)的上拉晶体管(Tpu3和Tpu4)的沟道长度(L1)成比例,并且与其沟道宽度(W1)成反比。如图14所示,这是因为当上拉晶体管(Tpu)的沟道宽度(W1)较大并且沟道长度(L1)短时,电流平滑地流动。因此,可以通过调节第一延迟反相器和第二延迟反相器(DINV1和DINV2)的沟道宽度(W1)和沟道长度(L1)来设置栅极脉冲(Gout)的电压下降时的梯度。
另外,可以使用延迟反相器的数量来调整栅极脉冲(Gout)的下降梯度。图12的实施例示出了使用两个反相器的示例,但是可以连接两个或更多个延迟反相器。在这种情况下,延迟反相器的数量可以是偶数,使得第二反相器的相位不反转。
此外,由于栅极脉冲(Gout)的下降梯度,第一输出单元134和第二输出单元135可以具有不同的反相器,而不需要附加的延迟反相器。即,第一输出单元134和第二输出单元135中的每一个具有相同数量的反相器,每个反相器将输出信号延迟不同的时间。
在本发明的上述实施例中,节点控制电路(NCON)、复位电路131、131-1、131-2、131-3以及131-4中的每一个的晶体管、扫描脉冲输出单元133的第一反相器和第二反相器(INV1和INV2)和包括在延迟反相器(DINV1和DINV2)中的上拉晶体管(Tpu1至Tpu4)和下拉晶体管(Tpd1至Tpd4)可以使用以下之一来形成:氧化物晶体管、非晶硅晶体管或低温多晶硅晶体管。
[工业适用性]
这样,与现有的复位电路相比,本发明提供了一种显示装置,其在不增加晶体管的数量的情况下执行复位操作,从而能够减小面板中的移位寄存器的尺寸,因此有利于应用于具有大的每英寸像素(PPI)的显示面板。
通过使用具有不同相位的输出信号以具有与GPM相同的效果,本发明能够应用于使用高电位电压产生栅极脉冲的显示装置。
Claims (17)
1.一种显示装置,包括:
具有栅极线的显示面板;以及
移位寄存器,所述移位寄存器被配置为向所述栅极线提供栅极脉冲,
其中,所述移位寄存器包括:
节点控制电路,其被配置为响应于栅极起始脉冲或来自前一级的输出来控制Q节点和QB节点的电位;
复位电路,其被配置为在帧时段中的非显示时段期间接收处于第一电压电平的输出控制信号、在所述帧时段中的显示时段期间接收处于第二电压电平的所述输出控制信号、并且将所述输出控制信号根据所述Q节点的电位来输出至所述复位电路的输出端或者将所述输出端放电于低电位电压;以及
栅极脉冲输出单元,其被配置为响应于处于所述第一电压电平的所述输出控制信号而不输出所述栅极脉冲、并且响应于处于所述第二电压电平的所述输出控制信号而输出所述栅极脉冲,并且
其中,所述复位电路接收低电位电压和所述输出控制信号,并且响应于所述Q节点的低电位电压而输出所述输出控制信号,同时响应于所述Q节点的高电位电压向所述栅极脉冲输出单元输出所述低电位电压,以防止所述栅极脉冲被输出,并且
其中,在所述显示装置的操作准备时段内,所述复位电路接收复位信号并且响应于所述复位信号而输出低电位电压。
2.根据权利要求1所述的显示装置,
其中,所述复位电路包括通过不同的载流子操作并且彼此串联连接的第一晶体管和第二晶体管,并且
其中,所述输出控制信号被输入至所述第一晶体管的源电极,所述低电位电压被输入至所述第二晶体管的源电极,并且所述Q节点的电压被输入至所述第一晶体管和所述第二晶体管的栅电极,使得所述输出控制信号被输出至所述第一晶体管和所述第二晶体管的漏电极或者所述漏电极的节点被放电。
3.根据权利要求1所述的显示装置,其中,所述复位电路是当所述Q节点的电位和所述复位信号都处于低电平时输出所述输出控制信号的NOR门的形式。
4.根据权利要求1所述的显示装置,其中,所述复位电路包括:
第一晶体管,其被配置为当输入至栅电极的所述复位信号处于高电平时,将通过源电极接收的所述低电位电压输出至漏电极;
第二晶体管,其与所述第一晶体管并联连接,并且被配置为当连接至栅电极的所述Q节点处于高电平时,将通过源电极接收的所述低电位电压输出至漏电极;
第三晶体管,其被配置为当输入至栅电极的所述复位信号处于低电平时被接通;以及
第四晶体管,其串联连接至所述第三晶体管,并且被配置为当所述Q节点处于低电平时被接通以将通过源电极接收的所述输出控制信号提供至所述第三晶体管的源电极,从而当所述第四晶体管与所述第三晶体管同时接通时通过所述第三晶体管输出所述输出控制信号。
5.根据权利要求1所述的显示装置,其中,所述复位电路是当所述Q节点的电位和所述复位信号都处于高电平时输出所述低电位电压的NAND门的形式。
6.根据权利要求5所述的显示装置,其中,所述复位电路包括:
第一晶体管,其被配置为当输入至栅电极的所述复位信号处于低电平时,将通过源电极接收的所述输出控制信号输出至漏电极;
第二晶体管,其与所述第一晶体管并联连接,并且被配置为当连接至栅电极的所述Q节点处于低电平时,将通过源电极接收的所述输出控制信号输出至漏电极;以及
第三晶体管,其被配置为当输入至栅电极的所述复位信号处于高电平时接通;以及
第四晶体管,其与所述第三晶体管串联连接,并且被配置为当连接至栅电极的所述Q节点处于高电平时接通,以将输入至源电极的低电位电压提供至所述第三晶体管的源电极,从而当所述第四晶体管与所述第三晶体管同时接通时通过所述第三晶体管输出所述低电位电压。
7.根据权利要求1所述的显示装置,其中,当所述Q节点的电位和所述复位信号都处于高电平时,所述复位电路输出所述低电位电压,同时当所述Q节点的电位和所述复位信号都处于低电平时,所述复位电路输出所述输出控制信号。
8.根据权利要求7所述的显示装置,其中,所述复位电路包括:
彼此串联连接的第一晶体管和第二晶体管,其中,所述第一晶体管响应于所述复位信号的电位的高电平而接通,并且所述第二晶体管响应于所述Q节点的电位的高电平而接通;以及
彼此串联连接的第三晶体管和第四晶体管,其中,所述第三晶体管响应于所述Q节点的电位的低电平而接通,并且所述第四晶体管响应于所述复位信号的电位的低电平而接通。
9.一种显示装置,包括:
具有栅极线的显示面板;以及
移位寄存器,所述移位寄存器被配置为向所述栅极线提供栅极脉冲,
其中,所述移位寄存器包括:
节点控制电路,其被配置为响应于栅极起始脉冲或来自前一级的输出来控制Q节点和QB节点的电位;
复位电路,其被配置为在帧时段中的非显示时段期间接收处于第一电压电平的输出控制信号、在所述帧时段中的显示时段期间接收处于第二电压电平的所述输出控制信号、并且将所述输出控制信号根据所述Q节点的电位来输出至所述复位电路的输出端或者将所述输出端放电于低电位电压;以及
栅极脉冲输出单元,其被配置为响应于处于所述第一电压电平的所述输出控制信号而不输出所述栅极脉冲、并且响应于处于所述第二电压电平的所述输出控制信号而输出所述栅极脉冲,
其中,所述栅极脉冲输出单元包括:
第一输出单元,其被配置为通过使所述节点控制电路的输出反转来向连接至所述栅极线的输出端提供第一输出信号;以及
第二输出单元,其被配置为使所述节点控制电路的输出反转,并且提供具有与所述第一输出信号的相位不同的相位的第二输出信号,
其中,在所述显示装置的操作准备时段内,所述复位电路接收复位信号并且响应于所述复位信号而输出低电位电压。
10.根据权利要求9所述的显示装置,其中,所述第二输出单元控制所述第二输出信号在比所述第一输出信号开始下降的时刻晚的时刻下降。
11.根据权利要求10所述的显示装置,
其中,所述第一输出单元包括第一反相器,并且所述第二输出单元包括第二反相器,并且
其中,所述第二反相器使所述节点控制电路的输出比所述第一反相器的输出更加延迟。
12.根据权利要求10所述的显示装置,
其中,所述第一输出单元和所述第二输出单元中的每一个包括反相器,并且
其中,包括在所述第二输出单元中的反相器的数量大于包括在所述第一输出单元中的反相器的数量。
13.根据权利要求12所述的显示装置,其中,包括在所述第二输出单元中的反相器的数量比包括在所述第一输出单元中的反相器的数量大2k,k是自然数。
14.根据权利要求9所述的显示装置,其中,所述栅极脉冲的下降梯度被设置为使得所述第一输出信号的下降时刻与所述第二输出信号的下降时刻之间的第一梯度比在所述第二输出信号的下降时刻之后开始的第二梯度缓和。
15.根据权利要求9所述的显示装置,其中,所述显示面板具有不同尺寸或不同负载的公共电极块。
16.根据权利要求15所述的显示装置,其中,所述公共电极块包括:
Tx块,其被配置为在所述显示装置的操作时段期间被提供有公共电压,并且在触摸传感器时段期间被提供有触摸驱动信号;以及
Rx电极,其被配置为在操作时段期间被提供公共电压,并且在触摸传感器时段期间接收电荷。
17.根据权利要求9所述的显示装置,其中,所述第一输出单元和所述第二输出单元使用高电位电压作为驱动电压。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140098523A KR102185119B1 (ko) | 2014-07-31 | 2014-07-31 | 표시장치 |
KR10-2014-0098523 | 2014-07-31 | ||
KR10-2014-0132068 | 2014-09-30 | ||
KR1020140132068A KR102367484B1 (ko) | 2014-09-30 | 2014-09-30 | 표시장치 및 이의 구동방법 |
PCT/KR2015/008006 WO2016018105A1 (ko) | 2014-07-31 | 2015-07-30 | 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106575494A CN106575494A (zh) | 2017-04-19 |
CN106575494B true CN106575494B (zh) | 2019-11-05 |
Family
ID=55217884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580041227.3A Active CN106575494B (zh) | 2014-07-31 | 2015-07-30 | 显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11137854B2 (zh) |
EP (1) | EP3176770B1 (zh) |
CN (1) | CN106575494B (zh) |
WO (1) | WO2016018105A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102545790B1 (ko) * | 2016-06-30 | 2023-06-21 | 엘지디스플레이 주식회사 | 터치센서 내장형 표시장치 |
KR102618596B1 (ko) * | 2016-09-30 | 2023-12-28 | 엘지디스플레이 주식회사 | 터치센서 내장형 표시장치 |
CN108806571B (zh) * | 2017-05-04 | 2021-09-21 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、阵列基板及显示装置 |
CN109976562A (zh) * | 2017-12-27 | 2019-07-05 | 鸿富锦精密工业(武汉)有限公司 | 触控显示器 |
CN110120200B (zh) * | 2018-02-05 | 2021-08-10 | 群创光电股份有限公司 | 显示装置 |
CN109935196B (zh) * | 2018-02-14 | 2020-12-01 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
CN109935197B (zh) | 2018-02-14 | 2021-02-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
CN108492791B (zh) * | 2018-03-26 | 2019-10-11 | 京东方科技集团股份有限公司 | 一种显示驱动电路及其控制方法、显示装置 |
CN110322847B (zh) * | 2018-03-30 | 2021-01-22 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示装置及驱动方法 |
US10984709B2 (en) * | 2018-04-27 | 2021-04-20 | Innolux Corporation | Display panel |
CN108470535A (zh) * | 2018-06-11 | 2018-08-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置 |
CN108877662B (zh) * | 2018-09-13 | 2020-03-31 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其控制方法、显示装置 |
KR102568650B1 (ko) * | 2018-10-18 | 2023-08-23 | 삼성디스플레이 주식회사 | 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법 |
CN109192173A (zh) * | 2018-10-31 | 2019-01-11 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、显示装置 |
KR102598383B1 (ko) * | 2018-12-10 | 2023-11-06 | 엘지디스플레이 주식회사 | 표시 장치 및 신호 반전 장치 |
CN110660370A (zh) * | 2019-09-16 | 2020-01-07 | 昆山龙腾光电股份有限公司 | 信号调整电路和显示装置 |
JP7467239B2 (ja) * | 2020-06-01 | 2024-04-15 | 株式会社ジャパンディスプレイ | 電子デバイス及び表示装置 |
CN111627486B (zh) * | 2020-06-18 | 2022-04-12 | 武汉京东方光电科技有限公司 | 一种移位寄存器、其驱动方法、驱动电路 |
CN112397008B (zh) * | 2020-11-11 | 2022-04-26 | 武汉华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
KR20220092208A (ko) * | 2020-12-24 | 2022-07-01 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치 |
JP2022135470A (ja) * | 2021-03-05 | 2022-09-15 | シャープディスプレイテクノロジー株式会社 | タッチパネル内蔵表示装置及びタッチパネル内蔵表示装置の制御方法 |
TWI778604B (zh) * | 2021-04-29 | 2022-09-21 | 大陸商北京集創北方科技股份有限公司 | 幀顯示信號同步方法、顯示裝置及資訊處理裝置 |
CN117546231A (zh) * | 2022-06-07 | 2024-02-09 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、显示基板、显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010049767A (ja) * | 2008-08-25 | 2010-03-04 | Seiko Epson Corp | シフトレジスタ及び表示装置 |
KR20100116098A (ko) * | 2009-04-21 | 2010-10-29 | 엘지디스플레이 주식회사 | 전기영동 표시장치 |
CN102682692A (zh) * | 2012-05-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、驱动装置及显示器 |
CN102804253A (zh) * | 2009-06-17 | 2012-11-28 | 夏普株式会社 | 移位寄存器、显示驱动电路、显示面板、显示装置 |
CN103093825A (zh) * | 2013-01-14 | 2013-05-08 | 北京京东方光电科技有限公司 | 一种移位寄存器及阵列基板栅极驱动装置 |
JP2014127221A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | シフトレジスタ回路および画像表示装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519344A (en) * | 1994-06-30 | 1996-05-21 | Proebsting; Robert J. | Fast propagation technique in CMOS integrated circuits |
US6316301B1 (en) * | 2000-03-08 | 2001-11-13 | Sun Microsystems, Inc. | Method for sizing PMOS pull-up devices |
US20040145389A1 (en) * | 2003-01-28 | 2004-07-29 | Taiwan Semiconductor Manufacturing Company | High speed current mode NOR logic circuit |
CN100385478C (zh) * | 2003-12-27 | 2008-04-30 | Lg.菲利浦Lcd株式会社 | 包括移位寄存器的驱动电路以及使用其的平板显示器件 |
US7639226B2 (en) * | 2004-05-31 | 2009-12-29 | Lg Display Co., Ltd. | Liquid crystal display panel with built-in driving circuit |
TWI366809B (en) * | 2007-03-29 | 2012-06-21 | Chimei Innolux Corp | Flat display and gate driving device |
GB2452279A (en) * | 2007-08-30 | 2009-03-04 | Sharp Kk | An LCD scan pulse shift register stage with a gate line driver and a separate logic output buffer |
JP5484109B2 (ja) | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
US8952955B2 (en) * | 2009-06-17 | 2015-02-10 | Sharp Kabushiki Kaisha | Display driving circuit, display device and display driving method |
US8890856B2 (en) * | 2009-06-17 | 2014-11-18 | Sharp Kabushiki Kaisha | Display driving circuit, display device and display driving method |
EP2444957A4 (en) * | 2009-06-17 | 2014-11-05 | Sharp Kk | DISPLAY ACTUATOR, DISPLAY BOARD AND DISPLAY DEVICE |
KR20120115318A (ko) * | 2009-12-23 | 2012-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101679855B1 (ko) | 2010-05-07 | 2016-12-07 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
US9293099B2 (en) * | 2011-06-30 | 2016-03-22 | Sharp Kabushiki Kaisha | Display drive circuit, display panel, and display device |
KR101848503B1 (ko) | 2011-08-10 | 2018-04-12 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 표시장치 |
KR101340197B1 (ko) * | 2011-09-23 | 2013-12-10 | 하이디스 테크놀로지 주식회사 | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 |
CN102629459A (zh) | 2011-10-26 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅线驱动方法、移位寄存器及栅线驱动装置 |
KR101992889B1 (ko) * | 2012-08-08 | 2019-06-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN102915698B (zh) | 2012-10-18 | 2016-02-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
KR20140139261A (ko) * | 2013-05-27 | 2014-12-05 | 삼성디스플레이 주식회사 | 터치 센서를 포함하는 표시 장치 및 그 구동 방법 |
KR102156769B1 (ko) * | 2013-12-26 | 2020-09-16 | 엘지디스플레이 주식회사 | 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법 |
KR102407980B1 (ko) * | 2015-10-27 | 2022-06-14 | 엘지디스플레이 주식회사 | 쉬프트레지스터 및 이를 포함하는 표시장치 |
KR102348667B1 (ko) * | 2017-06-15 | 2022-01-06 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치 |
-
2015
- 2015-07-30 US US15/328,884 patent/US11137854B2/en active Active
- 2015-07-30 CN CN201580041227.3A patent/CN106575494B/zh active Active
- 2015-07-30 EP EP15827469.6A patent/EP3176770B1/en active Active
- 2015-07-30 WO PCT/KR2015/008006 patent/WO2016018105A1/ko active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010049767A (ja) * | 2008-08-25 | 2010-03-04 | Seiko Epson Corp | シフトレジスタ及び表示装置 |
KR20100116098A (ko) * | 2009-04-21 | 2010-10-29 | 엘지디스플레이 주식회사 | 전기영동 표시장치 |
CN102804253A (zh) * | 2009-06-17 | 2012-11-28 | 夏普株式会社 | 移位寄存器、显示驱动电路、显示面板、显示装置 |
CN102682692A (zh) * | 2012-05-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、驱动装置及显示器 |
JP2014127221A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | シフトレジスタ回路および画像表示装置 |
CN103093825A (zh) * | 2013-01-14 | 2013-05-08 | 北京京东方光电科技有限公司 | 一种移位寄存器及阵列基板栅极驱动装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106575494A (zh) | 2017-04-19 |
US11137854B2 (en) | 2021-10-05 |
EP3176770A4 (en) | 2018-03-07 |
EP3176770A1 (en) | 2017-06-07 |
US20170213499A1 (en) | 2017-07-27 |
EP3176770B1 (en) | 2019-03-27 |
WO2016018105A1 (ko) | 2016-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106575494B (zh) | 显示装置 | |
CN104751763B (zh) | 显示装置和初始化显示装置的选通移位寄存器的方法 | |
CN104485080B (zh) | 用于液晶显示装置的goa电路 | |
CN105022523B (zh) | 触摸感测装置及显示装置 | |
KR102003439B1 (ko) | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 | |
JP4975155B2 (ja) | 表示装置及びそのゲートパルス変調制御方法 | |
TWI540554B (zh) | Liquid crystal display device and driving method thereof | |
CN202838908U (zh) | 栅极驱动电路、阵列基板和显示装置 | |
CN109686326B (zh) | 显示设备 | |
CN103543869B (zh) | 具有集成触摸屏的显示装置及其驱动方法 | |
KR102455054B1 (ko) | GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치 | |
CN106409247B (zh) | 分级电路以及使用分级电路的扫描驱动器 | |
CN103400561B (zh) | 栅极驱动电路 | |
CN103578394B (zh) | 选通驱动电路和使用该选通驱动电路的显示装置 | |
KR102167140B1 (ko) | 네로우 베젤을 갖는 표시장치 | |
KR20110077108A (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
US10347207B2 (en) | Scan driver and driving method thereof | |
CN105739744B (zh) | 显示装置、该显示装置的驱动方法和驱动电路 | |
KR20130067989A (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 표시장치 | |
CN109859665A (zh) | 移位寄存器及包括该移位寄存器的显示装置 | |
CN107331295A (zh) | 显示器面板 | |
KR102040650B1 (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
KR102367484B1 (ko) | 표시장치 및 이의 구동방법 | |
KR102541938B1 (ko) | 표시장치 | |
KR20160069024A (ko) | 게이트 드라이브 ic와 이를 포함한 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |