KR102167140B1 - 네로우 베젤을 갖는 표시장치 - Google Patents

네로우 베젤을 갖는 표시장치 Download PDF

Info

Publication number
KR102167140B1
KR102167140B1 KR1020140139955A KR20140139955A KR102167140B1 KR 102167140 B1 KR102167140 B1 KR 102167140B1 KR 1020140139955 A KR1020140139955 A KR 1020140139955A KR 20140139955 A KR20140139955 A KR 20140139955A KR 102167140 B1 KR102167140 B1 KR 102167140B1
Authority
KR
South Korea
Prior art keywords
gip
node
gate
odd
potential
Prior art date
Application number
KR1020140139955A
Other languages
English (en)
Other versions
KR20160004181A (ko
Inventor
장훈
강규태
김원두
이주연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160004181A publication Critical patent/KR20160004181A/ko
Application granted granted Critical
Publication of KR102167140B1 publication Critical patent/KR102167140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시패널; 상기 표시패널의 오드 게이트라인들을 구동하기 위해 상기 표시패널의 일측 비 표시영역에 형성되는 다수의 오드 GIP 소자들을 포함한 오드 GIP 회로; 및 상기 표시패널의 이븐 게이트라인들을 구동하기 위해 상기 일측과 마주하는 상기 표시패널의 타측 비 표시영역에 형성되는 다수의 이븐 GIP 소자들을 포함한 이븐 GIP 회로를 구비하고; 상기 오드 GIP 회로의 각 오드 GIP 소자는 위상이 서로 다른 2개의 오드 게이트 출력신호들을 생성하여 2개의 오드 게이트라인들에 공급하고, 상기 이븐 GIP 회로의 각 이븐 GIP 소자는 위상이 서로 다른 2개의 이븐 게이트 출력신호들을 생성하여 2개의 이븐 게이트라인들에 공급한다.

Description

네로우 베젤을 갖는 표시장치{Display Device With Narrow Bezel}
본 발명은 네로우 베젤을 갖는 표시장치에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다.
표시장치에 대한 연구는 기술적인 면과, 디자인적인 면으로 구분될 수 있다. 특히, 최근에는, 수요자들에게 보다 어필할 수 있는 디자인적인 면에서의 연구개발의 필요성이 특히 부각되고 있다. 이에 따라, 표시장치의 두께를 최소화(슬림화)하는 노력이 꾸준히 진행되고 있다. 또한, 표시장치의 테두리 부분을 좁게 형성하는 기술에 대한 연구도 활발히 진행되고 있다. 즉, 표시장치의 표시패널 중에서 화상이 출력되지 않는 좌우 테두리 부분을 최소화시키는 대신, 화상이 출력되는 부분을 증대시킴으로써, 사용자에게 보다 넓고 큰 영상을 제공하는 네로우 베젤(Narrow bezel) 기술에 대한 연구가 활발히 진행되고 있다.
표시장치는 표시패널의 게이트라인들을 구동하기 위한 게이트 드라이버를 포함한다. 이 게이트 드라이버는 공정 수순, 및 제조 단가를 줄이기 위해 GIP(Gate driver In Panel) 방식의 TFT(Thin Film Transistor) 공정을 통해 표시패널의 비 표시영역에 형성되고 있다. GIP 방식으로 형성되는 게이트 드라이버는 IC(Intergrated Circuit) 형태로 표시패널에 부착되는 IC 형 게이트 드라이버에 비해 표시장치의 베젤을 줄이는 데 유리하다.
종래 GIP 형 게이트 드라이버는 게이트라인들에 게이트 출력신호(스캔펄스)를 공급하기 위해 다수의 GIP 소자들을 포함하며, 하나의 GIP 소자가 하나의 게이트라인을 구동하도록 설계되어 있다. 일정 사이즈의 표시화면에서 해상도가 높아질수록 게이트라인들의 개수는 증가하기 때문에, 고해상도 표시장치에서 GIP 소자들의 개수는 증가한다. 이렇게 GIP 소자들의 개수가 증가하면 이들이 형성되는 비 표시영역의 면적이 증가 될 수밖에 없어, 표시장치에서 베젤을 줄이는 데 한계가 있다.
따라서, 본 발명의 목적은 GIP 형 게이트 드라이버의 설계 변경을 통해 비 표시영역에 대응되는 베젤을 더욱 줄일 수 있도록 한 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 표시패널과, 상기 표시패널의 오드 게이트라인들을 구동하기 위해 상기 표시패널의 일측 비 표시영역에 형성되는 다수의 오드 GIP 소자들을 포함한 오드 GIP 회로와, 상기 표시패널의 이븐 게이트라인들을 구동하기 위해 상기 일측과 마주하는 상기 표시패널의 타측 비 표시영역에 형성되는 다수의 이븐 GIP 소자들을 포함한 이븐 GIP 회로를 구비하고, 상기 오드 GIP 회로의 각 오드 GIP 소자는 위상이 서로 다른 2개의 오드 게이트 출력신호들을 생성하여 2개의 오드 게이트라인들에 공급하고, 상기 이븐 GIP 회로의 각 이븐 GIP 소자는 위상이 서로 다른 2개의 이븐 게이트 출력신호들을 생성하여 2개의 이븐 게이트라인들에 공급하는 특징이 있다.
상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은, 하나의 Q 노드와, 상기 Q 노드의 전위에 따라 출력이 제어되는 2개의 풀업 TFT들을 통해 상기 위상이 서로 다른 2개의 게이트 출력신호들을 출력한다.
상기 오드 GIP 소자들 중에서 최상단 오드 GIP 소자 및 최하단 오드 GIP 소자를 제외한 각 오드 GIP 소자는, 자신보다 앞서 동작이 활성화되는 전단 이븐 GIP 소자들 중 어느 하나에 전기적으로 연결되어, 그 전단 이븐 GIP 소자의 어느 한 이븐 게이트 출력신호에 따라 동작이 활성화되고, 상기 이븐 GIP 소자들 중에서 최상단 이븐 GIP 소자 및 최하단 이븐 GIP 소자를 제외한 상기 각 이븐 GIP 소자는, 자신보다 앞서 동작이 활성화되는 전단 오드 GIP 소자들 중 어느 하나에 전기적으로 연결되어, 그 전단 오드 GIP 소자의 어느 한 오드 게이트 출력신호에 따라 동작이 활성화된다.
상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은, Q 노드의 전위에 따라 턴 온 되어 제n 게이트 쉬프트 클럭을 제n 게이트 출력신호로서 제1 출력노드에 인가하는 제1 풀업 TFT와, 상기 Q 노드의 전위에 따라 턴 온 되어 제n+2 게이트 쉬프트 클럭을 제n+2 게이트 출력신호로서 제2 출력노드에 인가하는 제2 풀업 TFT와, 상기 Q 노드와 반대로 충전 및 방전되는 QB 노드의 전위에 따라 턴 온 되어 상기 제1 출력노드의 전위를 저전위 전압으로 유지시키는 제1 풀다운 TFT와, 상기 QB 노드의 전위에 따라 턴 온 되어 상기 제2 출력노드의 전위를 상기 저전위 전압으로 유지시키는 제2 풀다운 TFT를 구비할 수 있다.
상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은, 상기 제n 게이트 출력신호의 위상이 상기 제n+2 게이트 출력신호의 위상보다 빠른 순방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n-1 게이트 출력신호에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가하는 제1 스위치 TFT와, 상기 Q 노드의 전위에 따라 스위칭되어 상기 QB 노드에 상기 저전위 전압을 인가하는 제2 스위치 TFT와, 상기 QB 노드에 제n+4 게이트 쉬프트 클럭을 인가하는 제3 스위치 TFT와, 상기 QB 노드의 전위에 따라 스위칭되어 상기 Q 노드에 상기 저전위 전압을 인가하는 제4 스위치 TFT와, 상기 제n+2 게이트 출력신호의 위상이 상기 제n 게이트 출력신호의 위상보다 빠른 역방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n+3 게이트 출력신호에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가하는 제5 스위치 TFT를 더 구비할 수 있다.
상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은, 상기 Q 노드와 상기 제1 출력노드 사이에 접속된 제1 CQ 커패시터와, 상기 Q 노드와 상기 제2 출력 노드 사이에 접속된 제2 CQ 커패시터를 더 구비할 수 있다.
본 발명의 GIP 형 게이트 드라이버는 GIP 소자 각각에서 단일 Q 노드에 접속된 2개의 풀업 TFT들을 통해 위상이 서로 다른 2개의 게이트 출력신호들이 출력되도록 GIP 소자의 구성을 변경함으로써, 게이트라인들을 구동하는 GIP 소자들의 개수를 종래 대비 1/2로 줄여 GIP 소자들이 실장되는 좌우 양측 비 표시영역(BZ)의 면적을 줄일 수 있다.
또한, 본 발명의 GIP 형 게이트 드라이버의 GIP 소자 각각은, 순방향 쉬프트 모드 또는 역방향 쉬프트 모드에서 전단 GIP 소자들 중 어느 하나의 게이트 출력신호를 스타트 신호로서 활용하기 때문에, GIP 소자의 회로 구성을 간소화할 수 있어 GIP 소자들이 실장되는 좌우 양측 비 표시영역(BZ)의 면적을 더욱 줄일 수 있다.
나아가, 본 발명의 GIP 형 게이트 드라이버의 GIP 소자 각각은, Q 노드와 출력 노드 사이에 접속된 CQ 커패시터를 구비함으로써, 게이트 출력신호의 생성을 위해 게이트 쉬프트 클럭을 출력 노드에 충전시키는 시간을 용이하게 줄일 수 있고, 그에 따라 GIP 소자의 응답특성을 보다 효과적으로 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 블록도.
도 2는 도 1에 도시된 오드 GIP 회로와 이븐 GIP 회로의 접속 구성을 보여주는 도면.
도 3a는 순방향 구동을 위한 순방향 쉬프트 모드에서의 입력 게이트 쉬프트 클럭들과 그에 따른 게이트 출력신호들을 보여주는 도면.
도 3b는 역방향 구동을 위한 역방향 쉬프트 모드에서의 입력 게이트 쉬프트 클럭들과 그에 따른 게이트 출력신호들을 보여주는 도면.
도 4는 오드 GIP 회로 또는 이븐 GIP 회로에 포함된 GIP 소자의 일 세부 구성을 보여주는 도면.
도 5는 도 4에 도시된 GIP 소자의 동작 수순을 설명하기 위한 신호 파형도.
도 6은 오드 GIP 회로 또는 이븐 GIP 회로에 포함된 GIP 소자의 다른 세부 구성을 보여주는 도면.
도 7은 본 발명의 GIP 형 게이트 드라이버 적용시 표시장치의 좌우 베젤이 종래에 비해 줄어드는 것을 보여주는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다. 이하의 설명에서 "전단 GIP 소자"란, 대상 GIP 소자보다 앞서 동작이 활성화되는 GIP 소자들 중 어느 하나를 의미한다. 이하의 설명에서, 본 발명의 GIP 형 게이트 드라이버를 구성하는 TFT들은 LTPS(Low-Temperature Polycrystaline Silicon) TFT로 구현됨이 바람직하나, 본 발명의 기술적 사상은 이에 한정되지 않고 a-Si:H TFT 및 옥사이드(oxide) 공정의 산화물 TFT에도 당연히 적용될 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 보여준다.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 데이터 드라이버, GIP 형 게이트 드라이버(130A,130B), 및 타이밍 콘트롤러(110) 등을 구비한다.
표시패널(100)은 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광다이오드 표시장치(OLED), 전기영동 표시장치(EPD) 중 어느 하나의 표시장치에 적용될 수 있다.
데이터 드라이버는 다수의 소스 드라이브 IC들(120)을 포함한다. 소스 드라이브 IC들(120)은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 소스 드라이브 IC들(120)은 타이밍 콘트롤러(110)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 데이터전압으로 변환하고, 게이트 출력신호에 동기되도록 상기 데이터전압을 표시패널(100)의 데이터라인들에 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(100)의 데이터라인들에 접속될 수 있다.
GIP 형 게이트 드라이버(130A,130B)는 표시패널(100)의 일측(예컨대, 좌측) 비 표시영역(BZ)에 형성되는 다수의 오드 GIP 소자들을 포함한 오드 GIP 회로(130A)와, 표시패널(100)의 이븐 게이트라인들을 구동하기 위해 상기 일측과 마주하는 표시패널(100)의 타측(예컨대, 우측) 비 표시영역(BZ)에 형성되는 다수의 이븐 GIP 소자들을 포함한 이븐 GIP 회로(130B)를 구비한다.
GIP 형 게이트 드라이버(130A,130B)는 소스 PCB(140)에 실장된 레벨 쉬프터(level shiftet)(150)로부터 게이트 쉬프트 클럭들(CLKs)을 입력받는다. 레벨 쉬프터(150)는 타이밍 콘트롤러(110)로부터 입력되는 게이트 쉬프트 클럭들(CLKs)의 TTL(Transistor-Transistor- Logic) 로직 레벨 전압을 표시패널(100)에 형성된 TFT를 스위칭시킬 수 있는 게이트 하이 전압과 게이트 로우 전압으로 레벨 쉬프팅한다.
타이밍 콘트롤러(110)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 시스템으로부터 디지털 비디오 데이터(RGB)를 입력받는다. 타이밍 콘트롤러(110)는 호스트 시스템으로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들(120)로 전송한다.
타이밍 콘트롤러(110)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 시스템으로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 메인 클럭 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(110)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 드라이버의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호와, GIP 형 게이트 드라이버(130A,130B)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 생성한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock, CLKs), 게이트 출력 인에이블신호(Gate Output Enable) 등을 포함한다. 게이트 스타트 펄스는 오드 및 이븐 GIP 회로(130A,130B)의 첫번째 GIP 소자들에 스타트 신호(Vst)로 입력되어 쉬프트 스타트 타이밍을 제어한다. 상기 첫번째 GIP 소자들을 제외한 나머지 GIP 소자들은 전단 이븐/오드 GIP 소자의 게이트 출력신호들 중 어느 하나를 스타트 신호로 입력받을 수 있다. 게이트 출력 인에이블신호(GOE)는 오드 및 이븐 GIP 회로(130A,130B)의 출력 타이밍을 제어한다.
게이트 쉬프트 클럭들(CLks)은 레벨 쉬프터(150)를 통해 레벨 쉬프팅된 후에 오드 및 이븐 GIP 회로(130A,130B)에 입력되며, 스타트 신호를 쉬프트시키기 위한 클럭신호로 이용된다. 게이트 쉬프트 클럭들(CLKs)은, 오드 게이트 출력신호들에 대응되는 오드 게이트 쉬프트 클럭들과, 이븐 게이트 출력신호들에 대응되는 이븐 게이트 쉬프트 클럭들을 포함한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 극성제어신호(Polarity), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 소스 드라이브 IC들(120)의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(120) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(110)와 소스 드라이브 IC들(120) 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스와 소스 샘플링 클럭은 생략될 수 있다.
본 발명의 GIP 형 게이트 드라이버(130A,130B)는 순방향 구동과 역방향 구동 모두 가능하다. 여기서, 순방향 구동이란, 데이터 드라이버의 출력단으로부터 점점 멀어지는 방향(예컨대, 도 1에서 아래 방향)을 따라 게이트라인들을 순차 구동시키는 것을 지시한다. 그리고, 역방향 구동이란, 데이터 드라이버의 출력단을 향해 점점 가까워지는 방향(예컨대, 도 1에서 윗 방향)을 따라 게이트라인들을 순차 구동시키는 것을 지시한다.
순방향 구동을 위한 순방향 쉬프트 모드에서, GIP 형 게이트 드라이버(130A,130B)는 타이밍 콘트롤러(110)로부터 순방향 게이트 스타트 펄스(Vst)와, 순방향 게이트 쉬프트 클럭들(CLKs)을 입력받아 동작된다. 역방향 구동을 위한 역방향 쉬프트 모드에서, GIP 형 게이트 드라이버(130A,130B)는 타이밍 콘트롤러(110)로부터 역방향 게이트 스타트 펄스(Vst)와, 역방향 게이트 쉬프트 클럭들(CLKs)을 입력받아 동작된다.
도 2는 도 1에 도시된 오드 GIP 회로와 이븐 GIP 회로의 접속 구성을 보여준다.
본 발명의 GIP 형 게이트 드라이버(130A,130B)는 표시패널(100)의 좌우 양측 비 표시영역(BZ)에 분리 형성됨으로써, 편측 비 표시영역(BZ)에 형성될 때에 비해 베젤을 줄이기 용이하다.
본 발명의 GIP 형 게이트 드라이버(130A,130B)는 네로우 베젤 구현이 용이하도록, 게이트라인들을 구동하는 GIP 소자들의 개수를 종래 대비 1/2로 줄여 GIP 소자들이 실장되는 좌우 양측 비 표시영역(BZ)의 면적을 크게 줄인다. 이를 위해, 본 발명의 GIP 형 게이트 드라이버(130A,130B)에 속하는 GIP 소자들 각각은 하나의 Q 노드와, 상기 Q 노드의 전위에 따라 출력이 제어되는 2개의 풀업 TFT들을 통해 위상이 서로 다른 2개의 게이트 출력신호들을 출력할 수 있다.
본 발명의 GIP 형 게이트 드라이버(130A,130B)의 GIP 소자 각각은, 순방향 쉬프트 모드 또는 역방향 쉬프트 모드에서 전단 이븐 또는 오드 GIP 소자들 중 어느 하나의 게이트 출력신호를 스타트 신호로서 활용하기 때문에, GIP 소자의 회로 구성이 간소화되어 네로우 베젤 구현이 더욱 용이해진다.
도 2를 참조하면, 본 발명의 오드 GIP 회로(130A)는, 다수의 오드 GIP 소자들(SG1,SG3,SG5,SG7,...)을 포함하며, 게이트 쉬프트 클럭들(CLKs) 중 오드 게이트 쉬프트 클럭들(예컨대, CLK1,3,5,7)을 기반으로 스타트신호(Vst, 또는 전단 이븐 GIP 소자의 게이트 출력신호)를 쉬프트시켜 오드 게이트 출력신호들(Out1,3,5,7,9,11,13,15)을 생성한다. 특히, 각 오드 GIP 소자는 위상이 서로 다른 2개의 오드 게이트 출력신호들(Out1 및 3, Out5 및 7, Out9 및 11, Out13 및 15)을 생성하여 2개의 오드 게이트라인들에 공급함으로써, 오드 GIP 소자 하나 당 2개의 오드 게이트라인들이 구동된다.
본 발명의 이븐 GIP 회로(130B)는, 다수의 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...)을 포함하며, 게이트 쉬프트 클럭들(CLKs) 중 이븐 게이트 쉬프트 클럭들(예컨대, CLK2,4,6,8)을 기반으로 스타트신호(Vst, 또는 전단 오드 GIP 소자의 게이트 출력신호)를 쉬프트시켜 이븐 게이트 출력신호들(Out2,4,6,8,10,12,14,16)을 생성한다. 특히, 각 이븐 GIP 소자는 위상이 서로 다른 2개의 이븐 게이트 출력신호들(Out2 및 4, Out6 및 8, Out10 및 12, Out14 및 16)을 생성하여 2개의 이븐 게이트라인들에 공급함으로써, 이븐 GIP 소자 하나 당 2개의 이븐 게이트라인들이 구동한다.
도 3a에는 순방향 구동을 위한 순방향 쉬프트 모드에서의 입력 게이트 쉬프트 클럭들(CLK1~CLK8)과 그에 따른 게이트 출력신호들(Out1~16)이 도시되어 있다.
순방향 쉬프트 모드에서 오드 GIP 소자들(SG1,SG3,SG5,SG7,...) 각각에는 도 3a와 같은 순방향 게이트 쉬프트 클럭들(CLKs) 중 서로 다른 위상의 3개의 오드 게이트 쉬프트 클럭들이 입력된다. 오드 GIP 소자들(SG1,SG3,SG5,SG7,...) 중에서 최상단 오드 GIP 소자(SG1)는 도 2와 같이 타이밍 콘트롤러(110)로부터 입력되는 t순방향 스타트 신호(Vst)에 따라 동작이 활성화된다. 반면, 오드 GIP 소자들(SG1,SG3,SG5,SG7,...) 중에서 최상단 오드 GIP 소자(SG1)를 제외한 각 오드 GIP 소자(SG3,SG5,SG7,...)는 도 2에서 실선으로 표기된 바와 같이 자신보다 앞서 동작이 활성화되는 전단 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 중 어느 하나의 출력단에 연결되어, 그 전단 이븐 GIP 소자의 어느 한 이븐 게이트 출력신호에 따라 동작이 활성화된다. 예컨대, Out5 및 7을 출력하는 오드 GIP 소자(SG3)는 이븐 GIP 소자(SG2)의 Out4를 스타트 신호로 하여 그 동작이 활성화될 수 있다.
순방향 쉬프트 모드에서 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 각각에는 도 3a와 같은 순방향 게이트 쉬프트 클럭들(CLKs) 중 서로 다른 위상의 3개의 이븐 게이트 쉬프트 클럭들이 입력된다. 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 중에서 최상단 이븐 GIP 소자(SG2)는 도 2와 같이 타이밍 콘트롤러(110)로부터 입력되는 순방향 스타트 신호(Vst)에 따라 동작이 활성화된다. 반면, 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 중에서 최상단 이븐 GIP 소자(SG2)를 제외한 각 이븐 GIP 소자(SG4,SG6,SG8,...)는 도 2에서 실선으로 표기된 바와 같이 자신보다 앞서 동작이 활성화되는 전단 오드 GIP 소자들(SG3,SG5,SG7,...) 중 어느 하나의 출력단에 연결되어, 그 전단 오드 GIP 소자의 어느 한 오드 게이트 출력신호에 따라 동작이 활성화된다. 예컨대, Out6 및 8을 출력하는 이븐 GIP 소자(SG4)는 오드 GIP 소자(SG3)의 Out5를 스타트 신호로 하여 그 동작이 활성화될 수 있다.
한편, 도 3b에는 역방향 구동을 위한 역방향 쉬프트 모드에서의 입력 게이트 쉬프트 클럭들(CLK1~CLK8)과 그에 따른 게이트 출력신호들(Out1~16)이 도시되어 있다.
역방향 쉬프트 모드에서 오드 GIP 소자들(SG1,SG3,SG5,SG7,...) 각각에는 도 3b와 같은 역방향 게이트 쉬프트 클럭들(CLKs) 중 서로 다른 위상의 3개의 오드 게이트 쉬프트 클럭들이 입력된다. 오드 GIP 소자들(SG1,SG3,SG5,SG7,...) 중에서 최하단 오드 GIP 소자는 타이밍 콘트롤러(110)로부터 입력되는 역방향 스타트 신호(Vst)에 따라 동작이 활성화된다. 반면, 오드 GIP 소자들 중에서 최하단 오드 GIP 소자를 제외한 각 오드 GIP 소자는 도 2에서 점선으로 표기된 바와 같이 자신보다 앞서 동작이 활성화되는 전단 이븐 GIP 소자들 중 어느 하나의 출력단에 연결되어, 그 전단 이븐 GIP 소자의 어느 한 이븐 게이트 출력신호에 따라 동작이 활성화된다. 예컨대, Out5 및 7을 출력하는 오드 GIP 소자(SG3)는 이븐 GIP 소자(SG4)의 Out8를 스타트 신호로 하여 그 동작이 활성화될 수 있다.
역방향 쉬프트 모드에서 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 각각에는 도 3b와 같은 역방향 게이트 쉬프트 클럭들(CLKs) 중 서로 다른 위상의 3개의 이븐 게이트 쉬프트 클럭들이 입력된다. 이븐 GIP 소자들(SG2,SG4,SG6,SG8,...) 중에서 최하단 이븐 GIP 소자는 타이밍 콘트롤러(110)로부터 입력되는 역방향 스타트 신호(Vst)에 따라 동작이 활성화된다. 반면, 이븐 GIP 소자들 중에서 최하단 이븐 GIP 소자를 제외한 각 이븐 GIP 소자는 도 2에서 점선으로 표기된 바와 같이 자신보다 앞서 동작이 활성화되는 전단 오드 GIP 소자들 중 어느 하나의 출력단에 연결되어, 그 전단 오드 GIP 소자의 어느 한 오드 게이트 출력신호에 따라 동작이 활성화된다. 예컨대, Out6 및 8을 출력하는 이븐 GIP 소자(SG4)는 오드 GIP 소자(SG5)의 Out9를 스타트 신호로 하여 그 동작이 활성화될 수 있다.
도 4는 오드 GIP 회로 또는 이븐 GIP 회로에 포함된 GIP 소자의 일 세부 구성을 보여준다.
도 4를 참조하면, 본 발명의 GIP 형 게이트 드라이버(130A,130B)의 GIP 소자 각각은, 제1 풀업 TFT(Tpu1), 제2 풀업 TFT(Tpu2), 제1 풀다운 TFT(Tpd1), 제2 풀다운 TFT(Tpd2), 순방향 구동용 제1 스위치 TFT(T1), 제2 스위치 TFT(T2), 제3 스위치 TFT, 제4 스위치 TFT, 및 역방향 구동용 제5 스위치 TFT(T5)를 포함할 수 있다. 본 발명의 GIP 소자는 순방향 쉬프트 모드 및 역방향 쉬프트 모드 각각에서, 제n 위상을 갖는 제n 게이트 쉬프트 클럭(CLKn), 제n+2 위상을 갖는 제n+2 게이트 쉬프트 클럭(CLKn+2), 제n+4 위상을 갖는 제n+4 게이트 쉬프트 클럭(CLKn+4)을 입력받는다. 그리고, 본 발명의 GIP 소자는 순방향 쉬프트 모드에서 자신보다 앞서 동작이 활성화되는 전단 오드/이븐 GIP 소자들 중 어느 하나의 게이트 출력신호(Out(n-1))를 입력받는다. 그리고, 본 발명의 GIP 소자는 역방향 쉬프트 모드에서 자신보다 앞서 동작이 활성화되는 전단 오드/이븐 GIP 소자들 중 어느 하나의 게이트 출력신호(Out(n+3))를 입력받는다.
제1 풀업 TFT(Tpu1)는 Q 노드의 전위에 따라 턴 온 되어 제n 게이트 쉬프트 클럭(CLKn)을 제n 게이트 출력신호(Out(n))로서 제1 출력노드(No1)에 인가한다. 이를 위해, 제1 풀업 TFT(Tpu1)는 Q 노드에 접속된 게이트전극, 제n 게이트 쉬프트 클럭(CLKn)의 입력단에 접속된 드레인전극, 및 제1 출력노드(No1)에 접속된 소스전극을 구비한다.
제2 풀업 TFT(Tpu2)는 상기 Q 노드의 전위에 따라 턴 온 되어 제n+2 게이트 쉬프트 클럭(CLKn+2)을 제n+2 게이트 출력신호(Out(n+2))로서 제2 출력노드(No2)에 인가한다. 이를 위해, 제2 풀업 TFT(Tpu2)는 Q 노드에 접속된 게이트전극, 제n+2 게이트 쉬프트 클럭(CLKn+2)의 입력단에 접속된 드레인전극, 및 제2 출력노드(No2)에 접속된 소스전극을 구비한다.
제1 풀다운 TFT(Tpd1)는 상기 Q 노드와 반대로 충전 및 방전되는 QB 노드의 전위에 따라 턴 온 되어 제1 출력노드(No1)의 전위를 저전위 전압(VSS)으로 유지시킨다. 이를 위해, 제1 풀다운 TFT(Tpd1)는 QB 노드에 접속된 게이트전극, 제1 출력노드(No1)에 접속된 드레인전극, 상기 저전위 전압(VSS)의 입력단에 접속된 소스전극을 구비한다.
제2 풀다운 TFT(Tpd2)는 상기 QB 노드의 전위에 따라 턴 온 되어 제2 출력노드(No2)의 전위를 저전위 전압(VSS)으로 유지시킨다. 이를 위해, 제2 풀다운 TFT(Tpd2)는 QB 노드에 접속된 게이트전극, 제2 출력노드(No2)에 접속된 드레인전극, 상기 저전위 전압(VSS)의 입력단에 접속된 소스전극을 구비한다.
제1 스위치 TFT(T1)는 상기 제n 게이트 출력신호(Out(n))의 위상이 상기 제n+2 게이트 출력신호(Out(n+2))의 위상보다 빠른 순방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n-1 게이트 출력신호(Out(n-1))에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가한다. 이를 위해, 제1 스위치 TFT(T1)의 게이트전극은 전단 GIP 소자의 일 출력단에 접속되고, 드레인전극은 고전위 전압(VGH)의 입력단에 접속되며, 소스전극은 Q 노드에 접속된다.
제2 스위치 TFT(T2)는 상기 Q 노드의 전위에 따라 스위칭되어 상기 QB 노드에 상기 저전위 전압(VSS)을 인가한다. 이를 위해, 제2 스위치 TFT(T2)의 게이트전극은 Q 노드에 접속되고, 드레인전극은 QB 노드에 접속되며, 소스전극은 저전위 전압(VSS)의 입력단에 접속된다.
제3 스위치 TFT(T3)는 QB 노드에 제n+4 게이트 쉬프트 클럭(CLKn+4)을 인가한다. 제3 스위치 TFT의 게이트전극 및 드레인전극은 제n+4 게이트 쉬프트 클럭(CLKn+4)의 입력단에 접속되고, 소스전극은 QB 노드에 접속된다.
제4 스위치 TFT(T4)는 상기 QB 노드의 전위에 따라 스위칭되어 상기 Q 노드에 상기 저전위 전압(VSS)을 인가한다. 제4 스위치 TFT(T4)의 게이트전극은 QB 노드에 접속되고, 드레인전극은 Q 노드에 접속되며, 소스전극은 저전위 전압(VSS)의 입력단에 접속된다.
제5 스위치 TFT(T5)는 상기 제n+2 게이트 출력신호(Out(n+2))의 위상이 상기 제n 게이트 출력신호(Out(n))의 위상보다 빠른 역방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n+3 게이트 출력신호(Out(n+3))에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가한다. 이를 위해, 제5 스위치 TFT(T5)의 게이트전극은 전단 GIP 소자의 일 출력단에 접속되고, 드레인전극은 고전위 전압(VGH)의 입력단에 접속되며, 소스전극은 Q 노드에 접속된다.
본 발명의 GIP 소자는, Q 노드의 전위 안정화를 위해 Q 노드와 저전위 전압(VSS)의 입력단 사이에 접속된 CQ 커패시터(CQ)와, QB 노드의 전위 안정화를 위해 QB 노드와 저전위 전압(VSS)의 입력단 사이에 접속된 CQB 커패시터(CQB)를 더 구비할 수 있다.
도 5는 도 4에 도시된 GIP 소자의 동작 수순을 설명하기 위한 신호 파형을 보여준다.
도 5에서는 순방향 구동시 오드 GIP 소자의 일 동작을 보여준다. 순방향 구동시 이븐 GIP 소자, 역방향 구동시 오드 및 이븐 GIP 소자의 동작에 대해서는 그 구동 콘셉이 도 5와 유사하여 설명의 편의상 생략하기로 한다.
도 5를 참조하면, 제1 기간(P1)에서 전단 GIP 소자로부터 입력되는 제n-1 게이트 출력신호(Out(n-1))에 따라 제1 스위치 TFT(T1)이 턴 온 되어 Q 노드에 고전위 전압(VGH)을 인가하여 Q 노드를 활성화시킨다. 이때, 제1 스위치 TFT(T1)는 Q 노드의 활성화 전위에 따라 턴 온 되어 QB 노드에 저전위 전압(VSS)을 인가하여 QB 노드를 비 활성화시킨다.
제2 기간(P2)에서 제1 풀업 TFT(Tpu1)의 드레인전극에 제n 게이트 쉬프트 클럭(CLKn)(예컨대, CLK1)이 입력되면, 제1 풀업 TFT(Tpu1)의 게이트-드레인 간 기생 커패시터의 커플링 작용에 의해 제1 풀업 TFT(Tpu1)의 게이트 전위 즉, Q 노드의 전위가 부트 스트랩핑(bootstrapping) 된다. 그 결과, 제1 풀업 TFT(Tpu1)는 턴 온 되어 제n 게이트 쉬프트 클럭(CLKn)을 제n 게이트 출력신호(Out(n))로서 제1 출력노드(No1)에 출력한다. 이러한 제n 게이트 출력신호(Out(n))는 제n 오드 게이트라인에 공급된다.
제3 기간(P3)에서 제2 풀업 TFT(Tpu2)의 드레인전극에 제n+2 게이트 쉬프트 클럭(CLKn+2)(예컨대, CLK3)이 입력되면, 제2 풀업 TFT(Tpu2)의 게이트-드레인 간 기생 커패시터의 커플링 작용에 의해 제2 풀업 TFT(Tpu2)의 게이트 전위 즉, Q 노드의 전위가 재차 부트 스트랩핑(bootstrapping) 된다. 그 결과, 제2 풀업 TFT(Tpu2)는 턴 온 되어 제n+2 게이트 쉬프트 클럭(CLKn+2)을 제n+2 게이트 출력신호(Out(n+2))로서 제2 출력노드(No2)에 출력한다. 이러한 제n+2 게이트 출력신호(Out(n+2))는 제n+2 오드 게이트라인에 공급된다.
제4 기간(P4)에서 제n+4 게이트 쉬프트 클럭(CLKn+4)이 제3 스위치 TFT(T3)를 경유하여 QB 노드에 인가되어, QB 노드를 활성화시킨다. 이러한 QB 노드의 활성화 전위에 따라 제1 및 제2 풀다운 TFT(Tpd1,Tpd2)는 턴 온 되어 각각 제1 출력노드(No1) 및 제2 출력노드(No2)의 전위를 저전위 전압(VSS)으로 낮춘다. 그리고, QB 노드의 활성화 전위에 따라 제4 스위치 TFT(T4)가 턴 온 되어 Q 노드의 전위를 저전위 전압(VSS)으로 낮춘다. 이러한 Q 노드 및 QB 노드의 전위는 CQ 및 CQB 커패시터(CQ,CQB)에 의해 유지된다. 그 결과, 제4 기간(P4)을 포함한 소정 기간(1 프레임 기간) 동안 제1 출력노드(No1) 및 제2 출력노드(No2)의 전위는 저전위 전압(VSS)으로 유지되며, 이러한 저전위 전압(VSS)은 제n 및 제n+2 오드 게이트라인에 공급된다.
도 6은 오드 GIP 회로 또는 이븐 GIP 회로에 포함된 GIP 소자의 다른 세부 구성을 보여준다.
도 6의 GIP 소자는 도 4와 비교하여 CQ 커패시터의 접속 구성만이 다를 뿐 나머지 구성은 동일하다. 따라서, 도 6의 GIP 소자는 도 5에서 설명한 동작 수순을 채용할 수 있다. 도 6에 도시된 GIP 소자의 구성 요소들 중에서 도 4와 중복되는 부분에 대해서는 상세한 설명을 생략하기로 한다.
도 4의 GIP 소자가 Q 노드와 저전위 전압(VSS)의 입력단 사이에 접속된 CQ 커패시터(CQ)를 구비한 데 비해, 도 6의 GIP 소자는 Q 노드와 제1 출력노드(No1) 사이에 접속된 제1 CQ 커패시터(CQ1)와, Q 노드와 제2 출력 노드(No2) 사이에 접속된 제2 CQ 커패시터(CQ2)를 구비한다.
도 4와 같이 일단이 저전위 전압(VSS)의 입력단에 접속되도록 CQ 커패시터(CQ)를 설계하는 경우, 저전위 전압(VSS)과의 커플링 현상으로 인해 Q 노드 전위가 낮아질 수 있다. 그 결과, 부트 스트랩핑이 일어나더라도 Q 노드 전위가 충분히 높아지지 않아, 게이트 출력신호의 생성을 위해 게이트 쉬프트 클럭을 출력 노드에 충전시키는 시간, 즉 도 5의 P2, P3가 길어질 수 있다. 게이트 쉬프트 클럭의 충전 시간은 GIP 소자의 응답 특성과 관련이 있으므로, 빠른 응답 특성 확보를 위해 짧을수록 좋다.
한편, 도 6과 같이 일단이 출력 노드에 접속되도록 CQ 커패시터(CQ1,CQ2)를 설계하는 경우, Q 노드는 부트 스트랩핑이 일어날 때 저전위 전압(VSS)보다 높은 전위를 갖는 출력 노드에 커플링되기 때문에, 도 7에 도시된 바와 같이 Q 노드 전위(B)는 도 4의 그것(A)에 비해 충분히 높아질 수 있게 된다. 그 결과 도 6의 GIP 소자에서는 게이트 출력신호의 생성을 위해 게이트 쉬프트 클럭을 출력 노드에 충전시키는 시간(BP), 즉 도 5의 P2, P3를 줄이기 용이하고, 그에 따라 GIP 소자의 응답특성을 보다 효과적으로 개선할 수 있다.
도 7은 본 발명의 GIP 형 게이트 드라이버 적용시 표시장치의 좌우 베젤이 종래에 비해 줄어드는 것을 보여준다.
도 1 내지 도 6을 통해 설명했듯이, 본 발명의 GIP 형 게이트 드라이버는 GIP 소자 각각에서 단일 Q 노드에 접속된 2개의 풀업 TFT들을 통해 위상이 서로 다른 2개의 게이트 출력신호들이 출력되도록 GIP 소자의 구성을 변경함으로써, 게이트라인들을 구동하는 GIP 소자들의 개수를 종래 대비 1/2로 줄여 GIP 소자들이 실장되는 좌우 양측 비 표시영역(BZ)의 면적을 줄일 수 있다.
또한, 본 발명의 GIP 형 게이트 드라이버의 GIP 소자 각각은, 순방향 쉬프트 모드 또는 역방향 쉬프트 모드에서 전단 GIP 소자들 중 어느 하나의 게이트 출력신호를 스타트 신호로서 활용하기 때문에, GIP 소자의 회로 구성을 간소화할 수 있어 GIP 소자들이 실장되는 좌우 양측 비 표시영역(BZ)의 면적을 더욱 줄일 수 있다.
따라서, 종래 기술에서는 도 6 (A)와 같이 GIP 소자의 실장으로 인한 표시장치의 좌우 베젤(BZ)을 줄이기 어려웠지만, 본 발명에서는 도 6 (B)와 같이 GIP 소자의 실장으로 인한 표시장치의 좌우 베젤(BZ)을 종래에 비해 훨씬 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 110 : 타이밍 콘트롤러
120 : 소스 드라이브 IC 130A,130B : GIP 회로
140 : 소스 PCB 150 : 레벨 쉬프터

Claims (6)

  1. 표시패널;
    상기 표시패널의 오드 게이트라인들을 구동하기 위해 상기 표시패널의 일측 비 표시영역에 형성되는 다수의 오드 GIP 소자들을 포함한 오드 GIP 회로; 및
    상기 표시패널의 이븐 게이트라인들을 구동하기 위해 상기 일측과 마주하는 상기 표시패널의 타측 비 표시영역에 형성되는 다수의 이븐 GIP 소자들을 포함한 이븐 GIP 회로를 구비하고;
    상기 오드 GIP 회로의 각 오드 GIP 소자는 위상이 서로 다른 2개의 오드 게이트 출력신호들을 생성하여 2개의 오드 게이트라인들에 공급하고, 상기 이븐 GIP 회로의 각 이븐 GIP 소자는 위상이 서로 다른 2개의 이븐 게이트 출력신호들을 생성하여 2개의 이븐 게이트라인들에 공급하고,
    상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은,
    Q 노드의 전위에 따라 턴 온 되어 제n 게이트 쉬프트 클럭을 제n 게이트 출력신호로서 제1 출력노드에 인가하는 제1 풀업 TFT;
    상기 Q 노드의 전위에 따라 턴 온 되어 제n+2 게이트 쉬프트 클럭을 제n+2 게이트 출력신호로서 제2 출력노드에 인가하는 제2 풀업 TFT;
    상기 Q 노드와 반대로 충전 및 방전되는 QB 노드의 전위에 따라 턴 온 되어 상기 제1 출력노드의 전위를 저전위 전압으로 유지시키는 제1 풀다운 TFT;
    상기 QB 노드의 전위에 따라 턴 온 되어 상기 제2 출력노드의 전위를 상기 저전위 전압으로 유지시키는 제2 풀다운 TFT;
    상기 제n 게이트 출력신호의 위상이 상기 제n+2 게이트 출력신호의 위상보다 빠른 순방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n-1 게이트 출력신호에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가하는 제1 스위치 TFT;
    상기 Q 노드의 전위에 따라 스위칭되어 상기 QB 노드에 상기 저전위 전압을 인가하는 제2 스위치 TFT;
    상기 QB 노드에 제n+4 게이트 쉬프트 클럭을 인가하는 제3 스위치 TFT;
    상기 QB 노드의 전위에 따라 스위칭되어 상기 Q 노드에 상기 저전위 전압을 인가하는 제4 스위치 TFT; 및
    상기 제n+2 게이트 출력신호의 위상이 상기 제n 게이트 출력신호의 위상보다 빠른 역방향 쉬프트 모드에서, 전단 GIP 소자로부터 입력되는 제n+3 게이트 출력신호에 따라 스위칭되어 상기 Q 노드에 고전위 전압을 인가하는 제5 스위치 TFT를 포함하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은,
    하나의 Q 노드와, 상기 Q 노드의 전위에 따라 출력이 제어되는 2개의 풀업 TFT들을 통해 상기 위상이 서로 다른 2개의 게이트 출력신호들을 출력하는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 오드 GIP 소자들 중에서 최상단 오드 GIP 소자 및 최하단 오드 GIP 소자를 제외한 각 오드 GIP 소자는, 자신보다 앞서 동작이 활성화되는 전단 이븐 GIP 소자들 중 어느 하나에 전기적으로 연결되어, 그 전단 이븐 GIP 소자의 어느 한 이븐 게이트 출력신호에 따라 동작이 활성화되고;
    상기 이븐 GIP 소자들 중에서 최상단 이븐 GIP 소자 및 최하단 이븐 GIP 소자를 제외한 상기 각 이븐 GIP 소자는, 자신보다 앞서 동작이 활성화되는 전단 오드 GIP 소자들 중 어느 하나에 전기적으로 연결되어, 그 전단 오드 GIP 소자의 어느 한 오드 게이트 출력신호에 따라 동작이 활성화되는 것을 특징으로 하는 표시장치.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 오드 GIP 소자와 상기 이븐 GIP 소자 각각은,
    상기 Q 노드와 상기 제1 출력노드 사이에 접속된 제1 CQ 커패시터; 및
    상기 Q 노드와 상기 제2 출력 노드 사이에 접속된 제2 CQ 커패시터를 더 구비하는 것을 특징으로 하는 표시장치.
KR1020140139955A 2014-07-01 2014-10-16 네로우 베젤을 갖는 표시장치 KR102167140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140082080 2014-07-01
KR1020140082080 2014-07-01

Publications (2)

Publication Number Publication Date
KR20160004181A KR20160004181A (ko) 2016-01-12
KR102167140B1 true KR102167140B1 (ko) 2020-10-20

Family

ID=55170139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139955A KR102167140B1 (ko) 2014-07-01 2014-10-16 네로우 베젤을 갖는 표시장치

Country Status (1)

Country Link
KR (1) KR102167140B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565459B1 (ko) * 2016-07-14 2023-08-09 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102581724B1 (ko) * 2016-07-29 2023-09-25 엘지디스플레이 주식회사 표시장치
KR102489594B1 (ko) * 2016-07-29 2023-01-18 엘지디스플레이 주식회사 협 베젤을 갖는 표시장치
KR102332279B1 (ko) * 2017-05-02 2021-11-30 엘지디스플레이 주식회사 게이트 구동회로와 그를 포함한 표시장치
KR102411044B1 (ko) * 2017-08-16 2022-06-17 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 유기발광 표시장치
KR102476465B1 (ko) * 2017-12-06 2022-12-12 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 유기발광 표시장치
CN108877627B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109410825B (zh) * 2019-01-04 2020-11-13 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路及其驱动方法和显示装置
CN111724750A (zh) * 2020-04-23 2020-09-29 福建华佳彩有限公司 一种gip电路及其控制方法和gip输出信号检测电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319356B1 (ko) * 2006-06-09 2013-10-16 엘지디스플레이 주식회사 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR101549248B1 (ko) * 2008-07-16 2015-09-14 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 평판 표시장치
KR101542509B1 (ko) * 2008-12-24 2015-08-06 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치

Also Published As

Publication number Publication date
KR20160004181A (ko) 2016-01-12

Similar Documents

Publication Publication Date Title
KR102167140B1 (ko) 네로우 베젤을 갖는 표시장치
US10319283B2 (en) Gate driving circuit and display device including the same
KR102003439B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US11137854B2 (en) Display device with shift register comprising node control circuit for Q and QB node potentials and reset circuit
US10026354B2 (en) Gate in panel (GIP) driving circuit and display device using the same
US9607565B2 (en) Display device and method of initializing gate shift register of the same
US11195591B2 (en) Shift register and display device including the same
KR101749755B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20120044771A (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
JP2019191583A (ja) 狭ベゼル平板表示装置
US20170178560A1 (en) Gate driving circuit and display device using the same
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
KR102471098B1 (ko) GIP(Gate-In-Panel) 구동회로와 이를 이용한 표시장치
KR102172387B1 (ko) 네로우 베젤을 갖는 표시패널과 그를 포함한 표시장치
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102540315B1 (ko) 액정 표시 장치
KR101918151B1 (ko) 쉬프트 레지스터와 이를 포함한 표시장치
KR20180062185A (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR102367484B1 (ko) 표시장치 및 이의 구동방법
KR102268518B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant