JP2014127221A - シフトレジスタ回路および画像表示装置 - Google Patents

Abstract

【課題】出力信号の電位の降下を防ぐシフトレジスタ回路を提供することを課題とする。
【解決手段】シフトレジスタ回路２０は、ノード２１の電位が上昇することに応じてノード２２の電位を降下させるトランジスタ１と、ノード２１の電位が上昇することに応じてノード２３の電位を降下させるトランジスタ２とを有する。また、シフトレジスタ回路２０は、ノード２２の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ３と、ノード２３の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ４とを有する。そして、シフトレジスタ回路２０は、「ＣＬＫ_１」のパルスが流れた際にノード２１の電位が上昇することにより「ＯＵＴ_１」を出力するトランジスタ５を有する。
【選択図】図１

Description

本発明は、シフトレジスタ回路および画像表示装置に関する。

従来、前段の回路が出力した信号を後段の回路へ伝達するシフトレジスタ回路が知られている。このようなシフトレジスタ回路は、ＬＣＤ（Liquid Crystal Display）や有機ＥＬ（Electro-Luminescence）ディスプレイ等の表示素子を順次操作するためのドライバ回路として用いられている。

以下、図１２を用いて、シフトレジスタ回路の動作について説明する。図１２は、従来のシフトレジスタ回路を説明する回路図である。例えば、図１２に示すシフトレジスタ回路３０は、複数のトランジスタ３１〜３８、ノード４０、４１を有する。なお、図１２に示す例では、トランジスタ３１、３７は、ゲート（ベース）およびドレイン（コレクタ）がダイオード接続されている。

このようなシフトレジスタ回路３０では、前段の回路から入力された信号を次段の回路に出力しない非選択時においては、ノード４０の電位が「Ｌｏｗ」状態となり、ノード４１の電位が「Ｈｉｇｈ」状態となる。また、シフトレジスタ回路３０では、前段の回路から入力された信号を次段の回路に出力する選択時においては、ノード４０の電位が「Ｈｉｇｈ」状態となり、ノード４１の電位が「Ｌｏｗ」状態となる。

ここで、シフトレジスタ回路３０は、前段の回路から入力信号である「ｉｎ」のパルスが入力されると、ダイオードとして動作するトランジスタ３１を介し、パルスをノード４０に入力する。このような場合には、ノード４０の電位が「Ｈｉｇｈ」状態となり、トランジスタ３５がオン状態となる結果、シフトレジスタ回路３０は、クロック信号である「ＣＬＫ」を出力信号である「ＯＵＴ」として出力する。

また、シフトレジスタ回路３０は、「ｉｎ」のパルスをトランジスタ３４のゲート（ベース）に入力する。このような場合には、トランジスタ３４がオン状態となり、ノード４１の電位が「ＶＧＬ（低電位）」へと降下する。また、シフトレジスタ回路３０は、クロック信号のパルスをトランジスタ３８のゲートに入力する。この結果、トランジスタ３８がオン状態になり、ノード４１の電位が「ＶＧＬ」へと降下し、トランジスタ３３がオフ状態となり、ノード４０の電位が「Ｈｉｇｈ」状態となる。

また、シフトレジスタ回路３０は、次段の回路が出力した「ＯＵＴ」を、トランジスタ３２のゲートに入力する。すると、トランジスタ３２がオン状態となるので、ノード４０の電位が「ＶＧＬ」へと降下する。また、シフトレジスタ回路３０の動作終了後は、トランジスタ３４、３８がオフ状態となり、ノード４１の電位が「Ｌｏｗ」状態から「Ｈｉｇｈ」状態へと遷移し、トランジスタ３３、３６がオン状態となる結果、ノード４０が安定して「Ｌｏｗ」状態となる。

特開２００３−０４６０９０号公報

しかしながら、上述したシフトレジスタ回路３０は、トランジスタ３３やトランジスタ３４の電圧特性がシフトした際に転送不良が生じるという問題がある。

例えば、継続した使用によりトランジスタ３３、３６、３７の電圧特性がシフトした場合には、ゲート電圧に対して流れる電流量が減少する。このため、トランジスタ３３は、ノード４０の電位を十分に下げることができなくなる。この結果、シフトレジスタ回路３０は、非選択時においてトランジスタ３５を完全なオフ状態にすることができなくなり、転送不良を生じさせてしまう。

本発明は、上記に鑑みてなされたものであって、出力信号の電位の降下を防ぐシフトレジスタ回路および画像表示装置を提供することを目的とする。

本発明に係るシフトレジスタ回路は、ゲートが第１の導電経路に接続されて、ドレインが第２の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第２の導電経路の電位を降下させる第１のトランジスタを有する。また、シフトレジスタ回路は、ゲートが前記第１の導電経路に接続されて、ドレインが第３の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第３の導電経路の電位を降下させる第２のトランジスタを有する。また、シフトレジスタ回路は、ゲートが前記第２の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記第２の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第３のトランジスタを有する。また、シフトレジスタ回路は、ゲートが前記第３の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記第３の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第４のトランジスタを有する。また、シフトレジスタ回路は、前記第１の導電経路にゲートが接続され、ドレインに第１のクロック信号の入力端子が接続されるとともにソースに出力信号を出力する出力端子が接続された、前記第１のクロック信号が入力された際に前記第１の導電経路の電位が上昇することに応じて前記出力端子から出力信号を出力させる第５のトランジスタとを有する。

本発明に係るシフトレジスタ回路は、出力信号の電位の降下を防ぐことができる。

第１形態のシフトレジスタ回路を示す回路図である。 トランジスタの電流特性を説明するグラフである。 シフトレジスタ回路に入力される信号波形を説明する図である。 タイミング（Ａ）におけるシフトレジスタ回路の動作を説明する図である。 タイミング（Ｂ）におけるシフトレジスタ回路の動作を説明する図である。 電圧特性がシフトしていない場合のシミュレーション結果を説明するための図である。 電圧特性がシフトした場合のシミュレーション結果を説明するための図である。 トランジスタの電圧特性の一例を説明するための図である。 シフトレジスタ回路の動作を説明する図である。 シフトレジスタ回路の適用例を説明する第１の図である。 シフトレジスタ回路の適用例を説明する第２の図である。 従来のシフトレジスタ回路を説明する回路図である。

以下に、本発明に係るシフトレジスタ回路および画像表示装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態は本発明を限定するものではない。そして、以下に例示する実施形態は、形状を矛盾させない範囲で適宜変更、組み合わせることが可能である。

（第１形態）
［シフトレジスタ回路の構造］
図１を用いて、シフトレジスタ回路の第１形態を説明する。図１は、第１形態のシフトレジスタ回路を示す回路図である。図１に示したように、シフトレジスタ回路２０は、複数のトランジスタ１〜１３、ノード２１〜２３を有する。また、シフトレジスタ回路２０は、前段のシフトレジスタ回路が出力した信号である「ｉｎ」、クロック信号である「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」、および次段のシフトレジスタ回路の出力信号である「ＯＵＴ_２」が入力される入力端子を有する。また、シフトレジスタ回路２０は、次段のシフトレジスタ回路に信号を出力する「ＯＵＴ_１」の出力端子を有する。例えば、シフトレジスタ回路２０は、画像表示装置のドライバ回路に適用される場合には、「ＯＵＴ_１」の出力端子から次段のシフトレジスタ回路と、画像表示領域のゲート線とに信号を出力する。

また、シフトレジスタ回路２０は、電位が所定の閾値よりも高い値「ＶＧＨ」に保たれている高電位端子と、電位が所定の閾値よりも低い値「ＶＧＬ」に保たれている低電位端子とを有する。なお、以下の説明では、「ＶＧＨ」の値はＧＮＤ（グランド）よりも高い値とし、例えば、８（Ｖ）〜２０（Ｖ）、「ＶＧＬ」の値はＧＮＤよりも低い値とし、例えば、−５（Ｖ）〜−１５（Ｖ）とする。

また、各トランジスタ１〜１３は、例えば、ｎチャンネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)であるが、本発明はこれに限定されるものではない。例えば、各トランジスタ１〜１３は、ＮＰＮ型のトランジスタや、キャリアが電子であるタイプ（ｎ型）のＭＩＳ(Metal Insulator Semiconductor）構造を採用した電界効果トランジスタ（FET:Field Effect Transistor）であってもよい。

また、各トランジスタ１〜１３は、ＦＥＴの一種である薄膜トランジスタ（TFT:Thin Film Transistor）、すなわちｎ−ＭＩＳＦＥＴＴＦＴであってもよい。また、ＰＮＰ型のトランジスタやキャリアが正孔である（ｐ型）のＦＥＴ、又はＴＦＴ等を用いて、シフトレジスタ回路２０と同等の機能を発揮する回路を構成してもよい。

ここで、各トランジスタ１〜１３には、ゲート、ソース、ドレインの３つの電極が存在するが、ソース、およびドレインは、トランジスタの導電性及び相対的な電位関係によって定義される。このため、以下の説明では、各トランジスタ１〜１３がｎチャンネルのＭＯＳＦＥＴであるものとし、各トランジスタ１〜１３が有する端子のうち、高電位側の端子をドレイン、低電位側の端子をソースと記載する。

ここで、図１に示したシフトレジスタ回路２０における各トランジスタ１〜１３、ノード２１〜２３の接続関係について説明する。

ノード２１は、トランジスタ１〜５、１２、１３を接続する導電経路である。詳細には、ノード２１は、トランジスタ１のゲート、トランジスタ２のゲート、トランジスタ３のドレイン、トランジスタ４のドレイン、トランジスタ５のゲート、トランジスタ１２のドレイン、トランジスタ１３のソースに接続される。

ノード２２は、トランジスタ１、３、６、８、１０を接続する導電経路である。詳細には、ノード２２は、トランジスタ１のドレイン、トランジスタ３のゲート、トランジスタ６のドレイン、トランジスタ８のソース、トランジスタ１０のゲートに接続される。

ノード２３は、トランジスタ２、４、７、９、１１を接続する導電経路である。詳細には、ノード２３は、トランジスタ２のドレイン、トランジスタ４のゲート、トランジスタ７のドレイン、トランジスタ９のソース、トランジスタ１１のゲートに接続される。

トランジスタ１は、ゲートにノード２１が接続され、ドレインにノード２２が接続され、ソースに低電位端子が接続されている。そして、トランジスタ１は、ノード２１の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２２の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ２は、ゲートにノード２１が接続され、ドレインにノード２３が接続され、ソースに低電位端子が接続されている。そして、トランジスタ２は、ノード２１の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２３の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ３は、ゲートにノード２２が接続され、ドレインにノード２１が接続され、ソースに低電位端子が接続されている。そして、トランジスタ３は、ノード２２の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ４は、ゲートにノード２３が接続され、ドレインにノード２１が接続され、ソースに低電位端子が接続されている。そして、トランジスタ４は、ノード２３の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ５は、ゲートにノード２１が接続され、ドレインに「ＣＬＫ_１」の入力端子が接続され、ソースに「ＯＵＴ_１」の出力端子、およびトランジスタ１０、１１のドレインが接続されている。そして、トランジスタ５は、ノード２１の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、「ＣＬＫ_１」が「ＯＵＴ_１」として出力される。

トランジスタ６は、ゲートに「ｉｎ」の入力端子が接続され、ドレインにノード２２が接続され、ソースに低電位端子が接続されている。そして、トランジスタ６は、「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２２の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ７は、ゲートに「ｉｎ」の入力端子が接続され、ドレインにノード２３が接続され、ソースに低電位端子が接続されている。そして、トランジスタ７は、「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２３の電位が「ＶＧＬ」へ引き下げられる。

トランジスタ８は、ゲートに「ＣＬＫ_２」の端子が接続され、ドレインに「ＣＬＫ_３」の入力端子が接続され、ソースにノード２２が接続されている。そして、トランジスタ８は、「ＣＬＫ_２」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２２に「ＣＬＫ_３」が入力されるので、例えば、「ＣＬＫ_３」の電位が「ＶＧＨ」となっている場合には、ノード２２の電位が上昇する。また、「ＣＬＫ_３」の電位が「ＶＧＬ」である場合には、トランジスタ８のソースとドレインとが逆になり、ノード２２の電位が降下する。

トランジスタ９は、ゲートに「ＣＬＫ_２」の端子が接続され、ドレインに「ＣＬＫ_４」の入力端子が接続され、ソースにノード２３が接続されている。そして、トランジスタ９は、「ＣＬＫ_２」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２３に「ＣＬＫ_４」が入力されるので、例えば、「ＣＬＫ_４」の電位が「ＶＧＨ」となっている場合には、ノード２３の電位が上昇する。また、「ＣＬＫ_４」の電位が「ＶＧＬ」となっている場合には、トランジスタ９のソースとドレインとが逆になり、ノード２３の電位が降下する。

トランジスタ１０は、ゲートにノード２２が接続され、ドレインにトランジスタ５のソースが接続され、ソースに低電位端子が接続されている。そして、トランジスタ１０は、ノード２２の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、トランジスタ５のソース、すなわち「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１１は、ゲートにノード２３が接続され、ドレインにトランジスタ５のソースが接続され、ソースに低電位端子が接続されている。そして、トランジスタ１１は、ノード２３の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、トランジスタ５のソース、すなわち「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」へ引き下げられる。

トランジスタ１２は、ゲートに「ＯＵＴ_２」の入力端子が接続され、ドレインにノード２１が接続され、ソースに低電位端子が接続されている。そして、トランジスタ１２は、「ＯＵＴ_２」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が「ＶＧＬ」へと引き下げられる。

トランジスタ１３は、ゲートに信号「ｉｎ」の入力端子が接続され、ドレインに高電位端子が接続され、ソースにノード２１が接続されている。そして、トランジスタ１３は、信号「ｉｎ」の電位が所定の閾値よりも高い場合には、オン状態となる。この結果、ノード２１の電位が上昇する。

ここで、各トランジスタ１〜１３のドレイン、ソース間に流れる電流は、ゲート、ソース間の電位に応じて変化する。このため、各トランジスタ１〜１３は、ゲートの電位が所定の閾値よりも十分に高い場合は、完全なオン状態となるが、所定の閾値よりも十分に高くない場合は、完全なオン状態とはならない。また、各トランジスタ１〜１３は、ゲートの電位が所定の閾値よりも十分に低い場合は、完全なオフ状態となるが、ゲートの電位が所定の閾値よりも十分に低くない場合は、完全なオフ状態とはならない。

例えば、図２は、トランジスタの電流特性を説明するグラフである。なお、図２に示すグラフは、横軸を各トランジスタ１〜１３のゲート、ソース間の電位Ｖｇ（V:Volt）とし、縦軸にドレイン、ソース間の電流Ｉｄ（A:Ampere）を対数表示した。また、通常状態の各トランジスタ１〜１３の電流特性を実線で示し、電圧特性がシフトした状態の各トランジスタ１〜１３の電流特性を点線で示した。図２中の実線に示すように、各トランジスタ１〜１３は、電位Ｖｇが十分に低い場合には、電流Ｉｄをほぼ流さないオフ状態となる。

また、各トランジスタ１〜１３は、電位Ｖｇが十分に低くない場合には、電流Ｉｄが流れるオン（低）状態となる。また、各トランジスタ１〜１３は、電位Ｖｇが十分に高くない場合には、電流Ｉｄが十分に流れないオン（中）状態となる。また、各トランジスタ１〜１３は、電位Ｖｇが十分に高い場合には、電流Ｉｄが飽和し、完全なオン状態であるオン（高）状態となる。

ここで、各トランジスタ１〜１３のゲートに高い電圧が継続して印加された場合や、各トランジスタ１〜１３が長期間使用された場合には、図２中の実線で示す電流特性が矢印方向にシフトし、図２中の点線で示す電流特性へと変化する。この結果、各トランジスタ１〜１３において、ゲート電圧に対して流れる電流量が減少するので、各トランジスタ１〜１３が完全なオフ状態やオン状態にならず、動作不良を引き起こす場合がある。

例えば、図１２に示す従来のシフトレジスタ回路３０は、非選択時においてノード４１の電位を「ＶＧＨ」状態に保持し、トランジスタ３３をオン（高）状態に保持する。しかし、トランジスタ３３を継続してオン（高）状態に保持すると、トランジスタ３３の電圧特性がシフトしてしまい、ノード４１の電位ではトランジスタ３３をオン（高）に保持することができなくなる。この結果、シフトレジスタ回路３０は、ノード４０の電位を「ＶＧＬ」状態に保持できなくなり、トランジスタ３５がオン状態となる結果、誤ったタイミングで「ＯＵＴ」を出力してしまう。

一方、本発明のシフトレジスタ回路２０は、ノード２２とノード２３とを有し、非選択時において、ノード２２またはノード２３のどちらか一方の電位を「ＶＧＨ」とし、もう一方の電位を「ＶＧＬ」にする。このため、シフトレジスタ回路２０は、ノード２１の電位を下げるトランジスタ３、およびトランジスタ４を継続してオン（高）にすることが無いので、トランジスタ３、およびトランジスタ４の電圧特性がシフトするのを防ぐことができる。この結果、シフトレジスタ回路２０は、非選択時においてノード２１の電位を安定して「ＶＧＬ」に保持し、誤動作を防ぐことができる。

詳細には、シフトレジスタ回路２０は、ノード２１の電位に応じてノード２２の電位を降下させるトランジスタ１と、ノード２１の電位に応じてノード２３の電位を降下させるトランジスタ２とを有する。また、シフトレジスタ回路２０は、ノード２２の電位に応じてノード２１の電位を降下させるトランジスタ３と、ノード２３の電位に応じてノード２１の電位を降下させるトランジスタ４とを有する。また、シフトレジスタ回路２０は、ノード２１の電位に応じて、「ＣＬＫ_１」を「ＯＵＴ_１」として出力するトランジスタ５を有する。

すなわち、シフトレジスタ回路２０は、非選択時においてどちらか一方の電位が「Ｈｉｇｈ」状態となり、ノード２１の電位を「Ｌｏｗ」状態に保持するノード２２、２３を有する。このため、シフトレジスタ回路２０は、非選択時において、ノード２２、またはノード２３のいずれか一方の電位を「ＶＧＨ」状態に保持し、トランジスタ３、又はトランジスタ４のいずれかをオン状態に保持すれば、ノード２１の電位を「ＶＧＬ」状態に保持する。

このため、シフトレジスタ回路２０は、非選択時において、トランジスタ３、又はトランジスタ４を継続してオン状態にせずともよく、いずれか一方のみをオン状態にすればよい。この結果、シフトレジスタ回路２０は、トランジスタ３、およびトランジスタ４の電圧特性がシフトするのを防ぐことができ、非選択時においてノード２１の電位を十分な「Ｌｏｗ」状態に保持し、転送不良の発生を防ぐことができる。

また、シフトレジスタ回路２０は「ｉｎ」が入力されると、ノード２１の電位を上昇させ、ノード２２、またはノード２３のうち、「ｉｎ」が入力される直前に「ＶＧＨ」状態であったノードの電位を「ＶＧＨ」と「ＶＧＬ」の中間程度まで降下させる。ここで、トランジスタ５に「ＣＬＫ_１」の「ＶＧＨ」のパルスが流れた場合は、ブートストラップ効果により、ノード２１の電位が上昇する。この結果、ノード２２、またはノード２３の電位がさらに降下し、トランジスタ３、４がオフ状態となり、ノード２１の電位がさらに上昇する。この結果、シフトレジスタ回路２０は、「ＯＵＴ_１」の電位の低下を防ぐことができる。

[シフトレジスタ回路２０の動作の流れ]
このようなシフトレジスタ回路２０の非選択時における動作の流れを説明する。まず、図３を用いて、シフトレジスタ回路２０に入力する信号について説明する。図３は、シフトレジスタ回路に入力される信号波形を説明する図である。例えば、図３に示す例では、シフトレジスタ回路２０には、「ｉｎ」として、例えば「ＶＳＴ」（垂直走査開始信号:Vertical Start）が入力されるとともに、「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」が入力される。

ここで、「ＶＳＴ」とは、シフトレジスタ回路２０の前段に他のシフトレジスタ回路が存在しない場合に、「ｉｎ」としてシフトレジスタ回路２０に入力される信号であり、複数のシフトレジスタが信号を伝達する処理の開始を示す信号である。なお、シフトレジスタ回路２０の前段に他のシフトレジスタ回路が存在する場合には、シフトレジスタ回路２０の前段に存在する他のシフトレジスタ回路が出力した「ＯＵＴ_１」が「ｉｎ」としてシフトレジスタ回路２０に入力される。

ここで、「ＣＬＫ_１」とは、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化する第１のクロック信号であり、シフトレジスタ回路２０が次段のシフトレジスタ回路に「ＯＵＴ_１」を出力するタイミングを示す信号である。また、「ＣＬＫ_２」とは、第２のクロック信号であり、図１に示すシフトレジスタでは「ｉｎ」に入力されるタイミングと同期したクロック信号である。なお、以下の説明においては、「ＣＬＫ_２」は、「ＣＬＫ_１」の位相を反転させた信号である。

また、「ＣＬＫ_３」とは、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化する第３のクロック信号であり、非選択時においてノード２２の電位を「Ｈｉｇｈ」状態に保持するか否かを示す信号である。また、「ＣＬＫ_４」とは、電位が「ＶＧＨ」から「ＶＧＬ」まで周期的に変化する第４のクロック信号であり、非選択時においてノード２３の電位を「Ｈｉｇｈ」状態に保持するか否かを示す信号である。

ここで、「ＣＬＫ_３」の位相と「ＣＬＫ_４」の位相とは反転している。具体的には、「ＣＬＫ_３」、「ＣＬＫ_４」は、「ＣＬＫ_３」の電位が「ＶＧＬ」となっている場合には、「ＣＬＫ_４」の電位が「ＶＧＨ」となり、「ＣＬＫ_３」の電位が「ＶＧＨ」となっている場合には、「ＣＬＫ_４」の電位が「ＶＧＬ」となるクロック信号である。このため、シフトレジスタ回路２０は、非選択状態において、ノード２２、２３のどちらか一方の電位を「Ｈｉｇｈ」状態にする。なお、「ＣＬＫ_３」および「ＣＬＫ_４」の周期は、「ＣＬＫ_１」と同じ周期でもよいし、長い周期でもよい。すなわち、「ＣＬＫ_３」、「ＣＬＫ_４」の位相は、任意のタイミングで反転させればよい。

また、以下の説明では、シフトレジスタ回路２０の動作を、図３中の点線で示すタイミング（Ａ）、タイミング（Ｂ）に分けて説明する。具体的には、タイミング（Ａ）とは、前半においては、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となり、後半においては「ＣＬＫ_１」の電位が「ＶＧＨ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となるタイミングである。また、タイミング（Ｂ）とは、前半においては、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となり、後半においては「ＣＬＫ_１」の電位が「ＶＧＨ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となるタイミングである。

次に、図４、図５を用いて、各タイミング（Ａ）、（Ｂ）におけるシフトレジスタ回路２０の動作について説明する。まず、図４を用いて、タイミング（Ａ）におけるシフトレジスタ回路２０の動作を説明する。図４は、タイミング（Ａ）におけるシフトレジスタ回路の動作を説明する図である。

なお、図４では、シフトレジスタ回路２０の導電経路のうち、各トランジスタ１〜１３をオン状態にすることができる程度に電位が高い「Ｈｉｇｈ」状態となっている導電経路を太線で示した。また、図４に示す例では、タイミング（Ａ）の前段階において、「ｉｎ」が入力され、トランジスタ１３を介して、「ＶＧＨ」がノード２１に供給された結果、ノード２１の電位が上昇し、トランジスタ１、２がオン状態となり、ノード２２、２３の電位が「Ｌｏｗ」状態となったものとする。

例えば、タイミング（Ａ）の前半においては、「ＣＬＫ_２」の電位が「ＶＧＨ」となっているので、トランジスタ８、９がオン状態となる。このため、ノード２２に対しては、「ＣＬＫ_３」の電位「ＶＧＨ」が供給され、ノード２３に対しては、「ＣＬＫ_４」の電位「ＶＧＬ」が供給される。すると、図４中の太線で示すように、ノード２２の電位が「Ｈｉｇｈ」状態となり、ノード２３の電位が「Ｌｏｗ」状態となる。

このような場合においては、トランジスタ３、１０がオン状態となるため、ノード２１の電位が「ＶＧＬ」に引き下げられる。また、ノード２１の電位が「ＶＧＬ」に引き下げられると、トランジスタ１、２がオフ状態となるので、ノード２２の電位は「Ｈｉｇｈ」状態を維持する。

また、シフトレジスタ回路２０の後段の回路が「ＯＵＴ_２」のパルスを出力するため、トランジスタ１２がオン状態となる。このため、ノード２１の電位が「Ｌｏｗ」状態に引き下げられ、トランジスタ１、２がオフ状態となる。続いて、タイミング（Ａ）の後半においては、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となり、ノード２２に対する「ＣＬＫ_３」の入力と、ノード２３に対する「ＣＬＫ_４」の入力が停止する。また、「ｉｎ」の電位が「ＶＧＬ」であるため、トランジスタ１３がオフ状態となるので、ノード２２の電位は「Ｈｉｇｈ」状態を維持し、ノード２３の電位は「Ｌｏｗ」状態を維持する。

次に、図５を用いて、タイミング（Ｂ）におけるシフトレジスタ回路２０の動作を説明する。図５は、タイミング（Ｂ）におけるシフトレジスタ回路の動作を説明する図である。なお、図５では、図４と同様に、シフトレジスタ回路２０の導電経路のうち、各トランジスタ１〜１３をオン状態にすることができる程度に電位が高い「Ｈｉｇｈ」状態となっている導電経路を太線で示した。

例えば、タイミング（Ｂ）の前半においては、「ＣＬＫ_２」の電位が「ＶＧＨ」となっているので、トランジスタ８、９がオン状態となる。ここで、タイミング（Ａ）の際とは逆に、「ＣＬＫ_３」の電位が「ＶＧＬ」となり、「ＣＬＫ_４」の電位が「ＶＧＨ」となっている。このため、ノード２２に対しては、「ＣＬＫ_３」の電位「ＶＧＬ」が供給され、ノード２３に対しては、「ＣＬＫ_４」の電位「ＶＧＨ」が供給される。すると、ノード２２の電位が「Ｌｏｗ」状態となり、図５中の太線で示すように、ノード２３の電位が「Ｈｉｇｈ」状態となる。

このような場合においては、トランジスタ４、１１がオン状態となるため、ノード２１の電位が「ＶＧＬ」に保持される。続いて、タイミング（Ｂ）の後半においては、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となり、ノード２２に対する「ＣＬＫ_３」の入力と、ノード２３に対する「ＣＬＫ_４」の入力が停止する。しかし、ノード２１の電位が「Ｌｏｗ」状態であるため、トランジスタ２がオフ状態を維持し、ノード２３の電位が「Ｈｉｇｈ」状態を維持するため、トランジスタ４がオン状態となり、ノード２１の電位が「ＶＧＬ」に引き下げられ「Ｌｏｗ」状態を維持する。

このように、シフトレジスタ回路２０は、ノード２１の電位を「Ｌｏｗ」状態に保持する際に、トランジスタ３とトランジスタ４とを交互にオン状態にするので、トランジスタ３、４の電圧特性がシフトするのを防ぐ結果、誤動作を防止することができる。

［電圧特性のシフトについて］
ここで、トランジスタの電圧特性がシフトした際に、誤動作が発生してしまう例について説明する。まず、図６を用いて、図１２に例示したシフトレジスタ回路３０のトランジスタ３３が正常に動作する場合、すなわち、電圧特性がシフトしていない際のシフトレジスタ回路３０の動作について説明する。

図６は、電圧特性がシフトしていない場合のシミュレーション結果を説明するための図である。なお、図６に示す例では、横軸方向を時間（マイクロ秒）とし、縦軸方向に「ＯＵＴ」、ノード４０、ノード４１、「ｉｎ」の電位（ボルト）をプロットした。例えば、図６に示す例では、トランジスタ３３には電圧特性のシフトが発生していないので、シフトレジスタ回路３０は、「ｉｎ」のパルスが入力されると、ノード４０の電圧を上昇させ、ノード４１の電位を下降させ、「ＯＵＴ」のパルスを出力する。その後シフトレジスタ回路３０は、非選択状態に移行し、ノード４１の電位を「Ｈｉｇｈ」状態に保持するとともに、ノード４０の電位を「Ｌｏｗ」状態にする。

一方、図７は、電圧特性がシフトした場合のシミュレーション結果を説明するための図である。なお、図７に示す例では、トランジスタ３３のみを継続して用いることで、トランジスタ３３の電圧特性がシフトした際のシミュレーション結果を記載した。なお、図７に示す例では、横軸方向を時間（マイクロ秒）とし、縦軸方向に「ＯＵＴ」、ノード４０、ノード４１、「ｉｎ」の電位（ボルト）をプロットした。

例えば、図７に示す例では、図６と同様、「ｉｎ」のパルスが入力されている。しかしながら、図７に示す例では、「ｉｎ」のパルス入力により、ノード４０の電位が若干上昇するものの、トランジスタ３３の電圧特性がシフトしており、完全なオフ状態にすることができないため、ノード４１の電位が「Ｈｉｇｈ」状態にとどまってしまい、ノード４０の電位を上昇させることができず、「ＯＵＴ」を出力することができなくなってしまい、誤動作を生じさせてしまう。

そこで、シフトレジスタ回路２０は、非選択状態において、トランジスタ３とトランジスタ４とを交互にオン（高）状態にするので、トランジスタ３、およびトランジスタ４の電圧特性がシフトすることを防止できる。この結果、シフトレジスタ回路２０は、ノード２１の電位を適切に制御し、転送不良を防止することができる。

次に、図８を用いて、トランジスタ３、およびトランジスタ４を交互にオン（高）状態にすることで、電圧特性のシフトを防止できる点について説明する。ここで、図８は、トランジスタの電圧特性の一例を説明するための図である。なお、図８には、横軸方向をトランジスタの動作時間とし、縦軸方向にトランジスタの電圧特性のシフト量、すなわち、ドレイン、ソース間に所定の量の電流を流すためにゲートに印加する電圧の変化量をプロットした。

詳細には、図８に示す例では、「ＶＧＨ」を連続してゲートに印加したトランジスタの電圧特性のシフト量を三角印でプロットし、「ＶＧＨ」と「ＶＧＬ」とをデューティー比が５０パーセントとなるようにゲートに印加したトランジスタの電圧特性のシフト量を四角印でプロットした。

図８に示すように、「ＶＧＨ」を連続してゲートに印加しつづけた場合には、動作時間が１０時間を経過したあたりで、電圧特性のシフト量が８ボルトほどとなり、２０時間を経過したあたりで、電圧特性のシフト量が９ボルトほどとなった。また、「ＶＧＨ」を連続してゲートに印加しつづけた場合には、動作時間が８５時間を経過したあたりで、電圧特性のシフト量が８ボルト弱ほどとなった。

一方、「ＶＧＨ」と「ＶＧＬ」とをデューティー比が５０パーセントとなるようにゲートに印加した場合には、動作時間が２０時間を経過しても電圧特性のシフト量が１ボルト程度にとどまり、動作時間が８５時間を経過しても、電圧特性のシフト量が１ボルト程度に収まった。

このように、１つのトランジスタに連続して「ＶＧＨ」を印加した場合には、トランジスタの電圧特性のシフト量が大きく変化してしまう。例えば、トランジスタ３のみを継続して使用することで、電圧特性がシフトした場合には、シフトレジスタ回路２０は、転送不良を生じさせてしまう。

一方、シフトレジスタ回路２０は、ノード２２、またはノード２３のいずれか一方を「Ｈｉｇｈ」状態にし、ノード２１の電位を「Ｌｏｗ」状態に保つことができる。この結果、シフトレジスタ回路２０は、非選択時において、トランジスタ３、４を継続してオン状態にせずともよい。このため、シフトレジスタ回路２０は、トランジスタ３、４の電圧特性がシフトし、トランジスタ３、４を流れる電流量が減少することで、ノード２１の電位が上昇してトランジスタ５がオンになり、「ＯＵＴ_１」を出力してしまうような誤動作を防止することができる。

［シフトレジスタ回路２０の動作の一例］
次に、図９を用いて、各信号が入力された際のシフトレジスタ回路２０の動作について説明する。図９は、シフトレジスタ回路の動作を説明する図である。なお、図９には、シフトレジスタ回路２０に入力される「ＣＬＫ_１」、「ＣＬＫ_２」、「ＣＬＫ_３」、「ＣＬＫ_４」および「ｉｎ」の入力波形と、ノード２１〜２３の電位変化、及び「ＯＵＴ_１」、「ＯＵＴ_２」の波形を示した。

また、図９には、各トランジスタ１〜１３がオン（高）状態となる範囲を網かけで示し、オン（中）状態となる範囲を濃い点描で示し、オン（低）状態となる範囲を薄い点描で示す。また、各トランジスタ１〜１３がオフ状態となる範囲は、白抜きで示す。また、図９中Ｔ１よりも前の状態では、ノード２１、２３の電位が「ＶＧＬ」であり、ノード２２の電位が「ＶＧＨ」であるものとする。

また、図９には、「ＣＬＫ_２」と同期した「ｉｎ」が入力されたことに応じて「ＯＵＴ_１」を出力し、後段のシフトレジスタ回路から入力される「ＯＵＴ_２」によって非選択状態に遷移し、その後、ノード２２とノード２３との電位を交互に「ＶＧＬ」に保つことでノード２１の電位を「ＶＧＬ」に保つ一連の流れを示す。ここでは、図９中Ｔ１〜Ｔ２０に示した期間におけるトランジスタ１〜１３の状態を用いて、上記一連の流れを具体的に説明する。

具体的には、Ｔ１は、「ｉｎ」信号が入力されるまでの前段階であり、「ＣＬＫ_１」の電位が「ＶＧＬ」から「ＶＧＨ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、および「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。また、Ｔ２は、「ｉｎ」信号が入力されるまでの前段階であり、「ＣＬＫ_１」の電位が「ＶＧＨ」から「ＶＧＬ」に遷移し、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

また、Ｔ３は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となり、「ｉｎ」のパルスが入力され「ｉｎ」の電位が「ＶＧＨ」となる期間である。また、Ｔ４は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。また、Ｔ５は、「ＣＬＫ_１」の電位が「ＶＧＨ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となり、「ＯＵＴ_１」のパルスが出力され、「ＯＵＴ_１」の電位が「ＶＧＨ」となる期間である。

また、Ｔ６は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。また、Ｔ７は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間であり、シフトレジスタ回路２０の次段の回路が「ＯＵＴ_２」のパルスを出力し、「ＯＵＴ_２」の電位が「ＶＧＨ」となる期間である。

また、Ｔ８は、「ＣＬＫ_１」の電位が「ＶＧＨ」のパルスを有し、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。また、Ｔ９は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。また、Ｔ１０は、「ＣＬＫ_１」の電位が「ＶＧＨ」のパルスを有し、「ＣＬＫ_２」の電位が「ＶＧ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となる期間である。

また、Ｔ１１は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＬ」になるとともに、「ＣＬＫ_３」の電位と「ＣＬＫ_４」の電位とが逆転し、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。また、Ｔ１２は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。また、Ｔ１３は、「ＣＬＫ_１」の電位が「ＶＧＨ」のパルスを有し、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

また、Ｔ１４は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間であり、Ｔ３と同様に、「ｉｎ」のパルスが入力され「ｉｎ」の電位が「ＶＧＨ」となる期間である。また、Ｔ１５は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

また、Ｔ１６は、「ＣＬＫ_１」の電位が「ＶＧＨ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間であり、また、「ＯＵＴ_１」のパルスが出力され、「ＯＵＴ_１」の電位が「ＶＧＨ」となる期間である。また、Ｔ１７は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。また、Ｔ１８は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

また、Ｔ１９は、「ＣＬＫ_１」の電位が「ＶＧＨ」のパルスを有し、「ＣＬＫ_２」の電位が「ＶＧＬ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。また、Ｔ２０は、「ＣＬＫ_１」の電位が「ＶＧＬ」、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＬ」、「ＣＬＫ_４」の電位が「ＶＧＨ」となる期間である。

例えば、図９中Ｔ１、Ｔ２においては、ノード２１の電位が「ＶＧＬ」であり、ノード２２の電位が「ＶＧＨ」であり、ノード２３の電位が「ＶＧＬ」であるため、トランジスタ３、１０がオン（高）状態となる。このため、ノード２１の電位が「ＶＧＬ」に保たれる結果、トランジスタ５がオフ状態を維持し、「ＣＬＫ_１」のパルスが「ＯＵＴ_１」に出力されず、非選択状態を維持する。

続いて、図９中Ｔ３においては、「ＣＬＫ_２」の電位が「ＶＧＨ」に遷移するので、トランジスタ８、９がオン状態となる。具体的には、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」、ノード２２の電位が「ＶＧＨ」、ノード２３の電位が「ＶＧＬ」であるため、「ＣＬＫ_２」の電位が「ＶＧＨ」に遷移した際には、トランジスタ８がオン（中）状態となり、トランジスタ９がオン（高）状態となる。このため、ノード２２には「ＣＬＫ_３」の電位「ＶＧＨ」が供給される。

一方、図９中Ｔ３においては、「ｉｎ」の電圧が「ＶＧＨ」となるので、トランジスタ６、７、１３がオン（高）状態となる。この結果、ノード２１に「ＶＧＨ」が供給され、ノード２２、２３の電位が「ＶＧＬ」に引き下げられる。また、ノード２２の電位が引き下げられると、トランジスタ３、１０がオン（中）状態となるので、ノード２１の電位を引き下げようとする力が弱まる。

また、ノード２１に「ＶＧＨ」が供給され、電位が上昇すると、トランジスタ１、２、５がオン（中）状態となるので、ノード２２、２３の電位は、さらに「ＶＧＬ」へ引き下げられる。この結果、ノード２１の電位が「ＧＮＤ」よりも少し高い値に上昇し、ノード２２の電位が「ＧＮＤ」よりも少し低い値に下降する。また、ノード２３の電位が「ＶＧＬ」に保持される。

次に、図９中Ｔ４においては、「ＣＬＫ_２」、および「ｉｎ」の電位が「ＶＧＬ」となる。この結果、トランジスタ６〜９、１３がオフ状態となり、ノード２２に「ＣＬＫ_３」が入力されなくなるので、ノード２２の電位が若干下がり、トランジスタ３、１０がオン（低）状態となる。

次に、図９中Ｔ５においては、「ＣＬＫ_１」の電位が「ＶＧＨ」に遷移すると、Ｔ４においてオン（中）状態であったトランジスタ５に「ＣＬＫ_１」のパルスが流れる。すると、トランジスタ５のドレインからソースへと「ＣＬＫ_１」のパルスの電圧が印加され、ブートストラップ効果が発生し、ノード２１の電位がカップリングにより上昇する。

すると、トランジスタ１がオン（高）状態となるので、ノード２２の電位がより「ＶＧＬ」に引き下げられ、トランジスタ３、１０がオフ状態となる。この結果、ノード２１の電位が「ＶＧＨ」に対して１．３〜１．５倍程度に上昇し、トランジスタ１、２がオン（高）状態となり、ノード２２、２３の電位が完全に「ＶＧＬ」へと引き下げられる。このように、ノード２１の電圧が上昇すると、トランジスタ５がオン（高）状態となるので、「ＣＬＫ_１」のパルスが減衰することなく「ＯＵＴ_１」として出力される。このため、シフトレジスタ回路２０は、出力信号の電位の降下を防ぐことができる。

次に、図９中Ｔ６においては、「ＣＬＫ_１」の電位が「ＶＧＬ」に遷移すると、トランジスタ５のソースからドレインへと「ＣＬＫ_１」の「Ｌｏｗ」電位に引き戻される際のカップリングにより、ノード２１の電位が「ＧＮＤ」よりも少し高い「Ｈｉｇｈ」状態に戻り、トランジスタ１、２、５がオン（中）状態となる。

また、「ＣＬＫ_２」の電位が「Ｌｏｗ」であるため、トランジスタ８がオフ状態となる結果、ノード２２に「ＣＬＫ_３」の電位「ＶＧＨ」が供給されず、ノード２２の電位が「ＶＧＬ」に保持される。また、「ＣＬＫ_２」の電位が「ＶＧＬ」へと遷移する。このため、「ＯＵＴ_１」の電位も「ＶＧＬ」へと遷移する。

続いて、図９中Ｔ７において、「ＣＬＫ_２」の電位が「ＶＧＨ」へと遷移すると、トランジスタ８、９がオン（高）状態となる。すると、ノード２２に「ＣＬＫ_３」の電位「ＶＧＨ」が供給されるので、ノード２２の電位が上昇し、トランジスタ３、１０がオン（中）状態となり、ノード２１の電位が「ＶＧＬ」に引き下げられる。

また、「ＯＵＴ_２」の電位が「ＶＧＨ」となるので、トランジスタ１２がオン（高）状態となり、ノード２１の電位がさらに「ＶＧＬ」へ引き下げられる結果、ノード２１の電位が「ＶＧＬ」となり、トランジスタ１、２、５がオフとなる。このため、ノード２２の電位がさらに上昇し、「ＧＮＤ」よりも高い「Ｈｉｇｈ」状態に保持される。すると、トランジスタ１０がオン（中）状態となり、トランジスタ１０を介して「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」に保たれるので、シフトレジスタ回路２０は、出力信号の状態をより安定させることができる。

次に、図９中Ｔ８において、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となり、「ＯＵＴ_２」の電位も「ＶＧＬ」となるので、トランジスタ１２もオフ状態となる。ここで、「ｉｎ」の電位が「ＶＧＬ」であるため、ノード２１の電位が「ＶＧＬ」に保たれる結果、トランジスタ１、２がオフ状態を保持するので、ノード２２の電位が「ＧＮＤ」よりも高い「Ｈｉｇｈ」に保たれる。このため、トランジスタ３、１０がオン（中）状態を維持し、ノード２１および「ＯＵＴ_１」の電位は、「ＶＧＬ」に保持される。つまり、シフトレジスタ回路２０は、非選択状態となった場合には、ノード２１の電位を「ＶＧＬ」に保持する。

また、図９中Ｔ９においては、ノード２２の電位が「ＧＮＤ」よりも高い「Ｈｉｇｈ」であり、ノード２３の電位が「ＶＧＬ」である際に、「ＣＬＫ_２」の電位が「ＶＧＨ」、「ＣＬＫ_３」の電位が「ＶＧＨ」、「ＣＬＫ_４」の電位が「ＶＧＬ」となるので、トランジスタ８がオン（低）状態となり、トランジスタ９がオン（高）状態となる。すると、トランジスタ８を介して、ノード２２に「ＣＬＫ_３」の電位「ＶＧＨ」が供給され、ノード２２の電位が「ＶＧＨ」に上昇する。この結果、トランジスタ３、１０がオン（高）状態となり、ノード２１および「ＯＵＴ_１」の電位が「ＶＧＬ」に保持される。

次に、図９中Ｔ１０においては、図９中Ｔ８と同様に、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となる。また、ノード２１の電位が「ＶＧＬ」に保たれる結果、トランジスタ１、２がオフ状態を保持するので、ノード２２の電位が「ＶＧＨ」に保たれる結果、トランジスタ３、１０がオン（高）状態を維持し、ノード２１および「ＯＵＴ_１」の電位は、「ＶＧＬ」に保持される。

ここで、ノード２１の電位を「ＶＧＬ」に保持するため、ノード２２の電位のみを「ＶＧＨ」に保持し、トランジスタ３を継続してオン（高）状態に保持した場合は、トランジスタ３の電圧特性がシフトし、電流が流れにくくなる結果、ノード２１の電位を「ＶＧＬ」に保持できなくなる場合がある。そこで、シフトレジスタ回路２０は、ノード２２と同様の機能を発揮するノード２３をさらに有し、所定のタイミングでノード２２とノード２３の電位を反転させることで、トランジスタ３とトランジスタ４の動作を反転させる。

詳細には、図９中Ｔ１１において、「ＣＬＫ_３」の電位が「ＶＧＬ」に遷移し、「ＣＬＫ_４」の電位が「ＶＧＨ」に遷移する。ここで、図９中Ｔ１１においては、「ＣＬＫ_２」の電位が「ＶＧＬ」であるため、ノード２２、２３の電位がそのまま保持される。

次に、図９中Ｔ１２において、「ＣＬＫ_２」の電位が「ＶＧＨ」に遷移するので、トランジスタ８、９がオン（高）状態となる。すると、ノード２３には、「ＣＬＫ_４」の電位「ＶＧＨ」が供給されるので、ノード２３の電位が「ＶＧＬ」に上昇する結果、トランジスタ４、１１がオン（高）状態となり、ノード２１と「ＯＵＴ_１」の端子の電位が「ＶＧＬ」に保持される。一方、「ＣＬＫ_３」の電位が「ＶＧＬ」であるため、トランジスタ８のドレインとソースが逆転し、トランジスタ８を電流が流れ、ノード２２の電位が「ＶＧＬ」へと引き下げられる。この結果、トランジスタ３、１０はオフ状態となる。

このように、シフトレジスタ回路２０は、非選択状態において、トランジスタ３、またはトランジスタ４を継続してオン（高）状態に保持せずとも、ノード２１の電位を「ＶＧＬ」に保持できる。このため、シフトレジスタ回路２０は、トランジスタ３、およびトランジスタ４の電圧特性がシフトするのを防止し、ノード２１の電位を「ＶＧＬ」に保持する結果、誤動作を防止することができる。

続いて、図９中Ｔ１３においては、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となる。また、ノード２１の電位が「ＶＧＬ」に保たれる結果、トランジスタ１、２がオフ状態を保持するので、ノード２３の電位が「ＶＧＨ」に保たれる結果、トランジスタ４、１１がオン（高）状態を維持し、ノード２１および「ＯＵＴ_１」の電位は、「ＶＧＬ」に保持される。

次に、図９中Ｔ１４においては、「ＣＬＫ_２」の電位が「ＶＧＨ」となるので、トランジスタ８がオン（高）状態となり、トランジスタ９がオン（中）状態となる。このため、ノード２３に「ＣＬＫ_４」の電位「ＶＧＨ」が供給される。一方、「ｉｎ」の電位が「ＶＧＨ」となるので、トランジスタ６、７、１３がオン（高）状態となる。この結果、ノード２１に「ＶＧＨ」が供給され、ノード２２、２３の電位が「ＶＧＬ」に引き下げられる。また、ノード２３の電位が引き下げられると、トランジスタ４、１１がオン（中）状態となるので、ノード２１の電位を引き下げようとする力が弱まる。

また、ノード２１に「ＶＧＨ」が供給され、電位が上昇すると、トランジスタ１、２、５がオン（中）状態となるので、ノード２２、２３の電位は、さらに「ＶＧＬ」へ引き下げられる。この結果、ノード２１の電位が「ＧＮＤ」よりも高い値に上昇し、ノード２３の電位が「ＧＮＤ」よりも低い値に下降する。また、ノード２２の電位が「ＶＧＬ」に保持される。

次に、図９中Ｔ１５においては、「ＣＬＫ_２」、および「ｉｎ」の電位が「ＶＧＬ」となる。この結果、トランジスタ６〜９、１３がオフ状態となり、ノード２３に「ＣＬＫ_４」が入力されなくなるので、ノード２３の電位が若干下がり、トランジスタ４、１１がオン（低）状態となる。

次に、図９中Ｔ１６においては、「ＣＬＫ_１」の電位が「ＶＧＨ」に遷移すると、Ｔ１３においてオン（中）状態であったトランジスタ５に「ＣＬＫ_１」のパルスが流れ、ブートストラップ効果が発生し、ノード２１の電位がカップリングにより上昇する。すると、トランジスタ１がオン（高）状態となるので、ノード２３の電位がより「ＶＧＬ」に引き下げられ、トランジスタ４、１１がオフ状態となる。

すると、ノード２１の電位が「ＶＧＨ」に対して１．３〜１．５倍程度に上昇し、トランジスタ１、２がオン（高）状態となる。すると、ノード２２、２３の電位が完全に「ＶＧＬ」へと引き下げられる。このように、ノード２１の電圧が上昇すると、トランジスタ５がオン（高）状態となるので、「ＣＬＫ_１」のパルスが減衰することなく「ＯＵＴ_１」として出力される。

次に、図９中Ｔ１７においては、「ＣＬＫ_１」の電位が「ＶＧＬ」に遷移すると、トランジスタ５のソースからドレインへと「ＣＬＫ_１」の「Ｌｏｗ」電位に引き戻される際のカップリングにより、ノード２１の電位が「ＧＮＤ」よりも高い「Ｈｉｇｈ」状態に戻り、トランジスタ１、２、５がオン（中）状態となる。

また、「ＣＬＫ_２」の電位が「Ｌｏｗ」であるため、トランジスタ９がオフ状態となる結果、ノード２３に「ＣＬＫ_４」の電位「ＶＧＨ」が供給されず、ノード２３の電位が「ＶＧＬ」に保持される。また、「ＣＬＫ_２」の電位が「ＶＧＬ」へと遷移する。このため、「ＯＵＴ_１」の電位も「ＶＧＬ」へと遷移する。

続いて、図９中Ｔ１８において、「ＣＬＫ_２」の電位が「ＶＧＨ」へと遷移すると、トランジスタ８、９がオン（高）状態となる。すると、ノード２３に「ＣＬＫ_４」の電位「ＶＧＨ」が供給されるので、ノード２３の電位が上昇し、トランジスタ４、１１がオン（中）状態となり、ノード２１の電位が「ＶＧＬ」に引き下げられる。

また、「ＯＵＴ_２」の電位が「ＶＧＨ」となるので、トランジスタ１２がオン（高）状態となり、ノード２１の電位がさらに「ＶＧＬ」へ引き下げられる結果、ノード２１の電位が「ＶＧＬ」となり、トランジスタ１、２、５がオフとなる。このため、ノード２３の電位がさらに上昇し、「ＧＮＤ」よりも高い「Ｈｉｇｈ」状態に保持される。すると、トランジスタ１１がオン（中）状態となり、トランジスタ１１を介して「ＯＵＴ_１」の出力端子における電位が「ＶＧＬ」に保たれる。

次に、図９中Ｔ１９において、「ＣＬＫ_２」の電位が「ＶＧＬ」となるので、トランジスタ８、９がオフ状態となる。また、ノード２１の電位が「ＶＧＬ」に保たれる結果、トランジスタ１、２がオフ状態を保持するので、ノード２３の電位が「ＧＮＤ」よりも高い「Ｈｉｇｈ」に保たれる。このため、トランジスタ４、１１がオン（中）状態を維持し、ノード２１および「ＯＵＴ_１」の電位は、「ＶＧＬ」に保持される。

続いて、図９中Ｔ２０において、「ＣＬＫ_２」の電位が「ＶＧＨ」へと遷移すると、トランジスタ８がオン（高）状態となり、トランジスタ９がオン（低）状態となる。すると、ノード２３に「ＣＬＫ_４」の電位「ＶＧＨ」が供給されるので、ノード２３の電位が「ＶＧＨ」に上昇し、トランジスタ４、１１がオン（高）状態となり、ノード２１の電位が「ＶＧＬ」に引き下げられる。

［シフトレジスタ回路２０の効果］
上述したように、シフトレジスタ回路２０は、ノード２１の電位が上昇することに応じてノード２２の電位を降下させるトランジスタ１と、ノード２１の電位が上昇することに応じてノード２３の電位を降下させるトランジスタ２とを有する。また、シフトレジスタ回路２０は、ノード２２の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ３と、ノード２３の電位が上昇することに応じてノード２１の電位を降下させるトランジスタ４とを有する。また、シフトレジスタ回路２０は、「ＣＬＫ_１」が入力された際のブートストラップ効果によりノード２１の電位が上昇することに応じて「ＯＵＴ_１」を出力するトランジスタ５を有する。

このため、シフトレジスタ回路２０は、「ＯＵＴ_１」の電位を低下させることなく出力し、転送不良を防ぐことができる。また、シフトレジスタ回路２０は、ノード２１の電位を制御するためのトランジスタ３とトランジスタ４とを有するので、非選択時においてトランジスタ３、またはトランジスタ４のいずれか一方を交互にオン状態にすればよい。この結果、シフトレジスタ回路２０は、トランジスタ３、およびトランジスタ４の電圧特性がシフトするのを防ぐことができるので、ノード２１の電位を適切に制御し、転送不良を防ぐことができる。

また、シフトレジスタ回路２０は、「ｉｎ」の入力に応じてノード２２の電位を降下させるトランジスタ６と、「ｉｎ」の入力に応じてノード２３の電位を降下させるトランジスタ７とを有する。このため、シフトレジスタ回路２０は、「ｉｎ」のパルスが入力された際にノード２２、およびノード２３の電位を下げ、ノード２１の電位を上昇させる結果、「ＯＵＴ_１」を適切に出力することができる。

また、シフトレジスタ回路２０は、「ＣＬＫ_２」の入力に応じて「ＣＬＫ_３」をノード２２に入力するトランジスタ８と、「ＣＬＫ_２」の入力に応じて「ＣＬＫ_４」をノード２３に入力するトランジスタ９とを有する。このため、シフトレジスタ回路２０は、非選択状態において、ノード２２、またはノード２３にクロック信号の電位「ＶＧＨ」を供給するので、ノード２２、またはノード２３の電位を「ＶＧＨ」に保持する結果、ノード２１の電位を「ＶＧＬ」に保持し続けることができる。

また、シフトレジスタ回路２０は、ノード２２の電位が上昇することに応じて「ＯＵＴ_１」の出力端子の電位を降下させるトランジスタ１０と、ノード２３の電位が上昇することに応じて「ＯＵＴ_１」の出力端子の電位を降下させるトランジスタ１１とを有する。このため、シフトレジスタ回路２０は、ノード２２、またはノード２３の電位を「ＶＧＨ」とする非選択状態において、「ＯＵＴ_１」の電位を「ＶＧＬ」に保持する結果、誤動作を防止することができる。

また、シフトレジスタ回路２０は、後段のシフトレジスタ回路が出力した信号「ＯＵＴ_２」の電位に応じてノード２１の電位を降下させるトランジスタ１２を有する。このため、シフトレジスタ回路２０は、後段のシフトレジスタ回路が信号を出力した際に、確実に非選択状態に遷移することができる。

また、シフトレジスタ回路２０は、「ｉｎ」の電位に応じてノード２１の電位を上昇させるトランジスタ１３を有する。このため、シフトレジスタ回路２０は、選択時においてノード２１の電位を上昇させることができるので、選択状態において確実に「ＯＵＴ_１」を出力することができる。

また、シフトレジスタ回路２０には、「ＣＬＫ_４」として「ＣＬＫ_３」の位相を反転させた信号が入力される。このため、シフトレジスタ回路２０は、非選択状態において、ノード２２、またはノード２３のいずれか一方のみの電位を「ＶＧＨ」とする。この結果、シフトレジスタ回路２０は、ノード２１の電位を「ＶＧＬ」に保持するため、トランジスタ３、およびトランジスタ４を交互に用いるので、トランジスタ３、およびトランジスタ４の電圧特性がシフトするのを防止することができる。

なお、シフトレジスタ回路２０は、非選択状態において、トランジスタ３、またはトランジスタ４のいずれか一方の電位が「ＶＧＨ」に保持されていればよく、トランジスタ３、およびトランジスタ４の電位がいずれも「ＶＧＨ」となる期間を設けてもよい。すなわち、シフトレジスタ回路２０は、全ての期間に渡り「ＣＬＫ_３」、または「ＣＬＫ_４」のいずれか一方の電位が「ＶＧＨ」となっているのであれば、任意の周期を有するクロック信号を「ＣＬＫ_３」、および「ＣＬＫ_４」に採用することができる。

［適用範囲］
例えば、上記の実施形態で例示したシフトレジスタ回路２０は、液晶パネルや有機ＥＬ（Electro-Luminescence）パネルを用いた画像表示装置を動作させるドライバ回路に好適に適用される。また、シフトレジスタ回路２０は、上述したドライバ回路以外の回路にも適用することができる。また、シフトレジスタ回路２０は、複数のトランジスタと、各素子を順次駆動するためのドライバ回路とを有するセンサ装置、発光素子アレイ、サーマルヘッド等、任意の装置に適用することができる。

（液晶パネルへの適用）
以下の説明では、シフトレジスタ回路２０の適用例として、液晶パネルを用いた画像表示装置を動作させるドライバ回路にシフトレジスタ回路２０を適用する例について説明する。

図１０は、シフトレジスタ回路の適用例を説明する第１の図である。図１０に示す例では、画像表示装置５０は、制御回路５１とパネル５２とを有する。なお、画像表示装置５０は、バックライト等の光源装置、カラーフィルタ基板、偏光方向が互いに異なる偏光板等を有するが、図１０では、理解を容易にするため、それらの記載を省略した。

制御回路５１は、例えば、パネル５２に配置されるＦＰＣ（Flexible Printed Circuits）上に設けられたり、または、パネル５２の外部回路基板上に設けられており、パネル５２を駆動させるための制御信号を駆動回路５５に出力する。なお、図１０では、ＦＰＣ、または外部回路基板についての図示を省略した。

また、パネル５２には、液晶パネルが用いられており、一対の基板から構成されている。例えば、パネル５２は、アクティブエリア５７に薄膜トランジスタが形成されたアレイ基板とアレイ基板に対向するカラーフィルタ基板とからなる一対のガラス基板で構成されている。また、アクティブエリア５７のアレイ基板の周辺には、周辺部５４が形成されている。周辺部５４には、駆動回路５５および走査線駆動回路５６が設けられており、走査線駆動回路５６はアレイ基板のガラス上に形成されている。また、駆動回路５５と走査線駆動回路５６とは走査線制御線５３で接続されている。

駆動回路５５は、駆動用の半導体素子からなり、アクティブエリア上に延在されたデータ線に画像信号を出力する信号線駆動回路、走査線制御回路および対向電位駆動回路等で構成されている。なお、駆動回路５５は、アクティブエリア５７の周辺部５４にＣＯＧ（Chip On Glass）方式で実装されている。

また、パネル５２の周辺部５４に設けられた走査線駆動回路５６には、第１形態において説明したシフトレジスタ回路２０が適用されている。駆動回路５５は、走査線制御線５３で走査線駆動回路５６と接続されており、走査線制御線５３を介してシフトレジスタ回路２０に制御信号を出力する。なお、シフトレジスタ回路２０は、パネル５２のアレイ基板上の周辺部５４に一体的に形成されている。

アクティブエリア５７は、マトリックス状に配置した画素５８を複数有する。詳細には、アクティブエリア５７には、複数のデータ線が列方向に延在され、複数の走査線が行方向に延在されている。そして、アクティブエリア５７には、データ線と走査線との交差に対応して、それぞれ画素５８が形成されている。

ここで、画素５８は、アクティブ素子として動作する薄膜トランジスタ５９と、画素電極６０とを有する。画像表示装置５０は、アレイ基板に設けられた画素電極６０とカラーフィルタ基板に設けられた共通電極（図示せず）との間に印加された電圧によって液晶分子を制御して画像表示する。ここでは、パネル５２は、アレイ基板に画素電極６０が設けられ、カラーフィルタ基板に共通電極が設けられた縦電界方式で説明しているが、これに限らず、例えば、アレイ基板の画素５８内に画素電極６０および共通電極が設けられた横電界方式であってもよい。

走査線駆動回路５６は、第１形態に係わるシフトレジスタ回路２０と同様のシフトレジスタ回路２０、２０ａ〜２０ｃを多段に接続した回路により構成される。なお、走査線駆動回路５６は、シフトレジスタ回路２０、２０ａ〜２０ｃ以外にも複数のシフトレジスタ回路を有するが、図１０では、理解を容易にするため、記載を省略した。

ここで、走査線駆動回路５６は、各シフトレジスタ回路２０、２０ａ〜２０ｃが出力する信号を次段のシフトレジスタ回路に入力するとともに、アクティブエリア５７上に延在する走査線に入力する。このため、走査線駆動回路５６は、駆動回路５５から走査線制御線５３を介して、制御信号が入力された場合には、アクティブエリア５７上の各走査線に対して上方向から順に電圧を印加する。

例えば、シフトレジスタ回路２０は、制御信号を受信すると、シフトレジスタ回路２０ａにＯＵＴ_１を出力し、１段目の走査線に対して電圧を印加する。次に、シフトレジスタ回路２０ａは、次段のシフトレジスタ回路に「ＯＵＴ_１」を出力し、２段目の走査線に対して電圧を印加する。この際、シフトレジスタ回路２０ａは、シフトレジスタ回路２０に「ＯＵＴ_２」を出力するので、シフトレジスタ回路２０に信号の出力を停止させ、１段目の走査線に対する電圧の印加を停止させることとなる。この結果、走査線駆動回路５６は、アクティブエリア５７上の各走査線に対して、順番に電圧を印加する。

薄膜トランジスタ５９は、画素５８が形成された位置に応じたデータ線とソースとが接続され、画素５８が形成された位置に応じた走査線とゲートとが接続されている。そして、走査線駆動回路５６から対応する走査線に電圧が印加されるとともに、駆動回路５５から対応するデータ線に電圧が印加された場合に、データ線に印加された電圧が薄膜トランジスタ５９を介して画素電極６０に印加される。

ここで、走査線駆動回路５６を第１形態に係わるシフトレジスタ回路２０で構成した場合には、各シフトレジスタ回路２０〜２０ｂが各走査線に印加する電圧の低下を防ぐことができる。この結果、画像表示装置５０は、アクティブエリア５７の大型化や画素５８の細密化により走査線の数が増加した場合にも、各画素５８に印加する電圧の低下を防ぐことができるので、正常に動作することができる。

また、各シフトレジスタ回路２０〜２０ｂは、ノード２１、およびシフトレジスタ回路２０ａ、２０ｂが有するノードのうち、ノード２１に対応するノードの電位を「ＶＧＬ」に保持するためのトランジスタを２つ有する。そして、各シフトレジスタ回路２０〜２０ｂは、非選択状態において、ノード２１、およびノード２１に対応するノードの電位を「ＶＧＬ」に引き下げるためのトランジスタを所定の時間間隔で切り替える。このため、各シフトレジスタ回路２０〜２０ｂは、非選択状態において、トランジスタの電圧特性がシフトするのを防止し、ノード２１、およびノード２１に対応するノードの電位を適切に「ＶＧＬ」に保持することができる。この結果、各シフトレジスタ回路２０〜２０ｂは、誤動作を防止することができる。

なお、図１０では、液晶パネルを用いた画像表示装置にシフトレジスタ回路２０を適用する例について説明した。しかしながら、実施の形態はこれに限定されるものではない。例えば、有機ＥＬパネルを用いた画像表示装置にシフトレジスタ回路２０を適用してもよい。例えば、図１１は、シフトレジスタ回路の適用例を説明する第２の図である。

（有機ＥＬへの適用）
図１１に示す例では、複数のシフトレジスタ回路２０、２０ａからなる走査線駆動回路５６を有し、有機ＥＬパネルを用いた画像表示装置７０について記載した。また、図１１に示す例では、理解を容易にするため、走査線駆動回路５６がシフトレジスタ回路２０、２０ａを有する例について記載したが、走査線駆動回路５６は、走査線の数だけシフトレジスタ回路を有すればよい。なお、上述の液晶パネルを用いた画像表示装置５０と同様に、シフトレジスタ回路２０は、パネル５２のアレイ基板上の周辺部に一体的に形成されている。

図１１に示す例では、画素５８は、アノードが定電位供給回路７１と電気的に接続された発光素子８０と、発光素子８０のカソードに一方の電極が接続されたトランジスタ８１とを有する。また、画素５８は、ｎ型の薄膜トランジスタによって形成され、ドレインがトランジスタ８２のドレインに接続され、ソースが電源供給回路７２と電気的に接続されたドライバ素子８３とを有する。また、画素５８は、ドライバ素子８３を形成する薄膜トランジスタのゲート・ドレイン間の導通状態を制御するトランジスタ８２と静電容量８４とを有する。

また、図１１に示す例では、各画素５８内に備わる発光素子８０のアノードに対して一定のオン電位を供給する定電位供給回路７１と、制御線を介して、画素５８内に備わるトランジスタ８１の駆動を制御する駆動制御回路７３と、ドライバ素子８３のソースにオン電位または０電位を供給する電源供給回路７２とを有する。

発光素子８０は、電流注入によって発光する機構を有し、例えば有機ＥＬ素子によって形成される。有機ＥＬ素子は、Ａｌ、Ｃｕ、ＩＴＯ（Indium Tin Oxide）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。

トランジスタ８１は、発光素子８０とドライバ素子８３との間の導通を制御する機能を有し、本実施形態１では、ｎ型の薄膜トランジスタによって形成される。すなわち、薄膜トランジスタのドレインとソースとがそれぞれ発光素子８０、ドライバ素子８３に接続される一方で、ゲートが駆動制御回路７３と電気的に接続された構成を有し、駆動制御回路７３から供給される電位に基づいて、発光素子８０とドライバ素子８３との間の導通状態を制御している。

ドライバ素子８３は、発光素子８０に流れる電流を制御するための機能を有する。具体的には、ドライバ素子８３は、閾値以上の電位差に応じて発光素子８０に流れる電流を制御する機能を有する。本実施形態１では、ドライバ素子８３は、ｎ型の薄膜トランジスタによって形成され、ゲートとソースとの間に印加される電位差に応じて発光素子８０の発光輝度を制御している。

このような画素５８においては、駆動回路５５が信号線に印加した電圧により静電容量８４に電荷が蓄積される。そして、駆動制御回路７３がトランジスタ８１のゲートに電圧を印加している間、静電容量８４に蓄積した電荷に応じた電流が発光素子８０に流れ、発光素子８０が発光する。

このように、各画素５８が発光素子８０を有する場合であっても、走査線駆動回路５６は、シフトレジスタ回路２０と同様のシフトレジスタ回路を走査線ごとに接続し、各シフトレジスタ各画素の出力信号を走査線に出力する。このため、画像表示装置７０は、画素５８が有機ＥＬパネルを有する場合にも、各画素５８に印加する電圧の低下を防ぐことができるので、正常に動作することができる。

１〜１３ トランジスタ
２０〜２０ｂ シフトレジスタ回路
２１〜２３ ノード

Claims (9)

1. ゲートが第１の導電経路に接続されて、ドレインが第２の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第２の導電経路の電位を降下させる第１のトランジスタと、
   ゲートが前記第１の導電経路に接続されて、ドレインが第３の導電経路に接続されるとともにソースが低電位端子に接続された、前記第１の導電経路の電位が上昇することに応じて前記第３の導電経路の電位を降下させる第２のトランジスタと、
   ゲートが前記第２の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記第２の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第３のトランジスタと、
   ゲートが前記第３の導電経路に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記第３の導電経路の電位が上昇することに応じて前記第１の導電経路の電位を降下させる第４のトランジスタと、
   前記第１の導電経路にゲートが接続され、ドレインに第１のクロック信号の入力端子が接続されるとともにソースに出力信号を出力する出力端子が接続された、前記第１のクロック信号が入力された際に前記第１の導電経路の電位が上昇することに応じて前記出力端子から出力信号を出力させる第５のトランジスタとを有することを特徴とするシフトレジスタ回路。
2. ゲートが入力信号の入力端子に接続されて、ドレインが前記第２の導電経路に接続されるとともにソースが低電位端子に接続された、前記入力信号の入力に応じて前記第２の導電経路の電位を降下させる第６のトランジスタと、
   ゲートが前記入力端子に接続されて、ドレインが前記第３の導電経路に接続されるとともにソースが低電位端子に接続された、前記入力信号の入力に応じて前記第３の導電経路の電位を降下させる第７のトランジスタとをさらに有することを特徴とする請求項１に記載のシフトレジスタ回路。
3. ゲートが第２のクロック信号の入力端子に接続されて、ソースが前記第２の導電経路に接続されるとともにドレインが第３のクロック信号の入力端子に接続された、前記第２のクロック信号の入力に応じて前記第３のクロック信号を前記第２の導電経路に入力する第８のトランジスタと、
   ゲートが前記第２のクロック信号の入力端子に接続されて、ソースが前記第３の導電経路に接続されるとともにドレインが第４のクロック信号の入力端子に接続された、前記第２のクロック信号の入力に応じて前記第４のクロック信号を前記第３の導電経路に入力する第９のトランジスタとをさらに有することを特徴とする請求項１または請求項２に記載のシフトレジスタ回路。
4. ゲートが前記第２の導電経路に接続されて、ドレインに前記出力端子を接続するとともにソースに低電位端子が接続された、前記第２の導電経路の電位が上昇することに応じて前記出力信号を出力する端子の電位を降下させる第１０のトランジスタと、
   ゲートが前記第３の導電経路に接続されて、ドレインに前記出力端子を接続するとともにソースに低電位端子が接続された、前記第３の導電経路の電位が上昇することに応じて前記出力信号を出力する端子の電位を降下させる第１１のトランジスタとをさらに有することを特徴とする請求項１乃至請求項３のいずれか１つに記載のシフトレジスタ回路。
5. ゲートが他の回路が出力する信号の出力端子に接続されて、ドレインが前記第１の導電経路に接続されるとともにソースが低電位端子に接続された、前記他の回路が出力した信号の出力に応じて前記第１の導電経路の電位を降下させる第１２のトランジスタをさらに有することを特徴とする請求項１乃至請求項４のいずれか１つに記載のシフトレジスタ回路。
6. ゲートが前記入力信号の入力端子に接続されて、ソースが前記第１の導電経路に接続されるとともにドレインが高電位端子に接続された、前記入力信号の入力に応じて前記第１の導電経路の電位を上昇させる第１３のトランジスタをさらに有することを特徴とする請求項１乃至請求項５のいずれか１つに記載のシフトレジスタ回路。
7. 前記第３のクロック信号は、前記第４のクロック信号の位相を反転させた信号であることを特徴とする請求項３乃至請求項６のいずれか１つに記載のシフトレジスタ回路。
8. 請求項１乃至請求項７のいずれか１つに記載のシフトレジスタ回路を有するドライバ回路と、
   前記ドライバ回路が出力する信号に従って発光する発光素子を有する、画像を表示する表示パネルと
   を備えたことを特徴とする画像表示装置。
9. 請求項１乃至請求項７のいずれか１つに記載のシフトレジスタ回路を有するドライバ回路と、
   前記ドライバ回路が出力する信号に従って画像を表示する液晶パネルと
   を備えたことを特徴とする画像表示装置。
   

Images