CN106504789A - 储存器件及其操作方法 - Google Patents

Abstract

一种储存器件包括：主块，包括多个子块；外围电路，被配置为对子块执行编程操作、读取操作或擦除操作；以及控制逻辑，被配置为控制外围电路，使得按照与编程操作的次序相反的次序来执行对子块的擦除操作。

Description

储存器件及其操作方法

相关申请的交叉引用

本申请要求于2015年9月7日向韩国知识产权局提交的第10-2015-0126392号韩国专利申请的优先权，其整个公开内容通过引用合并于此。

技术领域

各种实施例总体涉及一种储存器件及其操作方法，更具体地，涉及一种包括三维(3D)存储单元阵列的储存器件及其操作方法。

背景技术

存储系统可以包括将数据储存在其中的存储器件和控制该存储器件的常规操作的存储器控制器。

存储器件可以包括多个储存器件。每个储存器件可以包括三维(3D)存储单元阵列。

3D存储单元阵列可以包括多个3D主块。每个主块可以包括沿垂直于衬底的方向布置的多个垂直串。此外，包括3D存储单元阵列的储存器件可以包括外围电路和控制逻辑，该外围电路被配置用来执行编程操作、擦除操作或读取操作，控制逻辑被配置为响应于存储器控制器来控制该外围电路。

发明内容

各种实施例涉及一种储存器件及其操作方法，该储存器件能够通过将主块划分成多个子块并考虑到对子块执行编程操作的次序而执行对子块的擦除操作来改善可靠性并降低其大小。

根据一个实施例的储存器件可以包括：主块，包括多个子块；外围电路，被配置为对子块执行编程操作、读取操作或擦除操作；以及控制逻辑，被配置为控制外围电路，使得按照与编程操作的次序相反的次序来执行对子块的擦除操作。

根据一个实施例的一种操作储存器件的方法可以包括：对选中主块中包括的子块编程，以及按照与对子块编程的次序相反的次序来擦除子块。

附图说明

图1图示了根据一个实施例的存储系统；

图2图示了图1中包括的储存器件；

图3是图示图2中所示的主块的一个实施例的透视图；

图4是图示图2中所示的主块的另一个实施例的透视图；

图5是图示根据一个实施例的擦除操作的流程图；

图6是图示图5中所示的擦除操作的一个实施例的流程图；

图7是图示图5中所示的擦除操作的另一个实施例的流程图；

图8是图示图7中所示的擦除操作的另一个实施例的流程图；

图9是根据一个实施例的被配置用来执行擦除操作的电路图；

图10图示了判断擦除/编程状态的方法；

图11图示了施加到耦接至选中子块和未选中子块的字线的电压；

图12是根据另一个实施例的被配置用来执行擦除操作的电路图；

图13是图示图12中所示的擦除操作的一个实施例的流程图；

图14是图示图13中所示的擦除操作的另一个实施例的流程图；

图15是被配置用来执行图12中所示的擦除操作的另一个实施例的电路图；

图16是根据另一个实施例的被配置用来执行擦除操作的电路图；

图17是根据另一个实施例的被配置用来执行擦除操作的电路图；

图18是根据另一个实施例的被配置用来执行擦除操作的电路图；

图19图示了根据一个实施例的存储系统；以及

图20图示了根据一个实施例的包括存储系统的计算系统的示意性配置。

具体实施方式

在下文中，将参照附图来详细描述实施例的各种示例。附图被提供以允许本领域技术人员理解本公开的实施例的范围。然而，本公开可以以不同的形式实施，而不应当被解释为局限于所陈述的实施例。相反地，这些实施例被提供使得本公开将是彻底且完整的。此外，实施例被提供以将本公开的范围充分传达给本领域技术人员。

图1图示了根据一个实施例的存储系统。

参见图1，存储系统1000可以包括将数据储存在其中的存储器件1100和控制存储器件1100的存储器控制器1200。

存储器件1100可以包括多个储存器件1110。储存器件1110可以包括双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双数据速率4(LPDDR4)SDRAM、图形双数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或快闪存储器。下面描述包括与非(NAND)快闪存储器的储存器件1110。

存储器控制器1200可以控制存储器件1100的常规操作。存储器控制器1200可以响应于从主机2000接收到的命令而将用来控制存储器件1100的命令、地址和数据输出给存储器件1100，或者从存储器件1100接收数据。

主机2000可以通过使用接口协议(诸如外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS))来与存储系统1000通信。

图2图示了图1中所示的储存器件。

参见图2，储存器件1110可以包括将数据储存在其中的存储单元阵列110、被配置用来对存储单元阵列110的子块执行编程操作、读取操作或擦除操作的外围电路120以及被配置用来控制外围电路120的控制逻辑130。

存储单元阵列110可以包括具有基本上相同的配置的第一主块至第K主块，K是正整数。第一主块至第K主块可以具有三维(3D)结构。第一主块至第K主块可以分别耦接到第一局部线LL1至第K局部线LLK。此外，第一主块至第K主块中的每个可以包括多个子块。

外围电路120可以包括电压发生器21、行解码器22、页缓冲器23、列解码器24和输入/输出电路25。

电压发生器21可以产生具有各种电压电平的操作电压。电压发生器21可以响应于操作数据OPSIG来产生操作电压，并将产生的操作电压选择性地施加至全局线。例如，操作数据OPSIG可以包括操作信号和字线信息(或字线组信息)。当接收操作数据OPSIG时，电压发生器21可以产生用来执行擦除操作所必需的操作电压。该操作电压可以包括擦除电压Vera、擦除许可电压Vper和擦除禁止电压Vin。电压发生器21可以产生不同的操作电压，使得这些操作电压可以被施加至选中主块中包括的选中子块和未选中子块。例如，电压发生器21可以同时产生用于选中子块的擦除许可电压Vper以及产生用于未选中子块的擦除禁止电压Vin。全局线可以包括全局源极线、全局源极选择线、全局字线和全局漏极选择线。

行解码器22可以响应于行地址RADD而将操作电压Vop传送给第一局部线LL1至第K局部线LLK之中的耦接至选中主块的局部线。例如，行解码器22可以经由全局线来耦接至电压发生器21。行解码器22可以将经由全局线接收到的操作电压传送给耦接至选中主块的局部线。行解码器22可以将操作电压仅传送给耦接至选中主块的字线。因此，通过电压发生器21而产生的擦除许可电压Vper和擦除禁止电压Vin可以仅被施加至选中主块的选中子块和未选中子块。

页缓冲器23可以经由位线BL来耦接至存储单元阵列110。页缓冲器23可以将位线BL预充电至正电压、在编程操作和读取操作期间与选中主块交换数据或者响应于页缓冲器控制信号PBSIGNALS而暂时储存传送的数据。此外，页缓冲器23可以在选中子块的擦除操作期间测量位线BL中的电压或电流。

列解码器24可以响应于列地址CADD而与页缓冲器23交换数据DATA或者与输入/输出电路25交换数据DATA。

输入/输出电路25可以被配置用来将从外部设备(例如，存储器控制器)传送来的命令CMD和地址ADD传送给控制逻辑130、将从外部设备传送来的数据DATA传送给列解码器24或者将从列解码器24传送来的数据DATA输出给外部设备。

控制逻辑130可以响应于命令CMD和地址ADD来控制外围电路120。此外，控制逻辑130可以包括子块信息储存单元131，子块信息储存单元131储存关于第一主块至第K主块中包括的子块的擦除或编程状态信息。在选中主块的擦除操作期间，控制逻辑130可以基于储存在子块信息储存单元131中的信息来确定选中主块中包括的子块之中的未被擦除的子块。作为对未被擦除的子块的确定的结果，控制逻辑130可以控制外围电路120来对子块执行擦除操作。例如，子块信息可以包括关于主块中包括的子块之中的处于擦除状态的子块的信息或关于主块中包括的子块之中的处于编程状态的子块的信息。当储存在子块信息储存单元131中的信息对应于关于处于擦除状态的子块的信息时，控制逻辑130可以控制外围电路120，使得可以从继处于擦除状态的子块之后的子块开始顺序地对子块执行擦除操作。当储存在子块信息储存单元131中的信息对应于关于处于编程状态的子块的信息时，控制逻辑130可以控制外围电路120，使得可以对处于编程状态的子块之中的子块按照擦除操作的次序从第一子块开始顺序地执行擦除操作。

图3是图示图2中所示的主块的一个实施例的透视图。

由于图2中所示的第一主块至第K主块具有基本上相同的配置，因此参照图3来详细描述主块中的一个。

参见图3,3D结构的主块可以沿相对于衬底的垂直方向(Z方向)布置，且包括布置在位线BL与源极线SL之间的I形垂直串。此结构可以被称作位成本可扩展(BiCS)。例如，当源极线SL沿相对于衬底顶部的水平方向形成时，具有BiCS结构的垂直串可以相对于源极线SL垂直地形成。更具体地，垂直串可以包括源极选择线SSL、字线WL和漏极选择线DSL，源极选择线SSL、字线WL和漏极选择线DSL沿第一方向(Y方向)布置、层叠且彼此分离。垂直串也可以包括垂直孔VH和垂直沟道层CH。垂直孔VH可以垂直地穿过源极选择线SSL、字线WL和漏极选择线DSL。垂直沟道层CH可以形成在垂直孔VH中，且接触源极线SL。源极选择晶体管可以形成在垂直沟道层CH与源极选择线SSL之间，存储单元可以形成在垂直沟道层CH与字线WL之间，以及漏极选择晶体管可以形成在垂直沟道层CH与漏极选择线DSL之间。

位线BL可以接触垂直沟道层CH从漏极选择线DSL向上突出的顶部，以及位线BL可以沿与第一方向(Y方向)正交的第二方向(X方向)布置。接触插塞CT可以形成在位线BL与垂直沟道层CH之间。

图4是图示图2中所示的主块的另一个实施例的透视图。

图2中所示的第一主块至第K主块可以具有基本上相同的配置。因此，参照图4来仅详细描述主块中的一个。

参见图4，3D主块可以沿相对于衬底的垂直于方向(Z方向)形成，且包括布置在位线BL、源极选择线SL与连接两个串的管道结构之间的垂直串。

更具体地，垂直串可以包括沿垂直方向布置在位线BL与管线PL之间的第一子串，以及沿垂直方向布置在源极线SL与管线PL之间的第二子串。第一子串和第二子串可以各自连接在管线PL区域中形成U形。此结构可以被称作管形位成本可扩展(P-BiCS)。

例如，当管线PL沿对衬底的顶部的水平方向形成时，第一子串和第二子串可以沿关于管线PL的顶部的垂直方向形成。第一子串可以形成在位线BL与管线PL之间，以及第二子串可以形成在源极线SL与管线PL之间。

更具体地，第一子串可以包括字线WL、漏极选择线DSL和第一垂直沟道层D_CH。字线WL和漏极选择线DSL可以沿第一方向(Y方向)彼此分离和布置、沿垂直于第一方向(Y方向)的第二方向(X方向)延伸以及沿第三方向(Z方向)层叠且彼此分离。第一垂直沟道层D_CH可以形成在垂直孔VH中，该垂直孔VH沿垂直方向穿过字线WL和漏极选择线DSL。

第二子串可以包括字线WL、源极选择线SSL和第二垂直沟道层S_CH。字线WL和源极选择线SSL可以沿第一方向(Y方向)彼此分离和布置、沿垂直于第一方向(Y方向)的第二方向(X方向)延伸以及沿第三方向(Z方向)层叠且彼此分离。第二垂直沟道层S_CH可以形成在垂直孔VH中，该垂直孔VH沿垂直方向穿过字线WL和源极选择线SSL。存储单元可以形成在第一垂直沟道层D_CH与字线WL之间，以及形成在第二垂直沟道层S_CH与字线WL之间。源极选择晶体管可以形成在第二垂直沟道层S_CH与源极选择线SSL之间。漏极选择晶体管可以形成在第一垂直沟道层D_CH与漏极选择线DSL之间。

第一垂直沟道层D_CH与第二垂直沟道层S_CH可以经由管线PL中的管沟道层P_CH来彼此耦接。位线BL可以接触第一垂直沟道层D_CH的从漏极选择线DSL的顶部向上突出的顶部，且位线BL可以沿垂直于第一方向(Y方向)的第二方向(X方向)层叠且彼此分离。源极线SL可以接触第二垂直沟道层S_CH的从源极选择线SSL向上突出的顶部，且沿第二方向(X方向)延伸。

图2中所示的第一主块至第K主块可以具有如图3或图4中所示的3D结构，且被划分成多个子块，多个页(耦接至一字线的存储单元组)被分组至子块中。

下面描述对上述主块中的一个执行的擦除操作。

图5是图示根据一个实施例的擦除操作的流程图。

参见图5，可以以子块为单位来执行对选中主块的擦除操作。可能需要预先以子块为单位来执行对选中主块的编程操作。当对选中主块的编程操作开始时，可以顺序地或无序地对选中主块中的子块编程(51)。可以沿从源极选择线向漏极选择线的方向或沿从漏极选择线向源极选择线的方向对子块顺序地执行编程操作。例如，当沿从源极选择线朝向漏极选择线的方向顺序地选择子块、并对其执行编程操作时，在选中子块中沿从源极选择线向漏极选择线的方向页被顺序地选中时所述页可以被编程。另一方面，当沿从漏极选择线朝向源极选择线的方向顺序地选择子块、并对其执行编程操作时，在选中子块中沿从漏极选择线向源极选择线的方向页被顺序地选中时所述页可以被编程。可选地，可以通过无序地选择子块并顺序地选择选中子块中的页来执行编程操作。术语“无序地”可以指“随机地”。

在完成对选中主块的编程操作之后，当执行对选中主块的擦除操作时，可以以与编程操作次序相反的次序来执行对子块的擦除操作(52)。当编程操作是沿从源极选择线向漏极选择线的方向执行时，擦除操作可以沿从邻近于漏极选择线的子块向邻近于源极选择线的子块的方向来执行。可以对选中子块中的存储单元同时执行擦除操作。

如上所述，当以与编程操作相反的次序来执行擦除操作时，可以防止由不同的图案化所导致的子块之间的阈值电压分布的改变，且可以防止阈值电压分布的宽度增大。

上述的擦除操作可以以子块为单位来执行。通过仅对选中主块中包括的子块之中除先前已擦除的子块之外的处于编程状态的子块执行擦除操作可以缩短操作时间。可以通过各种方法来判断子块是处于擦除状态还是编程状态。例如，为了判断子块的擦除/编程状态，可以将子块的擦除/编程状态信息储存在图2中所示的子块信息储存单元131。图2中所示的控制逻辑130可以根据图2中所示的子块信息储存单元131中储存的子块的擦除/编程状态信息来选择处于编程状态的子块。另一方面，当控制逻辑130不包括子块信息储存单元131时，控制逻辑130可以顺序地验证选中主块中包括的子块来判断子块是处于擦除状态还是编程状态。由于子块的状态可以被确定，因此在主块中不需要用于储存子块的擦除/编程信息的标志单元。因此，可以减小储存器件的大小。

图6是图示图5中所示的擦除操作的一个实施例的流程图。下面描述以上参照图5所描述的判断擦除/编程状态的方法之中的使用储存在子块信息储存单元131中的信息的擦除操作。

参见图2和图6，当对选中主块的擦除命令输入至图2中所示的控制逻辑130时(61)，控制逻辑130可以根据储存在子块信息储存单元131中的子块信息来选择选中主块中包括的子块之中的已编程的子块(62)。例如，来自选中主块中包括的子块之中的子块信息可以包括关于处于编程状态的第一子块(根据擦除操作次序的第一子块)中包括的字线或字线组的信息。

控制逻辑130可以控制外围电路120，使得可以从选中子块开始按照与编程操作次序相反的次序来顺序地执行对子块的擦除操作[权利要求1，条款3](63)。更具体地，控制逻辑130可以将从子块信息储存单元131获得的子块信息包括在操作数据OPSIG中，并将操作数据OPSIG传送给电压发生器21。电压发生器21可以响应于操作数据OPSIG来产生用来执行擦除操作所必需的电压(例如，擦除电压、擦除许可电压和擦除禁止电压)，且电压发生器21可以将产生的电压选择性地施加至全局线。例如，电压发生器21可以将擦除电压Vera施加至全局源极线、将图2中所示的擦除许可电压Vper施加至选中全局字线以及将图2中所示的擦除禁止电压Vin施加至未选中全局字线。行解码器22可以响应于行地址RADD来选择被执行擦除操作的主块，并将施加至全局线的电压传送给耦接至选中主块的局部线。

当完成了对选中子块的擦除操作时，可以按照与编程次序相反的次序来对选中主块中包括的子块之中的处于编程状态的子块顺序地执行擦除操作。

图7是图示图5中所示的擦除操作的另一个实施例的流程图。在以上参照图5所描述的判断擦除/编程状态的方法之中，下面描述在顺序地验证子块以判断其擦除状态或编程状态时执行的擦除操作。

参见图2和图7，当擦除命令输入时，可以从第一主块至第K主块之中选择被执行擦除操作的主块(71)。可以从选中主块中包括的子块之中选择第一子块(72)。例如，当第一子块和第二子块被包括在选中主块中、且首先对第二子块执行编程操作然后对第一子块执行编程操作时，可以首先对第一子块(对其的编程操作被执行较晚)执行擦除操作，然后对第二子块执行擦除操作。

随后，可以判断第一子块的擦除/编程状态(73)。可以执行验证操作来判断第一子块的擦除/编程状态。例如，验证操作可以判断第一子块中包括的所有存储单元的阈值电压是否低于擦除验证电压，或者验证操作可以判断其阈值电压是否低于读取电压。擦除验证电压可以被设置为负电压，而读取电压可以被设置为读取电压之中的最低电压。可以使用设置在擦除验证电压与读取电压之间的电压来执行验证操作。当使用擦除验证电压时，可以对子块中包括的所有页同时执行验证操作以判断擦除/编程状态。当使用读取电压时，可以通过选择子块中包括的每个页来执行验证操作以判断擦除/编程状态。

擦除验证电压可以被设置为在-0.5V与+1V之间，以及读取电压可以被设置在-1V与正电压之间。该正电压可以为在编程状态下的阈值电压分布中的最低电压。

作为验证操作的结果，当第一子块中包括的所有存储单元的阈值电压低于擦除验证电压或低于读取电压时，可以确定第一子块处于擦除状态。换言之，由于第一子块已经被擦除，因此可以执行对第二子块的擦除操作(75)。在步骤73处，作为验证操作的结果，当第一子块中包括的所有存储单元的阈值电压大于擦除验证电压或大于读取电压时，可以确定第一子块处于编程状态。由于第一子块处于编程状态，因此可以执行对第一子块的擦除操作(74)。当对第一子块的擦除操作完成时，可以执行对第二子块的擦除操作。可以不对第二子块执行擦除/编程状态判断操作。在选中主块中，可以首先对第二子块编程，以及对第一子块编程。因此，当第一子块处于编程状态时，可以理解为第二子块仍处于编程状态。

图8是图示图7中所示的擦除操作的另一个实施例的流程图。下面描述当第一子块处于编程状态时执行的擦除操作。

参见图2和图8，当擦除命令输入时，可以在第一主块至第K主块之中选择被执行擦除操作的主块(81)，以及可以从选中主块中包括的子块之中选择第一子块(82)。例如，当选中主块包括第一子块和第二子块、且首先对第二子块然后对第一子块来顺序地执行编程操作时，可以首先对第一子块(编程操作首先对其执行)执行擦除操作，然后对第二子块执行擦除操作。

随后，可以判断第一子块的擦除/编程状态(83)。可以执行验证操作来判断擦除/编程状态。例如，可以基于第一子块中包括的所有存储单元的阈值电压是否低于擦除验证电压来判断擦除/编程状态，或者可以基于其阈值电压是否低于读取电压来判断擦除/编程状态。

作为验证操作的结果，当第一子块中包括的所有存储单元的阈值电压大于擦除验证电压或大于读取电压时，可以确定第一子块处于编程状态。当第一子块处于编程状态时，选中主块中包括的所有子块可以处于编程状态。因此，可以执行对选中主块的擦除操作(84)。为了减少用来执行擦除操作的时间，可以对第一子块和第二子块同时执行擦除操作，其中，第一子块和第二子块包括在选中主块中。

在步骤83处，作为验证操作的结果，当第一子块中包括的所有存储单元的阈值电压都小于擦除验证电压或小于读取电压时，可以确定第一子块处于擦除状态。结果，由于第一子块已经被擦除，因此可以执行对第二子块的擦除操作(85)。

图9是用于图示根据一个实施例的擦除操作的电路图。下面描述对包括具有BiCS结构的垂直串的储存器件的擦除操作。

参见图9，在具有BiCS结构的垂直串中，存储单元C0至C9可以沿直线方向布置在位线BL与源极线SL之间，使得第一子块SBLK1和第二子块SBLK2可以包括在垂直串中。第一子块SBLK1和第二子块SBLK2可以被划分成垂直串的上部分和下部分。具有BiCS结构的垂直串可以包括顺序地层叠在源极线SL的顶部上的源极选择晶体管SST、第零存储单元C0至第九存储单元C9、漏极选择晶体管DST以及位线BL。源极选择晶体管SST的栅极可以耦接至源极选择线SSL。第零存储单元C0至第九存储单元C9的栅极可以分别耦接至第零字线WL0至第九字线WL9。漏极选择晶体管DST的栅极可以耦接至漏极选择线DSL。为了描述方便，图9简要示出了垂直串。然而，源极选择晶体管SST、第零存储单元C0至第九存储单元C9以及漏极选择晶体管DST的数量可以根据储存器件而增大。

当编程操作沿从漏极选择晶体管DST向源极选择晶体管SST的方向执行时，可以按照与编程操作的次序相反的次序来执行擦除操作。因此，可以沿从源极选择晶体管SST向漏极选择晶体管DST的方向执行擦除操作。可以以页为单位来执行编程操作，而可以以子块为单位来执行擦除操作。换言之，可以首先对邻近于源极选择晶体管SST的第一子块SBLK1执行擦除操作，然后可以对邻近于漏极选择晶体管DST的第二子块SBLK2执行擦除操作。然而，当确定第一子块SBLK1已经处于擦除状态时，可以执行对第二子块SBLK2的擦除操作。

图10图示了判断擦除/编程状态的方法。

参见图10，在执行验证操作来判断子块的擦除/编程状态时，可以使用如下的两种方法来执行验证操作。

首先，可以使用判断子块中包括的存储单元的阈值电压是否低于擦除验证电压Vh的方法来执行验证操作。擦除验证电压可以被设置为在-0.5V与+1V之间。作为使用擦除验证电压Vh的验证操作的结果，当所有存储单元的阈值电压都小于擦除验证电压Vh(E1)时，子块可以处于擦除状态ER中。当存储单元中的至少一个存储单元的阈值电压大于擦除验证电压Vh(P1)时，一些存储单元可以处于编程状态，以及可以对对应的子块执行擦除操作。

其次，可以通过判断子块中包括的存储单元的阈值电压是否小于读取电压Vr的方法来执行验证操作。读取电压可以被设置为在-1V与正电压之间，以及该正电压可以为在编程状态下的阈值电压分布中的最低电压。作为使用读取电压Vr的验证操作的结果，当存储单元的阈值电压小于读取电压Vr(E2)时，可以确定子块处于擦除状态ER。当存储单元中的至少一个存储单元的阈值电压大于读取电压Vr(P2)时，可以确定一些存储单元处于编程状态。因此，可以对对应的子块执行擦除操作。

图11图示了施加到耦接至选中子块和未选中子块的字线的电压。

参见图11，下面描述在其中第二子块SBLK2是选中子块的示例。

电压发生器21可以产生擦除许可电压Vper和擦除禁止电压Vin。电压发生器21可以将擦除许可电压Vper施加至与第二子块SBLK2相对应的全局字线，以及将擦除禁止电压Vin施加至与第一子块SBLK1相对应的全局字线。此外，通过电压发生器21而产生的擦除电压Vera可以被施加给源极线SL，源极线SL可以耦接至选中子块SBLK2。

行解码器22可以包括通过开关PSTR，通过开关PSTR响应于高电压VHV来同时导通或关断。通过开关PSTR可以被实施为耦接在耦接至电压发生器21的全局字线与耦接至第一子块SBLK1和第二子块SBLK2的局部字线之间。图11图示了施加至选中子块和未选中子块的电压。因此，未示出全局源极选择线与全局漏极选择线之间的连接关系以及局部源极选择线与局部漏极选择线之间的连接关系。

通过电压发生器21而产生的擦除许可电压Vper可以被设置在0V与3V之间，而擦除禁止电压Vin可以为正电压。更具体地，擦除禁止电压Vin可以为比通过开关PSTR的阈值电压大的正电压。因此，当高电压VHV被施加至通过开关PSTR时，与第一子块SBLK1和第二子块SBLK2相对应的通过开关PSTR可以导通。由于擦除许可电压Vper小于通过开关PSTR的阈值电压，因此擦除许可电压Vper可以被施加给耦接至第二子块SBLK2的局部字线。换言之，耦接至第二子块SBLK2的局部字线可以具有0V与3V之间的电势。

由于擦除禁止电压Vin大于通过开关PSTR的阈值电压，因此耦接至第一子块SBLK1的局部字线的电势可以逐渐增大。当局部字线的电势达到擦除禁止电压Vin时，与第一子块SBLK1相对应的通过开关PSTR可以关断，使得耦接至未选中第一子块SBLK1的所有局部字线可以被浮置。此外，选中第二子块SBLK2的局部字线未被浮置。

如上所述，由于分别耦接至第一子块SBLK1和第二子块SBLK2的局部字线的电势改变了，因此可以执行对第一子块SBLK1和第二子块SBLK2的各个擦除操作。

图12是图示根据另一个实施例的擦除操作的电路图。

参见图12，垂直串可以被划分成四个子块，且可以对其执行擦除操作。例如，存储单元可以根据存储单元更靠近源极选择线SSL的次序而被划分成第一子块SBLK1至第四子块SBLK4。如上所述，当主块包括第一子块SBLK1至第四子块SBLK4、且编程操作是沿从漏极选择晶体管DST向源极选择晶体管SST的方向执行时，擦除操作可以按照与编程次序相反的次序来执行。

例如，可以按照从第一子块SBLK1至第四子块SBLK4的次序来执行对选中主块的擦除操作。当第一子块SBLK1和第二子块SBLK2处于擦除状态而第三子块SBLK3和第四子块SBLK4处于编程状态时，可以首先对第三子块SBLK3执行对选中主块的擦除操作，然后对第四子块SBLK4执行对选中主块的擦除操作。如上所述，根据判断第一子块SBLK1和第二子块SBLK2的擦除/编程状态的方法，可以使用图2中所示的子块信息储存单元131中储存的擦除/编程状态信息来选择要擦除的子块，或者可以通过执行验证操作来确定已擦除的子块。

当第三子块SBLK3被确定为要擦除的子块时，可以执行对第三子块SBLK3的擦除操作。当对第三子块SBLK3的擦除操作完成时，可以执行对第四子块SBLK4的擦除操作。

下面更详细地描述上述操作之中的通过执行验证操作的被执行用来确定已擦除的子块的擦除操作。

图13是图示图12中所示的擦除操作的一个实施例的流程图。

参见图13，可以响应于擦除命令而选择被执行擦除操作的主块(121)。随后，可以选择选中主块中包括的第一子块(122)，以及可以判断第一子块的擦除/编程状态(123)。可以执行验证操作来判断第一子块的擦除/编程状态。

当第一子块被确定为处于编程状态时，可以以顺序的方式执行对第一子块至第四子块的擦除操作(124、127、130和131)。

当第一子块被确定为处于擦除状态时，可以不需要再次擦除第一子块。因此，可以选择第二子块(125)，以及可以判断第二子块的擦除/编程状态(126)。可以执行验证操作来判断第二子块的擦除/编程状态。

当第二子块被确定为处于编程状态时，可以对第二子块至第四子块顺序地执行擦除操作(127、130和131)。

当第二子块被确定为处于擦除状态时，可以不需要再次擦除第二子块。因此，可以选择第三子块(128)，以及可以判断第三子块的擦除/编程状态(129)。可以执行验证操作来判断第三子块的擦除/编程状态。

当第三子块被确定为处于编程状态时，可以对第三子块和第四子块顺序地执行擦除操作(130和131)。

当第三子块被确定为处于擦除状态时，可以不需要再次擦除第三子块。因此，可以执行对四子块的擦除操作(131)。在对第四子块(即，最后的子块)的擦除操作期间，可以省略用来判断第四子块的擦除/编程状态的验证操作。

当对第四子块的擦除操作(131)完成时，对选中主块的擦除操作可以完成。

图14是图示图13中所示的擦除操作的另一个实施例的流程图。

参见图14，可以根据擦除命令而选择被执行擦除操作的主块(141)。随后，可以选择选中主块中包括的第一子块(142)，以及可以判断第一子块的擦除/编程状态(143)。可以执行验证操作来判断第一子块的擦除/编程状态。

当第一子块被确定为处于编程状态时，可以执行对选中主块的擦除操作(144)。为了降低用来执行擦除操作所消耗的时间，可以对选中主块中包括的第一子块至第四子块同时执行擦除操作。

当第一子块被确定为处于擦除状态时，可以不需要再次擦除第一子块。因此，可以选择第二子块(145)，以及可以判断第二子块的擦除/编程状态(146)。可以执行验证操作来判断第二子块的擦除/编程状态。

当第二子块被确定为处于编程状态时，可以顺序地执行对第二子块至第四子块的擦除操作(147、150和151)。

当第二子块被确定为处于擦除状态时，可以不需要再次擦除第二子块。因此，可以选择第三子块(148)，以及可以判断第三子块的擦除/编程状态(149)。可以执行验证操作来判断第三子块的擦除/编程状态。

当第三子块被确定为处于编程状态时，可以顺序地执行对第三子块和第四子块的擦除操作(150和151)。

当第三子块被确定为处于擦除状态时，可以不需要再次擦除第三子块。因此，可以执行对第四子块的擦除操作(151)。在对第四子块(即，最后的子块)的擦除操作期间，可以省略被执行用来判断第四子块的擦除/编程状态的验证操作。

当对第四子块的擦除操作(151)完成时，对选中主块的擦除操作可以完成。

图15是图示图12中所示的擦除操作的另一个实施例的电路图。

参见图15，当垂直串包括很多存储单元时，主块可以包括多个子块SBLK1至SBLKi。即使当存在大量的子块SBLK1至SBLKi时，也可以按照与编程次序相反的次序来执行擦除操作。例如，当编程操作是沿从漏极选择线DSL向源极选择线SSL的方向执行时，可以按照从邻近于源极选择线SSL的第一子块SBLK1向邻近于漏极选择线DSL的第i子块SBLKi的次序来执行擦除操作。当第一子块SBLK1处于擦除状态、而剩余的第二子块SBLK2至第i子块SBLKi处于编程状态时，可以如参照12所描述的那样来判断第一子块SBLK1的擦除/编程状态。当第二子块SBLK2至第i子块SBLKi处于擦除状态时，可以判断第二子块SBLK2的擦除/编程状态。由于第二子块SBLK2处于编程状态，因此可以从第二子块SBLK2向第i子块SBLKi来顺序地执行擦除操作。

图16是图示根据另一个实施例的擦除操作的电路图。下面例示了包括具有P-BiCS结构的垂直串的储存器件的擦除操作。

参见图16，在具有P-BiCS结构的垂直串中，存储单元C0至C4可以布置在源极线SL与管线PL之间，以及存储单元C5至C9可以布置在管线PL与位线BL之间。管线PL可以耦接至管道晶体管PG的栅极。基于管线PL沿源极选择线SSL的方向布置的存储单元C0至C4的组可以被指定作为第一子块SBLK1，以及沿位线BL的方向布置的存储单元C5至C9的组可以被指定作为第二子块SBLK2。

更具体地，第一子块SBLK1可以层叠在管线PL的顶部上，且包括分别耦接到第四字线WL4至第一字线WL1的第四存储单元C4至第零存储单元C0。源极选择线SSL可以层叠在第零字线WL0之上，第零字线WL0形成在第一子块SBLK1的顶部上，以及源极选择晶体管SST可以耦接至源极选择线SSL。源极线SL可以耦接至源极选择晶体管SST的源极，而第零存储单元C0可以耦接至源极选择晶体管SST的漏极。第二子块SBLK2可以包括第五存储单元C5至第九存储单元C9，第五存储单元C5至第九存储单元C9层叠在管线PL之上，且分别耦接到第五字线WL5至第九字线WL9。漏极选择线DSL可以层叠在第九字线WL9之上，第九字线WL9形成在第二子块SBLK2的顶部上，以及漏极选择晶体管DST可以耦接至漏极选择线DSL。位线BL可以耦接至漏极选择晶体管DST的漏极，以及第九存储单元C9可以耦接至漏极选择晶体管DST的源极。为了方便解释，图16简要图示了垂直串。然而，源极选择晶体管SST、第零存储单元C0至第九存储单元C9以及漏极选择晶体管DST的数量可以根据储存器件而增大。

当编程操作是沿从漏极选择晶体管DST向源极选择晶体管SST的方向执行时，可以按照与编程操作相反的次序来执行擦除操作。所以，可以沿从源极选择晶体管SST向漏极选择晶体管DST的方向来执行擦除操作。可以以页为单位来执行编程操作，而可以以子块为单位来执行擦除操作。换言之，可以首先对邻近于源极选择晶体管SST的第一子块SBLK1执行擦除操作，然后对邻近于漏极选择晶体管DST的第二子块SBLK2执行擦除操作。然而，当确定为第一子块SBLK1已经处于擦除状态时，可以省略对第一子块SBLK1的擦除操作，以及可以执行对第二子块SBLK2的擦除操作。可以通过根据图2中所示的子块信息储存单元131中储存的关于子块的擦除/编程状态信息选择处于编程状态的子块来判断第一子块SBLK1的擦除/编程状态，或者通过验证子块判断其擦除状态或编程状态(如参照图7所述)来判断第一子块SBLK1的擦除/编程状态。

图17是图示根据另一个实施例的擦除操作的电路图。

参见图17，具有与上述的如图16中所示的P-BiCS结构类似的结构的垂直串可以被划分为四个子块SBLK1至SBLK4。例如，第一子块SBLK1可以包括耦接到第零字线WL0至第二字线WL2的存储单元，第零字线WL0至第二字线WL2邻近于源极选择线SSL的下部。第二子块SBLK2可以包括耦接到第三字线WL3至第五字线WL5的存储单元，第三字线WL3至第五字线WL5邻近于第二字线WL2的下部。第三子块SBLK3可以包括耦接到第六字线WL6至第八字线WL8的存储单元，第六字线WL6至第八字线WL8邻近于管线PL的上部。第四子块SBLK4可以包括耦接到第九字线至第十一字线的存储单元，第九字线至第十一字线邻近于第八字线WL8的上部。垂直串中包括的存储单元的数量可以根据储存器件的大小而增大。此外，第一子块SBLK1至第四子块SBLK4中包括的存储单元的数量也可以根据储存器件的大小而增大。

当对选中主块的编程操作是沿从漏极选择线DSL向源极选择线SSL的方向执行时，可以按照相比于编程次序的相反次序沿从第一子块SBLK1向第四子块SBLK4的方向来顺序执行对选中主块的擦除操作。当第一子块SBLK1和第二主块SBLK2处于擦除状态而第三子块SBLK3和第四子块SBLK4处于编程状态时，对选中主块的擦除操作可以首先对第三子块SBLK3执行，然后对第四子块SBLK4执行。如上所述，可以通过使用子块信息储存单元(图2中所示的131)中储存的擦除/编程状态信息选择要擦除的子块来判断第一子块SBLK1和第二子块SBLK2的擦除/编程状态，或者通过执行用于确定已擦除的子块的验证操作来判断第一子块SBLK1和第二子块SBLK2的擦除/编程状态。

图18是图示根据另一个实施例的擦除操作的电路图。

参见图18，在图17中所示的结构中，当垂直串包括很多存储单元时，主块可以包括多个子块SBLK1至SBLKi。即使当存在大量的子块SBLK1至SBLKi时，也可以按照与编程操作相反的次序来执行擦除操作。例如，当编程操作是沿从漏极选择线DSL向源极选择线SSL的方向执行时，可以沿从邻近于源极选择线SSL的第一子块SBLK1向邻近于漏极选择线DSL的第i子块SBLKi的方向来执行擦除操作。当第一子块SBLK1处于擦除状态、而剩余的第二子块SBLK2至SBLKi处于编程状态时，如参照图12所述，可以通过执行用来判断第一子块SBLK1的擦除/编程状态的操作来确定第一子块SBLK1处于擦除状态，以及可以通过判断第二子块SBLK2的擦除/编程状态来确定第二子块SBLK2处于编程状态。当第二子块SBLK2被确定为处于编程状态时，可以沿从第二子块SBLK2向第i子块SBLKi的方向来顺序地执行擦除操作。

根据实施例，可以改善三维储存器件的存储单元的阈值电压分布，从而改善储存器件的可靠性。

根据实施例，由于不需要储存子块的擦除/编程信息的标志单元，因此可以减小储存器件的大小。

图19是图示根据本公开的一个实施例的存储系统3000的框图。

参见图19，存储系统3000可以包括将数据储存在其中的存储器件1100和控制存储器件1100的存储器控制器1200。此外，存储器控制器1200可以控制主机2000与存储器件1000之间的通信。存储器控制器1200可以包括缓冲存储器1210、CPU 1220、SRAM1230、主机接口1240、ECC 1250和存储器接口1260。

缓冲存储器1210可以在存储器控制器1200控制存储器件1100时暂时储存数据。CPU 1220可以执行用于存储器控制器1200的数据交换的控制操作。SRAM 1230可以被用作工作存储器。主机接口1240可以包括耦接至存储系统3000的主机2000的数据交换协议。ECC 1250可以为错误校正单元，该错误校正单元检测并校正从存储器件1100读取的数据中包括的错误。存储器接口1260可以与存储器件1110接口。虽然未在图19中示出，但存储系统3000还可以包括储存用来与主机2000接口的代码数据的ROM(未示出)。

在其中使用根据一个实施例的存储系统3000的主机2000可以包括如下电子设备的各种组件中的一种：诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数字相机、三维(3D)电视、数字录音机、数字音频播放器、数字图片记录仪、数字图片播放器、数字录像机、数字视频播放器、用于在无线环境下收发信息的设备以及用于家庭网络的各种电子设备中的一种。

图20图示了根据一个实施例的包括存储系统4000的计算系统的示意性配置。

参见图20，根据一个实施例的存储系统4000可以包括存储器件1110、存储器控制器1200、微处理器4100、用户接口4200和调制解调器4400。此外，当存储系统4000是移动设备时，可以额外包括电池4300以将操作电压供应给存储系统4000。虽然未在图20中示出，但根据一个实施例的存储系统4000还可以包括应用芯片组、相机图片处理器(CIS)和移动DRAM(未示出)等。

根据一个实施例的存储系统4000可以使用各种类型的封装来安装。例如，根据一个实施例的存储系统4000可以使用如下的封装来安装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和晶片级处理层叠封装(WSP)等。

根据一个实施例，可以改善三维储存器件的存储单元的阈值电压分布，从而改善储存器件的可靠性。

根据一个实施例，储存关于子块的擦除/编程信息的标志单元不是必需的，从而减小了储存器件的大小。

Claims (20)

1.一种储存器件，包括：

主块，包括多个子块；

外围电路，被配置为对子块执行编程操作、读取操作或擦除操作；以及

控制逻辑，被配置为控制外围电路，使得按照与编程操作的次序相反的次序来执行对子块的擦除操作。

2.如权利要求1所述的储存器件，其中，主块中包括的存储单元以子块为单位来分组。

3.如权利要求1所述的储存器件，其中，控制逻辑控制外围电路，使得在主块中以页为单位来执行编程操作，以及以子块为单位来执行擦除操作。

4.如权利要求1所述的储存器件，其中，控制逻辑控制外围电路，使得：当对主块的编程操作是沿从漏极选择线向源极选择线的方向执行时，擦除操作沿从邻近于源极选择线的子块向邻近于漏极选择线的子块的方向来对子块执行，以及

控制逻辑控制外围电路，使得：当对主块的编程操作是沿从源极选择线向漏极选择线的方向执行时，擦除操作沿从邻近于漏极选择线的子块向邻近于源极选择线的子块的方向来执行。

5.一种操作储存器件的方法，所述方法包括：

对选中主块中包括的子块编程；以及

按照与对子块编程的次序相反的次序来擦除所述子块。

6.如权利要求5所述的方法，其中，在对子块编程的步骤中，子块被顺序地或随机地选择及编程。

7.如权利要求5所述的方法，其中，对子块编程的步骤是以子块中包括的页为单位来执行的，以及

擦除子块的步骤是以子块为单位来执行的。

8.如权利要求5所述的方法，其中，擦除子块的步骤包括：

判断选中子块的擦除/编程状态；以及

根据判断的结果来擦除子块或判断下一子块的擦除/编程状态。

9.如权利要求8所述的方法，还包括：当作为判断的结果而确定选中子块处于编程状态时，沿从选中子块开始按照与对子块编程相反的次序的方向来执行擦除操作。

10.如权利要求8所述的半导体器件，还包括：当作为判断的结果而确定选中子块处于擦除状态时，判断下一子块的擦除/编程状态。

11.如权利要求8所述的方法，其中，判断选中子块的擦除/编程状态的步骤使用控制逻辑中包括的子块信息储存器中储存的子块信息，或者使用对选中子块的验证操作。

12.如权利要求11所述的方法，其中，子块信息包括关于选中主块中包括的子块之中的处于擦除状态的子块的信息，或者包括关于选中主块中包括的子块之中的处于编程状态的子块的信息。

13.如权利要求12所述的方法，其中，当子块信息对应于关于处于擦除状态的子块的信息时，开始对继处于擦除状态的子块之后的子块执行擦除操作。

14.如权利要求12所述的方法，其中，开始对处于编程状态的子块之中的根据擦除操作次序的第一子块执行擦除操作。

15.如权利要求11所述的方法，其中，当使用对选中子块的验证操作时，选中子块中包括的存储单元的阈值电压小于擦除验证电压或读取电压。

16.如权利要求15所述的方法，其中，当阈值电压小于擦除验证电压或读取电压时，选中子块被确定处于擦除状态，并选择下一子块，以及

当阈值电压大于擦除验证电压或读取电压时，开始对选中子块执行擦除操作。

17.如权利要求16所述的方法，其中，当选中子块是主块中包括的子块之中的最后的子块时，省略对选中子块的验证操作，并擦除选中子块。

18.如权利要求15所述的方法，其中，擦除验证电压被设置为-0.5V与+1V之间的范围，或者读取电压被设置为-1V与正电压之间的范围。

19.如权利要求18所述的方法，其中，所述正电压是编程状态下阈值电压分布中的最低电压。

20.如权利要求8所述的方法，其中，在判断选中子块的擦除/编程状态之后擦除子块的步骤包括：

将擦除电压施加到耦接至选中子块的源极线，

将擦除许可电压施加到耦接至选中子块的局部字线，以及

将耦接至除选中子块以外的未选中子块的局部字线浮置。