CN105844153A - 使用锁存器的激光检测器和包括激光检测器的半导体装置 - Google Patents

使用锁存器的激光检测器和包括激光检测器的半导体装置 Download PDF

Info

Publication number
CN105844153A
CN105844153A CN201610066555.5A CN201610066555A CN105844153A CN 105844153 A CN105844153 A CN 105844153A CN 201610066555 A CN201610066555 A CN 201610066555A CN 105844153 A CN105844153 A CN 105844153A
Authority
CN
China
Prior art keywords
transistor
initial value
output signal
laser
laser detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610066555.5A
Other languages
English (en)
Other versions
CN105844153B (zh
Inventor
金光镐
金赏镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105844153A publication Critical patent/CN105844153A/zh
Application granted granted Critical
Publication of CN105844153B publication Critical patent/CN105844153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10257—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves arrangements for protecting the interrogation against piracy attacks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Semiconductor Lasers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)

Abstract

提供了使用锁存器的激光检测器和包括激光检测器的半导体装置。激光检测器包括：锁存器，配置为输出输出信号和反相输出信号；以及初始值设定电路，配置为设置输出信号和反相输出信号的至少一者的初始值。锁存器包括控制为通过初始值而首先导通的第一晶体管以及控制为通过初始值而首先截止的第二晶体管。第二晶体管具有包括横向面积大于第一晶体管的横向面积的有源区。

Description

使用锁存器的激光检测器和包括激光检测器的半导体装置
本申请要求于2015年2月2日提交的第10-2015-0016167号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的实施例涉及一种激光检测器和包括激光检测器的半导体装置(例如，存储器装置或芯片上系统(SoC))，更具体地涉及一种使用锁存器的激光检测器以及包括该激光检测器的半导体装置。
背景技术
随着计算机技术的发展，用于非法访问、危害或损害存储的信息的黑客技术在复杂的环境中持续增加。存在许多不同形式的黑客技术。很多时候，在非法过程中使用激光。因此，激光检测器电路已经被用作用于检测是否已经发生激光攻击或黑客行为的机制。
激光检测器电路通常采用触发器。然而，这种激光检测器很多时候具有向下检测可能性。此外，这种基于触发器的激光检测器会占用相对大的电路区域。此外，随着微尺寸半导体工艺的不断发展，正变得越来越难以检测激光攻击。
发明内容
根据发明构思的一些实施例，提供一种用于检测激光攻击的激光检测器。该激光检测器包括：锁存器，包括配置为使反相输出信号反相以产生输出信号的第一反相器以及配置为接收输出信号并且产生反相输出信号的第二反相器；以及初始值设定电路，配置为设置输出信号和反相输出信号中的至少一者的初始值。第一反相器包括，控制为通过初始值而首先截止的第一晶体管以及控制为通过初始值而首先导通的第二晶体管。第二反相器包括，控制为通过初始值而首先导通的第三晶体管以及控制为通过初始值而首先截止的第四晶体管。
第一晶体管和第三晶体管可以包括P沟道金属氧化物半导体(PMOS)晶体管，第二晶体管和第四晶体管可以包括N沟道金属氧化物半导体(NMOS)晶体管。
第一晶体管的有源区的宽度与长度的比例可以大于第三晶体管的有源区的宽度与长度的比例，第二晶体管的有源区的宽度与长度的比例可以小于第四晶体管的有源区的宽度与长度的比例。
第二晶体管和第三晶体管中的每个的有源区可以被布置为在竖直方向上被金属层覆盖，第一晶体管和第四晶体管中的每个的有源区的至少一部分可以布置成在竖直方向上不被金属层覆盖。
第一晶体管可以连接在第一电源电压和第一节点之间并且可以具有接收反相输出信号的栅极。第二晶体管可以连接在第一节点和第二电源电压之间并且可以具有接收反相输出信号的栅极。第三晶体管可以连接在第一电源电压和第二节点之间并且可以具有接收输出信号的栅极。第四晶体管可以连接在第二节点和第二电源电压之间并且可以具有接收输出信号的栅极。
初始值设定电路可以包括连接在第一节点或第二节点与第二电源电压之间的晶体管，以响应于重置信号而操作。
根据发明构思的其他实施例，提供一种用于检测激光攻击的激光检测器。激光检测器包括：锁存器，配置为输出输出信号和反相输出信号；以及初始值设定电路，配置为设置输出信号和反相输出信号中的至少一者的初始值。锁存器包括控制为通过初始值而首先导通的第一晶体管以及控制为通过初始值而首先截止的第二晶体管。第二晶体管的有源区的横向面积可以大于第一晶体管的有源区的横向面积。
第二晶体管的有源区的宽度与长度的比例可以大于第一晶体管的有源区的宽度与长度的比例。
第一晶体管的有源区可以被布置成在竖直方向上被金属层覆盖，第二晶体管的有源区的至少一部分可以被布置成在竖直方向上不被金属层覆盖。第一晶体管可以不对入射的激光能量做出反应。第二晶体管可以对入射的激光能量做出反应，并且产生泄漏电流以使具有初始值的输出信号反相。
第二晶体管可以包括并联连接在尺寸上比第一晶体管大的至少两个晶体管。
第一晶体管可以包括串联连接在尺寸上比第二晶体管小的至少两个晶体管。
根据发明构思的又一实施例，提供一种半导体装置，包括：第一至第k激光检测器，其中，“k”是至少为2的整数；以及逻辑算符，配置为对第一激光检测器的第一输出信号至第k激光检测器的第k输出信号执行逻辑运算，以产生激光检测信号。第一至第k激光检测器中的每个包括：初始值设定电路，配置为设置输出信号中的一个的初始值；以及锁存器，配置为响应于入射的激光能量而首先锁存初始值并且使输出信号反相。锁存器包括控制为通过初始值而首先导通的第一晶体管以及控制为通过初始值而首先截止的第二晶体管。第二晶体管的有源区的横向面积可以大于第一晶体管的有源区的横向面积。
逻辑算符包括至少一个OR逻辑算符或AND逻辑算符，OR逻辑算符配置为对第一至第k输出信号执行OR运算，AND逻辑算符配置为对第一至第k输出信号执行AND运算。
半导体装置还可以包括存储器单元阵列，所述存储器单元阵列包括被配置为存储至少一比特的数据的多个存储器单元。第一至第k激光检测器可以以分布的形式布置在存储器单元阵列中或存储器单元阵列周围。
根据发明构思的又一实施例，提供一种电子系统，包括处理器和配置为存储通过处理器使用的数据的存储器装置。处理器和存储器装置之中的至少一者包括锁存器，所述锁存器配置为响应于入射的激光能量而锁存初始值并且使初始值反相以检测激光能量。
根据发明构思的又一实施例，提供一种激光检测器，包括：锁存器，配置为锁存输出信号和反相输出信号；以及初始值设定电路，配置为设置锁存器的输出信号的初始值。锁存器包括：第一晶体管，构造且布置为使得第一晶体管的导通/截止状态是响应于初始值的导通和截止中的一个；以及第二晶体管，构造且布置为使得第二晶体管的导通/截止状态是响应于初始值的导通和截止中的另一个。第一晶体管在遭受到入射的激光能量时保持其导通/截止状态，而第二晶体管在遭受到激光能量时通过产生泄漏电流而改变其导通/截止状态。
第一晶体管的有源区可以被布置成在竖直方向上被金属层覆盖，使得入射的激光能量被金属层阻挡，第二晶体管的有源区的至少一部分可以被布置成在竖直方向上不被金属层覆盖，使得入射的激光能量穿过金属层。
第二晶体管的有源区可以大于第一晶体管的有源区。
第二晶体管可以包括可以并联的至少两个晶体管。
第一晶体管可以包括可以串联的至少两个晶体管。
锁存器可以包括第一反相器和第二反相器。第一反相器可以包括：第一晶体管，控制为通过初始值而首先导通；以及第三晶体管，控制为通过初始值而首先截止。第二反相器可以包括：第二晶体管，控制为通过初始值而首先截止；以及第四晶体管，控制为通过初始值而首先导通。
附图说明
通过参照附图详细描述的发明构思的示例性实施例，发明构思的上述和其他特征和优点将变得更加清楚，在附图中：
图1是根据发明构思的一些实施例的激光检测器的示意性框图；
图2是根据发明构思的一些实施例的激光检测器的电路图；
图3是示出图2中所示的激光检测器的操作的示意性时序图；
图4是用于解释图2中所示的激光检测器的操作的图；
图5是根据发明构思的其他实施例的激光检测器的电路图；
图6是根据发明构思的再一实施例的激光检测器的电路图；
图7是根据发明构思的又一个实施例的激光检测器的电路图；
图8是图2中所示的第一N沟道金属氧化物半导体(NMOS)晶体管的竖直布局的示意性剖视图；
图9是图2中所示的第二NMOS晶体管的竖直布局的示意性剖视图；
图10是根据发明构思的一些实施例的电子系统的示意性框图；
图11A是图10中所示的存储器装置的示例的示意图；
图11B是图10中所示的存储器装置的另一个示例的示意图；
图12是根据发明构思的一些实施例的激光检测模块的示意图；
图13是根据发明构思的其他实施例的电子系统的框图；以及
图14是根据发明构思的又一个实施例的电子系统的框图。
具体实施方式
在下文中，将参照示出实施例的附图更充分地描述发明构思。然而，发明构思可以以许多不同的形式来实施，并且不应被解释为局限于在此阐述的实施例。更恰当地，提供这些实施例，使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达范围。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。同样的标号始终表示同样的元件。
将理解，当元件被称作“连接”或“结合”到另一元件时，其可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里使用的，术语“和/或”包括一个或多个相关列出的项的任何组合以及全部组合，并且可以被缩写为“/”。
也将理解，尽管这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅是用于将一个元件与另一个元件区别开来。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，类似地，第二信号可以被称为第一信号。
这里使用的术语仅是为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非这里明确这样定义，否则术语(诸如在常用词典中定义的那些术语)应被解释为具有与所述术语在相关领域和/或本申请的上下文中的含义一致的含义，而将不以理想化或过于正式的含义被理解。
图1是根据发明构思的一些实施例的激光检测器10的示意性框图。激光检测器10包括锁存器100和初始值设定电路20。初始值设定电路20设置锁存器100的初始值。锁存器100首先将由初始值设定电路20设置的初始值锁存为输出信号(或者锁存为反相输出信号)，并且通过使输出信号反相而响应于激光攻击。激光检测器的反相输出信号可以通过感测电路来感测，确定是否发生激光攻击可以通过系统来达到。在一些实施例中，锁存器100可以包括第一反相器110和第二反相器120。
在本实施例中，第一反相器110的输出节点N1连接到第二反相器120的输入。第二反相器120的输出节点N2连接到第一反相器110的输入。第一反相器110产生输出信号OUT。第二反相器120将第一反相器110的输出信号OUT反相，以产生反相输出信号OUTB。反相输出信号OUTB设置为针对第一反相器110的输入信号。
在图1中描述的实施例中，初始值设定电路20响应于重置信号RESET来设置锁存器100的输出信号OUT和反相输出信号OUTB中的至少一者的初始值。尽管在图1的实施例中的初始值设定电路20示出为连接到第一节点N1并且设置锁存器100的输出信号OUT的初始值，但是在其他实施例中，初始值设定电路20可以连接到第二节点N2，并且可以是代替地设置锁存器100的反相输出信号OUTB的初始值的原因。两种结构同样地适用于发明构思的原理将是明显的。
图2是根据发明构思的一些实施例的激光检测器10a的电路图。参照图2，激光检测器10a包括锁存器100a和初始值设定电路20a。锁存器100a包括第一反相器110a和第二反相器120a。
第一反相器110a可以包括第一P沟道金属氧化物半导体(PMOS)晶体管PT1和第一N沟道金属氧化物半导体(NMOS)晶体管NT1，其中，第一PMOS晶体管PT1连接在第一电源电压VDD和第一节点N1之间并且具有接收反相输出信号OUTB的栅极，第一NMOS晶体管NT1连接在第一节点N1和第二电源电压VSS之间并且具有接收反相输出信号OUTB的栅极。第二反相器120a可以包括第二PMOS晶体管PT2和第二NMOS晶体管NT2，其中，第二PMOS晶体管PT2连接在第一电源电压VDD和第二节点N2之间并且具有接收输出信号OUT的栅极，第二NMOS晶体管NT2连接在第二节点N2和第二电源电压VSS之间并且具有接收输出信号OUT的栅极。第一电源电压VDD可以是正电压，第二电源电压VSS可以是电压为0或更小的地电压。
初始值设定电路20a可以包括连接在第一节点N1与第二电源电压VSS之间并且具有接收重置信号RESET的栅极的NMOS晶体管21。NMOS晶体管21可以响应于重置信号RESET而导通，以将输出信号OUT初始化为低电平(例如，VSS)。
可以设计(或布局)第一PMOS晶体管PT1和第二PMOS晶体管PT2以及第一NMOS晶体管NT1和第二NMOS晶体管NT2之中的一些晶体管以增大对激光的反应，可以设计(或布局)其他晶体管以抑制对激光的反应。例如，可以设计第一PMOS晶体管PT1和第二PMOS晶体管PT2以及第一NMOS晶体管NT1和第二NMOS晶体管NT2之中的一些晶体管以增大尺寸，例如它们的有源区可以在尺寸上增大，以增大它们对激光的反应，而其他晶体管可以被设计为尺寸减小，例如它们的有源区可以在尺寸上减小，以抑制它们对激光的反应。
第一NMOS晶体管NT1和第二PMOS晶体管PT2被控制为通过初始值设定电路20a而首先导通，第一PMOS晶体管PT1和第二NMOS晶体管NT2被控制为通过初始值设定电路20a而首先截止。被控制为首先导通的第一NMOS晶体管NT1和第二PMOS晶体管PT2可以在尺寸上较小以不对激光做出反应，同时被控制为首先截止的第一PMOS晶体管PT1和第二NMOS晶体管NT2可以在尺寸上较大以对激光很好地做出反应。
为了调整各个晶体管NT1、NT2、PT1和PT2的相对尺寸，可以调整晶体管NT1、NT2、PT1和PT2中的每个的有源区的宽度与长度(W/L)的比例。每个晶体管NT1、NT2、PT1或PT2的有源区的长度和/或宽度可以被调整，以调整W/L的比例。在一些实施例中，第一NMOS晶体管NT1的有源区的W/L与第二NMOS晶体管NT2的有源区的W/L的比值可以为1:2，第二PMOS晶体管PT2的有源区的W/L与第一PMOS晶体管PT1的有源区的W/L的比值可以为1:2；然而，发明构思不限制于这些具体的比值，其他比率也可以适用于发明构思的原理。
在一些实施例中，第一NMOS晶体管NT1和第二PMOS晶体管PT2可以被布局(或另外制造)为被金属层覆盖，使得它们的相对激光反应灵敏度最小。此外，第一PMOS晶体管PT1和第二NMOS晶体管NT2可以布局为，不被金属层覆盖以增大它们的相对激光反应灵敏度。这里描述晶体管布局实施例，尤其结合图8和图9来描述。
图3是示出图2中所示的激光检测器10a的操作的示意性时序图。图4是用于解释图2中所示的激光检测器10a的操作的图。
参照图2至图4，当重置信号RESET在第一阶段(初始重置阶段)1期间被设置为高电平时(如图3中所示)，初始值设定电路20a的NMOS晶体管21导通并且输出信号OUT具有低电平(例如，0V)的初始值。然后，第二反相器120a使低电平的输出信号OUT反相以输出高电平(例如，VDD)的反相输出信号OUTB。结果，锁存器100a的输出信号OUT和反相输出信号OUTB在初始重置阶段1中被初始值设定电路20a分别设置为低电平(例如，0V)和高电平(例如，VDD)。
在下文中，即使当重置信号RESET在第二阶段2中转变为低电平时，锁存器100a的输出信号OUT和反相输出信号OUTB维持在它们的初始值。在初始重置阶段1和第二阶段2中，通过被初始化为低电平(例如，0V)的输出信号OUT，第二PMOS晶体管PT2导通，而第二NMOS晶体管NT2截止。
当在第三阶段3中发生激光攻击时，由于第二NMOS晶体管NT2被设计为相对于第二PMOS晶体管PT2以增大的量对激光做出反应，所以第二NMOS晶体管NT2的泄漏电流ILEAK增大。具体地，当发生激光攻击时，电子空穴对出现在第二NMOS晶体管NT2的反相结(reverse junction)中，诱导泄漏电流ILEAK。结果，第二节点N2的电压从第一电源电压VDD下降与泄漏电流ILEAK与第二PMOS晶体管PT2的导通电阻RPON的乘积对应的电压(ILEAK×RPON)。此时，泄漏电流ILEAK与结的尺寸和对激光的曝光量成比例。
当因激光攻击而出现的泄漏电流ILEAK大于第二PMOS晶体管PT2的导通电流时，输出信号OUT和反相输出信号OUTB反相。也就是说，反相输出信号OUTB转变为低电平(例如，0V)，输出信号OUT转变为高电平(例如，VDD)。
如上所述，当发生了激光攻击时，锁存器100a的输出信号OUT从初始值(例如，低电平)改变成正值(例如，高电平)，使得检测到激光攻击。因为锁存器100a的输出信号OUT在激光检测器10a中检测到激光时就改变，所以在激光检测器10a中不需要单独的判定电路。因此，激光检测器10a可以以相对小的尺寸形成，从而占用相对较小的电路区域。
图5是根据发明构思的其他实施例的激光检测器10b的电路图。图5中所示的激光检测器10b与图2中所示的激光检测器10a类似，因此，描述将侧重于激光检测器10a与10b之间的不同以避免冗余。
图5的实施例的激光检测器10b包括锁存器100b和初始值设定电路20a。锁存器100b包括第一反相器110a和第二反相器120b。第一反相器110a与图2中所示的第一反相器110a相同。
第二反相器120b与图2中所示的第二反相器120a类似，除了第三NMOS晶体管NT21和第四NMOS晶体管NT22并联连接在第二节点N2与第二电源电压VSS之间。各个NMOS晶体管NT21和NT22的栅极共同连接到第一节点N1。
在图5中所示的实施例中，至少两个NMOS晶体管并联连接在第二节点N2与第二电源电压VSS之间。这可以具有增大图2中的第二NMOS晶体管NT2的相对尺寸(例如，有源区的宽度)的相同或类似的效果。尽管在图5中所示的实施例中通过并联连接第三NMOS晶体管NT21和第四NMOS晶体管NT22增大了图2中所示的第二NMOS晶体管NT2的尺寸，但是在另一个相关的实施例中，以类似的方式，至少两个PMOS晶体管可以类似地并联连接在第一电源电压VDD和第一节点N1之间，以增大第一PMOS晶体管PT1的相对有效尺寸。在再一实施例中，图2中所示的第一PMOS晶体管PT1可以通过并联连接至少两个PMOS晶体管而形成，第二NMOS晶体管NT2可以通过并联连接至少两个NMOS晶体管而形成。
图6是根据发明构思的再一实施例的激光检测器10c的电路图。图6中所示的激光检测器10c与图2中所示的激光检测器10a类似，因此，描述将侧重于激光检测器10c与10b之间的不同以避免冗余。
激光检测器10c包括锁存器100c和初始值设定电路20a。锁存器100c包括第一反相器110a和第二反相器120c。第一反相器110a与图2中所示的第一反相器110a相同。
第二反相器120c与图2中所示的第二反相器120a结构类似，除了第三PMOS晶体管PT21和第四PMOS晶体管PT22串联连接在第一电源电压VDD和第二节点N2之间。各个PMOS晶体管PT21和PT22的栅极共同连接到第一节点N1。
在图6中所示的实施例中，至少两个PMOS晶体管串联连接在第一电源电压VDD和第二节点N2之间，其具有增大图2中的第二PMOS晶体管PT2的有源区的有效长度的相同或类似的效果。尽管在图6中所示的实施例中通过串联连接第三PMOS晶体管PT21和第四PMOS晶体管PT22而增大了图2中所示的第二PMOS晶体管PT2的有源区的有效长度，但是在另一个实施例中，至少两个NMOS晶体管可以类似地串联连接在第一节点N1与第二电源电压VSS之间，以增大第一NMOS晶体管NT1的有源区的有效长度。
在再一实施例中，图2中所示的第二PMOS晶体管PT2可以通过串联连接至少两个PMOS晶体管而形成，第一NMOS晶体管NT1可以通过串联连接至少两个NMOS晶体管而形成。在又一实施例中，图2中所示的第一PMOS晶体管PT1可以通过并联连接至少两个PMOS晶体管而形成，第一NMOS晶体管NT1可以通过串联连接至少两个NMOS晶体管而形成，图2中所示的第二PMOS晶体管PT2可以通过串联连接至少两个PMOS晶体管而形成，第二NMOS晶体管NT2可以通过并联连接至少两个NMOS晶体管而形成。
图7是根据发明构思的又一个实施例的激光检测器10d的电路图。图7中所示的激光检测器10d与图2中所示的激光检测器10a在许多方面类似，因此，描述将侧重于激光检测器10d与10b之间的不同以避免冗余。
参照图7，激光检测器10d包括锁存器100a和初始值设定电路20b。在一些实施例中，锁存器100a与图2中所示的锁存器100a相同。
在图7的实施例中，初始值设定电路20b可以包括PMOS晶体管22，PMOS晶体管22连接在第一电源电压VDD和第二节点N2之间并且具有接收重置条信号(reset bar signal)RESETB的栅极。重置条信号RESETB是重置信号RESET的反相信号。
当在图3中所示的第一阶段1中重置信号RESET被设置为高电平时，重置条信号RESETB被设置为低电平。因此，初始值设定电路20b的PMOS晶体管22导通；第二节点N2的信号(即，反相输出信号OUTB)具有高电平(例如，VDD)的初始值。然后，第一反相器110a使高电平的反相输出信号OUTB反相，以输出并锁存低电平(例如，0V)的输出信号OUT。
结果，在初始重置阶段1中，锁存器100a的输出信号OUT和反相输出信号OUTB通过初始值设定电路20b而被分别设置为低电平(例如，0V)和高电平(例如，VDD)。在下文中，即使当重置信号RESET在第二阶段中转变为低电平并且重置条信号RESETB转变为高电平时，输出信号OUT和反相输出信号OUTB维持在初始值。
图7示出在图2中所示的实施例中仅修改初始值设定电路20a的实施例。在图5和图6中示出的实施例中，初始值设定电路20a可以被替换为7中所示的初始值设定电路20b。由于初始值设定电路20a或20b不需要对激光敏感，所以初始值设定电路20a的晶体管21或初始值设定电路20b的晶体管22可以被布局为被至少一个金属层覆盖，以不对激光能量敏感。
图8是图2中所示的第一NMOS晶体管NT1的竖直布局的示意性剖视图。图9是图2中所示的第二NMOS晶体管NT2的竖直布局的示意性剖视图。
参照图8，第一NMOS晶体管NT1的第一源区/漏区153和第二源区/漏区155形成在半导体基底P_sub中。源区/漏区153和155可以根据对其施加的电压而操作为源极或漏极。
聚酯层(poly layer)可以形成在源区/漏区153和155上，至少两个金属层Metal1至Metal5可以形成在聚酯层上。第一NMOS晶体管NT1的有源区可以被布局为在竖直方向上被至少一个金属层覆盖，使得第一NMOS晶体管NT1不对入射的激光能量做出反应。如图8中所示，当对第一源区/漏区153和第二源区/漏区155进行激光攻击时，激光被金属层Metal2阻挡，以防到达基底的有源区。结果，第一NMOS晶体管NT1不对激光做出反应。
尽管在图8中示出了第一NMOS晶体管NT1的布局，但是第二PMOS晶体管PT2可以以类似的方式布局，使得第二PMOS晶体管PT2的有源区(即，源区/漏区)在竖直方向上被至少一个金属层覆盖。结果，如同第一NMOS晶体管NT1，第二PMOS晶体管PT2也不对激光做出反应。
参照图9的实施例，第二NMOS晶体管NT2的第一源区/漏区163和第二源区/漏区165形成在半导体基底P_sub中。聚酯层可以形成在第一源区/漏区163和第二源区/漏区165上，至少两个金属层Metal1至Metal5可以形成在聚酯层上。
第二NMOS晶体管NT2的有源区的至少一部分可以被布局，以在竖直方向上不被金属层覆盖，使得第二NMOS晶体管NT2对入射的激光能量以相对增大的灵敏度局部地做出反应。如图9中所示，第一源区/漏区163的一部分被布局以在竖直方向上不被金属层覆盖，使得第二NMOS晶体管NT2对入射激光的能量以相对增大的灵敏度做出反应。具体地，当在第一源区/漏区的区域中发生激光攻击时，如上所述，在激光输入的第二NMOS晶体管NT2的第一源区/漏区163中产生电子空穴对，并且诱导泄漏电流ILEAK。
尽管在图9中仅示出了第二NMOS晶体管NT2的布局，但是第一PMOS晶体管PT1可以类似地布局，使得第一PMOS晶体管PT1的有源区(即，源区/漏区)的一部分在竖直方向上不被金属层覆盖。结果，第一PMOS晶体管PT1也可以被配置为对入射的激光能量以相对增大的灵敏度做出反应。
如上所述，根据发明构思的一些实施例，在形成锁存器的晶体管中，预先设置为对入射的激光能量很好地做出反应的晶体管以及预先设置为不对激光做出反应的晶体管被设计为具有不同的水平面积(有源区的长度和/或宽度)和布局，使得针对激光检测的灵敏度增强。
图10是根据发明构思的一些实施例的电子系统的示意性框图。参照图10，电子系统可以实现为便携式电子装置。便携式电子装置可以是膝上型计算机、蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数字照相机、数码摄像机、便携式多媒体播放器(PMP)、移动互联网装置(MID)、可佩戴计算机、物联网(IoT)装置或万物互联(IoE)装置。
图10中所示的电子系统包括芯片上系统(SoC)200、显示装置295和外部存储器30。元件200、295和30可以分别形成在单独的芯片中。电子系统也可以包括诸如照相机接口的其他元件。图10中所示的电子系统可以是，可以将静止图像信号(或静止图像)或运动图像信号(或运动图像)显示在显示装置295上的手持装置、手持式计算机、或移动装置(诸如汽车导航系统、PMP MP3播放器、PDA、平板PC、智能电话或移动电话)。
显示装置295可以包括显示驱动器(未示出)和显示面板(未示出)。显示装置295可以显示从SoC 200输出的图像信号。显示装置295可以由液晶显示器(LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器或有源矩阵OLED(AMOLED)显示器形成。
外部存储器30存储SoC 200中执行的程序指令。外部存储器30也可以存储用于将静止图像或运动图像显示在显示装置295上的图像数据。外部存储器30可以由易失性或非易失性存储器形成。易失性存储器可以是动态随机存取存储器(DRAM)、静态RAM(SRAM)、晶闸管RAM(T-RAM)、零电容RAM(Z-RAM)或双晶体管RAM(TTRAM)。非易失性存储器可以是电可擦可编程只读存储器(EEPROM)、闪存、磁RAM(MRAM)、相变RAM(PRAM)或电阻存储器。
SoC 200控制外部存储器30和/或显示装置295。SoC 200可以被称为集成电路(IC)、处理器、应用处理器、多媒体处理器或集成多媒体处理器。SoC200可以包括中央处理电路(CPU)240、只读存储器(ROM)210、随机存取存储器(RAM)220、计时器230、显示控制器290、图形处理单元(GPU)250、存储控制器260、时钟管理单元(CMU)270和系统总线280。SoC 200也可以包括除了图10中所示的元件以外的其他元件。
可以被称为处理器的CPU 240可以处理并且执行存储在外部存储器30中的程序和/或数据。例如，CPU 240可以响应于从时钟信号模块(未示出)输出的操作时钟信号，来处理或执行程序和/或数据。CPU 240可以实现为多核处理器。多核处理器是具有两个或多个独立实际处理器(被称为核)的单个计算组件。每个处理器读取并且执行程序指令。
存储在ROM 210、RAM 220和/或外部存储器30中的程序和/或数据必要时可以被加载到CPU 240中的存储器(未示出)。ROM 210可以存储永久的程序和/或数据。ROM 210可以实现为可擦除可编程ROM(EPROM)或EEPROM。
RAM 220可以暂时存储程序、数据或指令。存储在外部存储器30中的程序和/或数据可以根据CPU 240的控制或存储在ROM 210中的启动代码，而暂时存储在RAM 220中。RAM 220可以实现为DRAM或SRAM。
计时器230可以基于从CMU 270输出的操作时钟信号来输出表示时间的计数值。GPU 250可以将通过存储控制器260从外部存储器30读取的数据转换为适合于显示装置295的信号。CMU 270产生操作时钟信号。CMU 270可以包括诸如锁相环路(PLL)、延迟锁定环路(DLL)、或晶体振荡器的时钟信号生成器。
存储控制器260与外部存储器30连接。存储控制器260控制外部存储器30的整体操作，并且控制主机与外部存储器30之间的数据交换。例如，存储控制器260能够以主机的请求来将数据写入外部存储器30或者从外部存储器30读取数据。这里，主机可以是诸如CPU 240、GPU 250或显示控制器290的主装置。
显示控制器290控制显示装置295的操作。显示控制器290经由系统总线280接收要显示在显示装置295上的图像数据，将图像数据转换为针对显示装置295的信号(例如，遵守接口标准的信号)，并且将信号发送到显示装置295。
元件210、220、230、240、250、260、270和290可以经由系统总线280而彼此通信。也就是说，系统总线280连接到元件210、220、230、240、250、260、270和290中的每个，以起针对元件之间的数据传输的通道的作用。
图10中所示的元件210、220、230、240、250、260、270和290中的至少一者可以包括激光检测器10。当激光检测器10检测到激光攻击时，其可以将检测信号传输到CPU 240。CPU 240可以根据预定的方案来处理激光攻击(例如，对相应元件切断电源)。可选择地，激光检测器10可以设置在外部存储器30中。
图11A是图10中所示的存储器装置30的示例30a的示意图。参照图11A，存储器装置30a包括存取电路31和存储器单元阵列33a。
存储器单元阵列33a包括多个存储器单元，每个存储器单元存储至少一比特的数据。存储器单元可以是非易失性存储器单元或易失性存储器单元。存储器单元阵列33a可以布置或者形成在二维的一个平面(或者一层)上。可选择地，存储器单元阵列33a可以使用晶片堆叠、芯片堆叠或单元堆叠而以三维形式形成。
存取电路31根据从外部装置(例如，存储器控制器260)输出的命令(或命令集)和地址，来访问存储器单元阵列33a以执行诸如写入操作、读取操作或擦除操作的数据访问操作。存取电路31和存储器单元阵列33a均可以包括多个激光检测器10。多个激光检测器10可以以分散的形式布置在存取电路31和存储器单元阵列33a之中。
参照图11B，根据发明构思的其他实施例的存储器装置30b包括存取电路31和存储器单元阵列33b，存储器单元阵列33b与图11A中示出的存储器装置30a中描绘的存储器单元阵列33a类似。与图11A中所示的存储器单元阵列33a的不同在于，多个激光检测器10不放置在存储器单元阵列33b中，而是相反，放置在存储器单元阵列33b的周界周围。
图11A和图11B中所示的每个激光检测器10可以采取这里结合图1、图2、图5、图6或图7示出的类型的激光检测器中的一个的形式。如上所述，激光检测器10可以被设置为初始值，然后可以响应于来自外部施加的激光能量的刺激来输出初始值的反相值，从而检测激光攻击。
图12是根据发明构思的一些实施例的激光检测模块11的示意图。参照图12，激光检测模块11可以包括多个激光检测器10-1至10-k(其中，“k”是至少为2的整数)和逻辑算符13。激光检测器10-1至10-k中的每个可以具有图1、图2、图5、图6或图7中所示的这些激光检测器的类型。
逻辑算符13可以对从激光检测器10-1至10-k输出的输出信号OUT1至OUTk分别执行OR运算，以输出检测信号FOUT。输出信号OUT1至OUTk中的每个可以被设置为具有低电平(例如，0V)的初始值。因此，从逻辑算符13输出的检测信号FOUT也可以具有低电平(例如，0V)的初始值。
当发生激光攻击时，激光检测器10-1至10-k中的至少一个可以响应于激光而使输出信号OUT1至OUTk中的相应的一个反相。也就是说，当通过激光检测器10-1至10-k中的至少一个检测到激光攻击时，输出信号OUT1至OUTk之中的至少一个输出信号OUT被反相为高电平(例如，VDD)。因此，从逻辑算符13输出的检测信号FOUT也被反相为高电平(例如，VDD)。检测信号FOUT可以被发送到图10中所示的存储控制器260或CPU 240，存储控制器260或CPU 240可以响应于检测信号FOUT而采取必要的措施，像关闭有关的元件(例如，存储器)的电源。
尽管在图12的示例实施例中，逻辑算符13实现为使输出信号OUT1至OUTk或(OR)运算的OR逻辑算符，但是逻辑算符13可以选择地实现为使输出信号OUT1至OUTk与(AND)运算或者使输出信号OUT1至OUTk的反相信号(即，反相输出信号)与(AND)运算的AND逻辑操作。可选择地，可以应用其他逻辑算符。
图11A中所示的存储器装置30a或图11B中所示的存储器装置30b可以包括图12中所示的至少一个逻辑算符13。例如，多个激光检测器可以分为至少两组，逻辑算符13可以连接到每个组，使得检测信号FOUT可以代表激光检测器的组的输出。
图13是根据发明构思的其他实施例的电子系统400的框图。电子系统400可以实现为PC、数据服务器、膝上型计算机或便携式装置。便携式装置可以是移动手机、智能电话、平板PC、PDA、EDA、数字照相机、数码摄像机、PMP、个人导航装置或便携式导航装置(PND)、手持式游戏机或电子书。
电子系统400可以包括SoC 200、电源410、存储420、存储器430、I/O端口440、扩展卡450、网络装置460和显示器470。电子系统400也可以包括照相机模块480。
SoC 200可以控制元件410至480中的至少一个的操作。SoC 200可以是图10中所示的SoC 200。
电源410可以向元件200以及420至480中的至少一个供给操作电压。存储420可以实现为硬盘驱动器(HDD)或固态硬盘(SSD)。
存储器430可以实现为易失性或非易失性存储器。控制针对存储器430的数据访问操作(诸如读取操作、写入操作(或编程操作)、或擦除操作)的存储控制器(未示出)可以集成到或嵌入SoC 200中。可选择地，存储控制器(未示出)可以设置在SoC 200与存储器430之间。
I/O端口440可以接收向电子系统400发送的数据，或者将来自电子系统400的数据发送到外部装置。例如，I/O端口440可以包括用于与诸如计算机鼠标的定点装置连接的端口、用于与打印机连接的端口、或者用于与通用串行总线(USB)驱动器连接的端口。
扩展卡450可以实现为安全数字(SD)卡或多媒体卡(MMC)。扩展卡450可以是用户身份模块(SIM)卡或通用SIM(USIM)卡。
网络装置460使得电子系统400能够与有线或无线网络连接。显示器470显示从存储420、存储器430、I/O端口440、扩展卡450或网络装置460输出的数据。
照相机模块480是可以将光学图像转换为电子图像的模块。因此，从照相机模块480输出的电子图像可以存储在存储420、存储器430或扩展卡450中。此外，从照相机模块480输出的电子图像可以通过显示器470来显示。
图13中所示的元件200以及410至480中的至少一个可以包括上面描述的激光检测器10。
图14是根据发明构思的又一个实施例的电子系统800的框图。参照图14，电子系统800可以由主计算机810和存储卡或智能卡形成。电子系统800包括主计算机810和存储卡830。
主计算机810包括主机840和主机接口820。存储卡830包括存储控制器850、卡接口860和半导体存储器装置870。存储控制器850可以控制半导体存储器装置870和卡接口860之间的数据交换。
卡接口860可以是SD卡接口或MMC接口，但是不限于此。卡接口860可以支持USB协议和芯片间(IC)-USB协议。这里，卡接口860可以表示支持由主计算机810使用的协议的硬件组件、安装在硬件组件中的软件组件、或信号传输方法。
当存储卡830安装在主计算机810上时，卡接口860根据主机840的协议而在主机840与存储器控制器850之间接合数据。当存储卡830连接到主计算机810(诸如PC、平板PC、数字照相机、数字音频播放器、移动电话、控制视频游戏硬件、或数字机顶盒)的主机接口820时，主机接口820可以根据主机840的控制而通过卡接口860和存储控制器850来与半导体存储器装置870执行数据通信。
存储卡830可以包括根据发明构思的一些实施例的至少一个激光检测器10。可选择地，存储卡830可以包括图13中所示的类型的激光检测模块11。
如上所述，根据发明构思的一些实施例，激光检测器使用锁存器来实现，使得激光检测器可以以相对小的尺寸形成。此外，激光检测器一检测到激光就产生不同的输出信号，使得激光检测器的尺寸由于激光检测器不需要用于感测电路的判定电路而减小。此外，在形成锁存器的晶体管之中，配置为对入射的激光能量以相对增强的灵敏度做出反应的晶体管以及配置为不对入射的激光能量做出反应的晶体管被设计为，尺寸不同、布局不同或者尺寸和布局均不同，使得激光检测性能提高。
虽然已经参照发明构思的示例性实施例具体地示出并且描述了发明构思，但是本领域普通技术人员将理解，在不脱离权利要求限定的发明构思的精神和范围的情况下，这里可以做出形式和细节上的各种改变。

Claims (20)

1.一种用于检测激光攻击的激光检测器，所述激光检测器包括：
锁存器，包括配置为使反相输出信号反相以产生输出信号的第一反相器以及配置为接收输出信号并且产生反相输出信号的第二反相器；以及
初始值设定电路，配置为设置输出信号和反相输出信号中的至少一者的初始值，
其中，第一反相器包括：
第一晶体管，控制为通过初始值而首先截止；以及
第二晶体管，控制为通过初始值而首先导通，并且
其中，第二反相器包括：
第三晶体管，控制为通过初始值而首先导通；以及
第四晶体管，控制为通过初始值而首先截止。
2.根据权利要求1所述的激光检测器，其中，第一晶体管和第三晶体管包括P沟道金属氧化物半导体晶体管，第二晶体管和第四晶体管包括N沟道金属氧化物半导体晶体管。
3.根据权利要求2所述的激光检测器，其中，第一晶体管的有源区的宽度与长度的比例大于第三晶体管的有源区的宽度与长度的比例，第二晶体管的有源区的宽度与长度的比例小于第四晶体管的有源区的宽度与长度的比例。
4.根据权利要求2所述的激光检测器，其中，第二晶体管和第三晶体管中的每个的有源区被布置成在竖直方向上被金属层覆盖，第一晶体管和第四晶体管中的每个的有源区的至少一部分被布置成在竖直方向上不被金属层覆盖。
5.根据权利要求2所述的激光检测器，其中，第一晶体管连接在第一电源电压和第一节点之间并且具有接收反相输出信号的栅极，第二晶体管连接在第一节点和第二电源电压之间并且具有接收反相输出信号的栅极，第三晶体管连接在第一电源电压和第二节点之间并且具有接收输出信号的栅极，第四晶体管连接在第二节点和第二电源电压之间并且具有接收输出信号的栅极。
6.根据权利要求5所述的激光检测器，其中，初始值设定电路包括连接在第一节点与第二节点中的一个和第二电源电压之间的晶体管，以响应于重置信号而操作。
7.根据权利要求5所述的激光检测器，其中，初始值设定电路包括连接在第一电源电压和第一节点与第二节点中的一个之间的晶体管，以响应于重置信号而操作。
8.根据权利要求5所述的激光检测器，其中，第四晶体管包括在第二节点与第二电源电压之间并联连接的至少两个晶体管。
9.根据权利要求5所述的激光检测器，其中，第三晶体管包括在第一电源电压与第二节点之间串联连接的至少两个晶体管。
10.一种半导体装置，包括：
第一至第k激光检测器，其中，“k”是至少为2的整数；以及
逻辑算符，配置为对第一激光检测器的第一输出信号至第k激光检测器的第k输出信号执行逻辑运算，以产生激光检测信号，
其中，第一激光检测器至第k激光检测器中的每个包括：
初始值设定电路，配置为设置输出信号中的一个的初始值；以及
锁存器，配置为响应于入射的激光能量而首先锁存初始值并且使输出信号反相，锁存器包括控制为通过初始值而首先导通的第一晶体管以及控制为通过初始值而首先截止的第二晶体管，其中，第二晶体管的有源区的横向面积大于第一晶体管的有源区的横向面积。
11.根据权利要求10所述的半导体装置，其中，逻辑算符包括OR逻辑算符和AND逻辑算符之中的至少一个算符，OR逻辑算符配置为对第一至第k输出信号执行OR运算，AND逻辑算符配置为对第一至第k输出信号执行AND运算。
12.根据权利要求10所述的半导体装置，还包括存储器单元阵列，所述存储器单元阵列包括被配置为存储至少一比特的数据的多个存储器单元，
其中，第一至第k激光检测器被布置成以分布的形式在存储器单元阵列中。
13.根据权利要求10所述的半导体装置，还包括存储器单元阵列，所述存储器单元阵列包括被配置为存储至少一比特的数据的多个存储器单元，
其中，第一至第k激光检测器被布置成以分布的形式在存储器单元阵列周围。
14.根据权利要求10所述的半导体装置，其中，第二晶体管的有源区的宽度与长度的比例大于第一晶体管的有源区的宽度与长度的比例，第一晶体管的有源区被布置成在竖直方向上被金属层覆盖，第二晶体管的有源区的至少一部分被布置成在竖直方向上不被金属层覆盖。
15.一种激光检测器，包括：
锁存器，配置为锁存输出信号和反相输出信号；以及
初始值设定电路，配置为设置锁存器的输出信号的初始值；
其中，锁存器包括：
第一晶体管，构造且布置为使得第一晶体管的导通/截止状态是响应于初始值的导通和截止中的一个；以及
第二晶体管，构造且布置为使得第二晶体管的导通/截止状态是响应于初始值的导通和截止中的另一个，
其中，第一晶体管在遭受到入射的激光能量时保持其导通/截止状态，其中，第二晶体管在遭受到激光能量时通过产生泄漏电流而改变其导通/截止状态。
16.根据权利要求15所述的激光检测器，其中，第一晶体管的有源区被布置成在竖直方向上被金属层覆盖，使得入射的激光能量被金属层阻挡，第二晶体管的有源区的至少一部分被布置成在竖直方向上不被金属层覆盖，使得入射的激光能量穿过金属层。
17.根据权利要求15所述的激光检测器，其中，第二晶体管的有源区大于第一晶体管的有源区。
18.根据权利要求15所述的激光检测器，其中，第二晶体管包括并联的至少两个晶体管。
19.根据权利要求15所述的激光检测器，其中，第一晶体管包括串联的至少两个晶体管。
20.根据权利要求15所述的激光检测器，其中，锁存器包括第一反相器和第二反相器，
其中，第一反相器包括：
第一晶体管，控制为通过初始值而首先导通；以及
第三晶体管，控制为通过初始值而首先截止，并且
其中，第二反相器包括：
第二晶体管，控制为通过初始值而首先截止；以及
第四晶体管，控制为通过初始值而首先导通。
CN201610066555.5A 2015-02-02 2016-01-29 使用锁存器的激光检测器和包括激光检测器的半导体装置 Active CN105844153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150016167A KR102341264B1 (ko) 2015-02-02 2015-02-02 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
KR10-2015-0016167 2015-02-02

Publications (2)

Publication Number Publication Date
CN105844153A true CN105844153A (zh) 2016-08-10
CN105844153B CN105844153B (zh) 2021-04-20

Family

ID=56553339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610066555.5A Active CN105844153B (zh) 2015-02-02 2016-01-29 使用锁存器的激光检测器和包括激光检测器的半导体装置

Country Status (5)

Country Link
US (1) US10068860B2 (zh)
JP (1) JP2016144213A (zh)
KR (1) KR102341264B1 (zh)
CN (1) CN105844153B (zh)
TW (1) TWI679845B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112513858A (zh) * 2018-08-03 2021-03-16 Arm有限公司 集成电路中的篡改检测
CN113711222A (zh) * 2020-08-07 2021-11-26 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145608B2 (en) 2019-03-20 2021-10-12 Qualcomm Incorporated Detection of laser-based security attacks
EP4451272A1 (fr) * 2023-04-20 2024-10-23 STMicroelectronics International N.V. Procédé d'altération de données stockées dans une mémoire, et circuit intégré correspondant

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644430A (en) * 2005-04-27 2006-12-16 Samsung Electronics Co Ltd Amplifier-based flop-flop circuit
US20090251168A1 (en) * 2008-04-03 2009-10-08 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
CN101924629A (zh) * 2009-06-01 2010-12-22 索尼公司 用于检测误动作发生攻击的电路以及使用其的集成电路
US8030970B2 (en) * 2005-06-09 2011-10-04 Etat Francais, repr{acute over ())}{acute over (})}senté par le Secretariat General de la Defense Nationale Device forming a logic gate for detecting a logic error
TW201433089A (zh) * 2013-02-01 2014-08-16 Ind Tech Res Inst 脈衝式閂鎖裝置及其脈衝式閂鎖器的脈衝信號的產生方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733961A (en) * 1983-03-07 1988-03-29 Texas Instruments Incorporated Amplifier for integrated laser/FLIR rangefinder
JP2994534B2 (ja) * 1993-09-09 1999-12-27 富士通株式会社 半導体記憶装置
JPH09246393A (ja) * 1996-03-08 1997-09-19 New Japan Radio Co Ltd 半導体集積回路のレイアウト方法
FR2771839B1 (fr) * 1997-11-28 2000-01-28 Sgs Thomson Microelectronics Memoire non volatile programmable et effacable electriquement
US5923613A (en) * 1998-03-18 1999-07-13 Etron Technology, Inc. Latched type clock synchronizer with additional 180°-phase shift clock
US6005797A (en) * 1998-03-20 1999-12-21 Micron Technology, Inc. Latch-up prevention for memory cells
KR100304195B1 (ko) * 1998-09-18 2001-11-22 윤종용 외부클럭신호를가지는동기형반도체메모리장치
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
AU2002339874A1 (en) * 2001-05-23 2002-12-03 Canesta, Inc. Enhanced dynamic range conversion in 3-d imaging
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
WO2005029704A1 (en) * 2003-09-17 2005-03-31 The Regents Of The University Of California A dynamic and differential cmos logic with signal-independent power consumption to withstand differential power analysis
JP4121138B2 (ja) * 2004-05-26 2008-07-23 独立行政法人科学技術振興機構 光再構成可能論理回路
JP4179240B2 (ja) * 2004-07-08 2008-11-12 ソニー株式会社 レーザ駆動方法およびレーザ駆動装置
US7528357B2 (en) * 2005-04-21 2009-05-05 Applied Materials, Inc. Pulse detector which employs a self-resetting pulse amplifier
WO2006118284A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
KR101285051B1 (ko) * 2006-05-04 2013-07-10 엘지디스플레이 주식회사 광검출 장치, 그를 이용한 액정표시장치 및 그의 구동방법
US20100226495A1 (en) * 2007-10-29 2010-09-09 Michael Kelly Digital readout method and apparatus
KR100884566B1 (ko) 2006-11-16 2009-02-19 삼성전자주식회사 레이저 어택 검출기를 갖는 스마트 카드
JP2008158826A (ja) * 2006-12-25 2008-07-10 Sharp Corp 半導体集積回路
KR100929348B1 (ko) * 2007-06-22 2009-12-03 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
JP2009003764A (ja) * 2007-06-22 2009-01-08 Seiko Epson Corp 半導体集積回路装置及び電子機器
KR20090043823A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 외부 공격을 감지할 수 있는 메모리 시스템
JP2009157981A (ja) * 2007-12-26 2009-07-16 Fujitsu Microelectronics Ltd 半導体装置およびその制御方法、並びに電子機器
JP2009171298A (ja) * 2008-01-17 2009-07-30 Panasonic Corp デジタル・アナログコンバータ
JP5144413B2 (ja) 2008-07-25 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5458556B2 (ja) * 2008-11-27 2014-04-02 ソニー株式会社 タイミング調整回路、固体撮像素子、およびカメラシステム
FR2949163B1 (fr) * 2009-08-12 2011-12-09 St Microelectronics Rousset Surveillance de l'activite d'un circuit electronique
JP2011048601A (ja) * 2009-08-27 2011-03-10 Renesas Electronics Corp 基準電流電圧発生回路
US8164361B2 (en) * 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
JP5519308B2 (ja) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
US8330548B2 (en) * 2010-08-20 2012-12-11 International Business Machines Corporation Latched ring oscillator device for on-chip measurement of clock to output delay in a latch
FR2981783B1 (fr) 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
FR2986633B1 (fr) 2012-02-08 2014-09-05 St Microelectronics Rousset Dispositif de detection d'une attaque par laser dans une puce de circuit integre
FR2991083A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US9154189B2 (en) * 2012-08-17 2015-10-06 Qualcomm Incorporated Wireless power system with capacitive proximity sensing
JP5954872B2 (ja) 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US9262256B2 (en) * 2013-12-24 2016-02-16 Intel Corporation Using dark bits to reduce physical unclonable function (PUF) error rate without storing dark bits location
US9431353B2 (en) * 2014-04-09 2016-08-30 Infineon Technologies Ag Method for manufacturing a digital circuit and digital circuit
US9431398B2 (en) * 2014-04-28 2016-08-30 Infineon Technologies Ag Semiconductor chip having a circuit with cross-coupled transistors to thwart reverse engineering
US9337156B2 (en) * 2014-04-09 2016-05-10 Infineon Technologies Ag Method for manufacturing a digital circuit and digital circuit
US9385726B2 (en) * 2014-04-17 2016-07-05 Infineon Technologies Ag Chip and method for manufacturing a chip
KR20160090582A (ko) * 2015-01-22 2016-08-01 삼성전자주식회사 스마트 카드 및 상기 스마트 카드의 제조 방법
US20170357829A1 (en) * 2016-06-13 2017-12-14 Samsung Electronics Co., Ltd. Integrated circuit, mobile device having the same, and hacking preventing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644430A (en) * 2005-04-27 2006-12-16 Samsung Electronics Co Ltd Amplifier-based flop-flop circuit
US8030970B2 (en) * 2005-06-09 2011-10-04 Etat Francais, repr{acute over ())}{acute over (})}senté par le Secretariat General de la Defense Nationale Device forming a logic gate for detecting a logic error
US20090251168A1 (en) * 2008-04-03 2009-10-08 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
CN101924629A (zh) * 2009-06-01 2010-12-22 索尼公司 用于检测误动作发生攻击的电路以及使用其的集成电路
TW201433089A (zh) * 2013-02-01 2014-08-16 Ind Tech Res Inst 脈衝式閂鎖裝置及其脈衝式閂鎖器的脈衝信號的產生方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112513858A (zh) * 2018-08-03 2021-03-16 Arm有限公司 集成电路中的篡改检测
CN113711222A (zh) * 2020-08-07 2021-11-26 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片
WO2022027587A1 (zh) * 2020-08-07 2022-02-10 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片
CN113711222B (zh) * 2020-08-07 2022-06-10 深圳市汇顶科技股份有限公司 用于芯片的激光注入攻击检测电路和安全芯片
US11646276B2 (en) 2020-08-07 2023-05-09 Shenzhen GOODIX Technology Co., Ltd. Detection circuit for laser fault injection attack on chip and security chip

Also Published As

Publication number Publication date
US20160225725A1 (en) 2016-08-04
CN105844153B (zh) 2021-04-20
US10068860B2 (en) 2018-09-04
TW201640825A (zh) 2016-11-16
KR20160094759A (ko) 2016-08-10
TWI679845B (zh) 2019-12-11
JP2016144213A (ja) 2016-08-08
KR102341264B1 (ko) 2021-12-20

Similar Documents

Publication Publication Date Title
US8854866B2 (en) Identification circuit and method for generating an identification bit
KR102512819B1 (ko) 딜레이 코드를 발생하는 전압 모니터
US9429618B2 (en) Semiconductor integrated circuit device having function for detecting degradation of semiconductor device and method of driving the same
US12099639B2 (en) Semiconductor device with secure access key and associated methods and systems
US11070380B2 (en) Authentication apparatus based on public key cryptosystem, mobile device having the same and authentication method
CN105844153A (zh) 使用锁存器的激光检测器和包括激光检测器的半导体装置
CN104978499B (zh) 用于制造数字电路的方法和数字电路
US11182308B2 (en) Semiconductor device with secure access key and associated methods and systems
US9922690B2 (en) Semiconductor devices having initialization circuits and semiconductor systems including the same
CN104038205B (zh) 半导体电路
CN106026990B (zh) 半导体电路
US11520711B2 (en) Semiconductor device with secure access key and associated methods and systems
US10892027B2 (en) Non-volatile memory devices and systems with read-only memory features and methods for operating the same
JP2021520021A (ja) 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法
US20170162252A1 (en) Reduced transport energy in a memory system
CN109344102B (zh) 驱动器以及具有该驱动器的存储器控制器
TWI697208B (zh) 含有正反器的半導體電路
US20190087364A1 (en) Integrated circuit memory devices with customizable standard cell logic
CN110097900A (zh) 具有选通信号发送器的集成电路装置和半导体装置
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US20230163761A1 (en) Hot carrier injection hardened physically unclonable function circuit
US12056464B2 (en) Linear-feedback shift register for generating bounded random numbers
EP4184513A1 (en) Hot carrier injection programming and security
TWI712265B (zh) 半導體電路
KR20190093099A (ko) 출력 드라이브 회로의 열화를 방지하는 전송부를 포함하는 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant