CN113711222A - 用于芯片的激光注入攻击检测电路和安全芯片 - Google Patents

用于芯片的激光注入攻击检测电路和安全芯片 Download PDF

Info

Publication number
CN113711222A
CN113711222A CN202080018323.7A CN202080018323A CN113711222A CN 113711222 A CN113711222 A CN 113711222A CN 202080018323 A CN202080018323 A CN 202080018323A CN 113711222 A CN113711222 A CN 113711222A
Authority
CN
China
Prior art keywords
switch
clock signal
detection circuit
pmos tube
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080018323.7A
Other languages
English (en)
Other versions
CN113711222B (zh
Inventor
薛建锋
李运宁
苏源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN113711222A publication Critical patent/CN113711222A/zh
Application granted granted Critical
Publication of CN113711222B publication Critical patent/CN113711222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4257—Photometry, e.g. photographic exposure meter using electric radiation detectors applied to monitoring the characteristics of a beam, e.g. laser beam, headlamp beam
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier

Abstract

一种用于芯片的激光注入攻击检测电路和安全芯片，该检测电路包括第一电容(C1)、第二电容(C2)、第一开关(S1)、第二开关(S2)、感光元件(D)、第一NMOS管(N1)以及第二NMOS管(N2)，第一NMOS管(N1)的漏极用于输出第一电压信号，第二NMOS管(N2)的漏极用于输出第二电压信号，第一电压信号和第二电压信号用于指示芯片受到激光注入攻击，从而实现激光注入攻击的检测，保证所属芯片的鲁棒性与安全性。

Description

用于芯片的激光注入攻击检测电路和安全芯片
技术领域
本申请涉及芯片安全技术领域，特别涉及用于芯片的激光注入攻击检测电路和安全芯片。
背景技术
为了达到窃取芯片中保存的数据、影响芯片正常工作等目的，黑客可能会对芯片进行攻击。尤其是安全芯片，基于广泛应用于身份识别、关键数据存储、以及金融领域等要求数据高可靠性的场景、保存的一般是机密数据等原因，往往是黑客攻击的重点对象。攻击者一般通过攻击手段为芯片注入故障，使芯片的工作状态发生错误，进而获取芯片中存储的机密数据。
激光注入攻击(Lazer Fault Injection Attack)是攻击者常用的一种半侵入式攻击手段，攻击者使用脉冲激光从正面或者背面攻击芯片，导致电路产生错误时序或异常翻转，进而改变存储内容、影响数据传输和芯片中加密模块的正常工作。为了保证芯片以及芯片所属设备的鲁棒性与安全性，需要及时检测出针对芯片的激光注入攻击并进行报警，以便芯片或者芯片所属设备能够及时针对激光注入攻击作出处理。
发明内容
本申请提供了一种用于芯片的激光注入攻击检测电路和安全芯片，能够检测出针对于芯片例如安全芯片的激光注入攻击，提高芯片的鲁棒性与安全性。
第一方面，本申请提供了一种用于芯片的激光注入攻击检测电路，其中所述检测电路设置在所述芯片内，所述检测电路包括：第一电容；第二电容；
第一开关，所述第一开关的控制端用于接收第一时钟信号以控制所述第一开关的通断状态，所述第一开关的第一端连接至电源电压，所述第一开关的第二端通过所述第一电容接地；
第二开关，所述第二开关的控制端用于接收第二时钟信号以控制所述第二开关的通断状态，所述第二开关的第一端连接至所述电源电压，所述第二开关的第二端通过所述第二电容接地；
感光元件；
第一NMOS管，所述第一NMOS管的漏极连接至所述第一开关的第二端并用于输出第一电压信号，所述第一NMOS管的源极连接至所述感光元件，所述第一NMOS管的栅极连接至所述第二开关的第二端；以及
第二NMOS管，所述第二NMOS管的漏极连接至所述第二开关的第二端并用于输出第二电压信号，所述第二NMOS管的源极连接至所述感光元件，所述第二NMOS管的栅极连接至所述第一开关的第二端，其中所述第一电压信号和所述第二电压信号用于指示所述芯片受到激光注入攻击。
上述激光注入攻击检测电路，能够检测出针对于芯片的激光注入攻击，提高芯片的鲁棒性与安全性。
在一种可能的实现方式中，还包括：所述第一时钟信号和所述第二时钟信号的频率相同、相位相同。
在一种可能的实现方式中，还包括：所述第一时钟信号和所述第二时钟信号互为反相信号。
在一种可能的实现方式中，还包括：所述第一开关在所述第一时钟信号为高电平时导通，在所述第一时钟信号为低电平时关断；所述第二开关在所述第二时钟信号为高电平时导通，在所述第二时钟信号为低电平时关断。
在一种可能的实现方式中，所述第一开关包括：第一反相器和第一PMOS管；其中，
所述第一反相器的输入端作为所述第一开关的控制端，所述第一反相器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
在一种可能的实现方式中，所述第二开关包括：第二反相器和第二PMOS管；其中，
所述第二反相器的输入端作为所述第二开关的控制端，所述第二反相器的输出端连接所述第二PMOS管的栅极，所述第二PMOS管的漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
在一种可能的实现方式中，还包括：所述第一开关在所述第一时钟信号为低电平时导通，在所述第一时钟信号为高电平时关断；所述第二开关在所述第二时钟信号为低电平时导通，在所述第二时钟信号为高电平时关断。
在一种可能的实现方式中，所述第一开关包括：第三PMOS管；其中，
所述第三PMOS管的栅极作为所述第一开关的控制端，漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
在一种可能的实现方式中，所述第二开关包括：第四PMOS管；其中，
所述第四PMOS管的栅极作为所述第二开关的控制端，漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
在一种可能的实现方式中，还包括：所述第一开关在所述第一时钟信号为低电平时导通，在所述第一时钟信号为高电平时关断；所述第二开关在所述第二时钟信号为高电平时导通，在所述第二时钟信号为低电平时关断。
在一种可能的实现方式中，所述第一开关包括：第三PMOS管；其中，
所述第三PMOS管的栅极作为所述第一开关的控制端，漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
在一种可能的实现方式中，所述第二开关包括：第二反相器和第二PMOS管；其中，
所述第二反相器的输入端作为所述第二开关的控制端，所述第二反相器的输出端连接所述第二PMOS管的栅极，所述第二PMOS管的漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
在一种可能的实现方式中，还包括：所述第一开关在所述第一时钟信号为高电平时导通，在所述第一时钟信号为低电平时关断；所述第二开关在所述第二时钟信号为低电平时导通，在所述第二时钟信号为高电平时关断。
在一种可能的实现方式中，所述第一开关包括：第一反相器和第一PMOS管；其中，
所述第一反相器的输入端作为所述第一开关的控制端，所述第一反相器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
在一种可能的实现方式中，所述第二开关包括：第四PMOS管；其中，
所述第四PMOS管的栅极作为所述第二开关的控制端，漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
在一种可能的实现方式中，所述感光元件为光电二极管。
在一种可能的实现方式中，进一步包括信号处理电路，用于根据所述第一电压信号和第二电压信号输出处理信号，所述处理信号用于控制所述芯片内其他电路的状态。
第二方面，本申请实施例提供一种安全芯片，包括：第一方面任一项所述的激光注入攻击检测电路和存储电路，其中，
所述第一电压信号和所述第二电压信号用于控制所述存储电路内容的清除。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请激光注入攻击检测电路一种实施例的结构图；
图2是本申请激光注入攻击检测电路B点与衬底之间的结构示例图；
图3～图6为图1所示本申请激光注入攻击检测电路的检测单元工作原理的时序示例图；
图7为本申请激光注入攻击检测电路另一种实施例的结构图；
图8为本申请激光注入攻击检测电路又一种实施例的结构图；
图9为本申请安全芯片的一种实施例结构图；
图10为本申请安全芯片的另一种实施例结构图。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。
本申请实施例提供一种用于芯片的激光注入攻击检测电路，能够检测出针对于芯片例如安全芯片的激光注入攻击，提高芯片的鲁棒性和安全性。以下对本申请实施例激光注入攻击检测电路的实现进行示例性说明。
图1为本申请激光注入攻击检测电路的一种实施例的结构图，如图1所示，激光注入攻击检测电路包括：检测单元10、处理单元20，其中，
检测单元10的第一输入端IN11接收第一时钟信号CLKA，第二输入端IN12接收第二时钟信号CLKB；其中，在本实施例中，第一时钟信号CLKA和第二时钟信号CLKB是相同的信号，也即第一时钟信号CLKA为高电平时，第二时钟信号CLKB也为高电平，第一时钟信号CLKA为低电平时，第二时钟信号CLKB也为低电平。在保证第一时钟信号CLKA和第二时钟信号CLKB频率相同、相位相同的情况下，两者的信号幅度不限制。检测单元10的第一输出端OUT1用于输出第一电压信号，第二输出端OUT2用于输出第二电压信号。
处理单元20的第一输入端IN21连接检测单元10的第一输出端OUT1，用于接收第一电压信号；处理单元20的第二输入端IN22连接检测单元10的第二输出端OUT2，用于接收第二电压信号；处理单元20在第一输入端IN21接收到的第一电压信号为低电平信号和/或第二输入端IN22接收到第二电压信号为低电平信号时，输出处理信号，即只要第一输入端IN21接收到的第一电压信号和第二输入端IN22接收到的第二电压信号其中至少有一个为低电平信号的时候，处理单元20就输出处理信号，该处理信号用于控制激光注入攻击检测电路所在芯片内其他电路的状态。例如，处理单元20可以将处理信号输出至激光注入攻击检测电路所在芯片的处理器，由处理器执行中断或者芯片复位等针对于激光注入攻击预设的处理；或者，也可以输出至所在芯片的存储电路，存储电路执行存储内容的清除。
需要说明的是，本申请实施例中的处理单元20是可选单元，如果激光注入攻击检测电路仅包括检测单元，本申请实施例的激光注入攻击检测电路可以通过检测单元输出的第一电压信号和第二电压信号来指示激光注入攻击检测电路所在芯片是否发生激光注入攻击,第一电压信号和第二电压信号用于控制激光注入攻击检测电路所在芯片内其他电路的状态。例如，检测单元输出的第一电压信号和第二电压信号可以直接输出至激光注入攻击检测电路所在芯片的处理器等，由处理器在第一电压信号为低电平信号和/或第二电压信号为低电平信号时执行终端或者芯片复位等针对于激光注入攻击预设的处理；或者，检测单元输出的第一电压信号和第二电压信号也可以直接输出至所在芯片的存储电路，由存储电路在第一电压信号为低电平信号和/或第二电压信号为低电平信号时执行存储内容的清除。
检测单元10可以包括：第一开关S1、第二开关S2、第一N沟道金属氧化物半导体(NMOS，Negative channel Metal Oxide Semiconductor)管N1、第二NMOS管N2、第一电容C1、第二电容C2和感光元件D。其中，第一开关S1的控制端作为检测单元10的第一输入端IN11；第一开关S1的第一端连接电源电压VDD；第一开关S1的第二端连接第一NMOS管N1的漏极以及第二NMOS管N2的栅极，还通过第一电容C1接地GND，同时第一开关S1的第二端作为检测单元10的第一输出端OUT1；第二开关S2的控制端作为检测单元10的第二输入端IN12；第二开关S2的第一端连接电源电压VDD；第二开关S2的第二端连接第二NMOS管N2的漏极以及第一NMOS管N1的栅极，还通过第二电容C2接地GND，同时第二开关S2的第二端作为检测单元10的第二输出端OUT2；第一NMOS管N1的源极、第二NMOS管N2的源极均与感光元件D的第一端连接，感光元件D的第二端悬空。在图1中将感光元件D的第一端记为A点，将感光元件的第二端记为B点。
检测单元10的第一输入端IN11接收到的第一时钟信号CLKA用于控制第一开关S1的通断状态；检测单元10的第二输入端IN12接收到的第二时钟信号CLKB用于控制第二开关S2的通断状态。
可选地，感光元件D可以是光电二极管，感光元件D的第一端为光电二极管的阳极，感光元件D的第二端为光电二极管的阴极。
接下来对B点悬空时，B点与激光注入攻击检测电路的衬底之间的结构关系进行说明。其中，激光注入攻击检测电路的衬底一般是激光注入攻击检测电路所属芯片的衬底的一部分。如图2所示，B端与衬底之间存在反偏PN结D2，反偏PN结在出现激光注入攻击时会产生到地电流，从而将A点存储的电荷泄放，当电流足够大时，A点存储的电荷被泄放完，使得A点电压被拉低到地。
其中，第一时钟信号CLKA控制第一开关S1的通断状态的具体控制逻辑可以为：第一时钟信号CLKA为低电平时，第一开关S1关断，第一时钟信号CLKA为高电平时，第一开关S1导通；第二时钟信号CLKB控制第二开关S2的通断状态的具体控制逻辑可以为：第二时钟信号CLKB为低电平时，第二开关S2关断，第二时钟信号CLKB为高电平时，第二开关S2导通。
对于图1所示的激光注入攻击检测电路的工作原理进行说明。
首先对图1中使用第一时钟信号CLKA控制第一开关S1的工作原理进行说明。
第一时钟信号CLKA定期向第一开关S1的控制端输入高电平信号，可以在未出现激光注入攻击时，使得第一输出端OUT1的电压保持在电源电压VDD，原理在于：在未出现激光注入攻击时，一旦第一电容C1连接电源电压VDD，完成充电，第一输出端OUT1的电压等于电源电压VDD，但是，电路中存在漏电流，漏电流会造成第一电容C1上的电荷被泄放，第一输出端OUT1的电压降低，如果第一电容C1长时间不充电，通过长期累积，漏电流可能使得第一输出端OUT1的电压不断降低，一旦降至预设第一数值以下，第一输出端OUT1输出的信号从高电平翻转为低电平，处理单元20接收到低电平信号将输出处理信号，发生误报警；而通过第一时钟信号CLKA定期向第一开关S1的控制端输入高电平信号，从而控制第一开关S1定期导通，让电源定期为第一电容C1充电，可以补充第一电容C1因为漏电流而被泄放的电荷，从而可以保证在未出现激光注入攻击时，第一输出端OUT1的电压始终保持在电源电压VDD，也即保持在高电平，避免因为电容漏电造成的误检测。
图1中使用第二时钟信号CLKB控制第二开关S2的通断状态也是基于同样的原理，也即：使用第二时钟信号CLKB控制第二开关S2的通断状态，定期向第二开关S2输入高电平信号，控制第二开关S2定期导通，让电源定期为第二电容C2充电，可以补充第二电容C2因为漏电流而被泄放的电荷，从而可以保证在未出现激光注入攻击时，第二输出端OUT2的电压保持在电源电压VDD。
以下，结合图3～图6所示的时序图，对图1所示激光注入攻击检测电路进行激光注入攻击检测的工作原理进行说明。
本申请实施例中的第一时钟信号和第二时钟信号的周期一般为1us～100us，而激光注入攻击中一般使用激光脉冲信号对芯片进行攻击，激光脉冲宽度一般为ns级别，所以激光脉冲信号的激光脉冲宽度一般远远小于第一时钟信号和第二时钟信号每个周期中的高电平或低电平的宽度，因此，激光脉冲信号一般位于第一时钟信号和第二时钟信号每个周期中的高电平时间内或者低电平时间。
本实施例中，第一时钟信号CLKA和第二时钟信号CLKB是相同的信号，此时图1所示激光注入攻击检测电路的时序图如图3和图4所示。
图3中以第一时钟信号CLKA和第二时钟信号CLKB均为高电平时，发生激光注入攻击为例，示出了检测单元的工作时序图，其中包括检测单元的第一输出端OUT1、第二输出端OUT2、以及A点的电压信号时序图。
在检测电路处于检测状态，未发生激光注入攻击的期间，第一时钟信号CLKA通过周期性向第一开关S1输入高电平信号，控制第一开关S1周期性导通，让电源周期性为第一电容C1充电，保证第一输出端OUT1的电压始终保持在电源电压VDD，也即保持在高电平，同样的，第二时钟信号CLKB通过周期性向第二开关S2输入高电平信号，控制第二开关S2周期性导通，让电源周期性为第二电容C2充电，保证第二输出端OUT2的电压始终保持在电源电压VDD，也即保持在高电平。第一输出端OUT1的电压保持在高电平时，第二NMOS管N2导通，第二输出端OUT2的电压保持在高电平时，第一NMOS管N1导通，从而，A点电压保持在高电平。
激光注入攻击可能发生在时钟信号的高电平期间，此时第一时钟信号CLKA为高电平，第一开关S1导通，第一输出端OUT1连接电源电压VDD，第二时钟信号CLKB为高电平，第二开关S2导通，第二输出端OUT2连接电源电压VDD，此时如果发生激光注入攻击，则感光元件D产生光生电流，A点的电荷被泄放，由于第一NMOS管N1和第二NMOS管N2处于导通状态，第一电容C1和第二电容C2上存储的电荷分别经由导通的第一NMOS管N1和导通的第二NMOS管N2被泄放；但是，由于第一时钟信号CLKA为高电平，第一输出端OUT1连接电源电压VDD，所以第一电容C1在被放电的同时，也在被电源充电，在电源为第一电容C1充电的电流小于第一电容C1放电的电流时，第一输出端OUT1的电压最终将从高电平转换为低电平，同样的原理，在电源为第二电容C2充电的电流小于第二电容C2放电的电流时，第二输出端OUT2的电压从高电平转换为低电平。激光注入攻击结束后，由于第一时钟信号CLKA和第二时钟信号CLKB均为高电平，第一输出端OUT1和第二输出端OUT2连接电源电压VDD，电源为第一电容C1和第二电容C2充电，所以第一输出端OUT1和第二输出端OUT2的电压重新被拉高至电源电压VDD，变为高电平。
图4中以第一时钟信号CLKA和第二时钟信号CLKB均为低电平时，发生激光注入攻击为例，示出了检测单元的工作时序图。
在检测电路处于检测状态，未发生激光注入攻击的期间，第一时钟信号CLKA通过周期性向第一开关S1输入高电平信号，控制第一开关S1周期性导通，让电源周期性为第一电容C1充电，保证第一输出端OUT1的电压始终保持在电源电压VDD，也即保持在高电平，同样的，第二时钟信号CLKB通过周期性向第二开关S2输入高电平信号，控制第二开关S2周期性导通，让电源周期性为第二电容C2充电，保证第二输出端OUT2的电压始终保持在电源电压VDD，也即保持在高电平。第一输出端OUT1的电压保持在高电平时，第二NMOS管N2导通，第二输出端OUT2的电压保持在高电平时，第一NMOS管N1导通，从而，A点电压保持在高电平。
激光注入攻击可能发生在时钟信号的低电平期间，此时第一时钟信号CLKA为低电平，第一开关S1关断，第一输出端OUT1悬空，电压为电源电压VDD，第二时钟信号CLKB为低电平，第二开关S2关断，第二输出端OUT2悬空，电压为电源电压VDD，此时如果发生激光注入攻击，则感光元件D产生光生电流，A点的电荷被泄放，由于第一NMOS管N1和第二NMOS管N2处于导通状态，第一电容C1和第二电容C2上存储的电荷分别经由导通的第一NMOS管N1和导通的第二NMOS管N2被泄放，A点的电压、第一输出端OUT1和第二输出端OUT2的电压从高电平转换为低电平。激光注入攻击结束后，由于第一时钟信号CLKA和第二时钟信号CLKB均为低电平，第一输出端OUT1和第二输出端OUT2悬空，电压仍为低电平，直到第一时钟信号CLKA和第二时钟信号CLKB变为高电平，第一开关S1和第二开关S2分别导通，第一输出端OUT1和第二输出端OUT2连接电源电压VDD，电源为第一电容C1和第二电容C2充电，第一输出端OUT1和第二输出端OUT2的电压重新被拉高至电源电压VDD，变为高电平。
基于图3和图4以及对应的描述内容可知，本申请实施例的激光注入攻击检测电路，在第一时钟信号CLKA和第二时钟信号CLKB为高电平或低电平的情况下，都能检测针对于芯片的激光注入攻击，保证了芯片的鲁棒性与安全性。
区别于上述实施例第一时钟信号CLKA和第二时钟信号CLKB为同相信号，本申请实施例还提供另一种激光注入攻击检测电路，在图1所示电路结构的基础上，第一时钟信号CLKA和第二时钟信号CLKB互为反相信号，也即第一时钟信号CLKA为低电平时，第二时钟信号CLKB为高电平，第一时钟信号CLKA为高电平时，第二时钟信号CLKB为低电平。在保证第一时钟信号CLKA和第二时钟信号CLKB频率相同、相位相反的情况下，两者的信号幅度不限制。此时本实施例中激光注入攻击检测电路的时序图如图5和图6所示。
图5中以第一时钟信号CLKA为高电平、第二时钟信号CLKB为低电平时，发生激光注入攻击为例，示出了检测单元的工作时序图。
在检测电路处于检测状态，未发生激光注入攻击的期间，第一时钟信号CLKA通过周期性向第一开关S1输入高电平信号，控制第一开关S1周期性导通，让电源周期性为第一电容C1充电，保证第一输出端OUT1的电压始终保持在电源电压VDD，也即保持在高电平，同样的，第二时钟信号CLKB通过周期性向第二开关S2输入高电平信号，控制第二开关S2周期性导通，让电源周期性为第二电容C2充电，保证第二输出端OUT2的电压始终保持在电源电压VDD，也即保持在高电平。第一输出端OUT1的电压保持在高电平时，第二NMOS管N2导通，第二输出端OUT2的电压保持在高电平时，第一NMOS管N1导通，从而，A点电压保持在高电平。
激光注入攻击可能发生在第一时钟信号CLKA为高电平、第二时钟信号CLKB为低电平期间，此时第一时钟信号CLKA为高电平，第一开关S1导通，第一输出端OUT1连接电源电压VDD，第二时钟信号CLKB为低电平，第二开关S2关断，第二输出端OUT2悬空，电压为电源电压VDD，此时如果发生激光注入攻击：感光元件D产生光生电流，A点的电荷被泄放，由于第一NMOS管N1和第二NMOS管N2处于导通状态，第一电容C1上存储的电荷经由导通的第一NMOS管N1被泄放，第二电容C2上存储的电荷经由导通的第二NMOS管N2被泄放，但是，由于第一时钟信号CLKA为高电平，第一输出端OUT1连接电源电压VDD，所以第一电容C1在被放电的同时，也在被电源充电，在电源为第一电容C1充电的电流大于第一电容C1放电的电流时，第一输出端OUT1的电压可能会产生小幅度下降(图5中未示出)，但是，相对于第二电容C2的放电速度，第一电容C1的放电速度慢，由于第二时钟信号CLKB为低电平，第二输出端OUT2悬空，所以第二输出端OUT2的电压很快被拉低到地，变为低电平；当第二输出端OUT2的电压被拉低到地以后，第一NMOS管N1关断，第一电容C1的电荷停止泄放，而VDD继续给第一电容C1充电，从而第一输出端OUT1的电压被拉高至电源电压VDD；从而，第一时钟信号CLKA为高电平，第二时钟信号CLKB为低电平，且激光注入攻击存在时，第一输出端OUT1的电压为高电平，第二输出端OUT2的电压为低电平。激光注入攻击结束后，第二输出端OUT2的电压保持低电平，直到第二时钟信号CLKB翻转为高电平，第二开关S2导通，电源电压VDD与第二电容C2连接，电源为第二电容C2充电，第二输出端OUT2的电压重新被拉高至电源电压VDD，变为高电平。
图6中以第一时钟信号CLKA为低电平、第二时钟信号CLKB为高电平时，发生激光注入攻击为例，示出了检测单元的工作时序图。
与图5中类似的工作原理，在第一时钟信号CLKA为低电平、第二时钟信号CLKB为高电平，且激光注入攻击存在时，第一输出端OUT1的电压被拉低到地，为低电平，在电源为第二电容C2充电的电流大于第二电容C2放电的电流时，第二输出端OUT2的电压可能发生小幅度的下降，但是始终接近或等于电源电压VDD，为高电平。激光注入攻击结束后，第一输出端OUT1的电压保持低电平，直到第一时钟信号CLKA翻转为高电平，第一开关S1导通，电源电压VDD与第一电容C1连接，电源为第一电容C1充电，第一输出端OUT1的电压重新被拉高至电源电压VDD，变为高电平。
基于图5和图6可知，本申请实施例的激光注入攻击检测电路，在第一时钟信号为高电平、第二时钟信号为低电平，或者，第一时钟信号为低电平、第二时钟信号为高电平的情况下，都能有效检测针对于芯片的激光注入攻击，保证了芯片的鲁棒性与安全性。
可选地，对于图1所示的激光注入攻击检测电路，第一开关S1可以通过反相器和P沟道金属氧化物半导体(PMOS，positive channel Metal Oxide Semiconductor)管实现，如图7中71部分所示，第一开关S1包括：第一反相器NO1的输入端作为第一开关S1的控制端，用于连接检测单元10的第一输入端IN11，接收第一时钟信号CLKA；第一反相器NO1的输出端连接第一PMOS管P1的栅极；第一PMOS管P1的漏极作为第一开关S1的第一端，用于连接电源电压VDD；第一PMOS管P1的源极作为第一开关S1的第二端，用于连接第一NMOS管N1的漏极、第二NMOS管N2的栅极，还用于通过第一电容C1接地GND，同时用于作为检测单元10的第一输出端OUT1。
可选地，对于图1所示的激光注入攻击检测电路，第二开关S2可以通过反相器和PMOS管实现，如图7中72部分所示，第二开关S2包括：第二反相器NO2的输入端作为第二开关S2的控制端，用于连接检测单元10的第二输入端IN12，接收第二时钟信号CLKB；第二反相器NO2的输出端连接第二PMOS管P2的栅极；第二PMOS管P2的漏极作为第二开关S2的第一端，用于连接电源电压VDD；第二PMOS管P2的源极作为第二开关S2的第二端，用于连接第二NMOS管N2的漏极、第一NMOS管N1的栅极，还用于通过第二电容C2接地GND，同时用于作为检测单元10的第二输出端OUT2。
图7所示激光注入攻击检测电路的工作原理请参考图1的相关说明，这里不赘述。
区别于图1所示的激光注入攻击检测电路中第一时钟信号CLKA对于第一开关S1通断状态的控制逻辑、以及第二时钟信号CLKB对于第二开关S2通断状态的控制逻辑，在另一个实施例中：
第一时钟信号CLKA控制第一开关S1的通断状态的控制逻辑可以为：第一时钟信号CLKA为高电平时，第一开关S1关断，第一时钟信号CLKA为低电平时，第一开关S1导通；第二时钟信号CLKB控制第二开关S2的通断状态的控制逻辑可以为：第二时钟信号CLKB为高电平时，第二开关S2关断，第二时钟信号CLKB为低电平时，第二开关S2导通。
可选地，本实施例激光注入攻击检测电路中的第一开关S1可以通过PMOS管实现，如图8中81部分所示，第一开关S1包括：第三PMOS管P3的栅极作为第一开关S1的控制端，用于连接检测单元10的第一输入端IN11，接收第一时钟信号CLKA；第三PMOS管P3的漏极作为第一开关S1的第一端，用于连接电源电压VDD；第三PMOS管P3的源极作为第一开关S1的第二端，用于连接第一NMOS管N1的漏极、第二NMOS管N2的栅极，还用于通过第一电容C1接地GND，同时用于作为检测单元10的第一输出端OUT1。
可选地，对于图1所示的激光注入攻击检测电路，第二开关S2可以通过反相器和PMOS管实现，如图8中82部分所示，第二开关S2包括：第四PMOS管P4的栅极作为第二开关S2的控制端，用于连接检测单元10的第二输入端IN12，接收第二时钟信号CLKB；第四PMOS管P4的漏极作为第二开关S2的第一端，用于连接电源电压VDD；第四PMOS管P4的源极作为第二开关S2的第二端，用于连接第二NMOS管N2的漏极、第一NMOS管N1的栅极，还用于通过第二电容C2接地GND，同时用于作为检测单元10的第二输出端OUT2。
本实施例激光注入攻击检测电路的工作原理可参考图1所示激光注入攻击检测电路的工作原理，这里不赘述。
区别于图1所示的激光注入攻击检测电路中第一时钟信号CLKA对于第一开关S1通断状态的控制逻辑、以及第二时钟信号CLKB对于第二开关S2通断状态的控制逻辑，在另一个实施例中：
第一时钟信号CLKA控制第一开关S1的通断状态的控制逻辑可以为：第一时钟信号CLKA为高电平时，第一开关S1关断，第一时钟信号CLKA为低电平时，第一开关S1导通；第二时钟信号CLKB控制第二开关S2的通断状态的控制逻辑可以为：第二时钟信号CLKB为低电平时，第二开关S2关断，第二时钟信号CLKB为高电平时，第二开关S2导通。
可选地，第一开关S1可以通过PMOS实现，例如图8中81部分所示。第二开关S2可以通过反相器和PMOS实现，例如图7中72部分所示。
本实施例激光注入攻击检测电路的工作原理可参考图1所示激光注入攻击检测电路的工作原理，这里不赘述。
区别于图1所示的激光注入攻击检测电路中第一时钟信号CLKA对于第一开关S1通断状态的控制逻辑、以及第二时钟信号CLKB对于第二开关S2通断状态的控制逻辑，在另一个实施例中：
第一时钟信号CLKA控制第一开关S1的通断状态的控制逻辑可以为：第一时钟信号CLKA为低电平时，第一开关S1关断，第一时钟信号CLKA为高电平时，第一开关S1导通；第二时钟信号CLKB控制第二开关S2的通断状态的控制逻辑可以为：第二时钟信号CLKB为高电平时，第二开关S2关断，第二时钟信号CLKB为低电平时，第二开关S2导通。
可选地，第一开关S1可以通过反相器和PMOS实现，例如图7中71部分所示。第二开关S2可以通过PMOS实现，例如图8中82部分所示。
本实施例激光注入攻击检测电路的工作原理可参考图1所示激光注入攻击检测电路的工作原理，这里不赘述。
本申请激光注入攻击检测电路可以应用于任意芯片例如安全芯片中，参见图9所示，示出了一种安全芯片的结构示例图，安全芯片90可以包括：处理器91、本申请实施例的激光注入攻击检测电路92；其中，
处理器91可以为激光注入攻击检测电路92输出第一时钟信号CLKA和第二时钟信号CLKB，激光注入攻击检测电路92在检测到安全芯片90受到激光注入攻击时，向处理器91输出处理信号，处理器91可以基于处理信号进行对应处理，例如中断或者芯片复位等，处理器91基于处理信号进行的后续处理本申请实施例不作限定。
如图10所示，示出了另一种安全芯片的结构示例图，安全芯片100可以包括：激光注入攻击检测电路102和存储电路101，其中，
激光注入攻击检测电路102输出的第一电压信号和第二电压信号用于控制存储电路101内容的清除。
可选地，第一时钟信号CLKA和第二时钟信号CLKB可以由安全芯片的处理器发送至激光注入攻击检测电路。
本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a，b，c，a和b，a和c，b和c或a和b和c，其中a，b，c可以是单个，也可以是多个。
本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory；以下简称：ROM)、随机存取存储器(Random Access Memory；以下简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种用于芯片的激光注入攻击检测电路，其中所述检测电路设置在所述芯片内，其特征在于，所述检测电路包括：第一电容；第二电容；
第一开关，所述第一开关的控制端用于接收第一时钟信号以控制所述第一开关的通断状态，所述第一开关的第一端连接至电源电压，所述第一开关的第二端通过所述第一电容接地；
第二开关，所述第二开关的控制端用于接收第二时钟信号以控制所述第二开关的通断状态，所述第二开关的第一端连接至所述电源电压，所述第二开关的第二端通过所述第二电容接地；
感光元件；
第一NMOS管，所述第一NMOS管的漏极连接至所述第一开关的第二端并用于输出第一电压信号，所述第一NMOS管的源极连接至所述感光元件，所述第一NMOS管的栅极连接至所述第二开关的第二端；以及
第二NMOS管，所述第二NMOS管的漏极连接至所述第二开关的第二端并用于输出第二电压信号，所述第二NMOS管的源极连接至所述感光元件，所述第二NMOS管的栅极连接至所述第一开关的第二端，其中所述第一电压信号和所述第二电压信号用于指示所述芯片受到激光注入攻击。
2.根据权利要求1所述的检测电路，其特征在于，还包括：所述第一时钟信号和所述第二时钟信号的频率相同、相位相同。
3.根据权利要求1所述的检测电路，其特征在于，还包括：所述第一时钟信号和所述第二时钟信号互为反相信号。
4.根据权利要求1至3任一项所述的检测电路，其特征在于，还包括：所述第一开关在所述第一时钟信号为高电平时导通，在所述第一时钟信号为低电平时关断；所述第二开关在所述第二时钟信号为高电平时导通，在所述第二时钟信号为低电平时关断。
5.根据权利要求4所述的检测电路，其特征在于，所述第一开关包括：第一反相器和第一PMOS管；其中，
所述第一反相器的输入端作为所述第一开关的控制端，所述第一反相器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
6.根据权利要求4所述的检测电路，其特征在于，所述第二开关包括：第二反相器和第二PMOS管；其中，
所述第二反相器的输入端作为所述第二开关的控制端，所述第二反相器的输出端连接所述第二PMOS管的栅极，所述第二PMOS管的漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
7.根据权利要求1至3任一项所述的检测电路，其特征在于，还包括：所述第一开关在所述第一时钟信号为低电平时导通，在所述第一时钟信号为高电平时关断；所述第二开关在所述第二时钟信号为低电平时导通，在所述第二时钟信号为高电平时关断。
8.根据权利要求7所述的检测电路，其特征在于，所述第一开关包括：第三PMOS管；其中，
所述第三PMOS管的栅极作为所述第一开关的控制端，漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
9.根据权利要求7所述的检测电路，其特征在于，所述第二开关包括：第四PMOS管；其中，
所述第四PMOS管的栅极作为所述第二开关的控制端，漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
10.根据权利要求1至3任一项所述的检测电路，其特征在于，还包括：所述第一开关在所述第一时钟信号为低电平时导通，在所述第一时钟信号为高电平时关断；所述第二开关在所述第二时钟信号为高电平时导通，在所述第二时钟信号为低电平时关断。
11.根据权利要求10所述的检测电路，其特征在于，所述第一开关包括：第三PMOS管；其中，
所述第三PMOS管的栅极作为所述第一开关的控制端，漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
12.根据权利要求10所述的检测电路，其特征在于，所述第二开关包括：第二反相器和第二PMOS管；其中，
所述第二反相器的输入端作为所述第二开关的控制端，所述第二反相器的输出端连接所述第二PMOS管的栅极，所述第二PMOS管的漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
13.根据权利要求1至3任一项所述的检测电路，其特征在于，还包括：所述第一开关在所述第一时钟信号为高电平时导通，在所述第一时钟信号为低电平时关断；所述第二开关在所述第二时钟信号为低电平时导通，在所述第二时钟信号为高电平时关断。
14.根据权利要求13所述的检测电路，其特征在于，所述第一开关包括：第一反相器和第一PMOS管；其中，
所述第一反相器的输入端作为所述第一开关的控制端，所述第一反相器的输出端连接所述第一PMOS管的栅极，所述第一PMOS管的漏极作为所述第一开关的第一端，源极作为所述第一开关的第二端。
15.根据权利要求13所述的检测电路，其特征在于，所述第二开关包括：第四PMOS管；其中，
所述第四PMOS管的栅极作为所述第二开关的控制端，漏极作为所述第二开关的第一端，源极作为所述第二开关的第二端。
16.根据权利要求1至3任一项所述的检测电路，其特征在于，所述感光元件为光电二极管。
17.根据权利要求1-16任意一项所述的检测电路，其特征在于，进一步包括信号处理电路，用于根据所述第一电压信号和第二电压信号输出处理信号，所述处理信号用于控制所述芯片内其他电路的状态。
18.一种安全芯片，其特征在于，包括：权利要求1至17任一项所述的激光注入攻击检测电路和存储电路，其中，
所述第一电压信号和所述第二电压信号用于控制所述存储电路内容的清除。
CN202080018323.7A 2020-08-07 2020-08-07 用于芯片的激光注入攻击检测电路和安全芯片 Active CN113711222B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/107804 WO2022027587A1 (zh) 2020-08-07 2020-08-07 用于芯片的激光注入攻击检测电路和安全芯片

Publications (2)

Publication Number Publication Date
CN113711222A true CN113711222A (zh) 2021-11-26
CN113711222B CN113711222B (zh) 2022-06-10

Family

ID=78646748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018323.7A Active CN113711222B (zh) 2020-08-07 2020-08-07 用于芯片的激光注入攻击检测电路和安全芯片

Country Status (4)

Country Link
US (1) US11646276B2 (zh)
EP (1) EP3979136A4 (zh)
CN (1) CN113711222B (zh)
WO (1) WO2022027587A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282279A1 (en) * 2009-07-20 2011-02-09 Nxp B.V. Method and device for detection of light attacks
US20130200371A1 (en) * 2012-02-08 2013-08-08 Stmicroelectronics (Rousset) Sas Device for detecting a laser attack in an integrated circuit chip
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
CN105844153A (zh) * 2015-02-02 2016-08-10 三星电子株式会社 使用锁存器的激光检测器和包括激光检测器的半导体装置
CN106768319A (zh) * 2016-12-16 2017-05-31 泰利美信（苏州）医疗科技有限公司 一种光检测电路及光检测方法
CN107403798A (zh) * 2017-08-11 2017-11-28 北京芯思锐科技有限责任公司 一种芯片及其检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5306494A (en) 1993-01-08 1994-07-14 Richard A Vasichek Magnetic keeper accessory for wrench sockets
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
US7554073B2 (en) 2007-01-22 2009-06-30 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High linearity CMOS ambient light sensor
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
JP5519308B2 (ja) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
CN202034982U (zh) 2011-04-06 2011-11-09 北京同方微电子有限公司 用于芯片安全防护的光检测电路
CN202372617U (zh) 2011-12-21 2012-08-08 深圳国微技术有限公司 一种光检测电路以及具有该电路的安全芯片
CN105258795B (zh) * 2015-10-15 2018-01-09 天津大学 一种用于微弱光探测的带纯数字化输出的电容跨阻放大器电路
CN108701193B (zh) * 2016-02-12 2022-08-30 汉阳大学校产学协力团 安全半导体芯片及其工作方法
CN106407844A (zh) 2016-11-15 2017-02-15 上海华虹集成电路有限责任公司 光检测电路
DE102017120944B4 (de) * 2017-09-11 2020-10-01 Infineon Technologies Ag Chip mit Schaltung zum Detektieren eines Angriffs auf den Chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282279A1 (en) * 2009-07-20 2011-02-09 Nxp B.V. Method and device for detection of light attacks
US20130200371A1 (en) * 2012-02-08 2013-08-08 Stmicroelectronics (Rousset) Sas Device for detecting a laser attack in an integrated circuit chip
CN105844153A (zh) * 2015-02-02 2016-08-10 三星电子株式会社 使用锁存器的激光检测器和包括激光检测器的半导体装置
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
CN106768319A (zh) * 2016-12-16 2017-05-31 泰利美信（苏州）医疗科技有限公司 一种光检测电路及光检测方法
CN107403798A (zh) * 2017-08-11 2017-11-28 北京芯思锐科技有限责任公司 一种芯片及其检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱磊等: "低成本eSIM芯片抗激光故障注入攻击的防护设计", 《电子元器件与信息技术》 *

Also Published As

Publication number Publication date
CN113711222B (zh) 2022-06-10
EP3979136A1 (en) 2022-04-06
US11646276B2 (en) 2023-05-09
US20220045021A1 (en) 2022-02-10
EP3979136A4 (en) 2022-06-15
WO2022027587A1 (zh) 2022-02-10

Similar Documents

Publication Publication Date Title
CN103034804B (zh) 安全芯片及其攻击检测电路
CN105891651B (zh) 低功率开路检测系统
EP1057096B1 (en) Data carrier with obscured power consumption
US10489595B2 (en) Method and detection circuit for detecting security chip operating state
KR101946509B1 (ko) 클락 지연들을 변동시킴으로써 부채널 공격들로부터 보호하는 시스템 및 방법
US7117233B2 (en) Random number generator and method for generating a random number
US20090315603A1 (en) Detection of a disturbance in the state of an electronic circuit flip-flop
US8963574B2 (en) Circuit and method for detecting a fault attack
EP3783371A1 (en) Glitch signal detection circuit, security chip, and electronic apparatus
US11181566B2 (en) Detection circuit of electromagnetic fault injection and security chip
CN112673263B (zh) 毛刺信号检测电路、安全芯片和电子设备
US6385274B1 (en) Watchdog timer for resetting microcomputer before runaway
JP2011041280A (ja) 電子回路の作動の監視
CN113711222B (zh) 用于芯片的激光注入攻击检测电路和安全芯片
CN212749837U (zh) 激光注入攻击检测电路和安全芯片
EP3639047B1 (en) Method for detecting at least one glitch in an electrical signal and device for implementing this method
CN213659588U (zh) 一种防信息泄密电路和pos机
CN115587605A (zh) 读卡器激活方法、装置、设备和存储介质
KR100884566B1 (ko) 레이저 어택 검출기를 갖는 스마트 카드
CN112098815A (zh) 光检测结构及检测方法、安全芯片和电子卡
US9792461B2 (en) Control apparatus
JP2020177667A (ja) 電子回路
CN116338418A (zh) 一种芯片故障处理方法及系统
CN108233914A (zh) 一种随机噪声电流扰动电路
CN113689635A (zh) 一种防止误触发的防拆电路结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant