CN105184194A - 在集成电路中探测光故障注入攻击的结构及其探测方法 - Google Patents
在集成电路中探测光故障注入攻击的结构及其探测方法 Download PDFInfo
- Publication number
- CN105184194A CN105184194A CN201510657315.8A CN201510657315A CN105184194A CN 105184194 A CN105184194 A CN 105184194A CN 201510657315 A CN201510657315 A CN 201510657315A CN 105184194 A CN105184194 A CN 105184194A
- Authority
- CN
- China
- Prior art keywords
- fault injection
- phase inverter
- injection attacks
- integrated circuit
- inv0d2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种在集成电路中探测光故障注入攻击的结构,采用反相器结构,反相器由上面的两个并联的PMOS管和下面的一个NMOS管构成。探测时,在芯片上的空余位置处设置多个反相器INV0D2_PRO,反相器INV0D2_PRO的结构如本发明中所设计的在集成电路中探测光故障注入攻击的结构;再将该多个反相器INV0D2_PRO的输出依据总线拓扑结构进行互联,并将多个反相器INV0D2_PRO的输出信号进行整合;将整合后的信号汇总作为预警信号,从而完成对于集成电路中光故障注入攻击的探测。本发明可以在检测到攻击之后,能够及时做出响应,避免芯片中的关键数据被分析、窃取等。
Description
技术领域
本发明使用集成电路设计中的基本单元——反相器(Inverter),加以改进,使之对光故障注入引起的光生电流更加灵敏,并以改进后的反相器作为探测器网络基本单元,搭建芯片级的光故障注入探测器网络结构,能够在光故障注入攻击发生时,及时探测到攻击的发生,产生预警信号。
背景技术
进入21世纪,伴随着信息技术的不断进步,信息化已经成为当今世界的发展趋势,加快发展信息产业成为人们日益迫切的需求[1];与此同时信息安全问题也随之而生,如何提高信息安全保障水平,如何确保信息系统的安全已成为全社会关注的问题。集成电路芯片的代表产品之一——智能卡,由于其高安全、高可靠性,在人们的日常生活中得到了广泛的应用,例如在医疗保险卡上的集成电路芯片存储了投保人的个人信息,对于银行IC卡,它存储了卡片持有人金融交易的信息;为了保证卡片所存储的信息安全以及卡片本身不被伪造,智能卡芯片采用了各种成熟的加密算法,例如高级加密标准(AES)、公钥数据加密算法(RSA)等[2][3],在现有的科技水平上,通过数学方法对这些加密算法进行破解是不可能的;然而自从1997年故障注入攻击被提出以后,人们可以通过在智能卡芯片运行过程中注入故障,使其运算结果出错,通过对错误结果的分析计算出密钥,因此故障注入攻击对信息安全造成了极大的威胁。
在众多故障注入攻击方式中,2002年由S.Skorobogatov[4]等人提出的光故障注入攻击已经成为一种非常有效的智能卡芯片攻击手段[5][6][7]。光故障注入影响电路的基本原理是光电效应[8],当光照射到芯片上以后,如果光子的能量大于禁带宽度,会引起价带电子向导带跃迁,产生电子空穴对,大多数时候这些产生的电子空穴对会重新复合,但是当光照射反偏PN结时,两种载流子会在电场的作用下向相反方向运动,产生光电流,当光照停止时,光电流会持续几百个皮秒,便产生一个短暂的电压脉冲,当它沿着电路传播并被寄存器捕获时就产生了错误。另一种可能的情景是激光故障注入引起的瞬变的电压直接注入到SRAM或存储器中,它会直接导致存储器状态翻转,进而产生了错误。
光电二极管等光电传感器可以将光转化为电流,但是这些结构不适合作为集成电路中的光探测器,因为它们比一般的标准单元大,很容易被攻击者发现并在实际的攻击过程中避开,同时由于光电二极管是模拟器件,无法集成到数字电路设计流程中。而由PN结构成的反相器作为数字电路的常用基本单元,具有面积小、容易集成到数字设计流程中等优点,为了提高反相器对于光电流的灵敏度,需要对数字电路中的反相器基本单元进行相应修改,然后基于优化后的反相器单元构建本专利中的检测网络结构,实现对光故障注入攻击的探测。
参考文献
[1]沈昌祥,张焕国,冯登国,等.信息安全综述[J]。中国科学E辑:信息科学,2007,37(2):129-150。
[2]王红胜,宋凯,张阳,等.针对高级加密标准算法的光故障注入攻击[J].计算机工程,2011,37(21):97-99。
[3]王红胜,宋凯,张阳,等.针对基于中国剩余定理RSA算法的光故障攻击分析[J].微电子学与计算机,2012,29(001):38-41。
[4]SkorobogatovSP,AndersonRJ.Opticalfaultinductionattacks[M]//CryptographicHardwareandEmbeddedSystems-CHES2002.SpringerBerlinHeidelberg,2003:2-12。
[5]TrichinaE,KorkikyanR.MultifaultlaserattacksonprotectedCRT-RSA[C]//FaultDiagnosisandToleranceinCryptography(FDTC),2010Workshopon.IEEE,2010:75-86。
[6]RoscianC,DutertreJM,TriaA.Frontsidelaserfaultinjectiononcryptosystems-ApplicationtotheAES'lastround[C]//Hardware-OrientedSecurityandTrust(HOST),2013IEEEInternationalSymposiumon.IEEE,2013:119-124。
[7]vanWoudenbergJGJ,WittemanMF,MenariniF.Practicalopticalfaultinjectiononsecuremicrocontrollers[C]//FaultDiagnosisandToleranceinCryptography(FDTC),2011Workshopon.IEEE,2011:91-99。
[8]DutertreJM,FournierJJA,MirbahaAP,etal.Reviewoffaultinjectionmechanismsandconsequencesoncountermeasuresdesign[C]//Design&TechnologyofIntegratedSystemsinNanoscaleEra(DTIS),20116thInternationalConferenceon.IEEE,2011:1-6。
发明内容
针对现有技术中集成电路的光故障注入攻击,本发明利用集成电路中的基本单元——反相器,搭建了一种在集成电路中探测光故障注入攻击的结构,并且在检测到攻击之后,能够及时做出响应,避免芯片中的关键数据被分析、窃取等。
为了解决上述技术问题,本发明提出的一种在集成电路中探测光故障注入攻击的结构,采用反相器结构,所述反相器由上面的两个并联的PMOS管和下面的一个NMOS管构成。
本发明一种对于集成电路中光故障注入攻击的探测方法,包括:首先,在芯片上的空余位置处设置多个反相器INV0D2_PRO,所述反相器INV0D2_PRO的结构如本发明中所设计的在集成电路中探测光故障注入攻击的结构;再将该多个反相器INV0D2_PRO的输出依据总线拓扑结构进行互联,并将所述多个反相器INV0D2_PRO的输出信号进行整合;最终,将整合后的信号汇总作为预警信号,从而完成对于集成电路中光故障注入攻击的探测。
进一步讲,完成对于集成电路中光故障注入攻击的探测后,将该预警信号引入到电路中的电源或者状态控制模块,从而在检测到攻击之后迅速做出响应。
与现有技术相比,本发明的有益效果是:
利用本发明在集成电路中探测光故障注入攻击的结构,能够及时探测到针对集成电路芯片的光故障注入攻击,并作出及时的响应,避免芯片中的关键数据被分析、窃取。
附图说明
图1是Chartered0.35μm工艺库中的反相器INV0D0示意图;
图2是图1所示反相器INV0D0的光生电流原理图;
图3是Chartered0.35μm工艺库中的反相器INV0D2示意图;
图4是针对图3所示反相器INV0D2改进优化后的反相器INV0D2_PRO示意图;
图5是Chartered0.35μm工艺利用数字后端工具生成的待植入探测器的电路版图;
图6是本发明中探测器网络架构图。
具体实施方式
下面结合附图和具体实施例对本发明技术方案作进一步详细描述,所描述的具体实施例仅对本发明进行解释说明,并不用以限制本发明。
光故障注入攻击的原理分析。当照射光辐照到芯片上以后,如果照射光的能量足够大,利用半导体PN结光生伏特效应,则会在受到光照的PN结中产生电子空穴对,同时由于PN结中存在反偏的电场,使得产生的电子空穴对按照一定的方向运动,形成光生电流,光生电流会对电路当中的器件进行充电,进而可能改变受到光照的器件的逻辑值,此时,如果电路继续运行便会产生运行错误,从而进入错误的状态或输出错误的结果;目前已知有攻击者通过对智能卡等芯片中运行的加密算法进行分析并建立故障模型,开展大量的攻击试验以得到足够数量的电路错误运行结果,通过数学分析并结合已经建立的故障模型,攻击者就可以完成对智能卡芯片的破解,获取其中的秘钥等关键信息。
随着集成电路工艺尺寸进一步减小,目前主流的集成电路工艺已经下降到32nm以下,而光故障注入攻击的光斑大小仍维持在直径1.3μm左右,根据资料显示,目前的光斑大小已经不能准确地攻击电路中敏感的部分,例如PN结,仅能做到较准确地攻击电路中的标准单元,例如反相器等。由于光故障注入攻击的原理是基于PN结产生光生电流进而影响电路的逻辑、工作状态,可以据此设计由PN结为基本单元的光故障注入探测结构。
利用反相器检测光故障注入攻击的原理分析。利用半导体PN结的光生伏特效应制成的器件称为光生伏特器件,光生伏特效应是基于两种材料相接触形成内建势垒,光子激发的光生载流子被内建电场扫向势垒的两边,从而形成了光生电动势,产生了光生电流。反相器仅由一个PMOS和一个NMOS管组成,是最简单的包含PN结的器件。
如图1所示,是Chartered0.35μm工艺库中的反相器:INV0D0。该反相器由上半部分的PMOS管和下半部分的NMOS管组成。当光照射到反相器INV0D0上面之后,其中的PN结就会处于照射光辐照之下,只要入射光子能量大于材料禁带宽度,就会在结区激发出电子空穴对。忽略对于光生电流影响很小的不可控非理想因素,由于光照引起的光生电流与如下四个参数有关:dl-j,Plaser,Vj,Sph-j,具体参见下式。
p=Plaser×F(dl-j)(1)
jp_max=(α1×p2+α2×p+α3)×Vj+α4×p(2)
Ip_max=jp_max×Sp-j(3)
式(1)计算了每一个PN结接收到的光照的总能量大小,p为PN结由于光照接收的总能量,单位为w,Plaser为照射光的能量,单位为w,F(dl-j)代表照射光的能量分布函数,无量纲,其中dl-j为距离照射光斑中心的距离,单位为μm;式(2)计算了光电流的最大电流密度,jp_max为光生电流的最大电流密度mA·μm-2,α1、α2、α3、α4为与集成电路工艺库密切相关的电学参数,单位依次为mA·μm-2·v-1·w-2、mA·μm-2·v-1·w-1、mA·μm-2·v-1、mA·μm-2·w-1,p为PN结由于光照接收的总能量,单位为w,Vj为PN结的偏压,单位为v;式(3)计算了光电流的最大值,Ip_max为光生电流的最大值,单位为mA,Sp-j为照射光辐照的区域面积,单位为μm2。
考虑到用来进行光故障注入攻击的光斑尺寸大于目前主流工艺下的标准单元大小,认为F(dl-j)为常量,且照射光辐照的区域面积Sp-j为PN结本身的结面积大小,考虑到照射光持续时间很短,且光斑均匀,认为在一个标准单元内各个部分接收到的Plaser为常量,且由于工艺条件相同,认为α1、α2、α3、α4、Vj均为常量,则在受到光照之后,PN结产生的光电流Ip的大小仅仅与Sp-j有关,即PN结本身的结面积大小有关系。
如图2所示,是反相器INV0D0的光生电流原理图。当照射光辐照到反相器上以后,在PMOS和NMOS上分别产生光生电流Ip_p和Ip_n(电流方向如图2中网纹线型箭头所示),由于PMOS的器件尺寸要比NMOS的器件尺寸大,即PMOS的PN结面积比NMOS的PN结面积大,根据对式(1)、式(2)和式(3)的分析,可知PMOS的光生电流Ip_p要比NMOS的光生电流Ip_n大,多余的电流即从输出端口泄放出去,形成了反相器的,且在相同照射光辐照下,反相器中PMOS与NMOS的面积比越大,则反相器受到辐照时能够产生的光生电流Iinv则越大。考虑到光生电流Iinv较小,需要在反相器输出端加一个电容,对光生电流Iinv进行积分,形成反相器的最终输出OUT信号,且在将反相器作为探测基本结构使用前,需要将反相器的输出预先置为逻辑“0”,然后即可以利用反相器探测光故障注入攻击的发生。
本发明的实质内容是根据上述对于式(1)、式(2)和式(3)的分析,可知如果在反相器中PMOS与NMOS的面积比越大,则反相器受到辐照时能够产生的光生电流Iinv则越大,即反相器对于照射光辐照的灵敏度越高。
如图3所示,是Chartered0.35μm工艺库中的反相器:INV0D2,该反相器的驱动能力是INV0D0的四倍,面积是INV0D0的1.5倍,由上下各两个PMOS和NMOS构成。如果使用反相器INV0D2作为探测器基本单元,则可以增大光生电流Iinv,通过查阅相关文献,该光生电流仍然较小,即对于照射光辐照的灵敏度较小,如若使用更高驱动能力的反相器,例如INV0Da,虽然驱动能力达到了INV0D0的20倍,但是电路面积却比INV0D0增大了5倍,如果使用INV0Da作为基本结构来搭建光故障注入探测器则很容易被攻击者发现,从而在实施光故障注入攻击时避开探测结构,综合考虑使用INV0D2反相器作为探测器基本单元,但是仍然需要对INV0D2进行改进。
改进方法如下:如图4所示,去掉了INV0D2下半部分的一个NMOS管,即:本发明提出的一种在集成电路中探测光故障注入攻击的结构所采用的反相器结构是:由上面的两个并联的PMOS管和下面的一个NMOS管构成。从而,使得在反相器中PMOS与NMOS的面积比增大为原来的2倍,提高了对于照射光辐照的灵敏度,将本发明中的反相器命名为INV0D2_PRO;同时由于该结构并没有改变原始设计的管脚约束和面积大小,故该结构可以集成到数字化的设计流程中,方便在集成电路芯片级进行探测器网络的搭建和布局,同时能够融入到正常的集成电路版图中,使得攻击者很难发现探测器网络,隐蔽性好。
利用本发明经过改进后的反相器(反相器INV0D2_PRO)搭建芯片级的光故障注入探测器网络。
在目前集成电路加工工艺中,往往将常用的基本单元制作成高度相同而宽度不同的器件,方便在数字流程中进行布局布线等操作的进行,由于本发明反相器INV0D2_PRO与Chartered0.35μm工艺库中的反相器INV0D2具有相同的管脚分配和器件大小,而反相器是目前集成电路工艺中的基本单元之一,在电路布局布线完成后,可以将反相器INV0D2_PRO插入到版图的空余位置中,如图5所示是使用Chartered0.35μm工艺利用数字后端工具生成的待待植入探测器的电路版图,可以看到版图中有较多的空余空间(白色位置)可以用来插入反相器INV0D2_PRO,或者可以将反相器INV0D2_PRO作为基本单元在电路设计流程中插入;并将反相器INV0D2_PRO的输出依据总线拓扑结构进行互联,整合构成统一的探测信号,探测器网络架构如图6所示,利用芯片上的空余位置,加入反相器INV0D2_PRO单元,然后将多个反相器INV0D2_PRO单元的输出信号进行整合,再将整合后的信号最终汇总作为预警信号,这样可以减小由于探测器单元及其走线带来的额外硬件开销,探测器网络上任何一个节点如果探测到光注入攻击,则会在最终的warning端口输出一个攻击预警信号,这样即完成了对于集成电路中光故障注入攻击的探测。后续可以将该信号引入到电路中的电源或者状态控制模块,从而在检测到攻击之后能够迅速做出响应。
实施例:
利用设计好的芯片版图中的空余空间,植入经过本发明改进后的INV0D2_PRO探测器结构,然后将这些探测器结构联接构成芯片级的探测器网络,在电路运行前,将INV0D2_PRO的输出置为逻辑“0”,最后在电路运行过程中实时监测探测器网络的warning信号,如果warning信号由“0”变为“1”,据此判断电路受到了光故障注入攻击;并能够及时做出响应,避免芯片中的关键数据被分析、窃取等。
尽管上面结合附图对本发明进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨的情况下,还可以做出很多变形,这些均属于本发明的保护之内。
Claims (3)
1.一种在集成电路中探测光故障注入攻击的结构,其特征在于,采用反相器结构,所述反相器由上面的两个并联的PMOS管和下面的一个NMOS管构成。
2.一种对于集成电路中光故障注入攻击的探测方法,其特征在于,该探测方法包括:
首先,在芯片上的空余位置处设置多个反相器INV0D2_PRO,所述反相器INV0D2_PRO的结构如权利要求1所述的在集成电路中探测光故障注入攻击的结构;
再将该多个反相器INV0D2_PRO的输出依据总线拓扑结构进行互联,并将所述多个反相器INV0D2_PRO的输出信号进行整合;
最终,将整合后的信号汇总作为预警信号,从而完成对于集成电路中光故障注入攻击的探测。
3.根据权利要求2所述对于集成电路中光故障注入攻击的探测方法,其特征在于,完成对于集成电路中光故障注入攻击的探测后,将该预警信号引入到电路中的电源或者状态控制模块,从而在检测到攻击之后迅速做出响应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510657315.8A CN105184194A (zh) | 2015-10-13 | 2015-10-13 | 在集成电路中探测光故障注入攻击的结构及其探测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510657315.8A CN105184194A (zh) | 2015-10-13 | 2015-10-13 | 在集成电路中探测光故障注入攻击的结构及其探测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105184194A true CN105184194A (zh) | 2015-12-23 |
Family
ID=54906267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510657315.8A Pending CN105184194A (zh) | 2015-10-13 | 2015-10-13 | 在集成电路中探测光故障注入攻击的结构及其探测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105184194A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106650457A (zh) * | 2015-11-02 | 2017-05-10 | 华邦电子股份有限公司 | 用于对具有拦截器的布局进行漏洞评估的计算机化机构 |
CN108701192A (zh) * | 2016-02-12 | 2018-10-23 | 汉阳大学校产学协力团 | 安全半导体芯片及其工作方法 |
CN112204728A (zh) * | 2018-06-01 | 2021-01-08 | Arm有限公司 | 集成电路中的故障注入攻击检测 |
CN113711222A (zh) * | 2020-08-07 | 2021-11-26 | 深圳市汇顶科技股份有限公司 | 用于芯片的激光注入攻击检测电路和安全芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198700A (ja) * | 2007-02-09 | 2008-08-28 | Renesas Technology Corp | 半導体集積回路装置 |
JP2009289104A (ja) * | 2008-05-30 | 2009-12-10 | Dainippon Printing Co Ltd | 故障攻撃を検知する機能を備えたセキュリティデバイス |
US20110193616A1 (en) * | 2010-02-05 | 2011-08-11 | Renesas Electronics Corporation | Semiconductor integrated circuit and data processing system |
CN103679011A (zh) * | 2012-09-20 | 2014-03-26 | 瑞萨电子株式会社 | 半导体集成电路 |
-
2015
- 2015-10-13 CN CN201510657315.8A patent/CN105184194A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198700A (ja) * | 2007-02-09 | 2008-08-28 | Renesas Technology Corp | 半導体集積回路装置 |
JP2009289104A (ja) * | 2008-05-30 | 2009-12-10 | Dainippon Printing Co Ltd | 故障攻撃を検知する機能を備えたセキュリティデバイス |
US20110193616A1 (en) * | 2010-02-05 | 2011-08-11 | Renesas Electronics Corporation | Semiconductor integrated circuit and data processing system |
CN103679011A (zh) * | 2012-09-20 | 2014-03-26 | 瑞萨电子株式会社 | 半导体集成电路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106650457A (zh) * | 2015-11-02 | 2017-05-10 | 华邦电子股份有限公司 | 用于对具有拦截器的布局进行漏洞评估的计算机化机构 |
CN106650457B (zh) * | 2015-11-02 | 2019-08-27 | 华邦电子股份有限公司 | 用于对具有拦截器的布局进行漏洞评估的计算机化机构 |
CN108701192A (zh) * | 2016-02-12 | 2018-10-23 | 汉阳大学校产学协力团 | 安全半导体芯片及其工作方法 |
CN112204728A (zh) * | 2018-06-01 | 2021-01-08 | Arm有限公司 | 集成电路中的故障注入攻击检测 |
CN113711222A (zh) * | 2020-08-07 | 2021-11-26 | 深圳市汇顶科技股份有限公司 | 用于芯片的激光注入攻击检测电路和安全芯片 |
CN113711222B (zh) * | 2020-08-07 | 2022-06-10 | 深圳市汇顶科技股份有限公司 | 用于芯片的激光注入攻击检测电路和安全芯片 |
US11646276B2 (en) | 2020-08-07 | 2023-05-09 | Shenzhen GOODIX Technology Co., Ltd. | Detection circuit for laser fault injection attack on chip and security chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105184194A (zh) | 在集成电路中探测光故障注入攻击的结构及其探测方法 | |
CN104753461B (zh) | 基于粒子群优化支持向量机的光伏发电阵列故障诊断与分类方法 | |
CN103914097B (zh) | 光伏发电系统最大功率点快速跟踪方法 | |
Tabar et al. | Increasing resiliency against information vulnerability of renewable resources in the operation of smart multi-area microgrid | |
CN103886616A (zh) | 一种基于全天空成像数据的光伏发电功率超短期预测方法 | |
CN103278248B (zh) | 单光子探测器死时间控制装置 | |
CN108036861A (zh) | 一种共享数字转换器的单光子探测器 | |
CN104333325A (zh) | 光伏电站逆变器系统运行状态监测的可视化方法 | |
CN203249696U (zh) | 单光子探测器死时间控制装置 | |
CN205158144U (zh) | 一种基于聚光装置的追日控制系统 | |
CN209673222U (zh) | 一种芯片 | |
Lee | Frontier molecular orbital offset as an empirical descriptor for predicting short circuit current of nonfullerene organic solar cells | |
Xi et al. | Research on attack detection method of microgrid central controller based on convolutional neural network | |
Pravin et al. | Maximum power enhancement in solar PV modules through modified TCT interconnection method | |
Bourrion et al. | Level-1 jet trigger hardware for the ALICE electromagnetic calorimeter at LHC | |
CN112098815A (zh) | 光检测结构及检测方法、安全芯片和电子卡 | |
CN213814675U (zh) | 一种集成电路 | |
CN110220595A (zh) | 一种芯片 | |
CN206164470U (zh) | 一种基于psoc 的mppt 型智能接线盒 | |
CN104009496B (zh) | 一种用于微电网防逆流装置的双阈值判定开关电路 | |
Guerriero et al. | Dynamic reconfiguration of solar systems for avoiding MPPT faults due to architectural partial shading | |
CN2456417Y (zh) | 路、桥收费系统中的数字视频混合装置 | |
Vazquez Sierra | Long-lived particles: an experimental overview | |
Lazzari | Development of a real-time tracking device for the LHCb Upgrade 1b | |
Williams | PoS (EDSU2018) 032 CT-PPS Physics Results and Prospects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151223 |