CN108233914A - 一种随机噪声电流扰动电路 - Google Patents

一种随机噪声电流扰动电路 Download PDF

Info

Publication number
CN108233914A
CN108233914A CN201611199142.0A CN201611199142A CN108233914A CN 108233914 A CN108233914 A CN 108233914A CN 201611199142 A CN201611199142 A CN 201611199142A CN 108233914 A CN108233914 A CN 108233914A
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
rollover states
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611199142.0A
Other languages
English (en)
Inventor
陈飞祥
李宏斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Priority to CN201611199142.0A priority Critical patent/CN108233914A/zh
Publication of CN108233914A publication Critical patent/CN108233914A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种随机噪声电流扰动电路，包括：翻转状态延时电路、第一反相器和电容器，其中，所述翻转状态延时电路的输入端连接时钟信号，所述翻转状态延时电路的输出端连接所述第一反相器的输入端，所述电容器的一端连接所述第一反相器的输入端，所述电容器的另一端接地，所述翻转状态延时电路对所述时钟信号进行处理，使每一个在所述翻转状态延时电路的输入端的时钟信号翻转状态在所述第一反相器的输入端产生N个时钟信号翻转状态，将所述第一反相器处于翻转状态的时间延长N倍，N大于等于2，在降低集成电路的成本的同时，提高了集成电路的安全性。

Description

一种随机噪声电流扰动电路
技术领域
本发明涉及电路装置技术领域，尤其涉及一种随机噪声电流扰动电路。
背景技术
功耗分析是一种针对集成电路的解密和攻击方法。如图1a～图1d所示，是数字集成电路中的基本单元反相器。其中图1a为输入信号和反相器的具体电路图；按照输入信号的状态，其状态可分三个：输入信号低电平，t0～t1；输入信号翻转(从0到1或者从1到0，图示中只给出从0到1的翻转)，t1～t2；输入信号高电平，t2～t3；对三个状态简单建模，分别对应为图1b，图1c，图1d所示的三个状态；只有在输入信号翻转状态(从0到1或者从1到0)时，才存在从电源到地的电流通路，因此在数字集成电路中，当发生数字信号翻转时(从0到1或者从1到0)，会引入一个比没有发生信号翻转时大的多的电流，处于信号翻转状态的时间越长，集成电路的功耗就越大；也就是说，集成电路的功耗与信号翻转是相关的。通过分析一个集成电路的功耗，可以得知芯片中信号翻转的信息，对集成电路进行解密和攻击。
为了防卫通过功耗分析进行的解密和攻击，可以采用一种叫随机噪声电流扰动的方法，即设计一种随机噪声电流扰动电路单元，放置在集成电路的相应位置，在整个集成电路中随机的增加电流，扰动与信号翻转状态相关的功耗。有计划的在集成电路中加入这些随机噪声电流扰动电路单元，可以降低集成电路功耗与信号翻转的相关性，增加功耗分析的难度和成本，提高电路的安全性。随机噪声电流扰动电路单元的设计方法一般如图2所示。随机噪声电流扰动电路单元的输入端连接时钟信号，即可起到保护作用。为了达到较大的功耗扰动效果，随机噪声电流扰动电路单元的扰动电流要达到一定的阈值，通过翻转状态延时电路，提高后端反相器处于信号翻转状态的时间，增加芯片中的电流。在图2中，通过增加一个RC低通滤波器，增加信号的上升/下降时间，使输入信号处于翻转状态的时间从△t1增加为△t2，电路处于翻转状态的时间变长，增大了扰动电流。
传统方法的缺点：
首先，在集成电路中实现一个RC低通滤波器，会提高集成电路的成本。一般来说，数字集成电路中是不需要电阻R的，实现电阻会增加工艺的复杂度，从而增加生产成本；除此之外，电阻R的实现会极大的占用集成电路的面积，也会增加生产成本。
其次，电阻R的存在使翻转状态延时电路更容易定位，降低了集成电路的安全性。电阻R和数字单元的实现是分别用不同工艺实现的，通过显微镜的观察或热成像仪的探测等手段，能够探测到电阻R的位置，得到随机噪声电流扰动的信息，降低集成电路的安全性。
发明内容
鉴于上述技术问题，本发明实施例提供一种随机噪声电流扰动电路，在降低集成电路的成本的同时，提高了集成电路的安全性。
本发明实施例提供了一种随机噪声电流扰动电路，包括：翻转状态延时电路、第一反相器和电容器，其中，所述翻转状态延时电路的输入端连接时钟信号，所述翻转状态延时电路的输出端连接所述第一反相器的输入端，所述电容器的一端连接所述第一反相器的输入端，所述电容器的另一端接地，所述翻转状态延时电路对所述时钟信号进行处理，使每一个在所述翻转状态延时电路的输入端的时钟信号翻转状态在所述第一反相器的输入端产生N个时钟信号翻转状态，将所述第一反相器处于翻转状态的时间延长N倍，N大于等于2。
可选地，所述翻转状态延时电路包括：N×M个第二反相器和异或门，其中，所述异或门的第一输入端和第二输入端连接时钟信号，所述N×M个第二反相器以串联的方式设置在所述异或门的第一输入端，M大于等于1。
可选地，所述随机噪声电流扰动电路还包括：用于提高所述第一反相器的输入端的负载的MOS电容器，所述MOS电容器的一端连接所述第一反相器的输入端，所述MOS电容器的另一端接地。
可选地，所述MOS电容器为NMOS电容器。
可选地，所述异或门包括：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，其中，所述第一MOS管M1的栅极和所述第二MOS管M2的栅极连接时钟信号；
所述第一MOS管M1的漏极和第二MOS管M2的漏极分别与所述第三MOS管M3的漏极连接，所述第三MOS管M3的漏极和第四MOS管M4的源极连接；
所述第三MOS管M3的源极和第四MOS管M4的漏极连接作为所述异或门的输出端；
所述第一MOS管M1的源极和所述第四MOS管M4的栅极作为所述异或门的第一输入端；
所述第二MOS管M2的源极和所述第三MOS管M3的栅极作为所述异或门的第二输入端。
可选地，所述翻转状态延时电路包括：N×P+1个第三反相器和同或门，其中，所述同或门的第一输入端和第二输入端连接时钟信号，所述N×P+1个第三反相器以串联的方式设置在所述同或门的第一输入端，P大于等于1。
可选地，所述N等于2。
可选地，所述翻转状态延时电路属于数字集成电路。
上述技术方案中的一个技术方案具有如下优点或有益效果：本实施例中的随机噪声电流扰动电路中的翻转状态延时电路属于数字集成电路，利用简单的延时电路和异或门，使每个翻转状态在反相器的输入端产生两个或多个翻转状态，将反相器处于翻转状态的时间延长了两倍或多倍，提高了反相器的扰动电流；进一步地，还可通过调整电路中电容器的大小和驱动电路驱动能力的大小，可以增加扰动电流。相对于之前基于RC延时的电路，采用本实施例的随机噪声电流扰动电路可以避免使用电阻R，降低了生产工艺的复杂度，减小了集成电路的面积，从而降低了集成电路的成本；此外，使用数字单元搭建的翻转状态延时电路，其实现方式与其他信号通路中的逻辑电路实现方式相同，这样，仅通过显微镜的观察和热成像仪的探测等手段是无法定位翻转状态延时电路的，提高了芯片的安全性。
附图说明
图1a～图1d为现有的是数字集成电路中的基本单元反相器的示意图；
图2为现有的随机噪声电流扰动电路单元的示意图；
图3为本发明实施例中随机噪声电流扰动电路的示意图之一；
图4为本发明实施例中随机噪声电流扰动电路的示意图之二；
图5为本发明实施例中图4中所示的随机噪声电流扰动电路的时序图；
图6为本发明实施例中随机噪声电流扰动电路的示意图之三；
图7为本发明实施例中图6中的异或门结构示意图；
图8为本发明实施例中随机噪声电流扰动电路的示意图之四；
图9为本发明实施例中图8中所示的随机噪声电流扰动电路的时序图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
参见图3，图中示出了一种随机噪声电流扰动电路，包括：翻转状态延时电路31、第一反相器32和电容器33，其中，所述翻转状态延时电路31的输入端连接时钟信号，所述翻转状态延时电路31的输出端连接所述第一反相器32的输入端，所述电容器33的一端连接所述第一反相器的输入端32，所述电容器33的另一端接地，所述翻转状态延时电路31对所述时钟信号进行处理，使每一个在所述翻转状态延时电路31的输入端的时钟信号翻转状态在所述第一反相器32的输入端产生N个时钟信号翻转状态，将所述第一反相器32处于翻转状态的时间延长N倍，N大于等于2，可选地，该N取值为2。上述翻转状态延时电路属于数字集成电路。
在本实施例中，翻转状态延时电路31具有数字信号处理能力，即该翻转状态延时电路31具有将信号以数字方式表示并处理的能力。由于该翻转状态延时电路31属于不具有电阻R的数字集成电路，使得随机噪声电流扰动电路能够避免使用电阻R，降低了生产工艺的复杂度，减小了集成电路的面积，从而降低了集成电路的成本。
参见图4，翻转状态延时电路31包括：N×M个第二反相器311和异或门312，其中，所述异或门312的第一输入端和第二输入端连接时钟信号，所述N×M个第二反相器311以串联的方式设置在所述异或门312的第一输入端，M大于等于1。
以上述N等于2为例，继续参见图4，在本实施例中翻转状态延时电路是通过数字集成电路实现的，由反相器311和异或门312构成。在A点和B点之间，加入一个由2M个反相器311构成的延时单元，即B点信号是A点信号的延迟。当输入信号没有变化时，A点和B点电平相同，在C点输出为0电平，C点后的反相器没有电流；当输入信号发生翻转时，由于A点和B点信号之间存在延时，异或门312的两个输入不同，产生一个△t的脉冲信号，理想情况下△t的持续时间等于2M个反相器311的延迟时间。其具体时序图如图5所示。由于翻转状态延时电路的存在，每一个在A点的信号翻转状态都会在C点产生两个信号翻转状态，将反相器的输入翻转状态时间延长为原来的两倍，有效的提高了扰动电流。
需要说明的是，在本实施例中如果需要进一步增加扰动电流，有两种方法：
第一，在图4的C点处加MOS电容器，在C点增加了一个由NMOS管构成的对地电容，提高了C点的负载，使C点的电平翻转的更慢，即增加了电平处于翻转状态的时间。
具体实现方法参见图6，随机噪声电流扰动电路还包括：用于提高所述第一反相器的输入端的负载的MOS电容器34，所述MOS电容器34的一端连接所述第一反相器32的输入端，所述MOS电容器34的另一端接地。可选地，所述MOS电容器34为NMOS电容器。
第二，减小B点后面异或门的驱动能力，具体可以采用图7中的异或门结构，该异或门312包括：第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4，其中，所述第一MOS管M1的栅极和所述第二MOS管M2的栅极连接时钟信号；所述第一MOS管M1的漏极和第二MOS管M2的漏极分别与所述第三MOS管M3的漏极连接，所述第三MOS管M3的漏极和第四MOS管M4的源极连接；所述第三MOS管M3的源极和第四MOS管M4的漏极连接作为所述异或门的输出端；所述第一MOS管M1的源极和所述第四MOS管M4的栅极作为所述异或门的第一输入端；所述第二MOS管M2的源极和所述第三MOS管M3的栅极作为所述异或门的第二输入端。增加图7中M1-M4四个MOS管的沟道长度，可以降低输出点C处的充放电电流，即降低了异或门的驱动能力，使C点的电平翻转的更慢，即增加了电平处于翻转状态的时间。
上述两种方法都可以使C点在△t时间内形成一个可以达到逻辑1幅度的三角波，这样△t时间内有更多的电流流经后面的反相器，即提高了扰动电流。
需要说明的是，除图4所示的结构，本发明实施例中的翻转状态延时电路31还可以采用其他结构。参见图8，所述翻转状态延时电路31包括：N×P+1个第三反相器313和同或门314，其中，所述同或门314的第一输入端和第二输入端连接时钟信号，所述N×P+1个第三反相器313以串联的方式设置在所述同或门314的第一输入端，P大于等于1。可选地，所述N等于2。
以上述N等于2为例，图8所示的翻转状态延时电路由反相器和同或门构成。在A点和B点之间，加入一个由2N+1个反相器构成的延时单元，即B点信号是A点信号反相的延迟。当输入信号没有变化时，A点和B点电平相反，在C点输出为0电平，C点后的反相器没有电流；当输入信号发生翻转时，由于A点和B点信号之间存在延时，同或门的两个输入不同，产生一个△t的脉冲信号，理想情况下△t的持续时间等于2N+1个反相器的延迟时间。其具体时序图如图8所示。由于翻转状态延时电路的存在，每一个在A点的信号翻转状态都会在C点产生两个信号翻转状态，将反相器的输入翻转状态时间延长为原来的两倍，有效的提高了扰动电流。
本实施例中的随机噪声电流扰动电路中的翻转状态延时电路采用纯数字电路构成，利用简单的延时电路和异或门，使每个翻转状态在反相器的输入端产生两个或多个翻转状态，将反相器处于翻转状态的时间延长了两倍或多倍，提高了反相器的扰动电流；进一步地，还可通过调整电路中电容器的大小和驱动电路驱动能力的大小，可以增加扰动电流。相对于之前基于RC延时的电路，采用本实施例的随机噪声电流扰动电路可以避免使用电阻R，降低了生产工艺的复杂度，减小了集成电路的面积，从而降低了集成电路的成本；此外，使用数字单元搭建的翻转状态延时电路，其实现方式与其他信号通路中的逻辑电路实现方式相同，这样，仅通过显微镜的观察和热成像仪的探测等手段是无法定位翻转状态延时电路的，提高了芯片的安全性。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
在本发明的各种实施例中，应理解，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
另外，本文中术语“系统”和“网络”在本文中常可互换使用。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请所提供的实施例中，应理解，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
在本申请所提供的几个实施例中，应该理解到，所揭露方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述收发方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以做出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。

Claims (8)

1.一种随机噪声电流扰动电路，其特征在于，包括：翻转状态延时电路、第一反相器和电容器，其中，所述翻转状态延时电路的输入端连接时钟信号，所述翻转状态延时电路的输出端连接所述第一反相器的输入端，所述电容器的一端连接所述第一反相器的输入端，所述电容器的另一端接地，所述翻转状态延时电路对所述时钟信号进行处理，使每一个在所述翻转状态延时电路的输入端的时钟信号翻转状态在所述第一反相器的输入端产生N个时钟信号翻转状态，将所述第一反相器处于翻转状态的时间延长N倍，N大于等于2。
2.根据权利要求1所述的随机噪声电流扰动电路，其特征在于，所述翻转状态延时电路包括：N×M个第二反相器和异或门，其中，所述异或门的第一输入端和第二输入端连接时钟信号，所述N×M个第二反相器以串联的方式设置在所述异或门的第一输入端，M大于等于1。
3.根据权利要求2所述的随机噪声电流扰动电路，其特征在于，所述随机噪声电流扰动电路还包括：用于提高所述第一反相器的输入端的负载的MOS电容器，所述MOS电容器的一端连接所述第一反相器的输入端，所述MOS电容器的另一端接地。
4.根据权利要求3所述的随机噪声电流扰动电路，其特征在于，所述MOS电容器为NMOS电容器。
5.根据权利要求2所述的随机噪声电流扰动电路，其特征在于，所述异或门包括：第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)和第四MOS管(M4)，其中，所述第一MOS管(M1)的栅极和所述第二MOS管(M2)的栅极连接时钟信号；
所述第一MOS管(M1)的漏极和第二MOS管(M2)的漏极分别与所述第三MOS管(M3)的漏极连接，所述第三MOS管(M3)的漏极和第四MOS管(M4)的源极连接；
所述第三MOS管(M3)的源极和第四MOS管(M4)的漏极连接作为所述异或门的输出端；
所述第一MOS管(M1)的源极和所述第四MOS管(M4)的栅极作为所述异或门的第一输入端；
所述第二MOS管(M2)的源极和所述第三MOS管(M3)的栅极作为所述异或门的第二输入端。
6.根据权利要求1所述的随机噪声电流扰动电路，其特征在于，所述翻转状态延时电路包括：N×P+1个第三反相器和同或门，其中，所述同或门的第一输入端和第二输入端连接时钟信号，所述N×P+1个第三反相器以串联的方式设置在所述同或门的第一输入端，P大于等于1。
7.根据权利要求1～6任一项所述的随机噪声电流扰动电路，其特征在于，所述N等于2。
8.根据权利要求1～6任一项所述的随机噪声电流扰动电路，其特征在于，所述翻转状态延时电路属于数字集成电路。
CN201611199142.0A 2016-12-22 2016-12-22 一种随机噪声电流扰动电路 Pending CN108233914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611199142.0A CN108233914A (zh) 2016-12-22 2016-12-22 一种随机噪声电流扰动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611199142.0A CN108233914A (zh) 2016-12-22 2016-12-22 一种随机噪声电流扰动电路

Publications (1)

Publication Number Publication Date
CN108233914A true CN108233914A (zh) 2018-06-29

Family

ID=62656227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611199142.0A Pending CN108233914A (zh) 2016-12-22 2016-12-22 一种随机噪声电流扰动电路

Country Status (1)

Country Link
CN (1) CN108233914A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2131495A1 (fr) * 2008-06-06 2009-12-09 Tiempo Circuit asynchrone insensible aux délais avec circuit d'insertion de délai
CN101849356A (zh) * 2007-09-03 2010-09-29 思利蒂克斯Uk有限公司 自计时电路抗毛刺的加固
CN102916688A (zh) * 2011-08-04 2013-02-06 三星电机株式会社 半导体电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101849356A (zh) * 2007-09-03 2010-09-29 思利蒂克斯Uk有限公司 自计时电路抗毛刺的加固
EP2131495A1 (fr) * 2008-06-06 2009-12-09 Tiempo Circuit asynchrone insensible aux délais avec circuit d'insertion de délai
CN102916688A (zh) * 2011-08-04 2013-02-06 三星电机株式会社 半导体电路

Similar Documents

Publication Publication Date Title
US10599796B2 (en) Metastable flip-flop based true random number generator (TRNG) structure and compiler for same
Garg et al. Gate diffusion input based 4‐bit Vedic multiplier design
CN106788353A (zh) 一种时钟偏斜纠正方法及电路、终端设备
Monteiro et al. Low‐power secure S‐box circuit using charge‐sharing symmetric adiabatic logic for advanced encryption standard hardware design
JP4313537B2 (ja) 低振幅電荷再利用型低電力ｃｍｏｓ回路装置、加算器回路及び加算器モジュール
Zhang et al. Power side channels in security ICs: hardware countermeasures
De et al. Preventing reverse engineering using threshold voltage defined multi-input camouflaged gates
Shekarian et al. Neutralizing a design-for-hardware-trust technique
CN103812472A (zh) 抗单粒子瞬态效应的触发器
US11200348B2 (en) Low overhead random pre-charge countermeasure for side-channel attacks
Selvam et al. Power distribution network capacitive decoupling for side-channel resistance
Hassoune et al. Low-swing current mode logic (LSCML): A new logic style for secure and robust smart cards against power analysis attacks
CN108233914A (zh) 一种随机噪声电流扰动电路
KR100752798B1 (ko) 이중-레일 신호를 처리하는 회로 구조체 및 방법
Yadav et al. Design of ALU using dual mode logic with optimized power and speed
Akkaya et al. A DPA-resistant self-timed three-phase dual-rail pre-charge logic family
Li et al. Signal word‐level statistical properties‐based activation approach for hardware Trojan detection in DSP circuits
Bidmeshki et al. Revisiting capacitor-based trojan design
Ma et al. Power‐aware hiding method for S‐box protection
US6573755B2 (en) Symmetric differential domino “AND gate”
Saini et al. Constant power consumption design of novel differential logic gate for immunity against differential power analysis
De et al. Designing DPA resistant circuits using BDD architecture and bottom pre-charge logic
CN109558111A (zh) 基于d触发器亚稳态特性的真随机数生成装置
CN109325371A (zh) 基于cnfet的延迟型三值puf电路
Muresan et al. Nanoscale CMOS battery cells for gate level on‐chip security designs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629