JP4313537B2 - 低振幅電荷再利用型低電力cmos回路装置、加算器回路及び加算器モジュール - Google Patents
低振幅電荷再利用型低電力cmos回路装置、加算器回路及び加算器モジュール Download PDFInfo
- Publication number
- JP4313537B2 JP4313537B2 JP2002022435A JP2002022435A JP4313537B2 JP 4313537 B2 JP4313537 B2 JP 4313537B2 JP 2002022435 A JP2002022435 A JP 2002022435A JP 2002022435 A JP2002022435 A JP 2002022435A JP 4313537 B2 JP4313537 B2 JP 4313537B2
- Authority
- JP
- Japan
- Prior art keywords
- complementary
- circuit
- signal
- amplitude
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 99
- 230000003068 static effect Effects 0.000 claims description 29
- 238000004064 recycling Methods 0.000 claims description 27
- 230000001902 propagating effect Effects 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 33
- 230000000694 effects Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 21
- 238000007667 floating Methods 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 17
- 238000011156 evaluation Methods 0.000 description 10
- 230000009467 reduction Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
Description
【発明の属する技術分野】
本発明は、低電力型CMOS回路装置に関する。
【0002】
【従来の技術】
近年、回路面積密度の向上や動作周波数の向上というテクノロジーの側面からだけでなく、携帯端末やコンシューマー製品という応用面からも、低消費電力技術はいっそう重要な技術となっている。CMOSは、論理状態が変化するときに限り電力を消費するので、最も低電力型の論理の一つであり、最新のLSIで普及している。しかし、CMOS回路では、スケーリングで微細化が進むと、トランジスタの個数が増加し、これに伴って、動的な電力消費が急速に増加する。CMOSの動作時の消費電力は電源電圧の2乗に比例するので、電源電圧の低減は最も容易に低電力化できる技術である。
【0003】
他方で、電源電圧は回路速度にも影響を与える。トランジスタゲートへ加えられた電圧は、トランジスタのコンダクタンスを決定し、コンダクタンスが大きくなるほど,出力ノードを高速に充電することができる。しかしながら、電源電圧を低減させると、トランジスタの駆動電流の大幅な低減を同時に生ずるため、回路速度の大幅な低減を生ずる。このとき、回路速度を多少回復させるには、トランジスタの閾値電圧を低減することによって、駆動電流を少しでも大きくすることが有効である。
【0004】
【発明が解決しようとする課題】
しかし、トランジスタの閾値電圧の低減は、OFF時のリーク電流の増大を招き、LSIのスタンバイ電力消費を増加させ、たとえば、電池駆動式の携帯端末の電池寿命に深刻な影響を与える。また、閾値電圧が今日のように十分低く設定されるようになると、これ以上の閾値電圧の低減は難しくなってきている。
【0005】
また、電源電圧を低下させることなく、電力消費を削減するため、論理回路への振幅電圧を低下させることが考えられる。通常の低振幅回路の場合、動的な低振幅ドライバを使用するため、論理の評価中に、少なくとも一つのネット又は信号が浮遊し(フローティング状態になり)、そして、通常、このネットの長さが長くなり、多数の他のネットがこのネットの上に重なる。そのため、この浮遊しているネットへのカップリングノイズが回路に故障若しくは低速化を生じさせる。
【0006】
このため、本発明は、電源電圧や閾値電圧を低減せずに、回路速度を犠牲にすることなく低消費電力化を図ることのできるCMOS回路技術の提供を目的とする。
【0007】
本発明の更なる目的は、上記CMOS回路技術を適用したSOI装置を提供することである。
【0008】
【課題を解決するための手段】
上記従来技術の問題点を解決するため、本発明は、電源電圧を低下させることなく、振幅電圧だけを低減させるCMOS回路を提案する。電力消費は振幅電圧に比例するので、振幅電圧を低減させることにより、動的な電力低減が期待される。電源電圧は低減しないので、CMOS回路のゲートへ印加される電圧は減少せず、回路速度は維持される。また、このCMOS回路には、電荷再利用技術が適用される。典型的なCMOS回路の場合、出力ノードの蓄積された全ての電荷は、論理状態が変化するとき、接地電位に捨てられる。電荷再利用回路では、前のサイクル中に蓄積された電荷を再利用し、電力消費を半分に削減することが可能である。
【0009】
このように、本発明のCMOS回路は、振幅電圧の低減技術と電荷再利用技術の両方の技術を用いた新しい回路構成を有する。以下では、この新しい回路構成を、低振幅電荷再利用型(Low Swing Charge Recycling(LSCR))回路構成とも称する。
【0010】
本発明によるCMOS回路装置は、
相補型パストランジスタ論理回路と、
上記相補型パストランジスタ論理回路に接続され、上記相補型パストランジスタ論理回路の相補型入力ノードを低振幅電圧で駆動するスタティック型ドライバと、
上記スタティック型ドライバが上記相補型パストランジスタ論理回路を駆動しないときに、上記相補型パストランジスタ論理回路に接続され上記相補型パストランジスタ論理回路の上記相補型入力ノードで電荷を共有させる電荷再利用回路と、
を含む。
【0011】
本発明によれば、スタティック型ドライバ回路により、電源電圧を維持したまま振幅電圧を低減し、かつ、電荷再利用回路によって、電源から供給される電荷を半分に抑えることができるので、回路速度を低下させることなく、CMOS回路装置の消費電力を低減させることができる。また、ドライバ回路がスタティック型であるため、全てのネット又は信号が、論理の評価中に安定しているので、全てのパスが他のネットからのカップリングに対して頑強性を備えたCMOS回路装置が実現できる。
【0012】
上記発明において、上記低振幅電圧の振幅レベルは、グラウンド電位レベルから、電源電圧よりトランジスタの閾値電圧を減算した電位レベルである。
【0013】
上記発明において、上記スタティック型ドライバは、縦積みのトランジスタにより構成される。
【0014】
本発明による低振幅電荷再利用型CMOS回路装置は、
駆動入力信号を受ける駆動入力と、正及び補の相補型出力信号を発生する相補型出力とを有し、論理動作を決める相補型パスゲート段と、
入力信号を受ける信号入力と、クロック信号を受けるクロック入力とを有し、上記クロック信号が一方の状態をとるときに上記相補型パスゲート段の上記駆動入力へ供給される低振幅の相補型信号を発生する出力を有するスタティック型低振幅ドライバ段と、
クロック信号を受ける別のクロック入力を有し、上記クロック信号が他方の状態をとるときに上記相補型パスゲート段の上記駆動入力へ電荷供給された中間電位の相補型信号を発生する等化器段と、
を具備したCMOS回路装置である。
【0015】
本発明によれば、低振幅電圧ドライバが駆動され、電源電圧を変えることなく、パスゲート段のソース側へ入力される電圧振幅だけを低減することにより、消費電力を低減させることができる。論理演算を行うトランジスタへの入力電圧を低減させる必要が無いため、トランジスタの駆動能力を犠牲にすることなく、回路の動作速度を維持することが可能である。また、低振幅電圧ドライバが駆動されないときには、低振幅電圧ドライバの駆動ノードが全て閉じられ、代わりに、等化器段がオンして、電荷再利用を行なうことにより、消費電力の低減が図られる。等化器段は、相補型の駆動入力を接続して電荷共有を行い、両方のノードを駆動電位と接地電位の中間の電位にプリチャージし、実効的な論理信号振幅を従来型CMOS回路の半分とすることにより、低電力化を実現する。
【0016】
また、上記ドライバ段は、スタティック回路になるよう構成されている。これにより、ドライバ段は、評価時には、全てのノードが電源若しくは接地電位から駆動され、フローティング状態のノードを含まないので、評価時に誤動作や信号遅延を起こし難い。
【0017】
上記の本発明による低振幅電荷再利用型CMOS回路装置は、SOI装置に適用した場合に、格別の効果を奏する。SOIトランジスタは、絶縁体上に製作され、寄生容量を殆ど伴わない。SOIトランジスタは、余分な寄生容量の充電/放電を行なう必要が無いので、低電力を実現するために優れた性質をもつ。SOI装置のボディは、互いに隔離され、共通ノードと接触させるためには、設置面積の無駄が生じるので、一般に、浮遊(フローティング)型が用いられる。浮遊ボディ装置は、トランジスタをオンする間にゲート電圧に続いてボディ電圧が生じるので、接触型ボディ装置若しくは通常のバルク装置よりもボディ効果が少なく、高いスイッチング速度を示す。パストランジスタのゲート、及び、スタックトランジスタは、この優れた性質を利用する。
【0018】
しかし、浮遊ボディ電圧は、回路動作中に変動し、ヒストリ(history)効果を生ずる。この現象の時定数は、回路の通常のサイクル時間よりも十分に長く、ボディ電圧はサイクル毎に変化し、これにより、回路遅延に変動が生じる。
【0019】
これに対し、本発明のCMOS回路装置によれば、パストランジスタのソース及びドレインの両ノードは、常時、ある電圧に事前充電され(一致させられ)、ボディ電圧は、動作前にある一定の類似した電圧にセットされ得る。浮遊ボディは、ボディ効果が少ないため、依然として、優れた速度性能を示す。したがって、本発明によるCMOS回路装置は、SOI装置に非常に適している。
【0020】
そこで、本発明は、低振幅電荷再利用型CMOS回路装置により構成されたSOI加算回路を提案する。本発明による加算回路が、速度、消費電力の点で従来技術による加算回路よりも優れていることが後述のシミュレーションによって示される。
【0021】
本発明による加算回路装置は、
低振幅ドライブされた正及び補の相補型キャリー入力信号と、電荷共有された正及び補の相補型キャリー入力信号を交互に伝播するキャリー伝播回路と、
生成信号を受け、低振幅ドライブさせた正及び補の相補型生成信号を発生するスタティック型低振幅ドライバ回路と、
上記相補型キャリー入力信号及び上記相補型生成信号と、伝搬信号とを受け、上記伝搬信号によって制御され、上記相補型キャリー入力信号と上記伝搬信号のXOR演算によって和信号を生成するパスゲート回路と、
上記スタティック型低振幅ドライバ回路と交互に動作し、電荷共有が行われた相補型生成信号を上記パスゲート回路へ供給する等化器回路と、
上記パスゲート回路に接続され、生成された和信号をラッチするラッチ回路と、
を具備した加算回路装置
である。
【0022】
かかる加算回路装置は、上述の本発明の低振幅電荷再利用型CMOS回路装置の特徴を備えている。
【0023】
また、上記本発明による加算回路装置を直列に接続することにより、任意のビット数の加算器モジュールが得られる。
【0024】
本発明による加算器モジュールは、
加算されるべきビット毎に設けられ、直列に接続された少なくとも一つの加算回路と、
キャリー入力信号を受け、電荷共有された正及び補のキャリー入力信号を、直列に接続された加算回路のうちの一方の端の加算回路へ供給するキャリー入力信号等化器回路と、
を有し、
上記加算回路は、
低振幅ドライブされた正及び補の相補型キャリー入力信号と、電荷共有された正及び補の相補型キャリー入力信号を交互に伝播するキャリー伝播回路と、
生成信号を受け、低振幅ドライブさせた正及び補の相補型生成信号を発生するスタティック型低振幅ドライバ回路と、
上記相補型キャリー入力信号及び上記相補型生成信号と、伝搬信号とを受け、上記伝搬信号によって制御され、上記相補型キャリー入力信号と上記伝搬信号のXOR演算によって和信号を生成するパスゲート回路と、
上記スタティック型低振幅ドライバ回路と交互に動作し、電荷共有が行われた相補型生成信号を上記パスゲート回路へ供給する等化器回路と、
上記パスゲート回路に接続され、生成された和信号をラッチするラッチ回路と、
を具備した、
加算器モジュールである。
【0025】
さらに、上記加算器モジュールは、
上記相補型キャリー入力信号をビット直列に伝播させるキャリー伝播路と、
上記相補型キャリー入力信号をバイパスさせるキャリースキップ路と、
上記ビット直列に伝播される相補型キャリー入力信号と上記バイパスされる相補型キャリー入力信号の衝突を防止するキャリー衝突防止回路と、
を更に有する。
【0026】
【発明の実施の形態】
[実施例の概要]
LSIの低電力化のためには、電源電圧の低減が有効であることがよく知られている。しかしながら、電源電圧の低減は、回路速度の大幅な低減を招く。トランジスタの閾値電圧の低減は、速度劣化を若干改善するが、大幅なリーク電流の増加という欠点をもつ。本発明の実施例では、相補型パストランジスタ論理を低振幅電圧で駆動し、電荷再利用を使用することにより低電力化できる回路方式を提案する。また、本発明の実施例による回路方式では、電源電圧を低減せず、電圧振幅のみを低減して、回路速度を保ったまま低電力化する。本発明の実施例による回路方式を採用した32ビットの加算器を、速度、消費電力の点から評価した結果、従来型CLA加算器と比較して、遅延電力積で約53%の改善が見られることがわかった。また、多段パストランジスタゲートのボディ効果による速度劣化をSOIデバイスにより低減できることを示す。
【0027】
以下、添付図面を参照して本発明の実施例を詳細に説明する。
【0028】
[低振幅電圧駆動と電荷再利用技術]
CMOSのダイナミック消費電力が電源電圧(Vdd)と、振幅電圧(VSW)の両者に比例することは良く知られている。一般のCMOS回路では、電圧振幅は電源電圧と同じ電圧になる構成をとる。このため、消費電力は電源電圧の2乗に比例する。一方、振幅電圧を電源電圧より低く設定すると、その分だけ、消費電力を低減することができる。図1に、その概念図を示す。本発明の場合、振幅電圧はVdd−Vth (Vthはトランジスタの閾値電圧)に低減されている。一方、各トランジスタはすべて電源電圧Vddで駆動されるため、駆動電流が低下せず、従って回路速度の低下を招くことなく、低電力化できる。
【0029】
もう1つの低電力技術として電荷再利用技術がある。電荷再利用技術は、一度、使用した電荷を再度利用することにより、通常は捨てていた電荷を有効に利用することによって、低電力化を図る技術である。ここで採用する相補型論理回路方式を使った場合の概念図を図2に示す。左側の従来型の論理では、初期状態で正補両論理に対応するノードには電荷Qが蓄積されている。回路が駆動されるとき、どちらか一方のノードの電荷が接地電位に捨てられて、両ノードの電位に差ができることで、論理状態が検出される。最終状態では、再び最初の状態に戻すために、電荷を失ったノードに電源より電荷Qが供給される。
【0030】
一方、電荷再利用技術を用いた場合には、初期状態では、正補両ノードにQ/2の電荷が蓄積されている。回路が駆動される際に一方のノードは電源よりQ/2の電荷を供給され、一方のノードの電荷は接地電位に捨てられる。このため、駆動された後の状態は、従来型と同等となる。最後に、両ノードをショートすることにより、最終状態を初期状態に戻す。実際には図でスイッチがONになって、スイッチに電流が流れるときに消費されるが、同図から明らかなように、同じ論理動作を行なうために電源から供給される電荷が半分で済むため、理想的には消費電力を従来の半分に低減することができる。
【0031】
[従来型低振幅回路技術と低振幅電荷再利用型論理回路]
図3は、従来提案されている低振幅回路技術によるXORゲートの構成図である。図4は、本発明の一実施例による対応した低振幅電荷再利用回路(LSCR)を適用したXORゲートの構成図である。また、図5は、従来技術によるXORゲートの動作タイミング図であり、図6は、本発明の一実施例によるXORゲートの動作タイミング図である。
【0032】
従来型低振幅回路技術(図3)では、XORゲートは、低振幅電圧ドライバ100と、論理動作を決める相補型nMOSパスゲート200とから構成される。CLK信号が1のとき、低振幅電圧ドライバが駆動され、パスゲートのソース側を低振幅電圧(Vdd−Vth)で駆動する。パスゲートの入力信号に応じて、OUT及び
【0033】
【外1】
がVdd−Vth若しくは接地電位に駆動される(図5)。尚、以下では、表記を簡単にするため、正の信号Aに対する補の信号
【0034】
【外2】
をA\のように表わす。
【0035】
OUT及びOUT\は、次のステージのパスゲートに接続される。ドライバ回路100はダイナミックに駆動されるため、一方のノードはVdd−Vthに駆動されるが、もう一方のノードは接地電位付近でフローティングとなる。実際の実施形態ではパスゲートのチェーンは、非常に長くなるケースが多く、多くの信号が長く伸びた浮遊(フローティング)ノードにカップリングすることになり、容量結合による誤動作や、信号遅延の増大を招く欠点がある。従来型低振幅回路技術はダイナミック低振幅ドライバを使用することに特徴があるため、以下では、従来型低振幅回路をLSDD(Low Swing Dynamic Driver)型回路と呼ぶ。
【0036】
一方、図4に示す本発明の一実施例によるLSCR型論理回路は、低振幅電圧ドライバ1、論理動作を決める相補型nMOSパスゲート2、及び、電荷再利用を行なうための等化トランジスタ(イコライザ)3から構成される。CLK信号が1の時に低振幅電圧ドライバが駆動されて、従来型と同様に相補出力信号のOUT若しくはOUT\がVdd−Vth若しくは接地電位に駆動される。
【0037】
この際、従来方式の低振幅論理回路と異なるのは評価がスタティックに行なわれるということである。すなわち、ドライバ回路1がStatic型であるため、評価時には全てのノードが電源もしくは接地電位から駆動され、浮遊するノードを持たない。このため、評価時にLSDD方式のような誤動作や信号遅延を起こし難い。一方、CLK信号が0となった時は、nMOSパスゲート2を駆動している駆動ゲートはすべて閉じられ、代わりに等化トランジスタ3がONして、OUTノードとOUT\ノードを接続して電荷共有が行なわれる。図6に示すように、電荷共有が行なわれると、両ノードともに、Vdd−Vthと接地電位の中間の電位にプリチャージされる。図より、実効的な論理信号振幅が従来型の半分となり、低電力化を実現できることがわかる。従来型及び低振幅電荷再利用型の両者とも、XORゲートの最終出力は差動センスアンプ型ラッチ回路(図示しない)で信号をラッチする。
【0038】
[低振幅電荷再利用型CMOS回路装置の動作説明]
図4に示されるように、振幅電圧を制限する低振幅ドライバ1は、クロック信号によって作動される。ドライバ1によって駆動される信号は、パスゲート回路2へ接続される。ドライバ1の出力は、パスゲート回路2のトランジスタのソース若しくはドレインへ接続され、これらのトランジスタのゲートは、通常の振幅電圧によって駆動される。パスゲート回路2には、2本の分路が存在する。一方は、「真」信号によって駆動され、もう一方は、相補信号によって駆動される。一方の分路のノードは、常に、対応したノードを有する。一方のノード(たとえば、ノード4)は真信号を表わし、他方のノード(ノード5)は相補信号を表わす。
【0039】
ノード4及びノード5の二つのノードは、トランジスタスイッチ(等化トランジスタ3)によって接続される。ノード4は、トランジスタスイッチ3のソースに接続され、ノード5はトランジスタスイッチ3のドレインに接続される。トランジスタ3のゲートは、クロック信号(等化用信号)によって駆動される。このクロック信号は、ドライバゲートのクロック信号の相補信号である。すなわち、ドライバ1が信号をパスゲート回路2へ送るとき、等化用信号は、等化トランジスタをオフに切り換える。ドライバ1がオフにされたとき、等化用信号は等化トランジスタ3をオンに切り換え、ノード4及びノード5に蓄積された電荷が併せて利用される。これにより、ノード4の電圧とノード5の電圧は一致する。
【0040】
図6に示されるように、回路動作は、等化段階と評価段階の2段階により構成される。等化段階中、ノード4及びノード5の二つのノードの電圧は、等化トランジスタ3をオンに切り換えることにより等化される。低振幅ドライバ1は、ドライバ用クロックをオフにすることにより、これらのノード4及び5から切り離される。回路が評価されるとき、等化トランジスタ3はオフに切り換えられ、低振幅ドライバ1は回路を駆動する。ノード4とノード5の二つのノードのうちの一方のノードは、より高いレベル(Vdd−Vth)へプルアップされ、他方のノードは、グラウンドへプルダウンされる。これらの二つのノードの電圧差は後段で検出される。通常、後段には検知増幅器回路(たとえば、差動センスアンプ型ラッチ回路)が設けられる。
【0041】
[低振幅ドライバの構成について]
本発明による低振幅ドライバの形式は、大きく3種類に分類される。図7に示された本発明による低振幅ドライバの第1実施例は、振幅レベルがグラウンドレベルからVdd−Vthレベルの形式である。図8に示された第2実施例は、振幅レベルがVthレベルからVddレベルの形式である。図9に示された第3実施例は、振幅レベルがVthレベルからVdd−Vthレベルの形式である。それぞれの形式について、図7〜9に示されるように、タイプ1とタイプ2の二つの方式が考えられる。タイプ1は、縦積みのトランジスタで構成された形式であり、タイプ2は、インバータ形式ドライバをパスゲートでクリップした形式である。
【0042】
典型的な低振幅ドライバの形式は、第1実施例の2つの方式であると考えられ、本発明の種々の実施例では、低振幅ドライバの第1実施例の形式のタイプ1の方式を使用している。
【0043】
[1ビット加算器]
次に、本発明の低振幅電荷再利用技術を適用した本発明の別の実施例による1ビット加算器を説明する。図10は、本発明による1ビット加算器の実施例の構成図である。同図には、1ビット加算器10の論理パスゲート回路が示されている。1ビット加算器には、低振幅ドライバ1(図示されない)によって駆動されたキャリー入力信号Ci−1及びCi−1\と、生成信号Gi及びGi\が供給される。キャリー入力信号は、低振幅ドライバ1が駆動されないときには、等化器3(図示されない)によって電荷共有された相補型信号である。また、生成信号Gi及びGi\は、1ビット加算器10内で、低振幅ドライバ13及び等化器回路14によって、低振幅電荷共有型の内部的生成信号に変換される。
【0044】
1ビット加算器10のnMOSパスゲートのゲートは、伝搬信号Pi及びPi\によって制御される。キャリー出力信号Ci及びCi\は、たとえば、1ビット加算器が直列接続された場合に、次段へのキャリー入力となる。また、和信号Si及びSi\は、キャリー入力信号と伝搬信号のXOR演算で生成される。
【0045】
尚、1ビット加算器10への入力信号をAi及びBiとすると、生成信号Gi及び伝搬信号Piは、それぞれ、
Gi=Ai*Bi(論理積)
【0046】
【数1】
(排他的論理和)
で与えられる。信号Ai、Bi、Gi及びPiの論理振幅は、Vddである。
【0047】
[4ビット加算器モジュール]
図11は、本発明の他の実施例によるキャリースキップ型4ビット加算器モジュール20の構成図である。図10を参照して説明した1ビット加算器10を直列に接続することで、図11に示す4ビット加算器モジュールを容易に構成できる。
【0048】
キャリーの伝播が各ビットを直列に伝播するキャリー伝播路21及び22の遅延を低減するためにキャリー信号のバイパストランジスタ25及び26を含むバイパス路23及び24を加えて、4ビットのキャリースキップ構成となっている。この際、ビット直列に伝播するキャリー信号とバイパスキャリー信号が衝突して、伝播遅延が増大するのを防ぐために、たとえば、伝播路21上のトランジスタ12と、バイパス路23上のトランジスタ25とを排他的に制御して、キャリー衝突防止制御を行なっている。
【0049】
図示された4ビット加算器モジュール20へのキャリー入力信号Cin及びCin\は、同図では、低振幅ドライバ1(図示せず)を介して与えられる。低振幅ドライバ1が駆動されているときには、低振幅電圧制御されたキャリー入力信号が与えられる。低振幅ドライバ1が駆動されないときには、等化器(等化用のトランジスタ)27が駆動され、キャリー入力信号Cin及びCin\として、電荷共有された信号が供給される。
【0050】
また、4ビット加算器モジュール20のビット毎の生成信号G0及びG0\、G1及びG1\、...は、たとえば、低振幅トライステートインバータ13及び等化器14によって、低振幅電荷再利用型の信号として供給される。
【0051】
4ビット加算器モジュール20内を伝播するキャリー信号は低振幅信号であるが、等化用のトランジスタ27は、すべての低振幅ノードには設けず、低振幅ドライバ1の出力側だけに設けている。これは、パストランジスタが相補信号によって制御されるため、パストランジスタのどちらか一方のソースをショートすれば十分であるからである。また、図11では最終段の差動センスアンプ型ラッチは省略されている。
【0052】
キャリー信号は、この回路内を伝搬し、CoutとCout\の間の差電圧は増幅され、検知増幅器フリップフロップ(図示せず)にラッチされる。P0P1P2P3によってゲート制御されたバイパストランジスタと、ローカルキャリー回路との間には、競合関係が存在しないことに注意する必要がある。各ビットの和信号は、パスゲートXORによって生成され、検知増幅器フリップフロップ(図示せず)にラッチされる。
【0053】
[マルチビット加算器]
上述の本発明の実施例による4ビット加算器モジュールを更に直列接続することにより、任意のビット数のマルチビット加算器50を構成することができる。図12は、このような本発明の一実施例によるマルチビット加算器の構成図である。図12に示されたマルチビット加算器50は、全振幅の相補型キャリー入力信号を受け、低振幅の相補型キャリー入力信号を生成する低振幅ドライバ40と、その後に続く、直列接続された4ビット加算器モジュール20と、を含む。各4ビット加算器モジュール20の出力は、差動センスアンプ型ラッチ回路30へ供給され、全振幅型のビット加算結果Si及びSi\を生じる。キャリー出力信号Cout及びCout\も差動センスアンプ型ラッチ回路30を介して出力される。
【0054】
各4ビット加算器モジュール20間を伝播する内部的なキャリー信号は、低振幅型の信号である。
【0055】
より大きな幅を持った加算器を構成する際、高速化のためには、キャリーのバイパス経路を多重化する必要があるが、モジュール化の容易さや他の方式との比較の容易さという観点から、本発明の更なる実施例では、この4ビット加算器モジュールを16個直列に接続することにより、64ビット加算器を0.08μmSOIテクノロジーで設計した。本実施例の64ビット加算器は、モジュールの構造により32ビット加算器としても評価することができる。図13は、本発明の更なる実施例による64ビット加算器モジュールのチップ写真である。浮動ボディSOIを使用した加算器の大きさは、23μm×840μmである。
【0056】
[SOI装置への適用]
LSDD方式及びLSCR方式ともにバルクCMOS、SOI−CMOSのどちらでも設計することができる。しかしながら、両者とも論理動作には直列パストランジスタを多用する。このため、バルクCMOSではパスゲートトランジスタのウェル電位が固定され、ボディ効果のための閾値電圧が高くなり、遅延が増大する。
【0057】
一方、フローティングボディのSOIを用いることによってウェル電位がソースとのカップリングによって高くなり、ボディ効果を低減して、遅延の増加を抑えることができる。0.08μmSOIデバイスで設計した64ビット加算器の遅延時間をボディコンタクト付で設計した場合とフローティングボディで設計した場合で比較した結果を図14に示す。
【0058】
64ビット加算器では21個のトランジスタが直列に接続されるパスがクリティカルパスとなる。シミュレーションでは、ボディコンタクトを取るために必要な、余分の容量は含まれていないため、この比較はボディ効果の影響のみを評価していることになる。同図より、電源電圧1.3Vで13%、電源電圧0.9Vで24%の遅延時間の改善が見られることがわかる。
【0059】
一方、フローティングボディのSOIでは、ボディ電位が過去の履歴を反映して大きく変動する、いわゆるヒストリ(history)効果が知られている。特にパストランジスタ論理を全振幅(フルスイング)でスタティックな論理で使用すると、ソース電位、ドレイン電位ともに接地電位から電源電位までの範囲で動くため、ボディ電位の変動が大きくヒストリ効果による遅延時間変動の範囲が広いことが知られている。
【0060】
本発明の低振幅電荷再利用方式の場合、サイクル毎に等化(イコライゼーション)動作によって、パスゲートトランジスタのソース、ドレイン電位がほぼ同一の電位にリセットされる動作を繰り返すこと、ソース、ドレインの電位変動範囲が接地電位からVdd−Vthに制限されていることなどにより、ヒストリ効果による遅延時間変動、すなわち、動作速度のばらつきを小さくすることができる。4ビット加算器のクリティカルパス遅延を500MHzで1000サイクルに亘ってシミュレーションした際のヒストリ効果による遅延時間変動は0.2%以下であることが確かめられた。
【0061】
[ボディ効果による駆動電流の減少]
次に、ボディ効果についてより詳細に説明する。通常トランジスタの駆動電流はソース(S)電位とボディ(B)電位が同電位として計算される。つまりnMOSではソース電位がグランド電位、pMOSではソース電位が電源電位として考えられる。単純なインバータでは確かにこの仮定は正しいが、多入力のNANDゲートやNORゲートのようにトランジスタが直列に接続された場合や、パストランジスタ論理のように直列に接続されたトランジスタをソース側から駆動するような場合、このような仮定は正しくない。たとえば2入力NANDゲートの出力側に近いnMOSトランジスタのソースノードは、もう一方のトランジスタのドレイン端子に接続されるが、スイッチング動作中、このノードの電位はグランド電位よりも高い電位となる。この時、このトランジスタのボディ電位がグランドに接地されているとするとこのトランジスタのソース電位はボディ電位よりも高い電位となり、実効的にボディ電位が逆バイアスでソース電位に対して負電位にバイアスされる。さらに、ゲート−ソース電位も通常印加される電圧より小さくなるため、この2つの効果によってトランジスタの駆動電流が減少する。
【0062】
[SOIにおけるボディ効果]
SOIでは構造上、ボディ端子を取り出すことが難しい。仮に取り出せたとしても取り出すための構造による面積増加や、寄生容量の増加などを伴う。このため、一般には、ボディをフローティング状態のままにするフローティングボディタイプのSOIが多く用いられる。フローティングボディタイプのSOIでは、ソース−ボディ間やドレイン−ボディ間のPN接合のリーク電流や、チャネルに電流が流れたときにドレイン端で発生する少数キャリヤ電流(いわゆる基盤電流)、さらに、ボディとゲート、ボディとソース、及び、ボディとドレインにそれぞれ存在する寄生容量によるカップリング効果などによって、ボディ電位が決まる。しかしながら、ボディ電位は一定ではなく、トランジスタの状態によって大きく変化する。変化する速さはリーク電流などによる、比較的ゆっくりした変動要因では通常μsのオーダーとなり、容量カップリングによる変動はpsのオーダーとなる。μsオーダーのゆっくりしたボディ電位の変動は、回路動作にとっては、スイッチングの特性(遅延など)が毎回変化する現象となって現れる。このため、回路動作が、その回路の以前の履歴に依存するという意味で、ヒストリ効果を持つ。このヒストリ効果の大きさは、ボディ電位の変動の大きさに依存する。ボディ電位の変動は、他の端子の電位の変動に依存するため、他の端子の変動幅が大きい回路ほど、ヒストリ効果が大きくなる。特に、パスゲート構造のトランジスタでは、ソース、ドレインともに接地電位から電源電位まで変動するため、ヒストリ効果が(縦積み回路と比較して)大きくなる。
【0063】
[本発明の低振幅電荷再利用技術をSOIトランジスタへ適用した場合のヒストリ効果]
本発明の実施例では、次の2つの特長により、ヒストリ効果を低減できると期待される。
【0064】
第一に、論理動作を行うnMOSトランジスタネットワークがパスゲートで構成されるが、ソースおよびドレイン電位が低振幅動作するため、ボディ電位の変動幅を小さくできる。
【0065】
第二に、パスゲートのソース及びドレイン電位は回路動作前の等化動作によって、毎回ほぼ同等の電位にリセットされるため、回路動作前の電位変動幅を小さくできる。
【0066】
【実施例】
[加算器の比較]
本発明の低振幅電荷再利用方式による32ビット加算器を、他のアーキテクチャ、他の回路方式の加算器と比較した結果について説明する。この比較例では、4ビット毎のキャリースキップ方式を採用し、4ビットのモジュールを直列に接続しているため、ビット幅が大きくなると遅延時間が急激に大きくなる。また、32ビット以上の幅を持つ加算器には多重バイパスのキャリースキップ機構などを追加する必要がある。
【0067】
本例では、以下の4タイプの32ビット加算器について、速度、消費電力の点から比較した。
【0068】
(1)直列CLA方式:8個の4ビットCLA(キャリー・ルック・アヘッド)加算器を直列接続した加算器である。回路方式は従来のスタティックCMOSを採用する。この方式は、アーキテクチャとしては、本発明の実施例による加算器と同等であり、回路方式に従来の全振幅(フルスイング)型CMOSを使用した。
【0069】
(2)マルチレベルCLA方式:4ビットCLAと8ビットCLAを組み合わせた従来型のCLA方式の加算器である。回路方式は(1)と同じ全振幅のCMOSである。本方式は、直列CLAと区別するため、マルチレベルCLA方式と呼ぶ。
【0070】
(3)LSDD方式:LSDD方式の32ビット加算器である。4ビットのキャリースキップ加算器を8個直列につなげた構成を持つ。アーキテクチャとしては、本発明の実施例による加算器と同等であり、信号駆動方法が異なる。
【0071】
(4)LSCR方式:本発明の低振幅電荷再利用方式による32ビット加算器である。4ビット加算器モジュールを8個直列に接続した構成を持つ。
【0072】
図15は各加算器の遅延時間の電源電圧依存性を示すグラフであり、図16は各加算器の消費電力の電源電圧依存性を示すグラフである。消費電力の評価には入力として擬似乱数を使用し、クロック周期100MHzで行なった。図15及び16からわかるように、遅延時間は、直列CLAが最も遅く、他の加算器は、ほぼ同程度の遅延時間であることがわかる。また、消費電力は、マルチレベルCLAが最も大きく、直列CLAが最も小さい。
【0073】
図15及び16には、4つの加算器の評価結果がまとめられている。直列CLAでは、消費電力を抑えることができるが、遅延時間の増大を招き、マルチレベルCLAでは、遅延時間を抑えることができるが、消費電力が大きくなってしまうことがわかる。すなわち、従来型全振幅のCMOS加算器では、遅延時間と消費電力の両者を共に小さくすることが難しい。一方、低振幅CMOSを採用したLSDD方式及びLSCR方式の加算器では、遅延時間と消費電力を両立させることが可能であることがわかる。特に、電荷再利用技術を採用したLSCR方式は、マルチレベルCLAと比較して49%%の電力の削減ができ、LSDD方式と比較しても10%の電力削減ができる。
【0074】
図17は、LSDD方式と、LSCR方式の消費電力の各部分の比較を示すグラフである。消費電力は、クロック駆動部分、制御信号生成の全振幅信号部分、及び、低振幅信号部分に大別される。この中で低振幅信号部分の消費電力が、電荷再利用技術の採用により24%削減された。このため、消費電力全体としては10%が削減された。電荷再利用による消費電力削減が50%に満たなかったのは主として、新たに追加されたトランジスタの寄生部分からの寄与が原因と考えられる。
【0075】
以上の通り、本発明は、低振幅論理回路と電荷再利用技術を用いた新しい低消費電力回路技術を提案した。本発明の技術は、電源電圧を下げずに電圧振幅だけを下げることで、遅延時間に対するペナルティなしに消費電力を削減することが可能である。また、回路技術を加算器に適用して、性能を他の方式と比較、評価した。この結果、従来の全振幅のCMOS技術では、遅延時間と消費電力の両者を小さく抑えることは難しいが、低振幅論理回路技術を適用した回路では、両者を両立できることがわかった。また、電荷再利用技術の適用により従来型低振幅論理回路技術と比較して、全体として10%の電力削減が可能である。
【0076】
【発明の効果】
本発明によれば、スタティック型ドライバ回路により、電源電圧を維持したまま振幅電圧を低減し、かつ、電荷再利用回路によって、電源から供給される電荷を半分に抑えることができるので、回路速度を低下させることなく、CMOS回路装置の消費電力を低減させることができる。また、ドライバ回路がスタティック型であるため、全てのネット又は信号が、論理の評価中に安定しているので、全てのパスが他のネットからのカップリングに対して頑強性を備えたCMOS回路装置が実現できる。
【図面の簡単な説明】
【図1】低振幅電圧駆動技術の概念図である。
【図2】電荷再利用技術の概念図である。
【図3】従来技術によるXORゲートの構成図である。
【図4】本発明の一実施例による低振幅電荷再利用型XORゲートの構成図である。
【図5】従来技術のLSDD方式による動作タイミング図である。
【図6】本発明の一実施例による低振幅電荷再利用回路の動作タイミング図である。
【図7】本発明による低振幅ドライバの第1実施例の構成図である。
【図8】本発明による低振幅ドライバの第2実施例の構成図である。
【図9】本発明による低振幅ドライバの第3実施例の構成図である。
【図10】本発明による1ビット加算器の実施例の構成図である。
【図11】本発明の一実施例によるキャリースキップ型4ビット加算器モジュールの構成図である。
【図12】本発明の一実施例によるマルチビット加算器の構成図である。
【図13】本発明の一実施例による64ビット加算器のチップ構造図である。
【図14】ボディコンタクト付き設計とフローティングボディ設計の32ビット加算器の増加遅延速度を比較するグラフである。
【図15】加算器の遅延時間の電源電圧依存性を示すグラフである。
【図16】加算器の消費電力の電源電圧依存性を示すグラフである。
【図17】LSDD方式とLSCR方式の消費電力の比較を示すグラフである。
【符号の説明】
1,13,40 低振幅ドライバ
2,11 パスゲート
3,14 等化器
8 XORゲート回路
10 1ビット加算器
12,25,26 キャリー衝突防止制御用トランジスタ
21,22 キャリー伝播路
23,24 キャリーバイパス路
20 4ビット加算器モジュール
30 差動センスアンプ型ラッチ回路
50 マルチビット加算器
Claims (8)
- 相補型パストランジスタ論理回路と、
上記相補型パストランジスタ論理回路に接続され、上記相補型パストランジスタ論理回路の相補型入力ノードを互いに低振幅電圧で駆動するスタティック型ドライバであって、(i)電源及び出力端子間並びに(ii)グランド及び上記出力端子間の少なくとも一方の間で直列に結合されたPMOSトランジスタ及びNMOSトランジスタを含むスタティック型ドライバと、
前記相補型入力ノードに接続され、上記スタティック型ドライバが上記相補型パストランジスタ論理回路を駆動しないときに、上記相補型入力ノード間で電荷を共有させる電荷再利用回路と、
を具備した回路装置。 - 上記低振幅電圧の振幅レベルは、グラウンド電位レベルと、電源電圧から閾値電圧を減算した電位レベルとの範囲内にある請求項1記載の回路装置。
- 上記スタティック型ドライバは、直列に結合された複数のトランジスタにより構成される請求項1記載の回路装置。
- 駆動入力信号の各々を受ける相補型駆動入力と、一方で出力信号を及び他方で相補型出力信号を提供する相補型出力とを有し、当該低振幅電荷再利用回路装置の論理動作を決める相補型パスゲート段と、
入力信号を受ける信号入力と、クロック信号を受けるクロック入力とを有し、上記クロック信号が二状態の一方の状態にあるときに上記相補型パスゲート段の上記駆動入力へ供給されるように低振幅の相補型信号を各出力に与える出力を有し、(i)電源及び出力端子間並びに(ii)グランド及び上記出力端子間の少なくとも一方の間で直列に結合されたPMOSトランジスタ及びNMOSトランジスタを含むスタティック型低振幅ドライバ段と、
上記相補型駆動入力に結合され、クロック信号を受けるクロック入力を有し、上記クロック信号が他方の状態にあるときに上記相補型パスゲート段の上記相補型駆動入力への相補型信号を発生する等化器段と、
を具備し、上記相補型出力間で中間電圧レベルの信号で共有される電荷が、前記相補型駆動入力間で共有される低振幅電荷再利用回路装置。 - 低振幅ドライブされた相補型キャリー入力信号及び電荷共有された相補型キャリー入力信号を交互に伝播するキャリー伝播回路と、
生成信号を受け、低振幅ドライブされた相補型生成信号を発生するスタティック型低振幅ドライバ回路であって、(i)電源及び出力端子間並びに(ii)グランド及び上記出力端子間の少なくとも一方の間で直列に結合されたPMOSトランジスタ及びNMOSトランジスタを含むスタティック型低振幅ドライバ回路と、
上記相補型キャリー入力信号、上記相補型生成信号及び伝搬信号を受けるよう構成され、上記伝搬信号によって制御され、上記伝搬信号と共に上記相補型キャリー入力信号と上記伝搬信号にXOR演算を行うことによって和信号を生成するパスゲート回路と、
前記相補型キャリー入力信号に接続され、上記スタティック型低振幅ドライバ回路と共に交互に動作し、電荷共有する相補型生成信号を上記パスゲート回路へ供給する等化器回路と、
上記パスゲート回路に接続され、生成された和信号をラッチするラッチ回路と、
を具備した加算回路装置。 - 加算されるべきビット毎に設けられ、直列に接続された少なくとも一つの加算回路と、
キャリー入力信号を受け、電荷共有する相補型キャリー入力信号を、直列に接続された加算回路の一方端へ供給するキャリー入力信号等化器回路と、
を有し、上記加算回路は、
低振幅ドライブされた相補型キャリー入力信号及び電荷共有する相補型キャリー入力信号を交互に伝播するキャリー伝播回路と、
生成信号を受け、低振幅ドライブさせた相補型生成信号を発生するスタティック型低振幅ドライバ回路であって、(i)電源及び出力端子間並びに(ii)グランド及び上記出力端子間の少なくとも一方の間で直列に結合されたPMOSトランジスタ及びNMOSトランジスタを含むスタティック型低振幅ドライバ回路と、
上記相補型キャリー入力信号、上記相補型生成信号及び伝搬信号を受け、上記伝搬信号によって制御され、上記伝搬信号と共に上記相補型キャリー入力信号にXOR演算を適用することによって和信号を生成するパスゲート回路と、
前記相補型キャリー入力信号に接続され、上記スタティック型低振幅ドライバ回路と共に交互に動作し、電荷共有する相補型生成信号を上記パスゲート回路へ供給する等化器回路と、
上記パスゲート回路に接続され、生成された和信号をラッチするラッチ回路と、
を具備する加算器モジュール。 - 上記加算器モジュールは、
上記相補型キャリー入力信号を直列的なビットで伝播させるキャリー伝播路と、
上記相補型キャリー入力信号を通過させるように、直列に結合された加算回路をバイパスさせるキャリースキップ路と、
伝搬する上記相補型キャリー入力信号と通過したキャリー入力信号の衝突を防止するキャリー衝突防止回路と、
を更に有する請求項6記載の加算器モジュール。 - 相補型パストランジスタ論理回路と、
上記相補型パストランジスタ論理回路に接続され、上記相補型パストランジスタ論理回路の相補型入力ノードを互いに低振幅電圧で駆動するスタティック型ドライバであって、PMOSトランジスタ及びNMOSトランジスタを有し、該スタティック型ドライバの電圧振幅レベルは、(i)グランドレベルと(Vdd−Vth)の間で及び(ii)VthとVddの間での少なくとも一方の間で変化し、Vddは電源電圧を示し、VthはNMOSトランジスタの閾電圧を示すスタティック型ドライバと、
前記相補型入力ノードに接続され、上記スタティック型ドライバが上記相補型パストランジスタ論理回路を駆動しないときに、上記相補型入力ノード間で電荷を共有させる電荷再利用回路と、
を具備した回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26598901P | 2001-02-02 | 2001-02-02 | |
US60/265989 | 2001-02-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002305437A JP2002305437A (ja) | 2002-10-18 |
JP2002305437A5 JP2002305437A5 (ja) | 2005-08-04 |
JP4313537B2 true JP4313537B2 (ja) | 2009-08-12 |
Family
ID=23012704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002022435A Expired - Fee Related JP4313537B2 (ja) | 2001-02-02 | 2002-01-30 | 低振幅電荷再利用型低電力cmos回路装置、加算器回路及び加算器モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US6803793B2 (ja) |
JP (1) | JP4313537B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2868181B1 (fr) * | 2004-03-29 | 2006-05-26 | Soisic Sa | Procede de simulation d'un circuit a l'etat stationnaire |
FR2880217A1 (fr) * | 2004-11-03 | 2006-06-30 | Infineon Technologies Ag | Montage a mode de securite et a mode d'economie d'energie. |
DE102005001484A1 (de) * | 2005-01-12 | 2006-03-23 | Infineon Technologies Ag | Schaltungsanordnung zur Verarbeitung eines Dual-Rail-Signals |
JP2006157321A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法 |
DE102005008367B3 (de) * | 2005-02-23 | 2006-10-19 | Infineon Technologies Ag | XOR-Schaltung |
US20070008004A1 (en) * | 2005-07-11 | 2007-01-11 | Vikram Santurkar | Apparatus and methods for low-power routing circuitry in programmable logic devices |
KR100744640B1 (ko) | 2005-11-02 | 2007-08-01 | 주식회사 하이닉스반도체 | 클럭 드라이버 |
JP4984759B2 (ja) * | 2006-09-05 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US7580304B2 (en) * | 2007-06-15 | 2009-08-25 | United Memories, Inc. | Multiple bus charge sharing |
US7649406B2 (en) * | 2007-09-13 | 2010-01-19 | United Memories, Inc. | Short-circuit charge-sharing technique for integrated circuit devices |
US8022729B2 (en) * | 2008-04-11 | 2011-09-20 | Micron Technology, Inc. | Signal driver circuit having adjustable output voltage for a high logic level output signal |
US7714617B2 (en) * | 2008-09-11 | 2010-05-11 | Micron Technology, Inc. | Signal driver circuit having an adjustable output voltage |
US8482314B2 (en) * | 2011-11-08 | 2013-07-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for improved multiplexing using tri-state inverter |
KR101844848B1 (ko) * | 2016-08-31 | 2018-04-03 | (주)멜파스 | 터치 검출 방법 및 이를 이용하는 터치 검출 장치 |
US11068237B1 (en) | 2018-07-11 | 2021-07-20 | Rambus Inc. | Dual-domain combinational logic circuitry |
JP2021068930A (ja) | 2019-10-17 | 2021-04-30 | キオクシア株式会社 | 半導体集積回路およびコントローラ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573392B2 (ja) * | 1990-03-30 | 1997-01-22 | 株式会社東芝 | 半導体記憶装置 |
US5206544A (en) | 1991-04-08 | 1993-04-27 | International Business Machines Corporation | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance |
US5254883A (en) | 1992-04-22 | 1993-10-19 | Rambus, Inc. | Electrical current source circuitry for a bus |
KR0137105B1 (ko) * | 1993-06-17 | 1998-04-29 | 모리시다 요이치 | 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치 |
US5903169A (en) | 1996-07-24 | 1999-05-11 | Lg Semicon Co., Ltd. | Charge recycling differential logic (CRDL) circuit and storage elements and devices using the same |
US5859548A (en) | 1996-07-24 | 1999-01-12 | Lg Semicon Co., Ltd. | Charge recycling differential logic (CRDL) circuit and devices using the same |
US5907251A (en) | 1996-11-22 | 1999-05-25 | International Business Machines Corp. | Low voltage swing capacitive bus driver device |
US6097220A (en) | 1997-06-11 | 2000-08-01 | Intel Corporation | Method and circuit for recycling charge |
JP2001118388A (ja) * | 1999-10-18 | 2001-04-27 | Nec Ic Microcomput Syst Ltd | バッファ回路 |
-
2002
- 2002-01-30 JP JP2002022435A patent/JP4313537B2/ja not_active Expired - Fee Related
- 2002-02-01 US US10/061,379 patent/US6803793B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6803793B2 (en) | 2004-10-12 |
US20020109530A1 (en) | 2002-08-15 |
JP2002305437A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4313537B2 (ja) | 低振幅電荷再利用型低電力cmos回路装置、加算器回路及び加算器モジュール | |
US5859548A (en) | Charge recycling differential logic (CRDL) circuit and devices using the same | |
US7521978B2 (en) | Clock driver | |
JPH1168549A (ja) | ダイナミック論理回路 | |
KR20050034758A (ko) | 전력 소모 감소를 위한 이벤트 구동의 동적 논리 회로 | |
US6191618B1 (en) | Contention-free, low clock load domino circuit topology | |
Damle et al. | Comparative analysis of different types of full adder circuits | |
US5602497A (en) | Precharged adiabatic pipelined logic | |
US6690204B1 (en) | Limited switch dynamic logic circuit | |
CN110119640B (zh) | 双轨预充电逻辑单元及其预充电方法 | |
US7154300B2 (en) | Encoder and decoder circuits for dynamic bus | |
EP0901230B1 (en) | Adiabatic charging logic circuit | |
Yadav et al. | Design of ALU using dual mode logic with optimized power and speed | |
US20080084777A1 (en) | Ultra high-speed nor-type lsdl/domino combined address decoder | |
Lee et al. | Split-level precharge differential logic: A new type of high-speed charge-recycling differential logic | |
Chore et al. | A survey of low power high speed one-bit full adder | |
JP4766937B2 (ja) | イベント駆動型論理回路 | |
US7358769B2 (en) | XOR circuit | |
US6600336B2 (en) | Signal transmission system | |
KR100332164B1 (ko) | 가역 단열 논리회로 및 이를 이용한 파이프라인 가역 단열 논리장치 | |
Inoue et al. | A low power SOI adder using reduced-swing charge recycling circuits | |
Willingham et al. | Asynchronous, quasi-adiabatic (Asynchrobatic) logic for low-power very wide data width applications | |
US6940312B2 (en) | Low switching power limited switch dynamic logic | |
JP3381205B2 (ja) | Cmos多値論理回路 | |
KI et al. | Low power logic design using push-pull pass-transistor logics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090515 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |