CN105759519B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN105759519B
CN105759519B CN201510977357.XA CN201510977357A CN105759519B CN 105759519 B CN105759519 B CN 105759519B CN 201510977357 A CN201510977357 A CN 201510977357A CN 105759519 B CN105759519 B CN 105759519B
Authority
CN
China
Prior art keywords
mentioned
electrode
display device
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510977357.XA
Other languages
English (en)
Other versions
CN105759519A (zh
Inventor
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN105759519A publication Critical patent/CN105759519A/zh
Application granted granted Critical
Publication of CN105759519B publication Critical patent/CN105759519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于提供具有能够使通态电流提高的晶体管的显示装置。显示装置包括：基板；具有第1侧壁的第1绝缘层；第1侧壁的上方的氧化物半导体层；与氧化物半导体层对置的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；氧化物半导体层与基板之间的、与氧化物半导体层的第1部分连接的第1透明导电层；第1绝缘层的与基板相反一侧的、与氧化物半导体层的第2部分连接的第1电极；以及与第1透明导电层连接并与第1透明导电层同一层的第2透明导电层。

Description

显示装置
技术领域
本发明涉及显示装置，所公开的一实施方式涉及配置于显示装置的晶体管以及像素的构造以及布置形状。
背景技术
近年，在显示装置、个人计算机等驱动电路中使用晶体管、二极管等半导体装置作为细微的切换元件。尤其是，显示装置所使用的晶体管不仅是用于供给与决定进行显示的影像的各像素的灰度对应的电压或者电流(数据信号)的选择晶体管，还在用于选择供给数据信号的像素的驱动电路中被使用。在此，显示装置所使用的晶体管根据其用途其被要求的特性不同。例如，作为选择晶体管而使用的晶体管要求阻断电流低、多个晶体管间的特性偏差小。另外，作为驱动电路而使用的晶体管要求较高的通态电流。
在上述那样的显示装置中，开发出了由以往以来将非晶体硅、低温多晶硅、单结晶硅用于通道而成的晶体管而构成的显示装置。使用了非晶体硅、低温多晶硅的显示装置能够通过600℃以下的低温处理而形成，因此，能够使用玻璃基板而形成。尤其是，使用了非晶体硅的显示装置能够通过更单纯的构造且400℃以下的低温处理形成晶体管，因此，能够使用例如被称为第8代(2160×2460mm)的大型的玻璃基板来形成显示装置。但是，将非晶体硅用于通道而成的晶体管的迁移率低，不能够用于驱动电路的晶体管。
另外，将低温多晶硅、单结晶硅用于通道而成的晶体管与将非晶体硅用于通道而成的晶体管相比迁移率高，因此，不仅能够用于选择晶体管，还能够用于驱动电路的晶体管。但是，将低温多晶硅、单结晶硅用于通道而成的晶体管其构造以及处理复杂。另外，需要通过500℃以上的高温处理来形成晶体管，因此，无法使用上述那样的大型的玻璃基板来形成使用了低温多晶硅、单结晶硅的显示装置。另外，将非晶体硅、低温多晶硅、单结晶硅用于通道而成的晶体管都是阻断电流高，在将这些晶体管用于选择晶体管的情况下，难以长时间保持被供给的信号。
另外，近年，显示装置的高析像度化正在发展，开发出具有行方向的像素数为4096个、列方向的像素数为2160个的所谓被称为“4K”的析像度的显示装置。进而，为了更平滑地显示动态图像，开发出1秒间显示的帧数从以往的60帧增加到120帧或者240帧的驱动方式。伴随着这些开发，相对于1个像素而供给与像素的灰度对应的数据信号的时间变得比以往短。其结果是，为了以更短的时间对像素稳定地供给数据信号，要求提高配置于像素的选择晶体管的迁移率。
因此，在最近，代替非晶体硅、低温多晶硅、单结晶硅，由将氧化物半导体用于通道而成的晶体管构成的显示装置的开发正在进行(例如，特开2014－194579号公报)。将氧化物半导体用于通道而成的晶体管能够与将非晶体硅用于通道而成的晶体管相同地通过单纯的构造来实现，并能够通过与将非晶体硅用于通道而成的晶体管的制造方法同等程度的低温处理进行制造。进而，已知将氧化物半导体用于通道而成的晶体管具有比将非晶体硅用于通道而成的晶体管更高的迁移率，阻断电流非常低。
然而，将氧化物半导体用于通道而成的晶体管与将低温多晶硅、单结晶硅用于通道而成的晶体管相比时，迁移率低。因此，为了得到更高的通态电流，需要缩短晶体管的L长(通道长)，或者增大晶体管的W长(通道宽度)。
在日本特开2014－194579号公报所示的晶体管中，为了缩短晶体管的L长，需要缩短源极·漏极间的距离。在此，源极·漏极间的距离由光刻以及蚀刻的工序决定。在通过光刻进行图案形成的情况下，由于曝光机的掩模图案尺寸，微细化被限制。尤其是，在玻璃基板上通过光刻进行图案形成的情况下，掩模图案的最小尺寸是2μm左右，晶体管的短通道化被该掩模图案尺寸限制。另外，晶体管的通道长由光刻来决定，因此，晶体管的通道长受到了光刻的工序中的基板面内偏差的影响。
另外，在日本特开2014－194579号公报所示的晶体管中，各个像素的选择晶体管需要配置成不与栅极线、数据线。因此，在增大晶体管的W长时，在像素区域中晶体管占有的比率变高，因此，像素的开口率降低。
发明内容
鉴于上述实际情况，本发明的目的在于提供一种具有能够提高通态电流的晶体管的显示装置。另外，本发明的目的在于提供像素的开口率高的显示装置。
本发明的一实施方式的显示装置具有：基板；具有第1侧壁的第1绝缘层；第1侧壁的上方的氧化物半导体层；与氧化物半导体层对置的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；氧化物半导体层与基板之间的、与氧化物半导体层的第1部分连接的第1透明导电层；第1绝缘层的与基板相反一侧的、与氧化物半导体层的第2部分连接的第1电极；以及与第1透明导电层连接并与第1透明导电层同一层的第2透明导电层。
另外，本发明的一实施方式的显示装置具有：基板；具有第1侧壁的第1绝缘层；第1侧壁的上方的氧化物半导体层；与氧化物半导体层对置的栅极电极；氧化物半导体层与栅极电极之间的栅极绝缘层；氧化物半导体层与基板之间的、与氧化物半导体层的第1部分连接的第1透明导电层；第1绝缘层的与基板相反一侧的、与氧化物半导体层的第2部分连接的第1电极；以及与第1电极连接并与第1透明导电层同一层的第2透明导电层。
附图说明
图1是表示本发明的一实施方式涉及的显示装置的概要的俯视图。
图2A是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。
图2B是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的放大图的俯视图。
图3是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的A－B剖视图。
图4是表示在本发明的一实施方式涉及的显示装置的制造方法中在基板上形成基底层以及下部电极的工序的俯视图。
图5是表示在本发明的一实施方式涉及的显示装置的制造方法中在基板上形成基底层以及下部电极的工序的剖视图。
图6是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1透明导电层以及像素电极的工序的剖视图。
图7是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的俯视图。
图8是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的剖视图。
图9是表示在本发明的一实施方式涉及的显示装置的制造方法中形成氧化物半导体层的工序的俯视图。
图10是表示在本发明的一实施方式涉及的显示装置的制造方法中形成氧化物半导体层的工序的剖视图。
图11是表示在本发明的一实施方式涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的俯视图。
图12是表示在本发明的一实施方式涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的剖视图。
图13是表示在本发明的一实施方式涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的俯视图。
图14是表示在本发明的一实施方式涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的剖视图。
图15是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图16是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图17是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中在基板上形成基底层、第1透明导电层、像素电极、以及下部电极的工序的剖视图。
图18是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的剖视图。
图19是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成氧化物半导体层的工序的剖视图。
图20是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的剖视图。
图21是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的剖视图。
图22是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图23是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图24A是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图24B是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图25是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。
图26是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的C－D剖视图。
图27是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。
图28是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的E－F剖视图。
图29是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图30是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
图31是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。
符号说明
10，11，12，13，14，15，16，20，30，31，32，33：显示装置
100：基板
110：基底层
115：第1透明导电层
120：下部电极
130：第1绝缘层
131：第1侧壁
132：第1区域
135，170，177：层间绝缘层
140：氧化物半导体层
141：通道区域
150，157：栅极绝缘层
160：栅极电极
161，181：图案端部
171，175：开口部
180，185：上部电极
182：第2区域
190：辅助电极
200：第2绝缘层
500：像素
510：选择晶体管
520：像素电极
530：栅极驱动器电路
531，535：栅极线
539：交叉点
540：数据驱动器电路
541：数据线
550：公共布线
551：公共线
555，557：公共电极
560：保持电容
570：驱动器IC
580：FPC
590：外部端子
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。另外，公开的内容只不过是一个例子，对于被领域技术人员来说，在保证发明的主旨下的适当变更以及容易想到的内容，当然地包含在本发明的范围内。另外，为了更明确地进行说明，与实际的方式相比，存在附图对各部的宽度、厚度、形状等示意地表示的情况，但也只不过是一个例子，并不限定本发明的解释。另外，在本说明书和各图中，关于已示出的图，对于与上述相同的要素标记标记相同的符号，并适当省略详细的说明。
在此，在以下的说明中，所谓“连接第一构件与第二构件”意味着至少电连接第一构件与第二构件。也就是说，还可以物理地连接第一构件与第二构件，还可以在第一构件与第二构件之间设有其他构件。例如，氧化物半导体层140与下部电极120连接时，氧化物半导体层140以及下部电极120还可以直接接触，另外，还可以在氧化物半导体层140与下部电极120之间配置有其他层。
另外，在以下的说明中，存在用不同的用于表现连续的层的情况。例如，在以下的说明中，相对于连续的层，与其功能或者位置对应地用“栅极线531”以及“栅极电极160”这样不同的用语进行表现。但是，这只不过是为了便于说明而使用不同的用语进行表现，并不是将“栅极线531”和“栅极电极160”作为不同的构件而明确地进行区别。也就是说，还可以将“栅极线531”和“栅极电极160”更换并表现。另外，对于“第1透明导电层115”以及“像素电极520”也是与上述相同的关系。
〈实施方式1〉
使用图1～图3对本发明的一实施方式涉及的显示装置的概要、像素布置、以及其剖面构造进行说明。作为实施方式1的显示装置10，对液晶显示装置的晶体管阵列基板进行说明。但是，本发明并不限定于液晶显示装置，还能够应用于例如，利用了有机EL显示装置等发光元件(OLED：Organic Light-Emitting Diode)、无机EL显示装置等发光元件的发光型显示装置、电子纸等。
[显示装置10的概要]
图1是表示本发明的一实施方式涉及的显示装置的概要的俯视图。在图1中示出了配置有晶体管、布线的晶体管阵列基板的简易的电路图。晶体管阵列基板具有配置成M行N列(M以及N是自然数)的矩阵状的多个像素500。各像素500通过栅极驱动器电路530、数据驱动器电路540控制。另外，各像素500与公共布线550连接。
在此，栅极驱动器电路530是对供给与各像素500的灰度对应的数据信号的行进行选择的驱动器电路，该栅极驱动器电路530连接有与各像素500对应而设置并且沿第1方向D1延伸的栅极线531。另外，数据驱动器电路540是对各像素500供给数据信号的驱动器电路，该数据驱动器电路540连接有与各像素500对应而设置并且沿第2方向D2延伸的数据线541。另外，公共布线550是施加有公共电压的布线，该公共布线550经由沿第1方向D1延伸的公共线551与各像素500共通地连接。数据驱动器电路540相对由栅极驱动器电路530选择的行的像素依次供给数据信号。
栅极驱动器电路530以及数据驱动器电路540分别经由布线与驱动器IC570连接。另外，公共布线550也与驱动器IC570连接。进而，驱动器IC570经由布线与FPC580连接。在FPC580设有用于与外部机器连接的外部端子590。在图1中，例示了栅极驱动器电路530、数据驱动器电路540、以及公共布线550全部与驱动器IC570连接的构成，但并不限定于该构成。例如，也可以是栅极驱动器电路530、数据驱动器电路540、以及公共布线550的一部分或者全部没有经由驱动器IC570而与FPC580直接连接。
[显示装置10的像素布置]
图2A是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图2A所示，像素500具有沿第1方向D1延伸的栅极线531、沿与第1方向D1交叉的第2方向D2延伸数据线541、配置于栅极线531以及数据线541的交叉点539的选择晶体管510、以及经由选择晶体管510与数据线541连接的像素电极520。另外，虽然没有图示，但还可以在选择晶体管510与像素电极520之间配置保持电容。
在图2A中，栅极线531以及数据线541在俯视时分别是直线形状，例示出相互正交的布置，但并不限定于该布置。例如，栅极线531以及数据线541的两方或者一方还可以弯曲并且沿第1方向D1或者第2方向D2延伸。另外，在交叉点539上，栅极线531与数据线541还可以以90度以外的角度交叉。
另外，在图2A中，像素电极520例示出除去一部分的区域外，在栅极线531与数据线541之间设有偏移(对应日语：オフセット)的布置，也就是说，在俯视时，像素电极520例示出除去一部分的区域外，与栅极线531以及数据线541不重叠的布置，但不限定于该布置。例如，还可以是在俯视时像素电极520的外周端部与栅极线531以及数据线541重叠。
在图2A所示的显示装置10中，选择晶体管510的导通/截止由供给到栅极线531的栅极电压控制。也就是说，通过对栅极线531施加规定的栅极电压，从而选择晶体管510成为导通状态，连接数据线541与像素电极520。通过选择晶体管510变成导通状态，供给到数据线541的相对于像素的灰度的数据信号经由选择晶体管510被供给到像素电极520。
另外，虽然没有图示，但在与配置有像素电极520的基板对置而设置并且与该基板共同地保持液晶材料的对置基板上形成有施加公共电压的公共电极。也就是说，在显示装置10上，液晶材料通过在像素电极520与公共电极之间生成的纵向(相对于基板100的晶体管等被形成的面而垂直的方向)电场被定向。
[显示装置10的构造]
随后，使用俯视图以及剖视图对选择晶体管510以及像素电极520的构造详细地说明。在此，作为实施方式1的选择晶体管510，例示出作为通道而是使用了氧化物半导体的构造，但不限定于该构造，作为通道，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或者四氰基对二次甲基苯醌(TCNQ)等有机半导体。
图2B是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的放大图的俯视图。另外，图3是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的A－B剖视图。首先，使用剖视图对显示装置10的构造进行说明。如图3所示，显示装置10具有基板100、配置于基板100上的基底层110、配置于基底层110上的下部电极120(第2电极)；配置于下部电极120上以及基底层110上的第1透明导电层115；配置于第1透明导电层115上，并在图案端部具有第1侧壁131的第1绝缘层130；以及配置于第1绝缘层130的上表面的辅助电极190(第3电极)。
另外，显示装置10具有配置于第1侧壁131上、辅助电极190上以及第1透明导电层115上的氧化物半导体层140；与配置于第1侧壁131的上方的氧化物半导体层140对置而设置的栅极电极160；以及配置于氧化物半导体层140与栅极电极160之间的的栅极绝缘层150。在此，第1透明导电层115配置于氧化物半导体层140与基板100之间，并且在第1区域132与氧化物半导体层140的一方(第1部分)连接。进而，显示装置10具有配置于第1绝缘层130的与基板100相反一侧，并且在第2区域182与氧化物半导体层140的另一方(第2部分)连接的上部电极180(第1电极)、以及与第1透明导电层115连接，并与第1透明导电层115相同层的像素电极520(第2透明导电层)。
在此，在栅极电极160上配置有层间绝缘层170(第3绝缘层)，在一部分的区域中隔离栅极电极160和上部电极180。上部电极180经由设置于层间绝缘层170的开口部171而与氧化物半导体层140连接。
下部电极120配置于基板100与第1透明导电层115之间，并且在第1区域132经由第1透明导电层115与氧化物半导体层140的一方(第1部分)连接。另外，如图2B所示，下部电极120沿与数据线541的延伸方向相同的方向延伸。但是，在第1透明导电层115以及像素电极520具有相对于不影响像素的显示的程度而充分低的导电率的情况下，下部电极120也可以只配置于栅极线531以及数据线541的交叉点539的区域。另外，在第1透明导电层115以及像素电极520具有更低的导电率的情况下，能够省略下部电极120。
如图3所示，第1绝缘层130的第1侧壁131是倾斜面朝向上方的(朝向上方闭合)锥形形状。另外，第1绝缘层130以将图2B的斜线部(通道区域141)的外周作为图案端部的图案形状来配置。另外，设置于第1绝缘层130的图案端部的第1侧壁131如图2B的斜线部(通道区域141)所示，沿着该图案的外周设置成环状。
如图2B所示，栅极电极160是栅极线531的一部分，上部电极180是数据线541的一部分。换句话说，栅极电极160包含于栅极线531，上部电极180包含于数据线541。
随后，对上述说明的晶体管所包括的各层的形状以及材料更详细地说明。
基板100能够使用玻璃基板。另外，除了玻璃基板之外，还能够使用石英基板、蓝宝石衬底、树脂基板等具有透光性的绝缘基板。另外，在是能够折曲的显示装置(柔性显示器)的情况下，作为基板100，能够使用具有可挠性的基板。作为具有可挠性的基板，能够使用树脂基板。作为树脂基板，例如，能够使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂等材料。另外，能够使用对这些材料混入使基板的耐热性提高的杂质而成的树脂基板。
作为基底层110，能够使用能够抑制来自基板100的杂质向氧化物半导体层140扩散的材料。例如，作为基底层110，能够使用氮化硅(SiNx)、氮化氧化硅(SiNxOy)、氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化铝(AlNx)、氮化氧化铝(AlNxOy)、氧化铝(AlOx)、氧化氮化铝(AlOxNy)等(x，y为任意)。另外，还可以使用将这些膜层叠后的构造。
在此，所谓SiOxNy是含有比氧(O)少量的氮(N)的硅化合物，所谓AlOxNy是含有比氧(O)少量的氮(N)的铝化合物。另外，所谓SiNxOy是含有比氮少量的氧的硅化合物，所谓AlNxOy是含有比氮少的量的氧的铝化合物。
上述例示出的基底层110由能够以纳米级控制膜厚的薄膜形成。作为能够以纳米级控制膜厚的薄膜能够使用通过物理蒸镀法(Physical Vapor Deposition：PVD法)或者化学蒸镀法(Chemical Vapor Deposition：CVD法)成膜的薄膜。在此，所谓PVD法是使用了溅射法、真空蒸镀法、电子束蒸镀法、电镀法、以及分子束外延法等的成膜方法。另外，所谓CVD法是使用了热CVD法、等离子CVD法、催化CVD法(Cat(Catalytic)－CVD法或者热丝CVD法)等的成膜方法。另外，在能够以纳米级(小于1μm的范围)控制膜厚时，还可以是使用上述例示出的蒸镀法以外的方法进行成膜而成的薄膜。
下部电极120能够使用一般的金属材料或者导电性材料。例如，能够使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂金(Pt)、铋(Bi)等。另外，还可以使用这些材料的合金。另外，还可以使用这些材料的氮化物。另外，还可以使用ITO(氧化铟·锡)、IGO(氧化铟·镓)、IZO(氧化铟·锌)、GZO(将镓作为添加剂而添加的氧化锌)等导电性氧化物。另外，还可以使用将这些膜层叠后的构造。下部电极120也能够与基底层110相同地由能够以纳米级控制膜厚的薄膜形成。
在此，优选地，作为下部电极120而使用的材料相对于具有将氧化物半导体用于通道而得的晶体管的显示装置的制造工序中的热处理工序具有耐热性，使用与配置于其上层的第1透明导电层115的接触电阻低的材料。在此，在下部电极120上成膜有第1透明导电层115的情况下，下部电极120表面曝露于氧气氛中。因此，为了得到与第1透明导电层115良好的电接触，可以使用至少下部电极120的最表面难以氧化的材料。或者，可以使用至少下部电极120的最表面即使氧化也难以高电阻化的材料。
第1透明导电层115以及像素电极520能够使用具有一般的透光性的导电性材料。例如，还可以使用ITO(氧化铟·锡)、IGO(氧化铟·镓)、IZO(氧化铟·锌)、ZnO(氧化锌)、SnO2(氧化锡)、In2O3(氧化铟)、GZO(将镓作为添加剂而添加的氧化锌)、铌(Nb)等将杂质作为添加剂而添加的氧化钛等导电性氧化物。另外，还可以使用将这些膜层叠后的构造。
第1绝缘层130与基底层110相同地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料、以及聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等有机绝缘材料。另外，第1绝缘层130由能够以纳米级控制膜厚的薄膜形成，能够使用以与基底层110相同的方法所形成的薄膜。第1绝缘层130和基底层110还可以使用相同的材料，还可以使用不同的材料。
另外，在图3中，例示出第1绝缘层130的第1侧壁131的截面形状为直线状的正锥形形状的构造，但不限定于该构造，第1侧壁131的形状还可以是朝向上方而呈凸形状的正锥形形状，相反地还可以是朝向上方而呈凹形状的正锥形形状。另一方面，第1侧壁131的倾斜面并不限定于朝向上方的正锥形形状，还可以是垂直形状，或者倾斜面还可以是朝向下方的倒锥形形状。
另外，在图3中，例示出第1绝缘层130是单层的构造，但不限定于该构造，还可以是层叠多个不同的层后的构造。在这种情况下，通过不同的层，第1侧壁131的锥形角以及形状也不同。另外，作为第1绝缘层130，还可以设成通过层叠不同物性的层(例如，SiNx以及SiOx)，从而根据第1侧壁131的位置而形成物性不同的氧化物半导体层140。也就是说，显示装置10的晶体管还可以具有将特性不同的氧化物半导体层140串联地连接而成的通道。
氧化物半导体层140能够使用具有半导体的特性的氧化金属。例如，能够使用含有铟(In)、镓(Ga)、锌(Zn)、以及氧(O)的氧化物半导体。尤其是，能够使用具有In：Ga：Zn：O＝1：1：1：4的组成比的氧化物半导体。但是，本发明所使用的含有In、Ga、Zn、以及O的氧化物半导体并不限定于上述的组成，能够使用与上述不同的组成的氧化物半导体。例如，为了提高迁移率，还可以增大In的比率。另外，为了增大带隙，减小光照射的影响，还可以增大Ga的比率。另外，氧化物半导体层140能够由能够以纳米级控制膜厚的薄膜形成。
另外，还可以对含有In、Ga、Zn、以及O的氧化物半导体添加其他的元素，例如还可以添加Al、Sn等金属元素。另外，除了上述的氧化物半导体以外，还能够使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2)、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等。另外，氧化物半导体层140还可以是非晶体，还可以是结晶性。另外，氧化物半导体层140还可以是非晶体与结晶混相(对应日语：混相)而成。
栅极绝缘层150与基底层110以及第1绝缘层130相同地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。另外，栅极绝缘层150由能够以纳米级控制膜厚的薄膜形成，能够使用以与基底层110相同的方法形成的薄膜。另外，栅极绝缘层150能够使用层叠这些绝缘层后的构造。栅极绝缘层150还可以是与基底层110以及第1绝缘层130相同的材料，还可以是不同的材料。
栅极电极160能够使用与下部电极120相同的材料。栅极电极160也可以使用与下部电极120相同的材料，也可以使用不同的材料。优选地，作为栅极电极160而使用的材料相对于将氧化物半导体用于通道而成的晶体管的制造工序中的热处理工序具有耐热性，使用具有在栅极电极为0V时晶体管截止的增强型的功函数的材料。栅极电极160能够由能够以纳米级控制膜厚的薄膜形成。在图3中，例示出栅极电极160为单层的构造，但不限定于该构造，还可以是层叠多个不同的层后的构造。
层间绝缘层170与基底层110、第1绝缘层130、以及栅极绝缘层150相同地，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。另外，层间绝缘层170由能够以纳米级控制膜厚的薄膜形成，能够使用以与基底层110相同的方法而成的薄膜。作为层间绝缘层170，除了上述的无机绝缘材料之外，能够使用TEOS层、有机绝缘材料。在此，所谓TEOS层是指将TEOS(Tetra Ethyl Ortho Silicate)作为原料的CVD层，所以，该TEOS层是具有缓和基底的高低差并进行平坦化的效果的膜。另外，作为有机绝缘材料，能够使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等。层间绝缘层170可以以单层来使用上述的材料，还可以使上述的材料层叠。例如，还可以使无机绝缘材料以及有机绝缘材料层叠。
上部电极180能够使用与下部电极120以及栅极电极160相同的材料。上部电极180可以使用与下部电极120以及栅极电极160相同的材料，还可以使用不同的材料。另外，作为下部电极120以及栅极电极160，除了列举的材料以外，上部电极180还能够使用铜(Cu)、银(Ag)、金(Au)等。上部电极180能够使用由能够以纳米级控制膜厚的薄膜形成的薄膜。
优选地，作为上部电极180而使用的材料相对于将氧化物半导体用于通道而成的晶体管的制造工序中的热处理工序具有耐热性，使用与氧化物半导体层140的接触电阻低的材料。在此，为了得到与氧化物半导体层140良好的电接触，作为上部电极180，能够使用功函数比氧化物半导体层140小的金属材料。
[显示装置10的动作]
对使用图2B以及图3所示的显示装置10来驱动像素的动作进行说明。如图2B所示，显示装置10具有栅极线531、数据线541、选择晶体管510、以及像素电极520。在此，选择晶体管510是将氧化物半导体层140作为通道的晶体管。另外，栅极线531与栅极电极160连接。另外，数据线541与上部电极180连接。另外，像素电极520与选择晶体管510的漏极侧连接，通过选择晶体管510变成导通状态，从而，经由选择晶体管510与数据线541连接。
首先，通过对栅极线531施加使选择晶体管510成为导通状态的栅极电压，从而，对栅极电极160也施加栅极电压。进而，基于施加于栅极电极160的栅极电压，隔着栅极绝缘层150在氧化物半导体层140生成电场，从而，在配置于第1侧壁131的氧化物半导体层140形成通道。在此，第1侧壁131设置成环状，因此，如图2B所示，形成有环状的通道区域141。在此，图2B所示的选择晶体管510环形地形成有该通道区域，所以，将该构成称为“环绕型”或者“环绕型晶体管”。
在形成了通道区域141的状态下对数据线541施加数据信号时，经由上部电极180、通道区域141、第1透明导电层115、以及下部电极120对像素电极520供给数据信号。也就是说，上部电极180作为源极电极而发挥作用，第1透明导电层115以及下部电极120作为漏极电极而发挥作用。进而，施加于栅极线531的栅极电压变化成使选择晶体管510成为截止状态的电压，从而，选择晶体管510变成截止状态，像素电极520保持供给数据信号的状态。在像素电极520与设置于对置基板的公共电极之间形成有基于这些电极间的电位差的电场，液晶材料被定向。
也就是说，在显示装置10中，选择晶体管510的栅极电极160、作为源极电极而发挥作用的上部电极180、以及作为漏极电极而发挥作用的下部电极120(或者第1透明导电层115)能够在俯视时配置于与栅极线531或者数据线541重叠的区域。更具体地讲，选择晶体管510能够形成于栅极线531与数据线541交叉的区域，也就是说包括交叉点539的区域。
在此，将氧化物半导体层140用于通道而成的选择晶体管510由于阻断电流非常小，因此，供给到像素电极520的数据信号到随后的帧的数据信号供给为止被维持，但是，还可以根据需要，设置用于保持供给到像素电极520的数据信号的保持电容。另外，图2B以及在图3中，例示出在俯视时，在与栅极电极160不重叠的区域也配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在俯视时，在与栅极电极160不重叠的区域不配置氧化物半导体层140的构造。
如上述所示，在显示装置10中，配置于第1侧壁131的氧化物半导体层140作为通道而发挥作用。因此，显示装置10中的通道长由第1绝缘层130的膜厚以及第1侧壁131的锥形角控制。
如以上所示，根据本发明的实施方式1涉及的显示装置10，配置于第1绝缘层130的第1侧壁131的氧化物半导体层140成为通道，因此，通过控制第1绝缘层130的膜厚以及第1侧壁131的锥形角这两方或者一方，能够控制选择晶体管510的通道长。如上述所示，第1绝缘层130由能够以纳米级控制膜厚的薄膜形成，因此，能够实现具有比偏差的级是微米级的光刻的图案形成界限小的通道长的晶体管。其结果是，能够提供具有使通态电流提高的晶体管的显示装置。
另外，根据本发明的实施方式1涉及的显示装置10，能够将选择晶体管510配置于栅极线531与数据线541交叉的交叉点539，因此，能够提供像素的开口率高的显示装置。另外，通过沿着数据线541延伸的方向在第1透明导电层115的下层配置下部电极120，从而，能够降低第2方向D2的布线电阻，能够对像素电极520的全部区域效率良好地供给数据信号。另外，辅助电极190配置于第1绝缘层130与氧化物半导体层140之间，从而能够进一步减少选择晶体管510的截止电阻。
另外，根据本发明的实施方式1涉及的显示装置10，相对环状的第1侧壁131配置有氧化物半导体层140，通道区域141形成为环状，因此，氧化物半导体层140的图案端部不被包含于通道区域141。氧化物半导体层140的图案端部在氧化物半导体层140的蚀刻之时，物性会发生变化，但是在显示装置10中，氧化物半导体层140的图案端部不被包含于通道区域141，因此，不产生以氧化物半导体层140的图案端部为起因的泄漏路径。也就是说，能够实现具有阻断电流更少的晶体管的显示装置。
另外，根据本发明的实施方式1涉及的显示装置10，第1绝缘层130的膜厚如上述所示使用PVD法或者CVD法，能够以纳米级控制，因此，膜厚的基板面内偏差也能够控制成纳米级。另外，第1侧壁131的锥形角由第1绝缘层130的蚀刻速率以及抗蚀剂的后退量控制，这些偏差控制也能够以与第1绝缘层130的膜厚偏差同等的级来控制。因此，第1绝缘层130的膜厚以及锥形角的基板面内的偏差与光刻的图案形成的基板面内的偏差相比能够缩小。其结果是，能够实现具有能够抑制通道长的基板面内偏差的晶体管的显示装置。
另外，根据本发明的实施方式1涉及的显示装置10，第1侧壁131的倾斜面是锥形形状，从而，氧化物半导体层140以及栅极绝缘层150相对于第1侧壁131的被覆性(覆盖范围)提高。因此，形成于第1侧壁131的氧化物半导体层140以及栅极绝缘层150的膜厚的控制性变得良好。其结果是，能够得到具有特性偏差少的晶体管的显示装置。
[显示装置10的制造方法]
使用图4～图14一边参照俯视图以及剖视图一边对本发明的一实施方式涉及的显示装置的制造方法进行说明。
图4是表示在本发明的一实施方式涉及的显示装置的制造方法中在基板上形成基底层以及下部电极的工序的俯视图。图5是表示在本发明的一实施方式涉及的显示装置的制造方法中在基板上形成基底层以及下部电极的工序的剖视图。如图5所示，在基板100上成膜有基底层110以及下部电极120，通过光刻以及蚀刻，形成图4所示的下部电极120的图案。在此，优选地，下部电极120的蚀刻以下部电极120的蚀刻速率与基底层110的蚀刻速率的选择比大的条件来进行处理。
图6是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1透明导电层以及像素电极的工序的剖视图。该工序中的俯视图与图4相同，所以在此省略。如图6所示，在下部电极120上以及基底层110上成膜有第1透明导电层115以及像素电极520。在此，为了降低第1透明导电层115与下部电极120的接触电阻，还可以在第1透明导电层115的成膜前设置去除下部电极120表面的自然氧化膜、有机汚染物的工序。
上述的去除工序还可以是与第1透明导电层115以及像素电极520的成膜工序分开的另外的工序，以与第1透明导电层115以及像素电极520的成膜装置分开的另外的装置来进行。另一方面，该去除工序还可以是与第1透明导电层115以及像素电极520的成膜工序相同的工序，在第1透明导电层115以及像素电极520的成膜装置内进行。作为该去除工序，例如能够在第1透明导电层115以及像素电极520的成膜装置内进行反溅射等。
图7是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的俯视图。图8是表示在本发明的一实施方式涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的剖视图。如图8所示，在图6所示的基板的整个面成膜有第1绝缘层130以及辅助电极190，通过光刻以及蚀刻，形成图7所示的第1绝缘层130以及辅助电极190的图案。
在此，第1绝缘层130以及辅助电极190可以一次性地蚀刻，还可以分别以另外的工序蚀刻。例如，还可以在形成第1绝缘层130的图案后，将辅助电极190成膜到第1绝缘层130的上表面以及侧壁，通过光刻以及蚀刻形成辅助电极190的图案。在第1绝缘层130的蚀刻中，能够将第1透明导电层115以及像素电极520作为该蚀刻的蚀刻挡件(对应日语：エッチングストッパ)来利用。
第1绝缘层130的蚀刻只要以第1绝缘层130的蚀刻速率与第1透明导电层115以及像素电极520的蚀刻速率之间的选择比大的条件进行处理即可。例如，在作为第1透明导电层115以及像素电极520而是使用了ITO的情况下，由于能够蚀刻ITO的蚀刻条件被限制，因此，作为第1绝缘层130的蚀刻条件能够使用多样的条件。
另外，由于能够将第1透明导电层115以及像素电极520作为第1绝缘层130的蚀刻挡件来使用，因此，例如，也能够以相同的材料形成第1绝缘层130以及基底层110。另外，在图7中，第1绝缘层130是方形的图案，但不限定于该图案形状，例如，还可以是圆形、椭圆形、多边形、弯曲形等多样的形状。
在此，对于用于使第1绝缘层130的第1侧壁131成为锥形形状的蚀刻方法进行说明。第1侧壁131的锥形角能够通过第1绝缘层130的蚀刻速率、以及在蚀刻第1绝缘层130时作为掩模而使用的抗蚀剂的水平方向的蚀刻速率(以下，称为抗蚀剂的后退量)进行控制。例如，在与第1绝缘层130的蚀刻速率相比，抗蚀剂的后退量小的情况下，第1侧壁131的锥形角变大(接近垂直的角度)，在抗蚀剂的后退量为零的情况下，第1侧壁131成为垂直。另一方面，在与第1绝缘层130的蚀刻速率相比，抗蚀剂的后退量大的情况下，第1侧壁131的锥形角变小(缓缓的倾斜)。在此，抗蚀剂的后退量能够通过抗蚀剂图案端部的锥形角、抗蚀剂的蚀刻速率来进行调整。
图9是表示在本发明的一实施方式涉及的显示装置的制造方法中形成氧化物半导体层的工序的俯视图。图10是表示在本发明的一实施方式涉及的显示装置的制造方法中形成氧化物半导体层的工序的剖视图。如图10所示，在图8所示的基板的整个面上成膜有氧化物半导体层140，通过光刻以及蚀刻，形成图9所示的氧化物半导体层140的图案。氧化物半导体层140能够使用溅射法进行成膜。氧化物半导体层140只要形成为至少覆盖沿着第1绝缘层130的图案外周被设置成环状的第1侧壁131即可。
另外，如图10所示，能够用与氧化物半导体层140的蚀刻相同的蚀刻工序来蚀刻第1透明导电层115。氧化物半导体层140的蚀刻可以以干刻进行，还可以以湿刻进行。在以湿刻来蚀刻氧化物半导体层140的情况下，能够使用含有草酸的蚀刻剂。
在此，例示出氧化物半导体层140形成于第1侧壁131的全部区域的构成，但不限定于该构成，例如还可以是仅覆盖第1侧壁131的一部分那样的形状。还可以在第1侧壁131存在没有形成氧化物半导体层140的部分。另外，在图10中，例示出不去除像素电极520上的氧化物半导体层140的制造方法，但不限定于该制造方法，还可以去除像素电极520上的氧化物半导体层140。
图11是表示在本发明的一实施方式涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的俯视图。图12是表示在本发明的一实施方式涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的剖视图。如图12所示，在图10所示的基板的整个面上形成栅极绝缘层150以及栅极电极160，通过光刻以及蚀刻，形成图11所示的栅极电极160的图案。在此，如图11所示，在俯视时，栅极电极160配置成覆盖环状的第1侧壁131。
在此，如图11以及图12所示，栅极电极160在与第1绝缘层130以及辅助电极190的图案对应的区域具有开口部。另外，如图12所示，栅极绝缘层150作为栅极电极160的蚀刻挡件而发挥作用，在图12中示出了仅蚀刻有栅极电极160的状态。但是，还可以一次性地蚀刻栅极绝缘层150以及栅极电极160。
图13是表示在本发明的一实施方式涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的俯视图。图14是表示在本发明的一实施方式涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的剖视图。如图14所示，在图12所示的基板的整个面上成膜有层间绝缘层170，通过光刻以及蚀刻，形成图13所示的开口部171的图案。
在此，开口部171露出在第1绝缘层130以及辅助电极190的上方形成的氧化物半导体层140。另外，优选地，形成开口部171的蚀刻条件是确保栅极绝缘层150以及层间绝缘层170的蚀刻速率与氧化物半导体层140的蚀刻速率之间较高的选择比的蚀刻条件。
进而，在图14所示的基板的整个面上成膜有上部电极180，如图3所示形成上部电极180的图案。通过上述所示的制造工序，能够形成如图2B以及图3所示那样的本发明的实施方式1涉及的显示装置10。在此，形成于图3中的第1侧壁131的氧化物半导体层140成为通道区域141。也就是说，在图2B中，通道区域141形成于氧化物半导体层140与栅极电极160重叠的区域。也就是说，选择晶体管510的通道区域141沿着第1侧壁131形成为环状，通道区域141成为不包括氧化物半导体层140的图案端部的环绕型的构成。
如以上所示，根据本发明的实施方式1涉及的显示装置10的制造方法，通过在基底层110的形成与第1绝缘层130的形成之间形成第1透明导电层115，从而，能够在形成第1绝缘层130的图案时，将第1透明导电层115作为蚀刻挡件进行利用。因此，能够扩大第1绝缘层130的蚀刻条件、基底层110以及第1绝缘层130的材料等的处理容限。
〈实施方式1的变形例1〉
使用图15对本发明的一实施方式的变形例进行说明。实施方式1的变形例1涉及的显示装置11与在实施方式1中说明的显示装置10类似。在以下的说明中，对于具有与显示装置10相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置11的构造]
图15是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图15所示的显示装置11与图3所示的显示装置10类似，但在显示装置11的像素电极520(第2透明导电层)经由配置于开口部175的上部电极185而与选择晶体管510的上部电极180(第1电极)连接这点、以及选择晶体管510的第1透明导电层115与像素电极520分离这点上与显示装置10不同。
也就是说，在显示装置11中，上部电极180作为选择晶体管510的漏极电极而发挥作用，下部电极120作为源极电极而发挥作用。因此，数据线541由与下部电极120同一层形成，下部电极120成为数据线541的一部分。在图15中，例示出在像素电极520上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在像素电极520上不配置氧化物半导体层140，上部电极185与像素电极520接触的构造。
如以上所示，根据本发明的实施方式1的变形例1涉及的显示装置11，通过像素电极520与选择晶体管510的上部电极180连接，从而，能够用与上部电极180同一层的布线从选择晶体管510的漏极电极即上部电极180开始到像素电极520为止进行连接。作为上部电极180，能够使用与透明导电层相比电阻低的金属材料，因此，通过该构成，能够缩小选择晶体管510与像素电极520之间的电阻值。
〈实施方式1的变形例2〉
使用图16对本发明的一实施方式的变形例进行说明。实施方式1的变形例2涉及的显示装置12与在实施方式1中说明的显示装置10类似。在以下的说明中，对于具有与显示装置10相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置12的构造]
图16是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图16所示的显示装置12与图3所示的显示装置10类似，但在显示装置12的第1透明导电层115配置于下部电极120的下方这点上与显示装置10不同。在显示装置12中，与显示装置10相同地，上部电极180作为选择晶体管510的源极电极而发挥作用，下部电极120作为漏极电极而发挥作用。也就是说，数据线541由与上部电极180同一层形成，上部电极180成为数据线541的一部分。
如以上所示，根据本发明的实施方式1的变形例2涉及的显示装置12，能够提供能得到与显示装置10相同的效果的显示装置。另外，由于能够使氧化物半导体层140与下部电极120接触，因此，能够减少接触电阻。
[显示装置12的制造方法]
使用图17～图21一边参照俯视图以及剖视图一边对本发明的一实施方式的变形例涉及的显示装置的制造方法进行说明。另外，显示装置12的制造方法与图3所示的显示装置10的制造方法类似，因此，省略详细的说明。
图17是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中在基板上形成基底层、第1透明导电层、像素电极、以及下部电极的工序的剖视图。另外，该工序中的俯视图与图4相同，所以在此省略。如图17所示，在基板100上成膜有基底层110、第1透明导电层115、像素电极520、以及下部电极120，通过光刻以及蚀刻，形成下部电极120的图案。在此，为了降低第1透明导电层115与下部电极120的接触电阻，因此，还可以在下部电极120的成膜前设置去除第1透明导电层115表面的有机汚染物的工序。另外，在下部电极120的蚀刻中，能够将第1透明导电层115作为该蚀刻的蚀刻挡件进行利用。
图18是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成第1绝缘层以及辅助电极的工序的剖视图。另外，该工序中的俯视图与图7相同，所以在此省略。如图18所示，在图17所示的基板的整个面上成膜有第1绝缘层130以及辅助电极190，通过光刻以及蚀刻，形成与图7相同的第1绝缘层130的图案。在此，第1绝缘层130以及辅助电极190可以一次性地蚀刻，还可以分别以另外的工序蚀刻。例如，可以将第1绝缘层130作为蚀刻挡件来蚀刻辅助电极190，将下部电极120、第1透明导电层115、以及像素电极520作为蚀刻挡件来蚀刻第1绝缘层130。
图19是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成氧化物半导体层的工序的剖视图。另外，该工序中的俯视图与图9相同，所以在此省略。如图19所示，在图18所示的基板的整个面上成膜有氧化物半导体层140，通过光刻以及蚀刻，形成与图9相同的氧化物半导体层140的图案。另外，能够用与氧化物半导体层140的蚀刻相同的蚀刻工序蚀刻露出的第1透明导电层115。另外，在图19中，例示出不去除像素电极520上的氧化物半导体层140的制造方法，但不限定于该制造方法，还可以去除像素电极520上的氧化物半导体层140。
图20是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成栅极绝缘层以及栅极电极的工序的剖视图。另外，该工序中的俯视图与图11相同，所以在此省略。如图20所示，在图19所示的基板的整个面上形成栅极绝缘层150以及栅极电极160，通过光刻以及蚀刻，形成与图11相同的栅极电极160的图案。在图20中，示出了栅极绝缘层150成为栅极电极160的蚀刻挡件，仅蚀刻有栅极电极160的状态，但还可以一次性地蚀刻栅极绝缘层150以及栅极电极160。
图21是表示在本发明的一实施方式的变形例涉及的显示装置的制造方法中形成层间绝缘层，在层间绝缘层以及栅极绝缘层形成开口部的工序的剖视图。另外，该工序中的俯视图与图13相同，所以在此省略。如图21所示，在图20所示的基板的整个面上成膜有层间绝缘层170，通过光刻以及蚀刻，形成有与图13相同的开口部171的图案。在此，开口部171露出在第1绝缘层130以及辅助电极190的上方形成的氧化物半导体层140。
进而，在图21所示的基板的整个面上成膜有上部电极180，如图16所示，形成上部电极180的图案。在上述所示的制造工序中，能够形成如图16所示那样的本发明的实施方式1的变形例2涉及的显示装置12。
〈实施方式1的变形例3〉
使用图22对本发明的一实施方式的变形例进行说明。实施方式1的变形例3涉及的显示装置13与图16所示的显示装置12类似。在以下的说明中，对于具有与显示装置12相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置13的构造]
图22是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图22所示的显示装置13与图16所示的显示装置12类似，但在显示装置13的像素电极520(第2透明导电层)经由配置于开口部175的上部电极185而与选择晶体管510的上部电极180(第1电极)连接这点、以及选择晶体管510的第1透明导电层115与像素电极520分离这点上与显示装置12不同。
也就是说，在显示装置13上，上部电极180作为选择晶体管510的漏极电极而发挥作用，下部电极120作为源极电极而发挥作用。因此，数据线541由与下部电极120同一层形成，下部电极120成为数据线541的一部分。在图22中，例示出在像素电极520上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在像素电极520上不配置氧化物半导体层140，上部电极185与像素电极520接触的构造。
如以上所示，根据本发明的实施方式1的变形例3涉及的显示装置13，通过像素电极520与选择晶体管510的上部电极180连接，从而，能够用与上部电极180同一层的布线从选择晶体管510的漏极电极即上部电极180开始到像素电极520为止进行连接。作为上部电极180，能够使用与透明导电层相比电阻低的金属材料，因此，通过该构成，能够缩小选择晶体管510与像素电极520之间的电阻值。
〈实施方式1的变形例4〉
使用图23对本发明的一实施方式的变形例进行说明。实施方式1的变形例4涉及的显示装置14与在实施方式1的变形例2中说明的显示装置12类似。在以下的说明中，对于具有与显示装置12相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置14的构造]
图23是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图23所示的显示装置14与图16所示的显示装置12类似，但在显示装置14没有配置下部电极120，在选择晶体管510的漏极区域，氧化物半导体层140与第1透明导电层115连接这点上与显示装置12不同。
如以上所示，根据本发明的实施方式1的变形例4涉及的显示装置14，能够提供能得到与显示装置12相同的效果的显示装置，进而，能够省略形成下部电极120的工序。因此，与显示装置12能够减少显示装置14的工序数目，因此，能够减少制造成本。
〈实施方式1的变形例5〉
使用图24A对本发明的一实施方式的变形例进行说明。实施方式1的变形例5涉及的显示装置15与在实施方式1中说明的显示装置10类似。在以下的说明中，对于具有与显示装置10相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置15的构造]
图24A是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图24A所示的显示装置15与图3所示的显示装置10类似，但在显示装置15的上部电极180不与氧化物半导体层140接触而与辅助电极190接触这点上与显示装置12不同。换句话说，在显示装置15中，上部电极180经由辅助电极190与氧化物半导体层140连接。在显示装置15中，氧化物半导体层140只要与辅助电极190相接即可，不需要氧化物半导体层140与上部电极180在俯视时重叠。也就是说，与图3的显示装置10不同，上部电极180还可以配置于氧化物半导体层140的上方。
如以上所示，根据实施方式1的变形例5涉及的显示装置15，由于上部电极180与辅助电极190相接，因此，能够进一步降低接触电阻。其结果是，能够提供具有使通态电流提高的晶体管的显示装置。
〈实施方式1的变形例6〉
使用图24B对本发明的一实施方式的变形例进行说明。实施方式1的变形例6涉及的显示装置16与在实施方式1中说明的显示装置10类似。在以下的说明中，对于具有与显示装置10相同构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置16的构造]
图24B是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图24B所示的显示装置16与图3所示的显示装置10类似，但在显示装置16在第1绝缘层130的上方，在第1绝缘层130与氧化物半导体层140之间没有设置辅助电极190这点上与图3所示的显示装置10不同。也就是说，上部电极180在第1绝缘层130的上方与氧化物半导体层140连接。
在显示装置16中，在栅极电极160的图案端部161与上部电极180的图案端部181之间，存在没有通过施加于栅极电极160的栅极电压而形成电场的偏移区域。该构造称为仅在氧化物半导体层140的上部电极180侧设有偏移区域的单侧偏移构造。在单侧偏移构造的晶体管中，在对设有偏移的一侧的上部电极180施加了漏极电压的情况下，偏移附近的氧化物半导体层140中的电子受到上部电极180的漏极电压的影响，因此电流流动。另一方面，在对上部电极180施加了源极电压的情况下，偏移附近的氧化物半导体层140中的电子几乎没有受到施加于下部电极120或者第1透明导电层115的漏极电压的影响，因此电流不流动。也就是说，单侧偏移构造的晶体管具有整流性，能够作为二极管元件进行利用。
另一方面，为了得到选择晶体管510的更高的通态电流，还可以在该偏移区域设置与通道相比导电率更高的氧化物半导体层140。偏移区域的导电率高的氧化物半导体层140例如能够通过在形成栅极电极160的图案的工序之后，将栅极电极160作为掩模，从上方向氧化物半导体层140导入生成载流子的杂质，或者在层间绝缘层170成膜有含有氢的SiNx等无机绝缘膜来实现。
如以上所示，根据实施方式1的变形例6涉及的显示装置16，无需在第1绝缘层130的上方形成辅助电极190，因此，能够省略形成辅助电极190的工序。因此，与显示装置10相比能够减少显示装置16的工序数目，因此，能够减少制造成本。另外，在第1绝缘层130的上方没有配置辅助电极190，从而，能够容易地进行第1绝缘层130的形状的调整。
〈实施方式2〉
使用图25以及图26对本发明的一实施方式涉及的像素布置、以及其剖面构造进行说明。作为实施方式2的显示装置20，对横电场方式的液晶显示装置的晶体管阵列基板进行说明。另外，关于显示装置20的概要与实施方式1相同，所以在此省略说明。
[显示装置20的像素布置]
图25是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图25所示，像素500具有沿第1方向D1延伸的栅极线531、向与第1方向D1交叉的第2方向D2弯曲并延伸的数据线541、配置于栅极线531以及数据线541的交叉点539的选择晶体管510、经由选择晶体管510与数据线541连接的像素电极520、在俯视时与像素电极520对置而配置，并与沿第1方向D1延伸的公共线551连接的公共电极555(第3透明导电层)、在俯视时重叠有像素电极520与上部电极185，并与选择晶体管510以及像素电极520连接的保持电容560。
如图25所示，像素电极520以及公共电极555一边沿着数据线541弯曲一边向第2方向D2延伸。另外，保持电容560设置于像素电极520的一部分和经由开口部175与公共电极555连接的上部电极185在俯视时进行重叠的区域。另外，公共线551以躲避配置于交叉点539的选择晶体管510的方式沿第1方向D1延伸。
在此，在图25中，例示出像素电极520沿着相邻的2根数据线541而配置2根，在2根像素电极520的大致中间配置1根公共电极555的构成，但并不限定于该构成。还可以是例如，公共电极555沿着相邻的2根数据线541而配置2根，在2根公共电极555的大致中间配置1根像素电极520。另外，沿着相邻的数据线541而配置的像素电极520以及公共电极555的一方或者两方还可以是3根以上。
在图25中，例示出数据线541、像素电极520、以及公共电极555一边弯曲一边向第2方向D2延伸的构成，但不限定于该构成，数据线541、像素电极520、以及公共电极555还可以是以直线形状沿第2方向D2延伸的构成。另外，在图25中，例示出选择晶体管510以及像素电极520连接有保持电容560的构成，但并不限定于该构成。例如，在选择晶体管510的阻断电流充分小到能够将供给到像素电极520的数据信号维持到随后的帧的数据信号供给为止的程度时，能够省略保持电容560。
在图25所示的显示装置20中，对栅极线531施加栅极电压，从而，选择晶体管510成为导通状态。进而，在选择晶体管510以导通状态对数据线541施加数据信号时，数据信号经由选择晶体管510被供给到像素电极520。另一方面，经由公共线551对公共电极555施加公共电压。也就是说，在显示装置20中，对像素电极520(第2透明导电层)以及公共电极555(第3透明导电层)施加不同的电压，液晶材料通过在像素电极520与公共电极555之间生成的横向(相对于基板100的晶体管等被形成的面而水平的方向)电场被定向。换句话说，像素电极520(第2透明导电层)以及公共电极555(第3透明导电层)分别与不同的电源连接。
[显示装置20的构造]
随后，使用俯视图以及剖视图对选择晶体管510以及像素电极520的构造详细地说明。在此，作为实施方式2的选择晶体管510以及像素电极520，对使用了与图3示出的实施方式1的选择晶体管510以及像素电极520相同的构造的情况进行说明，但是也能够使用与实施方式1的变形例示出的选择晶体管以及像素电极相同的构造。另外，例示出作为实施方式2的选择晶体管510的通道而使用氧化物半导体的构造，但不限定于该构造，作为通道，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或者四氰基对二次甲基苯醌(TCNQ)等有机半导体。
图26是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的C－D剖视图。图26所示的选择晶体管510的构造是与图3所示的显示装置10的选择晶体管510相同的构造，所以在此省略说明。如图26所示，公共线551以及公共电极555由与第1透明导电层115以及像素电极520同一层形成。
保持电容560是使像素电极520与上部电极185成为一对电极的电容元件。在此，上部电极185由与选择晶体管510的上部电极180同一层形成，并经由开口部175与公共电极555连接。另外，保持电容560是使配置于像素电极520与上部电极185之间的栅极绝缘层150以及层间绝缘层170成为电介质的电容元件。在图26示出的显示装置20中，例示出保持电容560的与像素电极520对置的电极(上部电极185)由与上部电极180同一层形成的构造，但不限定于该构造。例如，还可以是保持电容560的与像素电极520对置的电极由与栅极电极160同一层形成的构造。也就是说，保持电容560还可以是使栅极绝缘层150成为电介质的电容元件。
与像素500的选择晶体管510所连接的栅极线531相邻的栅极线535通过以与第1绝缘层130同一层形成的层间绝缘层135而被从公共线551隔离。
另外，在图26中，例示出在公共电极555上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在公共电极555上不配置氧化物半导体层140，上部电极185与公共电极555接触的构造。
如以上所示，根据本发明的实施方式2涉及的显示装置20，能够得到与实施方式1涉及的显示装置10同等的效果，进而能够实现视场角宽广的横电场方式的液晶显示装置。另外，能够不增加工序数目地形成保持电容560。另外，通过在栅极线535与公共线551之间配置层间绝缘层135，从而能够减少栅极线535与公共线551之间的寄生电容。因此，能够抑制像素电路驱动中的信号延迟。
〈实施方式3〉
使用图27以及图28对本发明的一实施方式涉及的像素布置、以及其剖面构造进行说明。作为实施方式3的显示装置30，对横电场方式的液晶显示装置的晶体管阵列基板进行说明。另外，关于显示装置30的概要，与实施方式1相同，所以在此省略说明。
[显示装置30的像素布置]
图27是表示本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的俯视图。如图27所示，像素500具有沿第1方向D1延伸的栅极线531、向与第1方向D1交叉的第2方向D2弯曲并延伸的数据线541、配置于栅极线531以及数据线541的交叉点539的选择晶体管510、经由选择晶体管510与数据线541连接的像素电极520、遍及像素的几乎整体地配置为沿着数据线541弯曲并向第2方向D2延伸，在俯视时与像素电极520重叠的公共电极557、配置于在俯视时像素电极520与公共电极557重叠的区域，并与选择晶体管510以及像素电极520连接的保持电容560。
公共电极557在配置成矩阵状的像素中，与在第2方向D2上相邻的像素共通地被配置。另外，在图27中，例示出在俯视时，公共电极557遍及像素的几乎整体地被配置，从而与像素电极520重叠的构成，但并不限定于该构成。例如，如图25示出的显示装置20中的像素电极520与公共电极555的关系所示，公共电极557还可以以夹着弯曲并且向第2方向D2延伸的像素电极520的方式沿着相邻的数据线541配置2根。
也就是说，公共电极557在俯视时，配置于至少与像素电极520不同的区域，只要配置为在像素500生成横向的电场即可。另外，为了构成保持电容，还可所以在俯视时，公共电极557与像素电极520在一部分的区域重叠。
如图27所示，像素电极520配置于相邻的数据线541的大致中间，一边沿着相邻的数据线541弯曲一边向第2方向D2延伸。在图27中，例示出沿着相邻的数据线541配置的像素电极520为1根的构成，但是像素电极520还可以沿着相邻的数据线541配置2根以上。
在图27中，例示出数据线541、像素电极520、以及公共电极557一边弯曲一边向第2方向D2延伸的构成，但不限定于该构成，数据线541、像素电极520、以及公共电极557还可以是以直线形状向第2方向D2延伸的构成。另外，在图27中，例示出在选择晶体管510以及像素电极520连接有保持电容560的构成，但并不限定于该构成。例如，在选择晶体管510的阻断电流充分小到能够将供给到像素电极520的数据信号维持到随后的帧的数据信号供给为止的程度时，能够省略保持电容560。
在图27所示的显示装置30中，与图25所示的显示装置20相同地，数据信号经由选择晶体管510被供给到像素电极520。另一方面，对公共电极557施加公共电压。也就是说，在俯视时，在像素电极520与公共电极557不重叠的区域中，液晶材料通过在像素电极520与公共电极557之间生成的横向(相对于基板100的晶体管等被形成的面而水平的方向)电场被定向。
[显示装置30的构造]
随后，使用俯视图以及剖视图对选择晶体管510以及像素电极520的构造详细地说明。在此，作为实施方式3的选择晶体管510以及像素电极520，对使用了与图3示出的实施方式1的选择晶体管510以及像素电极520相同的构造的情况进行说明，但也能够使用与实施方式1的变形例示出的选择晶体管以及像素电极相同的构造。另外，例示出作为实施方式3的选择晶体管510的通道而使用氧化物半导体的构造，但不限定于该构造，作为通道，还能够使用硅等半导体、Ga－As等化合物半导体、并五苯或者四氰基对二次甲基苯醌(TCNQ)等有机半导体。
图28是本发明的一实施方式涉及的显示装置的选择晶体管区域以及像素区域的E－F剖视图。图28所示的选择晶体管510的构造是与图3所示的显示装置10的选择晶体管510相同的构造，所以在此省略说明。图28所示的显示装置30与图26所示的显示装置20不同，公共电极557由与第1透明导电层115以及像素电极520不同的层形成。在俯视时重叠的像素电极520与公共电极557之间，配置有栅极绝缘层157以及层间绝缘层177。
在此，将配置于像素电极520与公共电极557之间的绝缘层(栅极绝缘层157以及层间绝缘层177)称为第2绝缘层200。也就是说，显示装置30的保持电容560是使像素电极520与公共电极557成为一对电极，使第2绝缘层200成为电介质的电容元件。
在图28中，例示出第2绝缘层200包括栅极绝缘层157以及层间绝缘层177的构造，但不限定于该构造。例如，第2绝缘层200还可以是栅极绝缘层157或者层间绝缘层177的任一个。第2绝缘层200能够包括在第1透明导电层115以及像素电极520的同一层与公共电极557的同一层之间配置的层。例如，除了栅极绝缘层157、层间绝缘层177之外，第2绝缘层200还可以包括第1绝缘层130的同一层。
与像素500的选择晶体管510所连接的栅极线531相邻的栅极线535通过由与选择晶体管510的层间绝缘层170同一层形成的层间绝缘层177而被从公共电极557隔离。
另外，在图28中，例示出在像素电极520上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在像素电极520上没有配置氧化物半导体层140的构造。
如以上所示，根据本发明的实施方式3涉及的显示装置30，能够得到与实施方式1涉及的显示装置10同等的效果，进而能够实现视场角宽广的横电场方式的液晶显示装置。另外，能够不增加工序数目地形成保持电容560。另外，公共电极557在俯视时遍及像素500的几乎整体地被配置，与在列方向上相邻的像素共通地被配置，从而能够减少公共布线的电阻。其结果是，能够抑制像素电路驱动中的信号延迟。
〈实施方式3的变形例1〉
使用图29对本发明的一实施方式的变形例进行说明。实施方式3的变形例1涉及的显示装置31与在实施方式3中说明的显示装置30类似。在以下的说明中，对具有与显示装置30相同的构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置31的构造]
图29是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图29所示的显示装置31与图28所示的显示装置30类似，但在显示装置31的像素电极520(第2透明导电层)经由配置于开口部175的上部电极185与选择晶体管510的上部电极180(第1电极)连接这点、以及选择晶体管510的第1透明导电层115与像素电极520分离这点上与显示装置30不同。
也就是说，在显示装置31中，上部电极180作为选择晶体管510的漏极电极而发挥作用，下部电极120作为源极电极而发挥作用。因此，数据线541由与下部电极120同一层形成，下部电极120成为数据线541的一部分。在图29中，例示出在像素电极520上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在像素电极520上不配置氧化物半导体层140，上部电极185与像素电极520接触的构造。
如以上所示，根据本发明的实施方式3的变形例1涉及的显示装置31，像素电极520与选择晶体管510的上部电极180连接，从而能够用与上部电极180同一层的布线从选择晶体管510的漏极电极即上部电极180开始到像素电极520为止进行连接。作为上部电极180，能够使用与透明导电层相比电阻低的金属材料，因此，通过该构成，能够缩小选择晶体管510与像素电极520之间的电阻值。
〈实施方式3的变形例2〉
使用图30对本发明的一实施方式的变形例进行说明。实施方式3的变形例2涉及的显示装置32与在实施方式3中说明的显示装置30类似。在以下的说明中，对具有与显示装置30相同的构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置32的构造]
图30是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图30所示的显示装置32与图28所示的显示装置30类似，但在显示装置32的第1透明导电层115配置于下部电极120的下方这点上与显示装置30不同。在显示装置32中，与显示装置30相同地，上部电极180作为选择晶体管510的源极电极而发挥作用，下部电极120作为漏极电极而发挥作用。也就是说，数据线541由与上部电极180同一层形成，上部电极180成为数据线541的一部分。
如以上所示，根据本发明的实施方式3的变形例2涉及的显示装置32，能够提供能得到与显示装置30相同的效果的显示装置。另外，能够使氧化物半导体层140与下部电极120接触，因此，能够减少接触电阻。
〈实施方式3的变形例3〉
使用图31对本发明的一实施方式的变形例进行说明。实施方式3的变形例3涉及的显示装置33与图30所示的显示装置32类似。在以下的说明中，对具有与显示装置32相同的构造以及功能的要素标记相同的符号，并省略详细的说明。
[显示装置33的构造]
图31是本发明的一实施方式的变形例涉及的显示装置的选择晶体管区域以及像素区域的剖视图。图31所示的显示装置33与图30所示的显示装置32类似，但在显示装置33的像素电极520(第2透明导电层)经由配置于开口部175的上部电极185与选择晶体管510的上部电极180(第1电极)连接这点、以及选择晶体管510的第1透明导电层115与像素电极520分离这点上与显示装置32不同。
也就是说，在显示装置33中，上部电极180作为选择晶体管510的漏极电极而发挥作用，下部电极120作为源极电极而发挥作用。因此，数据线541由与下部电极120同一层形成，下部电极120成为数据线541的一部分。在图31中，例示出在像素电极520上配置有氧化物半导体层140的构造，但不限定于该构造，还可以是在像素电极520上不配置氧化物半导体层140，上部电极185与像素电极520接触的构造。
如以上所示，根据本发明的实施方式3的变形例3涉及的显示装置33，像素电极520与选择晶体管510的上部电极180连接，从而，能够用与上部电极180同一层的布线从选择晶体管510的漏极电极即上部电极180开始到像素电极520为止进行连接。作为上部电极180，能够使用与透明导电层相比电阻低的金属材料，因此，通过该构成，能够缩小选择晶体管510与像素电极520之间的电阻值。
另外，本发明并不限于上述的实施方式，在不脱离主旨的范围内能够适当变更。

Claims (13)

1.一种显示装置，其特征在于，具有：
基板；
具有第1侧壁和上表面的第1绝缘层；
上述第1侧壁和上述上表面的上方的氧化物半导体层；
与上述氧化物半导体层对置的栅极电极；
上述氧化物半导体层与上述栅极电极之间的栅极绝缘层；
上述氧化物半导体层与上述基板之间的、与上述氧化物半导体层的第1部分连接的透明导电层；
上述第1绝缘层的上述上表面上的、经由上述栅极绝缘层中的开口与上述氧化物半导体层的第2部分连接的第1电极；
上述基板与上述氧化物半导体层之间的、与上述透明导电层连接的第2电极；
栅极线，被供给栅极电压，该栅极电压控制将上述氧化物半导体层作为通道的晶体管的导通/截止；以及
数据线，被供给数据信号，该数据信号与包括上述透明导电层在内的像素的灰度对应，
上述栅极线与上述栅极电极连接；
上述数据线与上述第1电极连接；
上述晶体管包括上述栅极线与上述数据线交叉的区域；
上述第1电极是上述晶体管的源极电极；
上述第2电极是上述晶体管的漏极电极；
上述透明导电层与上述第1绝缘层的上述上表面上的上述第1电极在俯视时重叠。
2.如权利要求1所述的显示装置，其特征在于，还具有：
与上述透明导电层同一层的、在俯视时与上述透明导电层对置并与上述透明导电层电分离的第3透明导电层。
3.如权利要求1所述的显示装置，其特征在于，还具有：
上述栅极电极与上述第1电极之间的第3绝缘层。
4.如权利要求1所述的显示装置，其特征在于，还具有：
上述第1绝缘层的上述上表面与上述氧化物半导体层之间的第3电极。
5.如权利要求4所述的显示装置，其特征在于，
上述第1侧壁是倾斜面朝向上方的锥形形状。
6.如权利要求5所述的显示装置，其特征在于，
上述第1侧壁在俯视时为环状。
7.如权利要求6所述的显示装置，其特征在于，
上述第1电极经由上述第3电极与上述氧化物半导体层连接。
8.一种显示装置，其特征在于，具有：
基板；
具有第1侧壁的第1绝缘层；
上述第1侧壁的上方的氧化物半导体层；
与上述氧化物半导体层对置的栅极电极；
上述氧化物半导体层与上述栅极电极之间的栅极绝缘层；
上述氧化物半导体层与上述基板之间的、与上述氧化物半导体层的第1部分连接的第1透明导电层；
上述第1绝缘层的与上述基板相反一侧的、与上述氧化物半导体层的第2部分连接的第1电极；
与上述第1电极连接并与上述第1透明导电层同一层的第2透明导电层；
上述基板与上述氧化物半导体层之间的、与上述第1部分连接的第2电极；
在俯视时至少与上述第2透明导电层不同的区域的、与上述第2透明导电层电分离的第4透明导电层；
上述第2透明导电层与上述第4透明导电层之间的第2绝缘层；以及
上述栅极电极与上述第1电极之间的第3绝缘层，
上述第2绝缘层至少包括上述第1绝缘层、上述栅极绝缘层、以及上述第3绝缘层中的任一个绝缘层的同一层。
9.如权利要求8所述的显示装置，其特征在于，还具有：
上述第1绝缘层的上表面与上述氧化物半导体层之间的第3电极。
10.如权利要求9所述的显示装置，其特征在于，
上述第1侧壁是倾斜面朝向上方的锥形形状。
11.如权利要求10所述的显示装置，其特征在于，
上述第1侧壁在俯视时为环状。
12.如权利要求11所述的显示装置，其特征在于，还具有：
栅极线，被供给栅极电压，该栅极电压控制将上述氧化物半导体层作为通道的晶体管的导通/截止；以及
数据线，被供给数据信号，该数据信号与包括上述第2透明导电层在内的像素的灰度对应，
上述栅极线与上述栅极电极连接，
上述数据线与上述第2电极连接，
上述晶体管包括上述栅极线与上述数据线交叉的区域。
13.如权利要求11所述的显示装置，其特征在于，还具有：
上述第1电极经由上述第3电极与上述氧化物半导体层连接。
CN201510977357.XA 2015-01-06 2015-12-23 显示装置 Active CN105759519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015001177A JP2016127190A (ja) 2015-01-06 2015-01-06 表示装置
JP2015-001177 2015-01-06

Publications (2)

Publication Number Publication Date
CN105759519A CN105759519A (zh) 2016-07-13
CN105759519B true CN105759519B (zh) 2019-04-02

Family

ID=56286904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510977357.XA Active CN105759519B (zh) 2015-01-06 2015-12-23 显示装置

Country Status (3)

Country Link
US (1) US9679922B2 (zh)
JP (1) JP2016127190A (zh)
CN (1) CN105759519B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
JP6716384B2 (ja) * 2016-07-29 2020-07-01 株式会社ジャパンディスプレイ 表示装置
DE102016222213A1 (de) * 2016-11-11 2018-05-17 Robert Bosch Gmbh MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug
WO2019046629A1 (en) * 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
JP7046627B2 (ja) 2018-02-06 2022-04-04 株式会社ジャパンディスプレイ 表示装置
CN109378317A (zh) * 2018-10-12 2019-02-22 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN111129036B (zh) * 2019-12-25 2022-07-26 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN111505876A (zh) * 2020-05-25 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
US11839071B2 (en) * 2021-07-22 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Vertical access transistors and methods for forming the same
CN113745345A (zh) * 2021-08-26 2021-12-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070018587A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102903675A (zh) * 2012-10-12 2013-01-30 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103730508A (zh) * 2012-10-16 2014-04-16 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101751661B1 (ko) * 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
WO2011052410A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
JP2013042117A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
TWI519879B (zh) * 2013-11-08 2016-02-01 群創光電股份有限公司 顯示面板及包含該顯示面板的顯示裝置
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070018587A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN102903675A (zh) * 2012-10-12 2013-01-30 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置
CN103730508A (zh) * 2012-10-16 2014-04-16 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法

Also Published As

Publication number Publication date
US9679922B2 (en) 2017-06-13
CN105759519A (zh) 2016-07-13
US20160197099A1 (en) 2016-07-07
JP2016127190A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
CN105759519B (zh) 显示装置
CN105870125B (zh) 显示装置
CN106328658B (zh) 半导体装置
CN105576015B (zh) 半导体装置
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN106537567B (zh) 晶体管、显示装置和电子设备
CN107248393B (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
CN102318073A (zh) 挠性半导体装置及其制造方法
CN105655400B (zh) 半导体装置
CN106972025A (zh) 薄膜晶体管阵列基板
CN109326624A (zh) 像素电路、其制造方法及显示装置
KR101134989B1 (ko) 어레이 기판의 제조방법
CN105932032A (zh) 一种阵列基板及其制备方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN106981453A (zh) 薄膜晶体管阵列基板的制造方法及半导体装置
CN104752464B (zh) 一种有机发光显示装置及其制备方法
CN109478560A (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
CN105702733B (zh) 半导体装置
CN105633094B (zh) 一种有机发光显示装置及其制备方法
CN109920829A (zh) Oled背板及其制作方法
CN108364959A (zh) Oled面板制作方法
CN104425543A (zh) 一种amoled显示装置及其制备方法
TW202220193A (zh) 用於電子裝置之包括非線性組件的電路
CN106711192A (zh) 一种p型CuMSnO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant