CN105655400B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105655400B
CN105655400B CN201510828720.1A CN201510828720A CN105655400B CN 105655400 B CN105655400 B CN 105655400B CN 201510828720 A CN201510828720 A CN 201510828720A CN 105655400 B CN105655400 B CN 105655400B
Authority
CN
China
Prior art keywords
electrode
semiconductor device
insulating layer
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510828720.1A
Other languages
English (en)
Other versions
CN105655400A (zh
Inventor
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN105655400A publication Critical patent/CN105655400A/zh
Application granted granted Critical
Publication of CN105655400B publication Critical patent/CN105655400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的是提供一种能够提高导通电流的半导体装置。半导体装置具有：第1电极；第1绝缘层，设置有到达第1电极的第1开口部，并且在第1开口部具有环状的第1侧壁；氧化物半导体层，配置于第1侧壁，并且与第1电极连接；栅极绝缘层，配置于氧化物半导体层上；栅电极，与配置于第1侧壁的所述氧化物半导体层对置；和第2电极，配置于第1绝缘层的上方，并且与氧化物半导体层连接，氧化物半导体层配置于第1侧壁与栅极绝缘层之间，栅极绝缘层配置于氧化物半导体层与栅电极之间。

Description

半导体装置
技术领域
本发明涉及半导体装置，公开的一个实施方式涉及半导体装置的构造和布局(layout)形状。
背景技术
近年来，在显示装置或个人电脑等的驱动电路中作为微细的开关元件而使用了晶体管、二极管等半导体装置。特别是，在显示装置中，半导体装置不仅使用于选择晶体管，用以供给与各像素的灰度相适的电压或电流，还使用于驱动电路，用以选择供给电压或电流的像素。半导体装置根据其用途的不同，所要求的特性也不同。例如，作为选择晶体管使用的半导体装置要求截止电流低、半导体装置间的特性偏差小。另外，作为驱动电路使用的半导体装置要求高的导通电流。
对于上述的显示装置来说，至今开发了沟道使用了非晶硅或低温多晶硅、单晶硅的半导体装置。沟道使用了非晶硅的半导体装置由于能够以更加单纯的构造并且400℃以下的低温工艺来形成，所以可以使用例如被称作第8代(2160×2460mm)的大型的玻璃基板来形成。可是，沟道使用了非晶硅的半导体装置由于迁移率较低，所以不能用于驱动电路。
另外，沟道使用了低温多晶硅、单晶硅的半导体装置由于迁移率比沟道使用了非晶硅的半导体装置高，所以不仅能够用于选择晶体管，还能够用于驱动电路的半导体装置。可是，沟道使用了低温多晶硅、单晶硅的半导体装置的构造和工艺较复杂。另外，由于需要用500℃以上的高温工艺来形成半导体装置，所以不能使用上述的大型的玻璃基板来形成半导体装置。另外，沟道使用了非晶硅或低温多晶硅、单晶硅的半导体装置的截止电流均较高，将这些半导体装置用于选择晶体管时，难以长时间保持施加的电压。
因此，最近，代替非晶硅、低温多晶硅、单晶硅而将氧化物半导体用于沟道的半导体装置的开发有所发展(例如，日本特开2010－062229号公报)。已知沟道使用了氧化物半导体的半导体装置与沟道使用了非晶硅的半导体装置同样，能够以单纯的构造并且低温工艺形成半导体装置，与沟道使用了非晶硅的半导体装置相比具有更高的迁移率。另外，已知沟道使用了氧化物半导体的半导体装置的截止电流非常低。
发明内容
本发明要解决的问题
可是，沟道使用了氧化物半导体的半导体装置的迁移率比沟道使用了低温多晶硅、单晶硅的半导体装置低。因此，为了获得更高的导通电流，需要缩短半导体装置的L长(沟道长)。对于在日本特开2010－062229号公报中记载的半导体装置来说，为了缩短半导体装置的沟道长，需要缩短源极、漏极间的距离。
这里，源极、漏极间的距离由光刻法和蚀刻的工序决定，但用光刻法来进行布图时，微细化被曝光机的掩模图形尺寸所限制。特别是，当在玻璃基板上用光刻法来进行布图时，掩模图形的最小尺寸是2μm左右，半导体装置的短沟道化受到该掩模图形尺寸的限制。另外，由于半导体装置的沟道长由光刻法决定，所以半导体装置的沟道长会受到光刻法的工序中的基板面内偏差的影响。
本发明鉴于上述情况，目的之一是提供一种能够提高导通电流的半导体装置。此外另外一个目的是提供一种能够抑制沟道长的基板面内偏差的半导体装置。
解决问题的手段
本发明的一个实施方式的半导体装置具有：第1电极；第1绝缘层，设置有到达第1电极的第1开口部，在第1开口部具有环状的第1侧壁；氧化物半导体层，配置于第1侧壁，与第1电极连接；栅极绝缘层，配置于所述氧化物半导体层上；栅电极，与配置于第1侧壁的氧化物半导体层对置；和第2电极，配置于第1绝缘层的上方，与氧化物半导体层连接，所述氧化物半导体层配置于所述第1侧壁与所述栅极绝缘层之间，所述栅极绝缘层配置于所述氧化物半导体层与所述栅电极之间。
另外，本发明的一个实施方式的半导体装置具有：第1绝缘层，具有环状的第1侧壁；氧化物半导体层，配置于第1侧壁；栅极绝缘层，配置于氧化物半导体层上；栅电极，与配置于第1侧壁的氧化物半导体层对置；第1电极，配置于第1绝缘层的下方，与氧化物半导体层的第1部分连接；和第2电极，配置于第1绝缘层的上方，与氧化物半导体层的第2部分连接，所述氧化物半导体层配置于所述第1侧壁与所述栅极绝缘层之间，所述栅极绝缘层配置于所述氧化物半导体层与所述栅电极之间。
附图说明
图1是表示本发明的一个实施方式的半导体装置的概要的截面图。
图2A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成下部电极的工序的俯视图。
图2B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成下部电极的工序的截面图。
图3A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成第1绝缘层和第1辅助电极的工序的俯视图。
图3B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成第1绝缘层和第1辅助电极的工序的截面图。
图4A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图。
图4B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的截面图。
图5A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图。
图5B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的截面图。
图6A是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图。
图6B是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的截面图。
图7A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成上部电极的工序的俯视图。
图7B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成上部电极的工序的截面图。
图8是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图9是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图10是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图11是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图12是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图13是表示本发明的一个实施方式的变形例的半导体装置的概要的截面图。
图14A是表示本发明的一个实施方式的半导体装置的概要的俯视图。
图14B是表示本发明的一个实施方式的半导体装置的概要的截面图。
图15A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成下部电极的工序的俯视图。
图15B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成下部电极的工序的截面图。
图16A是表示在本发明的一个实施方式的半导体装置的制造方法中，在下部电极上形成第1绝缘层和第1辅助电极的工序的俯视图。
图16B是表示在本发明的一个实施方式的半导体装置的制造方法中，在下部电极上形成第1绝缘层和第1辅助电极的工序的截面图。
图17A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图。
图17B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的截面图。
图18A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图。
图18B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的截面图。
图19A是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图。
图19B是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的截面图。
图20A是表示本发明的一个实施方式的半导体装置的概要的俯视图。
图20B是表示本发明的一个实施方式的半导体装置的概要的截面图。
图21A是表示在本发明的一个实施方式的半导体装置的制造方法中，在下部电极上形成第1绝缘层、第3绝缘层、第1辅助电极和第2辅助电极的工序的俯视图。
图21B是表示在本发明的一个实施方式的半导体装置的制造方法中，在下部电极上形成第1绝缘层、第3绝缘层、第1辅助电极和第2辅助电极的工序的截面图。
图22A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图。
图22B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的截面图。
图23A是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图。
图23B是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的截面图。
图24A是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图。
图24B是表示在本发明的一个实施方式的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的截面图。
具体实施方式
以下，对本发明的各实施方式参照着附图进行说明。此外，公开的只不过是一个例子，对于本领域技术人员来说，保持了发明主旨的适当变更，只要是能够容易想到的，当然就包含在本发明的范围内。另外，为了使说明更加明确，附图与实际的形态相比，各部分的宽，厚，形状等有可能是示意地表示，只是一个例子，并不对本发明的解释进行限定。另外，在本说明书和各图中，有时对于有关已有的图已叙述者相同的要素，赋予相同的符号，适当省略详细的说明。
〈实施方式1〉
使用图1对本发明的实施方式1的半导体装置10的概要进行说明。对于实施方式1的半导体装置10而言，对液晶显示装置(Liquid Crystal Display Device：LCD)、显示部中利用了有机EL元件或量子点等自发光元件(Organic Light-Emitting Diode：OLED)的自发光显示装置、电子纸等反射型显示装置的各像素或驱动电路中所使用的半导体装置进行说明。
不过，本发明的半导体装置并不限定于显示装置中使用的半导体装置，例如还可以用于微处理器(Micro-Processing Unit：MPU)等集成电路(Integrated Circuit：IC)。另外，实施方式1的半导体装置10列举了使用氧化物半导体作为沟道的构造，但并不限于该构造。例如，作为沟道，也可以使用硅等半导体、Ga－As等化合物半导体、并五苯或四氰基对醌二甲烷(TCNQ)等有机半导体。这里，实施方式1中，作为半导体装置列举了晶体管，但这并不是将本发明的半导体装置限定为晶体管。
[半导体装置10的构造]
图1是表示本发明的实施方式1的半导体装置的概要的截面图。如图1所示，半导体装置10具有：基板100、配置于基板100上的基底层110、配置于基底层110上的下部电极120、配置于下部电极120上、设置有到达下部电极120的第1开口部137并且在第1开口部137具有环状的第1侧壁131的第1绝缘层130、配置于第1绝缘层130的上方的第1辅助电极190、配置于第1辅助电极190上和第1侧壁131并且与下方配置的下部电极120连接的氧化物半导体层140。这里，第1辅助电极190在第1绝缘层130的上方，也可以位于第1绝缘层130与氧化物半导体层140之间。这里，“将第1构件与第2构件连接”是指至少将第1构件与第2构件进行电连接。即，第1构件与第2构件也可以物理连接，也可以在第1构件与第2构件之间设置有其它的构件。
另外，半导体装置10具有：相对于氧化物半导体层140配置于第1侧壁131的相反侧的栅极绝缘层150、隔着栅极绝缘层150至少与设置于第1侧壁131的氧化物半导体层140对置的栅电极160。进而，半导体装置10具有：形成于栅电极160上的层间膜(第2绝缘层)170，在设置于第2绝缘层170的开口部171(不特别区别第2开口部171a、第3开口部171b、第4开口部171c时，仅称作开口部171)中分别与下部电极120、氧化物半导体层140和栅电极160连接的上部电极180(不特别区别上部电极180a、180b、180c时，仅称作上部电极180)。即，上部电极180的一部分(上部电极180b)配置于第1绝缘层130的上方。
这里，对于氧化物半导体层140而言，氧化物半导体层140的一部分(第1部)在区域132与下部电极120连接，氧化物半导体层140的另一部分(第2部)在区域192与上部电极180和第1辅助电极190连接。对上部电极180a施加源极电压并对上部电极180b施加漏极电压时，也可以将区域132称作源极区域，将区域192称作漏极区域。另外，上部电极180b在与第1辅助电极190相反的一侧与氧化物半导体层140连接。
这里，第1侧壁131可以是倾斜面朝向上方(朝向上方闭合)的锥形。也可以将该形状称作正锥形。此时，氧化物半导体层140也可以配置于第1侧壁131上。另外，栅极绝缘层150也可以配置于氧化物半导体层140上。另外，栅电极160也可以配置于栅极绝缘层150上。另外，在图1中，第1辅助电极190是以覆盖第1绝缘层130的上表面的方式配置的，但第1辅助电极190不必形成于第1绝缘层130的整个上表面，只要至少形成于第1绝缘层130的上表面的一部分即可。另外，第1辅助电极190也可以不仅形成于第1绝缘层130的上表面，还形成于第1侧壁131的一部分上。
基板100可以使用玻璃基板。另外，除了玻璃基板以外，还可以使用石英基板、蓝宝石基板、树脂基板等具有透光性的绝缘基板。另外，在是非显示装置的集成电路的情况下，可以使用硅基板、碳化硅基板、化合物半导体基板等半导体基板、不锈钢基板等导电性基板等不具有透光性的基板。
作为基底层110，可以使用能够抑制来自基板100的杂质扩散到氧化物半导体层140的材料。例如，作为基底层110，可以使用氮化硅(SiNx)、氮化氧化硅(SiNxOy)、氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化铝(AlNx)、氮化氧化铝(AlNxOy)、氧化铝(AlOx)、氧化氮化铝(AlOxNy)等(x，y为任意数)。另外，也可以使用将这些膜层叠而得到的构造。
这里，SiOxNy和AlOxNy是指含有比氧(O)的量少的氮(N)的硅化合物和铝化合物。另外，SiNxOy和AlNxOy是指含有比氮的量少的氧的硅化合物和铝化合物。
上述列举的基底层110是由能够以nm级控制膜厚的薄膜形成的，可以用物理蒸镀法(Physical Vapor Deposition：PVD法)形成，也可以用化学蒸镀法(Chemical VaporDeposition：CVD法)形成。作为PVD法，可以使用溅射法、真空蒸镀法、电子束蒸镀法、镀覆法和分子束外延法等。另外，作为CVD法，可以使用热CVD法、等离子体CVD法、催化剂CVD法(Cat(Catalytic)－CVD法或热线CVD法)等。另外，只要能够以nm级(低于1μm的范围)控制膜厚，就可以使用上述列举的蒸镀法以外的方法。
下部电极120可以使用一般的金属材料或导电性半导体材料。例如可以使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。另外，也可以使用这些材料的合金。另外，也可以使用这些材料的氮化物。另外，也可以使用ITO(氧化铟·锡)、IGO(氧化铟·镓)、IZO(氧化铟·锌)、GZO(添加了镓作为掺杂物的氧化锌)等导电性氧化物半导体。另外，也可以使用将这些膜层叠而得到的构造。
这里，作为下部电极120使用的材料优选使用下述材料：对于沟道使用了氧化物半导体的半导体装置的制造工序中的热处理工序具有耐热性、并且与氧化物半导体的接触电阻较低的材料。这里，为了获得与氧化物半导体层140良好的电接触，可以使用功函数比氧化物半导体层140小的金属材料。
第1绝缘层130与基底层110同样，可以使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料、聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等有机绝缘材料。第1绝缘层130是由能够以nm级控制膜厚的薄膜形成的，能够以与基底层110同样的方法来形成。第1绝缘层130与基底层110可以使用相同的材料，也可以使用不同的材料。
另外，在图1中，列举了第1绝缘层130的第1侧壁131的截面形状是直线状的正锥形的构造，但不限于该构造，第1侧壁131的形状可以是朝向上方的凸形状的正锥形，相反也可以是朝向上方的凹形状的正锥形。另外，第1侧壁131除了是倾斜面朝向上方的正锥形以外，还可以是垂直形状，也可以是倾斜面朝向下方的倒锥形。
另外，在图1中，列举了第1绝缘层130是单层的构造，但不限于该构造，也可以是多个不同的层层叠的构造。在该情况下，根据不同的层，第1侧壁131的锥角和形状也可以不同。另外，作为第1绝缘层130，可以通过层叠不同物性的层(例如，SiNx和SiOx)，来形成根据第1侧壁131的位置的不同而物性不同的氧化物半导体层140。即，半导体装置10也可以具有由特性不同的氧化物半导体层140串联连接而成的沟道。
氧化物半导体层140可以使用具有半导体的特性的氧化金属。例如可以使用含有铟(In)、镓(Ga)、锌(Zn)和氧(O)在内的氧化物半导体。特别是，可以使用具有In：Ga：Zn：O＝1：1：1：4的组分比的氧化物半导体。不过，本发明中使用的含有In，Ga，Zn和O的氧化物半导体并不限于上述的组分，也可以使用与上述的组分不同的氧化物半导体。例如，为了提高迁移率，可以增大In的比率。另外，为了增大带隙，减小光照射的影响，可以增大Ga的比率。
另外，也可以在含有In，Ga，Zn和O的氧化物半导体中添加有其它的元素，例如可以添加有Al、Sn等金属元素。另外，除了上述的氧化物半导体以外，还可以使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2)、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等。此外，氧化物半导体层140可以是非结晶的，也可以是结晶性的。另外，氧化物半导体层140也可以是非晶体和晶体的混相。
栅极绝缘层150与基底层110和第1绝缘层130同样，可以使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。另外，可以使用与基底层110同样的方法来形成。另外，栅极绝缘层150可以使用将这些绝缘层层叠而得到的构造。栅极绝缘层150可以是与基底层110和第1绝缘层130相同的材料，也可以是不同的材料。
栅电极160可以使用与下部电极120同样的材料。栅电极160可以使用与下部电极120相同的材料，也可以使用不同的材料。作为栅电极160使用的材料优选使用下述材料：对于沟道使用了氧化物半导体的半导体装置的制造工序中的热处理工序具有耐热性，并且具有当栅电极为0V时晶体管就截止的增强型的功函数的材料。
第2绝缘层170与基底层110、第1绝缘层130和栅极绝缘层150同样，可以使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy等无机绝缘材料。另外，能够以与基底层110同样的方法来形成。作为第2绝缘层170，除了上述的无机绝缘材料以外，还可以使用TEOS层或有机绝缘材料。这里，TEOS层是指以TEOS(Tetra Ethyl Ortho Silicate，正硅酸乙酯)为原料的CVD层，是具有使基底层的阶差缓和而平坦化的效果的膜。这里，基底层110、第1绝缘层130和栅极绝缘层150也可以使用TEOS层。另外，作为有机绝缘材料，可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等。第2绝缘层170可以将上述的材料以单层的形式使用，也可以将它们层叠。例如，也可以将无机绝缘材料和有机绝缘材料层叠。
上部电极180和第1辅助电极190可以使用与下部电极120和栅电极160同样的材料。上部电极180和第1辅助电极190可以使用与下部电极120和栅电极160相同的材料，也可以使用不同的材料。另外，上部电极180与第1辅助电极190可以使用相同的材料，也可以使用不同的材料。另外，上部电极180和第1辅助电极190除了作为下部电极120和栅电极160列举的材料以外，还可以使用铜(Cu)、银(Ag)、金(Au)等。特别是，当上部电极180使用Cu时，也可以使其与抑制热所引起的Cu的扩散的Ti或TiN等阻挡层层叠。
作为上部电极180和第1辅助电极190使用的材料优选使用下述材料：对于沟道使用了氧化物半导体的半导体装置的制造工序中的热处理工序具有耐热性，并且与氧化物半导体140的接触电阻较低的材料。这里，为了获得与氧化物半导体层140良好的电接触，作为上部电极180和第1辅助电极190，可以使用功函数比氧化物半导体层140小的金属材料。这里，上部电极180和第1辅助电极190可以是相同的材料，也可以是不同的材料。另外，位于上部电极180b与第1辅助电极190之间的区域的氧化物半导体层140与其它区域的氧化物半导体层140相比，可以具有高的导电率。
[半导体装置10的动作]
使用图1所示的半导体装置10，对其动作进行说明。半导体装置10是以氧化物半导体层140作为沟道的晶体管。与栅电极160连接的上部电极180c被施加栅极电压，与下部电极120连接的上部电极180a被施加漏极电压，与氧化物半导体层140连接的上部电极180b被施加源极电压。但是，源极电压与漏极电压也可以被相反地施加。这里，施加于上部电极180b的源极电压经由氧化物半导体层140供给至第1辅助电极190。
栅电极160被施加栅极电压时，在隔着栅极绝缘层150与栅电极160对置的氧化物半导体层140上形成与栅极电压相应的电场，因该电场的作用而在氧化物半导体层140生成载流子。如上述那样，在氧化物半导体层140生成了载流子的状态下，若在下部电极120与第1辅助电极190之间产生电位差，则氧化物半导体层140所生成的载流子会根据电位差而移动。即，电子从第1辅助电极190向下部电极120移动。
这里，下部电极120和第1辅助电极190由于具有比生成了载流子的氧化物半导体层140更高的导电率，所以电子在源极区域192被供给至氧化物半导体层140，在漏极区域132被取出到下部电极120。即，在半导体装置10中，在第1绝缘层130的第1侧壁131配置的氧化物半导体层140发挥沟道的作用。因此，半导体装置10中的沟道长由第1绝缘层130的膜厚和第1侧壁131的锥角决定。
如上所述，根据本发明的实施方式1的半导体装置10，由于在第1绝缘层130的第1侧壁131配置的氧化物半导体层140成为沟道，所以通过控制第1绝缘层130的膜厚、第1侧壁131的锥角、或第1绝缘层130的膜厚和第1侧壁131的锥角这两者，就能够控制半导体装置10的沟道长。如上所述，用PVD法或CVD法形成的第1绝缘层130的膜厚由于能够以nm级控制，所以能够实现具有比偏差级别为μm级的光刻法的布图极限还小的沟道长的半导体装置。其结果是，可以提供能够提高导通电流的半导体装置。
另外，第1绝缘层130的膜厚如上所述能够以nm级控制，所以膜厚的基板面内偏差也能够控制到nm级。另外，第1绝缘层130的锥角可以通过第1绝缘层130的蚀刻速率和抗蚀剂的后退量来控制，它们的偏差控制也能够以与第1绝缘层130的膜厚偏差同等的级别控制。因此，第1绝缘层130的膜厚和锥角的基板面内的偏差能够减小得比偏差级别为μm级的光刻法的布图精度的基板面内的偏差还小。其结果是，可以实现能够抑制沟道长的基板面内偏差的半导体装置。另外，氧化物半导体层140的沟道区域的上方被栅电极160覆盖，下方被下部电极120覆盖。因此，当栅电极160和下部电极120使用不具有透光性的金属时，可以抑制来自外部的光照射到氧化物半导体层140。其结果是，可以实现即使在被光照射到的环境下、特性的变动也较小的半导体装置。
[半导体装置10的制造方法]
使用图2至图7，参照着俯视图和截面图对本发明的实施方式1的半导体装置10的制造方法进行说明。图2A和图2B(图2)是表示在本发明的实施方式1的半导体装置的制造方法中，形成下部电极的工序的俯视图和截面图。如图2B所示，在基板100上成膜基底层110和下部电极120，并通过光刻法和蚀刻形成图2A所示的下部电极120的图形。这里，下部电极120的蚀刻优选在下部电极120的蚀刻速率与基底层110的蚀刻速率的选择比较大的条件下进行处理。
图3A和图3B(图3)是表示在本发明的实施方式1的半导体装置的制造方法中，形成第1绝缘层和第1辅助电极的工序的俯视图和截面图。如图3B所示，在图2B所示的基板的整面上成膜第1绝缘层130和第1辅助电极190，并通过光刻法和蚀刻形成设置有图3A所示的第1开口部137的第1绝缘层130的图形。即，第1绝缘层130的第1侧壁131被设置成环状。这里，可以将第1绝缘层130和第1辅助电极190一并蚀刻，也可以用不同的工序分别蚀刻。例如，也可以在形成第1绝缘层130的图形后，将第1辅助电极190成膜于第1绝缘层130的上表面和侧壁，通过光刻法和蚀刻形成第1辅助电极190的图形。
第1绝缘层130的蚀刻优选至少在第1绝缘层130的蚀刻速率与下部电极120的蚀刻速率的选择比较大的条件下进行处理。更优选的是，第1绝缘层130的蚀刻可以在第1绝缘层130的蚀刻速率与下部电极120和基底层110这两者的蚀刻速率的选择比较大的条件下进行处理。这里，例如可以在像第1绝缘层130和基底层110由相同的材料形成等那样，难以确保第1绝缘层130与基底层110的较高的选择比的情况下，在基底层110上配置作为蚀刻阻挡的层。另外，在图3A中，第1开口部137和第1侧壁131是方形的图形，但不限于该图形形状，例如也可以是圆形、椭圆形、多边形、弯曲形等多种形状。
这里，对用于将第1绝缘层130的第1侧壁131设定成锥形的蚀刻方法进行说明。第1侧壁131的锥角可以通过第1绝缘层130的蚀刻速率、和蚀刻第1绝缘层130时作为掩模使用的抗蚀剂的水平方向的蚀刻速率(以下称作抗蚀剂的后退量)来控制。例如，当抗蚀剂的后退量比第1绝缘层130的蚀刻速率小时，第1侧壁131的锥角变大(接近垂直的角度)，当抗蚀剂的后退量为0时，第1侧壁131变为垂直。另一方面，当抗蚀剂的后退量比第1绝缘层130的蚀刻速率大时，第1侧壁131的锥角变小(缓和的倾斜)。这里，抗蚀剂的后退量可以通过抗蚀剂图形端部的锥角或抗蚀剂的蚀刻速率来调整。
图4A和图4B(图4)是表示在本发明的实施方式1的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图和截面图。如图4B所示，在图3B所示的基板的整面上成膜氧化物半导体层140，并通过光刻法和蚀刻形成图4A所示的氧化物半导体层140的图形。即，氧化物半导体层140按照覆盖环状的第1侧壁131的方式配置。换言之，氧化物半导体层140在俯视图中是按照与第1侧壁131重叠的方式配置的。氧化物半导体层140可以使用溅射法来成膜。氧化物半导体层140的蚀刻可以通过干式蚀刻来进行，也可以通过湿式蚀刻来进行。当通过湿式蚀刻来蚀刻氧化物半导体层140时，可以使用含有草酸的抗蚀剂。
图5A和图5B(图5)是表示在本发明的实施方式1的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图和截面图。如图5B所示，在图4B所示的基板的整面上形成栅极绝缘层150和栅电极160，并通过光刻法和蚀刻形成图5A所示的栅电极160的图形。图5B中，栅极绝缘层150发挥栅电极160的蚀刻阻挡的作用，表示仅有栅电极160被蚀刻了的状态。不过，也可以将栅极绝缘层150和栅电极160一并蚀刻。
这里，如图5A所示，栅电极160配置为，将隔着栅极绝缘层150配置于第1侧壁131的氧化物半导体层140覆盖。换言之，栅电极160在俯视图中是按照与第1侧壁131重叠的方式配置的。
图6A和图6B(图6)是表示在本发明的实施方式1的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图和截面图。如图6B所示，在图5B所示的基板的整面上成膜第2绝缘层170，并通过光刻法和蚀刻形成图6A所示的开口部171的图形。这里，第2开口部171a将下部电极120露出，第3开口部171b将氧化物半导体层140露出，第4开口部171c将栅电极160露出。这里，优选确保栅极绝缘层150和第2绝缘层170的蚀刻速率与下部电极120、氧化物半导体层140和栅电极160的蚀刻速率的高的选择比。
图7A和图7B(图7)是表示在本发明的实施方式1的半导体装置的制造方法中，形成上部电极的工序的俯视图和截面图。如图7B所示，在图6B所示的基板的整面上成膜上部电极180，并通过光刻法和蚀刻形成图7A所示的上部电极180的图形。这里，上部电极180a经由第2开口部171a与下部电极120连接，上部电极180b经由第3开口部171b与氧化物半导体层140连接，上部电极180c经由第4开口部171c与栅电极160连接。
通过上述所示的制造工序可以形成本发明的实施方式1的半导体装置10。这里，图7B中的第1侧壁131上形成的氧化物半导体层140成为沟道区域。即，在图7A中，沟道区域141在氧化物半导体层140与栅电极160重叠的区域形成为环状。因此，半导体装置10的沟道区域141不包含氧化物半导体层140的图形端部。由于沟道区域141被形成为环状，所以将该构成称作“包围型”。这里，氧化物半导体层140的图形端部在氧化物半导体层140的蚀刻时，物性有可能变化，但通过设定成图7A那样的图形形状，能够实现氧化物半导体层140的沟道区域不包含氧化物半导体层140的图形端部的晶体管。因此，通过设定成“包围型”的晶体管的构成，可以抑制晶体管的泄露通路。
〈实施方式1的变形例〉
使用图8至图13对本发明的实施方式1的变形例进行说明。实施方式1的变形例的半导体装置与实施方式1中说明的半导体装置10类似。在以下的说明中，对于具有与半导体装置10相同的构造和功能的要素，赋予相同的符号并省略详细的说明。
图8是表示本发明的实施方式1的变形例1的半导体装置11的概要的截面图。如图8所示，对于半导体装置11而言，上部电极180b不是与氧化物半导体层140连接，而是与第1辅助电极190连接，在这点上与图1所示的半导体装置10不同。换言之，上部电极180b经由第1辅助电极190与氧化物半导体层140连接。半导体装置11中，氧化物半导体层140只要与第1辅助电极190连接即可，氧化物半导体层140与上部电极180b在俯视图中不需要重叠。
如上所述，根据实施方式1的变形例1的半导体装置11，由于上部电极180b与第1辅助电极190连接，所以可以使接触电阻变得更低。其结果是，能够进一步提高半导体装置11的导通电流。
图9是表示本发明的实施方式1的变形例2的半导体装置的概要的截面图。如图9所示，对于半导体装置12而言，栅极绝缘层150和栅电极160的图形端部是齐整的，在这点上与图1所示的半导体装置10不同。尽管未图示，但在半导体装置12中，栅极绝缘层150和栅电极160在俯视图中具有大致相同的图形。半导体装置12的构造例如可以通过在图5B所示的工序中将栅电极160和栅极绝缘层150一并蚀刻、或对图5B的基板将布图后的栅电极160作为掩模来蚀刻栅极绝缘层150而获得。
如上所述，根据实施方式1的变形例2的半导体装置12，例如，在第2绝缘层170形成开口部171时，由于与第2开口部171a和第3开口部171b、第4开口部171c对应的绝缘层具有相同的层构造，所以开口部形成用的蚀刻条件的调整变得容易。
图10是表示本发明的实施方式1的变形例3的半导体装置的概要的截面图。如图10所示，对于半导体装置13而言，在第1绝缘层130的上方未设置第1辅助电极190而配置了氧化物半导体层140，在这点上与图1所示的半导体装置10不同。即，上部电极180b在第1绝缘层130的上方与氧化物半导体层140连接。半导体装置13中，在栅电极160的图形端部161与上部电极180b的图形端部181之间，存在着不会因施加到栅电极160的栅极电压而形成电场的抵消(offset)区域。为了获得更高的导通电流，也可以在该抵消区域设置导电率比沟道高的氧化物半导体层140。抵消区域的导电率较高的氧化物半导体层140例如可以通过在图5B的工序中，以栅电极160作为掩模，从上方往氧化物半导体层140中导入用于生成载流子的杂质，或在第2绝缘层170成膜含有氢的SiNx等无机绝缘膜来实现。
如上所述，根据实施方式1的变形例3的半导体装置13，由于不需要在第1绝缘层130的上方形成第1辅助电极190，所以不仅可以省略成膜第1辅助电极190的工序，还能够省略形成第1辅助电极190的图形的工序。因此，可以缩短工序。另外，由于在第1绝缘层130的上方未配置第1辅助电极190，所以能够容易进行第1绝缘层130的形状的调整。
图11是表示本发明的实施方式1的变形例4的半导体装置的概要的截面图。如图11所示，对于半导体装置14而言，在配置有上部电极180a和180c的区域上也配置有第1绝缘层130，上部电极180a经由设置于第2绝缘层170和第1绝缘层130的开口部与下部电极120连接，在这点上与图1所示的半导体装置10不同。换言之，上部电极180a经由第2绝缘层170上设置的第2开口部171a、和第1绝缘层130上设置的第5开口部172a与下部电极120连接。
半导体装置14的构造例如可以通过如下方式获得：在图3所示的第1绝缘层130的布图工序中，仅将对应于第1开口部137的位置进行开口，在图6所示的第2绝缘层170的开口部形成工序中，在第2绝缘层170、栅极绝缘层150和第1绝缘层130上一并形成开口部。
图12是表示本发明的实施方式1的变形例5的半导体装置的概要的截面图。如图12所示，半导体装置15与图11所示的半导体装置14类似，但对于半导体装置15而言，第2开口部171a和第5开口部172a分别具有不同的直径，在这点上与图11所示的半导体装置14不同。
半导体装置15的构造例如可以通过如下方式获得：在图3所示的第1绝缘层130的布图工序中，在对应于第1开口部137的位置和对应于第5开口部172a的位置形成开口部，在图6所示的第2绝缘层170的开口部形成工序中，在第2绝缘层170和栅极绝缘层150上形成直径比第5开口部172a大的第2开口部171a。
图13是表示本发明的实施方式1的变形例6的半导体装置的概要的截面图。如图13所示，半导体装置16与图12所示的半导体装置15类似，但对于半导体装置16而言，第2开口部171a和第5开口部172a设置于错开的位置上，在这点上与图11所示的半导体装置15不同。在图13所示的半导体装置16中，配置于第2开口部171a的上部电极185在第1绝缘层130上与配置于第5开口部172a的配线195连接。半导体装置16的构造可以通过与上述的半导体装置15同样的工序来形成。
如上所述，根据实施方式1的变形例4至6的半导体装置14至16，在配置有上部电极180a和180c(半导体装置16中，180a、180c和185)的区域也配置有第1绝缘层130，所以能够减少各个半导体装置上形成的阶差。另外，由于不存在到达基底层110的开口部，所以在形成开口部的工序中，可以防止基底层110被暴露在开口部形成的蚀刻中。因此，不需要调整第1绝缘层130和第2绝缘层170与基底层110的蚀刻速率的选择比，另外，不需要在基底层110上设置蚀刻阻挡(etching stopper)。
〈实施方式2〉
使用图14A和图14B(图14)对本发明的实施方式2的半导体装置20的概要进行说明。实施方式2的半导体装置20与实施方式1同样是显示装置、驱动电路中使用的半导体装置。另外，实施方式2的半导体装置20列举了使用氧化物半导体作为沟道的构造，但并不限于该构造。例如，作为沟道，也可以使用硅等半导体或Ga－As等化合物半导体、并五苯或四氰基对醌二甲烷(TCNQ)等有机半导体。这里，实施方式2中，作为半导体装置列举了晶体管，但这并不是将本发明的半导体装置限定为晶体管。
[半导体装置20的构造]
图14A是表示本发明的实施方式2的半导体装置的概要的俯视图。另外，图14B是表示本发明的实施方式2的半导体装置的概要的截面图。如图14所示，实施方式2的半导体装置20中，图1和图7所示的包围型的半导体装置10被并联连接。即，半导体装置20中，多个第1开口部137相邻地配置，下部电极120、上部电极180和栅电极160相对于多个第1开口部137共同地设置。因此，对多个半导体装置10同时施加相同的源极/漏极电压、相同的栅极电压。
图14中，列举了使用了图1和图7所示的实施方式1的构造的包围型的半导体装置，但也能够使用图8至图13所示的实施方式1的变形例的半导体装置来实现包围型的半导体装置。
如上所述，半导体装置20中，由于多个半导体装置10的各个环状的沟道区域141同时导通/截止，所以可以实质上增大半导体装置的W长(沟道宽)。其结果是，可以提供能够提高导通电流的半导体装置。
[半导体装置20的制造方法]
为了使图14所示的半导体装置20的构造更加明确，使用图15至图19，参照着俯视图和截面图，对其制造方法进行说明。图14所示的半导体装置20中包含的各个半导体装置10由于与图1和图7所示的半导体装置10相同，所以省略详细的说明。
图15A和图15B(图15)是表示在本发明的实施方式2的半导体装置的制造方法中，形成下部电极的工序的俯视图和截面图。首先，如图15B所示，在基板100上将基底层110和下部电极120成膜，并且通过光刻法和蚀刻形成图15A所示的下部电极120的图形。
图16A和图16B(图16)是表示在本发明的实施方式2的半导体装置的制造方法中，在下部电极上形成第1绝缘层和第1辅助电极的工序的俯视图和截面图。如图16所示，在形成了图形的1个下部电极120上，形成设置有相互邻接的多个第1开口部137的第1绝缘层130的图形和第1辅助电极190的图形。这里，图16中，列举了在1个下部电极120上形成了3个第1开口部137的构成，但不限于该构成，在1个下部电极120上形成的第1开口部137也可以少于3个，也可以多于3个。这里，第1绝缘层130和第1辅助电极190可以一并蚀刻，也可以分别用不同的工序蚀刻。例如，也可以在形成第1绝缘层130的图形后，将第1辅助电极190成膜在第1绝缘层130的上表面和侧壁，并通过光刻法和蚀刻形成第1辅助电极190的图形。
图17A和图17B(图17)是表示在本发明的实施方式2的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图和截面图。如图17所示，在图16所示的基板的整面上成膜氧化物半导体层140，并形成氧化物半导体层140的图形。这里，图17中，氧化物半导体层140的图形是按照覆盖第1开口部137的全部的方式来形成的，氧化物半导体层140只要至少配置于环状的第1侧壁131、在至少一部分中与下部电极120和第1辅助电极190连接即可。即，氧化物半导体层140也可以如图17B所示不以覆盖第1辅助电极190的上表面的方式配置。
图18A和图18B(图18)是表示在本发明的实施方式2的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图和截面图。如图18所示，在图17所示的基板的整面上成膜栅极绝缘层150和栅电极160，并形成栅电极160的图形。
图19A和图19B(图19)是表示在本发明的实施方式2的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图和截面图。如图19所示，在图18所示的基板的整面上成膜第2绝缘层170，并形成多个开口部171。这里，各个开口部171将第1绝缘层130上形成的氧化物半导体层140分别露出。而且，在图19所示的基板的整面上成膜上部电极180，并如图14所示那样形成上部电极180的图形。这样，就能够实现图14所示的半导体装置20。
〈实施方式3〉
使用图20A和图20B(图20)对本发明的实施方式3的半导体装置30的概要进行说明。实施方式3的半导体装置30与实施方式1同样是显示装置、驱动电路中使用的半导体装置。另外，实施方式3的半导体装置30列举了使用氧化物半导体作为沟道的构造，但并不限于该构造。例如，作为沟道，也可以使用硅等半导体、Ga－As等化合物半导体、并五苯或四氰基对醌二甲烷(TCNQ)等有机半导体。这里，实施方式3中，作为半导体装置列举了晶体管，但这并不是将本发明的半导体装置限定为晶体管。
[半导体装置30的构造]
图20A是表示本发明的实施方式3的半导体装置的概要的俯视图。另外，图20B是表示本发明的实施方式3的半导体装置的概要的截面图。如图20所示，实施方式3的半导体装置30中，图1和图7所示的包围型的半导体装置10按照使环状的沟道区域成为多重的方式并联连接。即，按照包围内侧的具有环状的第1沟道区域144的半导体装置10a的方式形成了外侧的具有环状的第2沟道区域145的半导体装置10b。
这里，也如图21A和图21B(图21)所示，半导体装置30具有：在内周部的第1开口部138具有第1侧壁135、在外周部的第1开口部139具有第2侧壁136的一部分的第1绝缘层133，和按照包围第1绝缘层133的方式在第1开口部139具有第2侧壁136的一部分的环状的第3绝缘层134。即，第1侧壁135设置于第1绝缘层133的内周部，第2侧壁136设置于第1绝缘层133的外周部和第3绝缘层134的内周部。换言之，第2侧壁136按照包围第1侧壁135的方式配置。这里，各个半导体装置10a、10b的下部电极120、栅电极160和上部电极180分别一体地形成。即，在第1侧壁135和第2侧壁136设置有一体形成的栅电极160。因此，对半导体装置30同时施加相同的源极/漏极电压、相同的栅极电压。
图20中列举了使用了图1和图7所示的实施方式1的构造的包围型的半导体装置，但也能够使用图8至图13所示的实施方式1的变形例的半导体装置来实现包围型的半导体装置。
如上所述，半导体装置30中，由于半导体装置10a的环状的沟道区域144和半导体装置10b的环状的沟道区域145同时导通/截止，所以可以实质上增大半导体装置的W长。其结果是，可以提供能够提高导通电流的半导体装置。
[半导体装置30的制造方法]
为了使图20所示的半导体装置30的构造更加明确，使用图21至图24，参照着俯视图和截面图对其制造方法进行说明。图20所示的半导体装置30中包含的半导体装置10a、10b的截面构造由于与图1和图7所示的半导体装置10的截面构造相同，所以省略详细的说明。
图21A和图21B(图21)是表示在本发明的实施方式3的半导体装置的制造方法中，在下部电极上形成第1绝缘层、第3绝缘层、第1辅助电极和第2辅助电极的工序的俯视图和截面图。如图21所示，在形成了图形的1个下部电极120上形成了环状的第1绝缘层133及第1辅助电极193、和位于它们的周围的环状的第3绝缘层134和第2辅助电极194。半导体装置30中，在第1侧壁135和第2侧壁136形成了沟道。
图22A和图22B(图22)是表示在本发明的实施方式3的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图和截面图。如图22所示，在图21所示的基板的整面上成膜氧化物半导体层140，并形成氧化物半导体层140的图形。这里，图22中，氧化物半导体层140的图形按照覆盖第1绝缘层133的图形，并且比第3绝缘层134的图形的内周大的方式形成。这里，氧化物半导体层140只要至少分别配置于环状的第1侧壁135和环状的第2侧壁136，并且在至少一部分，与下部电极120，第1辅助电极193和第2辅助电极194连接即可。
图23A和图23B(图23)是表示在本发明的实施方式3的半导体装置的制造方法中，形成栅极绝缘层和栅电极的工序的俯视图和截面图。如图23所示，在图22所示的基板的整面上成膜栅极绝缘层150和栅电极160，并形成栅电极160的图形。
图24A和图24B(图24)是表示在本发明的实施方式3的半导体装置的制造方法中，在第2绝缘层和栅极绝缘层形成开口部的工序的俯视图和截面图。如图24所示，在图23所示的基板的整面上成膜第2绝缘层170，并形成开口部173、174的图形。这里，开口部173将第1绝缘层133上形成的氧化物半导体层140露出，开口部174将第3绝缘层134上形成的氧化物半导体层140露出。而且，在图24所示的基板的整面上成膜上部电极180，并如图20所示那样形成上部电极180的图形。这样，能够实现图20所示的半导体装置30。
此外，本发明并不限于上述的实施方式，在不超出主旨的范围内可以适当变更。
符号说明
10，11，12，13，20，21，30，31，32：半导体装置
100：基板
110：基底层
120：下部电极
121：区域
130，133：第1绝缘层
131，135：第1侧壁
132：漏极区域
134：第3绝缘层
136：第2侧壁
137，171，172，173，174：开口部
140：氧化物半导体层
141，144，145：沟道区域
150：栅极绝缘层
160：栅电极
170：第2绝缘层
180：上部电极
190，193：第1辅助电极
192：源极区域
194：第2辅助电极

Claims (19)

1.一种半导体装置，其特征在于，所述半导体装置具有：
第1电极；
第1绝缘层，设置有到达所述第1电极的第1开口部，在所述第1开口部具有环状的第1侧壁；
氧化物半导体层，配置于所述第1侧壁，与所述第1电极连接；
栅极绝缘层，配置于所述氧化物半导体层上；
栅电极，与配置于所述第1侧壁的所述氧化物半导体层对置；和
第2电极，配置于所述第1绝缘层的上方，与所述氧化物半导体层连接，
所述氧化物半导体层配置于所述第1侧壁与所述栅极绝缘层之间，
所述栅极绝缘层配置于所述氧化物半导体层与所述栅电极之间。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1侧壁是锥形。
3.根据权利要求1所述的半导体装置，其特征在于，
所述氧化物半导体层覆盖所述第1侧壁地配置。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述第1绝缘层的上方，进一步具有位于所述第1绝缘层与所述氧化物半导体层之间的第3电极。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第2电极在与所述第3电极相反的一侧与所述氧化物半导体层连接。
6.根据权利要求4所述的半导体装置，其特征在于，
所述第2电极经由所述第3电极与所述氧化物半导体层连接。
7.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置进一步具有：
第2绝缘层，配置于所述第1电极、所述第1绝缘层、所述氧化物半导体层和所述栅极绝缘层的上方；
第4电极，与所述第1电极连接；和
第5电极，与所述栅电极连接，
所述第4电极经由设置于所述第2绝缘层的第2开口部与所述第1电极连接，
所述第2电极经由设置于所述第2绝缘层的第3开口部与所述氧化物半导体层连接，
所述第5电极经由设置于所述第2绝缘层的第4开口部与所述栅电极连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第4电极经由所述第2开口部和设置于所述第1绝缘层的第5开口部与所述第1电极连接。
9.根据权利要求1所述的半导体装置，其特征在于，
多个所述第1开口部邻接地配置，
所述第1电极、所述第2电极和所述栅电极相对于所述多个所述第1开口部共同地设置。
10.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置进一步具有包围所述第1绝缘层的环状的第3绝缘层，
所述第1绝缘层和所述第3绝缘层具有包围所述第1侧壁地配置的第2侧壁，
所述栅电极设置于所述第1侧壁和所述第2侧壁。
11.一种半导体装置，其特征在于，
所述半导体装置具有：
第1绝缘层，具有环状的第1侧壁；
氧化物半导体层，配置于所述第1侧壁；
栅极绝缘层，配置于所述氧化物半导体层上；
栅电极，与配置于所述第1侧壁的所述氧化物半导体层对置；
第1电极，配置于所述第1绝缘层的下方，与所述氧化物半导体层的第1部分连接；
第2电极，配置于所述第1绝缘层的上方，与所述氧化物半导体层的第2部分连接；和
第3电极，在所述第1绝缘层的上方，位于所述第1绝缘层与所述氧化物半导体层之间，
所述氧化物半导体层配置于所述第1侧壁与所述栅极绝缘层之间，
所述栅极绝缘层配置于所述氧化物半导体层与所述栅电极之间。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第1侧壁是锥形。
13.根据权利要求11所述的半导体装置，其特征在于，
所述氧化物半导体层覆盖所述第1侧壁地配置。
14.根据权利要求11所述的半导体装置，其特征在于，
所述第2电极在与所述第3电极相反的一侧与所述氧化物半导体层连接。
15.根据权利要求11所述的半导体装置，其特征在于，
所述第2电极经由所述第3电极与所述氧化物半导体层连接。
16.根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置进一步具有：
第2绝缘层，配置于所述栅极电极的上方；
第4电极，与所述第1电极连接；和
第5电极，与所述栅电极连接，
所述第4电极经由设置于所述第2绝缘层的第2开口部与所述第1电极连接，
所述第2电极经由设置于所述第2绝缘层的第3开口部与所述氧化物半导体层连接，
所述第5电极经由设置于所述第2绝缘层的第4开口部与所述栅电极连接。
17.根据权利要求16所述的半导体装置，其特征在于，
所述第4电极经由所述第2开口部和设置于所述第1绝缘层的第5开口部与所述第1电极连接。
18.根据权利要求11所述的半导体装置，其特征在于，
多个所述第1侧壁邻接地配置，
所述第1电极、所述第2电极和所述栅电极相对于所述多个所述第1侧壁共同地设置。
19.根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置进一步具有包围所述第1绝缘层的环状的第3绝缘层，
所述第1绝缘层和所述第3绝缘层具有包围所述第1侧壁地配置的第2侧壁，
所述栅电极设置于所述第1侧壁和所述第2侧壁。
CN201510828720.1A 2014-12-02 2015-11-25 半导体装置 Active CN105655400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-243840 2014-12-02
JP2014243840A JP2016111040A (ja) 2014-12-02 2014-12-02 半導体装置

Publications (2)

Publication Number Publication Date
CN105655400A CN105655400A (zh) 2016-06-08
CN105655400B true CN105655400B (zh) 2019-03-01

Family

ID=56079680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510828720.1A Active CN105655400B (zh) 2014-12-02 2015-11-25 半导体装置

Country Status (3)

Country Link
US (1) US9559214B2 (zh)
JP (1) JP2016111040A (zh)
CN (1) CN105655400B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN111681960A (zh) * 2020-05-12 2020-09-18 福建华佳彩有限公司 一种tft结构的制作方法
WO2023175436A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置
WO2023199159A1 (ja) * 2022-04-15 2023-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2024042408A1 (ja) * 2022-08-23 2024-02-29 株式会社半導体エネルギー研究所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648525A (zh) * 2009-12-04 2012-08-22 株式会社半导体能源研究所 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278877A1 (en) * 2005-06-09 2006-12-14 Kyung-Wook Kim Thin film transistor array panel and method of manufacturing the same
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648525A (zh) * 2009-12-04 2012-08-22 株式会社半导体能源研究所 显示装置

Also Published As

Publication number Publication date
JP2016111040A (ja) 2016-06-20
US20160155851A1 (en) 2016-06-02
CN105655400A (zh) 2016-06-08
US9559214B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
CN106328658B (zh) 半导体装置
CN105655400B (zh) 半导体装置
CN105576015B (zh) 半导体装置
CN105870125B (zh) 显示装置
CN105759519B (zh) 显示装置
CN103403873B (zh) 偏移电极tft结构
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
CN107527954B (zh) 半导体装置
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN108538919A (zh) 薄膜晶体管
JP6736430B2 (ja) 半導体装置
JP2022090058A (ja) 半導体装置
CN105702733B (zh) 半导体装置
CN106104810A (zh) 半导体器件及其制造方法
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
CN106469757B (zh) 半导体装置及半导体装置的制造方法
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20140070996A (ko) 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법
JP2017139276A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant