CN105706234B - 具有改进型电容器的结构 - Google Patents

具有改进型电容器的结构 Download PDF

Info

Publication number
CN105706234B
CN105706234B CN201480059035.0A CN201480059035A CN105706234B CN 105706234 B CN105706234 B CN 105706234B CN 201480059035 A CN201480059035 A CN 201480059035A CN 105706234 B CN105706234 B CN 105706234B
Authority
CN
China
Prior art keywords
metal
layer
insulator
lower electrode
type capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480059035.0A
Other languages
English (en)
Other versions
CN105706234A (zh
Inventor
弗雷德里克·瓦龙
久伊·帕拉特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Integrated Passive Solutions SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Murata Integrated Passive Solutions SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Integrated Passive Solutions SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Murata Integrated Passive Solutions SA
Publication of CN105706234A publication Critical patent/CN105706234A/zh
Application granted granted Critical
Publication of CN105706234B publication Critical patent/CN105706234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

金属‑绝缘体‑金属型电容器结构(1)，其包括基底(2)、设置在基底(2)上的第一电绝缘层(14)、设置在第一电绝缘层(14)上的下电极(6)、包括设置在下电极(6)上的多个孔的结构化金属层(12)、MIM电容器(4)，其包括设置在结构化金属层(12)上与下电极(6)相接触并在各孔内的第一导电层(18)、覆盖第一导电层(18)的介电层(20)、覆盖介电层(20)并与位于MIM电容器(4)上的上电极(8)相接触的第二导电层(24)以及设置在上电极(8)上的第二电绝缘层(16)。

Description

具有改进型电容器的结构
技术领域
本发明一般涉及金属-绝缘体-金属型电容。更具体而言，本发明涉及一种具有金属-绝缘体-金属型电容的结构，根据该结构可制成叠状的金属-绝缘体-金属型电容器。
本发明尤其是在微电子领域得到应用，更具体而言，在无源和/或有源元件领域得到应用，例如，所述元件用于医疗器械、能源管理设备或者航空电子的其它设备。
背景技术
由于微电子技术的发展，现在可以将多项复杂功能集成到同一个元件上，以提高其性能。无源元件的集成，更具体而言，有源或无源电路中集成电容器对于开发者而言是非常重要的课题。实际上，在集成这种元件的过程中，在制造例如电容器和无源或有源元件的各工序之间出现技术兼容性问题。此外，出现了与高值电容器的使用相关的存储需求问题。
已经探索了解决方案，例如，通过阳极化处理层创造的金属-绝缘体-金属(MIM)电容器能够在所述阳极化处理层中得到的孔隙内沉积MIM。
因此，例如，由P.Banerjee等人在发表于2009年5月的《NATURE TECHNOLOGY》的《Nanotubular metal-insulator-metal capacitor arrays for energy storage》中提到能够利用阳极化处理层生产MIM电容器的方法。该文献展现了通过对可阳极化层进行阳极化处理而进行刻蚀的一种方法，从而能够创造MIM电容器结构。因此，所创造的MIM电容器能够较精确地控制电容值。然而，这种结构的内电阻较高，由此降低了这种元件的性能，并限制其在有源电路中的集成。
此外，尽管面积比较高，但是由于采用了阳极化处理层，所以得到的MIM电容器的密度仍旧较低。因此，在设计高值电容器的过程中，出现了与这类技术相关的空间需求的问题。
发明内容
本发明的目的是克服现有技术的上述缺点，更具体而言，旨在能够生产具有较低接入电阻的金属-绝缘体-金属型电容器结构。
有利的是，根据本发明的电容器结构使得具有有限封装(footprint)的结构产生高集成度。
更优选的是，可以轻松地实现根据本发明的结构，而且/或者其成本较低。可有利地将其集成到包括有源电路的结构中。
为此目的，本发明提出一种金属-绝缘体-金属型电容器结构，包括：
-基底，
-设置在基底上的第一电绝缘层，
-设置在第一电绝缘层上的下电极，
-一金属层，设置在下电极上，通过多孔结构化以形成孔绝缘基体，
-金属-绝缘体-金属型电容器，包括设置在结构化金属层上和所述结构化金属层各孔中的第一导电层、覆盖第一导电层的介电层、覆盖介电层的第二导电层，每个相关孔都包括由介电层分隔开的第一导电层和第二导电层，
-设置在金属-绝缘体-金属型电容器上的上电极，
-设置在上电极上的第二电绝缘层。
根据本发明，位于结构化金属层各孔内的第一导电层与下电极相接触，位于结构化金属层各孔内的第二导电层与上电极相接触。
因此，本发明提出了一种独创的金属-绝缘体-金属型电容器结构，由于存在下电极，该电容器结构能使位于各孔内的导电层短路，从而实现低电阻的金属-绝缘体-金属型电容器结构。
需注意的是，在该结构中，通过外围的氧化层，结构化金属层中的孔隙与产生该孔隙的结构化金属层的其余部分电绝缘。在金属层中产生各孔时，创造了构成孔绝缘基体的氧化层，从而形成结构化金属层。因此，如果构成金属层的金属是铝，氧化层则是一层氧化铝。
本发明的一个有利的实施例提出一种金属-绝缘体-金属型电容器结构，其包括位于下电极中并把下电极分为电特性不同的两个区域的至少一个侧向绝缘带、位于上电极中并把上电极分为电特性不同的两个区域的至少一个侧向绝缘带以及还有通过结构化金属层从所设置的下电极到上电极层面的一个电触点。
由于结合了向下电极上开口的多孔结构中的各孔(其一)以及侧向绝缘带(其二)，所以产生了使并联电容器能够堆叠的结构，这在本质上能够增加指定面积单元的电容值。
本发明的一个有利的实施例提出下电极包括一个金属层和一个刻蚀阻挡层。这样，在结构化金属层中形成各孔时，刻蚀阻挡层保护金属层。例如，可以通过物理气相沉积(PVD)或通过原子层沉积(ALD)沉积刻蚀阻挡层，因此刻蚀阻挡层非常薄。而且，就其本质而言，如果刻蚀阻挡层(TiN，TaN)的电导较低，当然，它会阻抗平行于刻蚀阻挡层的电荷流，而且/或者以较远的距离对其进行阻抗。因此，最好使该刻蚀阻挡层短路，以便以串联电阻(ESR)的方式获得较好的性能。通过集成到下电极中的金属层进行短路。该结构与本发明特别有利的特征相对应。
侧向绝缘带最好是由例如选自氧化硅和氮化硅的绝缘材料制成，从而使金属-绝缘体-金属型电容器的电极两两绝缘。最好在低温下沉积该材料，例如，通过PECVD方法进行沉积。
本发明提出一个优选实施例，其中，金属-绝缘体-金属型电容器是由结构化金属层制成的，所述结构化金属层是由厚度大于0.4微米的金属构成的，能够形成比如“深”微米孔或纳米孔这样的空腔，并且因此能够增加电容器的总等效面(TES)。
在本文所述的金属-绝缘体-金属型电容器结构中，孔绝缘基体是通过阳极刻蚀或通过阳极化处理得到的基体。
在实施例的一个实例中，结构化金属层是由铝制成的，孔绝缘基体是由氧化铝制成的。
为了增加金属-绝缘体-金属型电容器的密度，在两个金属层之间设置的介电层包含绝缘材料，所述绝缘材料具有高介电常数k，其值大于4，最好大于10(k>10)。
由于采用了下电极以及上、下侧向绝缘带，所以金属-绝缘体-金属型电容器结构使多个金属-绝缘体-金属型电容器能够彼此上下堆叠。如此堆叠增加了该结构的电容值以及与恒定等效面有关的电容值，从而能够改进根据本发明的结构的集成。堆叠的两个金属-绝缘体-金属型电容器可方便地并联电耦合，这能够有利地增加电容值，以便在恒定封装区得到较高值。
为了简化方法流程，根据本发明的这种金属-绝缘体-金属型电容器结构具有堆叠的金属-绝缘体-金属型电容器，所述金属-绝缘体-金属型电容器首先通过其上电极电连接到位于它上面的另一个金属-绝缘体-金属型电容器的上电极，然后通过其下电极电连接到位于它上面的另一个金属-绝缘体-金属型电容器的下电极。该堆叠电容器对应于本发明特别有利的特征。
根据第二方面，本发明涉及包括上文所述的至少一个金属-绝缘体-金属型电容器的无源或有源半导体产品或设备。
根据本发明的第三方面，提出了制造这种结构的方法，其包括：
a.制备基底，
b.在基底上沉积绝缘材料制成的第一电绝缘层，
c.制造下电极，该下电极位于第一电绝缘层上，且在其表面包括刻蚀阻挡层，
d.在下电极局域刻蚀区沉积电绝缘材料，
e.在下电极上沉积金属层，
f.结构化金属层中的各孔，优选利用阳极刻蚀方法进行结构化，以形成孔绝缘基体，
g.在结构化金属层上和所述结构化层的各孔中连续沉积第一导电层、介电层和第二导电层，
i.制造位于第二导电层上的上电极，
j.在上电极的局域刻蚀区沉积电绝缘材料，
k.在上电极上沉积绝缘材料制成的第二电绝缘层。
这种方法能够制造如上所述的金属-绝缘体-金属型电容器结构。
在一个实施例中，结构化金属层是由铝制成的，孔绝缘基体是由氧化铝制成的。
可以预期的是，在步骤c)中制造的下电极是通过在第一电绝缘层上沉积一层金属制成的，然后由刻蚀阻挡层覆盖所述金属层。
为了实现堆叠的金属-绝缘体-金属型电容器，根据本发明的生产方法还有利地提出了下列步骤：
c1)在制造所述下电极之后，通过局域刻蚀电极制造下侧向绝缘带，该下侧向绝缘带在下电极中界定出两个电绝缘区域，以及，
h1)在制造所述上电极之后，通过局域刻蚀电极制造上侧向绝缘带，该上侧向绝缘带在上电极中界定出两个电绝缘区域。
本发明的实施例中的一个有利方式提出一种生产方法，在该方法中重复N次上述生产方法中的步骤c)、c1)、d)至h)以及h1)。
为了降低表面状态的不连续性，在该方法中的至少一个步骤h1)之后沉积一个平面化层，例如在堆叠的两个金属-绝缘体-金属型电容器之间沉积该层。
附图说明
通过阅读下文说明书，本发明的其它特征和优点将显现。该说明书仅是示意性的，且应结合附图进行阅读，在附图中：
-图1是根据本发明的实施例中的一个MIM型电容器结构示例的截面图；
-图2至图8代表根据本发明的技术方法的步骤；
-图9是根据本发明的一个MIM型电容器结构示例的示意性截面图；
-图10是根据本发明的在MIM型电容器结构中的堆叠的两个MIM型电容器的示意性截面图。
具体实施方式
首先，需注意的是，阐释电容器结构的截面图的各图以及阐释各层堆叠的各图以及代表该结构生产方法中的各步骤的各个图都是不成比例的。此外，并未真实地反应出不同厚度。简化起见，在说明书和附图中，所有结构中的共有的元件具有相同的附图标记。
更具体而言，本发明以金属-绝缘体-金属型电容器结构应用的非限制性实例的形式进行描述，在随后的说明书中所述金属-绝缘体-金属型电容器结构将称为MIM型电容器结构。下文所述的MIM型电容器结构的示例包括一个结构化层，更具体而言，是一层纳米结构化金属，且包括多个直径为d的纳米孔。下文中描述的孔为纳米孔，但是本发明也可以应用于由其它规格的孔组成的结构，例如，微米孔。
金属层可以是由例如厚度约为一微米(1微米＝10-6米)的金属铝(Al)制成的。能够在金属层中形成纳米孔的方法最好是采用阳极刻蚀技术的方法。在说明书的其余部分中将更准确地描述阳极刻蚀方法。
本发明应用于一种MIM型电容器结构1，其包括下电极6、纳米结构化层12、沉积在纳米结构化层12上的MIM型电容器4，所述MIM型电容器4包括位于纳米结构化金属层12各孔内并与下电极6相接触的第一导电层18、介电层20以及位于纳米结构化金属层12各孔内并与上电极8相接触的第二导电层24。
图1显示了构成MIM型电容器结构1的堆叠的各层的第一个实例。按照各堆叠的升序排列，图中包括：
-基底2，
-第一电绝缘层14，
-由金属层28和刻蚀阻挡层10构成的下电极6，
-纳米结构化金属层12，
-MIM型电容器4，包括第一导电层18、介电层20和第二导电层24，
-上电极8，
-第二电绝缘层16。
图1中所示的MIM型电容器结构1还包括称为BLII的下侧向绝缘带以及称为BLIS的上侧向绝缘带。按大小排列上、下侧向绝缘带以围绕MIM电容器结构1。因为图1是所述MIM型电容器结构1的截面图，图中显示了下侧向绝缘带的两个部分以及上侧向绝缘带的两个部分。
下侧向绝缘带BLII位于MIM型电容器4和第一电绝缘层14之间。把下电极6分为电特性不同的几个区域，从而实现MIM型电容器4的第一导电层18和第二导电层24之间的电绝缘。
放在基底2之上和下电极6之下的第一电绝缘层14能够使基底2上的MIM型电容器4电绝缘，所述基底2的MIM型电容器4可以是例如硅片或有源电路。实际上，为了在硅片上优化以及集成各元件，有利的是使MIM型电容器结构1电绝缘，以便首先不降低其性能，而且其次不会因为它的存在而影响在它周围的元件。
上侧向绝缘带BLIS(图1)把上电极8分为电特性不同的几个区域，从而实现MIM型电容器4的第一导电层18和第二导电层24之间的电绝缘。从而，上侧向绝缘带和下侧向绝缘带使MIM型电容器结构1具有有限的封装且获得具有彼此之间电绝缘的接入电极，有利地使多个MIM型电容器结构能够相互堆叠。
在另一个实施例中，图中未显示，提出一种新颖的MIM型电容器结构1，在下电极6中没有下侧向绝缘带，而且上电极8中没有上侧向绝缘带，得到低阻抗的MIM型电容器结构1。下电极6与第一导电层18在具有纳米结构的金属层12的每个孔的底部短路，因此能够得到低抗阻的MIM型电容器结构1。
本发明还提出制造图1的MIM型电容器结构1的方法。该方法包括：
-制备基底2，
-沉积绝缘材料，以形成第一电绝缘层14，
-通过首先沉积金属层28，然后在所述金属层上沉积刻蚀阻挡层10，从而制造位于第一电绝缘层14上的下电极6，
-通过局域刻蚀下电极6制造下侧向绝缘带，在下电极中界定出电绝缘区域，
-在下电极的局域刻蚀中沉积电绝缘材料，
-在下电极6上沉积金属层，
-纳米孔的结构化在孔周围形成一个电绝缘层，其被称为孔绝缘层121，该孔绝缘层位于沉积在下电极6上的金属层中，该沉积优选采用阳极刻蚀方法，以制造一个纳米结构化金属层12，
-在纳米结构化金属层12上和所述层的纳米孔中相继沉积第一导电层18、介电层20和第二导电层24，
-制造位于第二导电层24上的上电极8，
-通过上电极8的局域刻蚀制造上侧向绝缘带，在上电极中界定电绝缘区域，
-在上电极8的局域刻蚀中沉积电绝缘材料，从而形成上侧向绝缘带，
-在上电极8上沉积绝缘材料，以形成第二电绝缘层。
在此，例如，结构化金属层是由铝制成的，通过阳极化处理得到的绝缘基体是由氧化铝制成的。
可以采用多种类型的材料制造基底2，作为MIM型电容器结构1的支撑。由于成本及能够制成有源或无源元件的半导体特征使得硅(Si)主要用于微电子行业，所以硅可以作为这种结构的基底。当然，应注意的是，可以采用其它类型的基底，比如，碳化硅(SiC)基底或二氧化硅基底。应注意，本发明尤其适合已经植入有源元件的基底。
由于第一电绝缘层14的位置，该层(图2)能够控制MIM型电容器结构1与基底2之间的电耦合。用于制造该第一电绝缘层14的材料必须具有低介电常数k，以便减少例如由于存在晶片而产生的噪声。可以采用具有介电常数(k例如约为4)的多种类型的绝缘材料，例如氧化硅或氮化硅(Si3N4)。此外，所采用的材料必须与用于制造根据本发明的MIM型电容器结构1的方法相匹配。
以表面surf_elel_inf和厚度e_elec_inf为特征的下电极6位于第一电绝缘层14(图3)上。它是由金属层28和设置在金属层28上的刻蚀阻挡层10构成的。例如，金属层28的厚度e_CM28可以介于1微米至5微米之间。此外，下电极6可包括图3中未显示的其它层。例如，可在第一电绝缘层14和金属层28之间插入其他层，以提高这两层之间的附着力。下电极6可以只包括单层，例如刻蚀阻挡层10。
例如，用于制造金属层28的材料可以是与阻挡层金属相结合或不与阻挡层金属相结合的铝(Al)、铜(Cu)、银(Ag)，所述阻挡层金属例如为钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。因为该列举并不穷尽，可以根据沉积方法单独地或与其它材料相结合地沉积其它材料，所述沉积方法与制造MIM型电容器结构1的方法兼容，以及优选具有低电阻系数的方法。
下电极6的刻蚀阻挡层10(图3)的厚度为e_bar_grav，其作用是在用于制造纳米结构化金属层12的阳极刻蚀过程中阻止对位于下电极6上的金属层的损害，随后将在说明书的其余部分将对此进行描述。该厚度e_bar_grav必须足以承受过度刻蚀，对于在所述刻蚀阻挡层10上完全打开纳米孔而言，所述过度刻蚀是必要的。例如，刻蚀阻挡层10的厚度e_bar_grav约为1微米。稍后将进一步详细描述制造纳米孔的方法。
为了确保MIM型电容器4的第一导电层18与下电极6之间的电连接，所述刻蚀阻挡层10的电阻系数必须足够低。为此，所述刻蚀阻挡层10的金属类型例如为钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)。可以采用其它耐阳极化具有可能最低介电常数的材料。此外，制造该刻蚀阻挡层10所采用的材料类型必须与阳极刻蚀方法兼容。该兼容性导致在所述阻挡层10上进行阳极化处理之后，能充分选择用以开孔的刻蚀方法。
根据本发明的制造MIM型电容器结构1的方法能够得到较小封装的结构。为此，制造了下侧向绝缘带BLII。为此，通过光刻步骤能够在刻蚀阻挡层10和金属层28中制造连续的沟槽。这些沟槽界定了第一导电层18和第二导电层24的轮廓，把下电极6分为三个不同的区域。例如，该沟槽的宽度I_BLII(图5)约为刻蚀阻挡层10和金属层28的累加厚度，与尺寸e_BLII相对应。然后，在刻蚀结构上沉积一个电绝缘层。该绝缘层的厚度e_BLII_2可以很薄使得仅开口I_BLII的侧面被覆盖，或者相反，该绝缘层的厚度e_BLII_2可以足够厚，以便覆盖开口，在图5和图6中展示了第二种情况。然后，用本领域技术人员已知的方式制造侧向绝缘带，所述本领域技术人员知晓在刻蚀之后如何得到宽度为I_BLII_2的覆盖层(图5)。
下侧向绝缘带BLII由电绝缘材料构成，比如采用PECVD型沉积法沉积的氮化硅(Si3N4)。可以采用其它材料及其它沉积方法。但是，必须与基于结构1的MIM型电容器的生产方法兼容。
位于下侧向绝缘带BLII上部的覆盖层141的宽度为l_BLII_2、厚度为e_BLII_2，并且能够使MIM型电容器4的第一导电层18沿着一排纳米孔与第二导电层24绝缘(图6)。为了确保所述各层之间的电绝缘，覆盖层141的长度等于侧向绝缘带BLII的长度。此外，覆盖层141的宽度l_BLII_2等于或大于尺寸I_BLII(图6)，并且比与孔直径相对应的距离dM1M2大得多，以确保第一导电层18与第二导电层24之间的电绝缘。
图5显示了位于刻蚀阻挡层10上的金属层，该层能形成纳米孔。该层的厚度e_CM12最好大于一微米，优选介于4微米至8微米之间。所采用的材料的类型必须与阳极化处理方法相匹配。因此，制成该层所采用的金属例如可以是铝(Al)。阳极化处理是在潮湿环境中发生的一个电解过程。其原理是基于在两个浸入电解溶液中的导电电极之间施加一个电势差，该电解溶液例如可以是酸性的。如果电极是铝制的，在阳极施加电势则增加其表面上氧化铝的增长；于是，它在酸性镀液中的溶解导致金属表面出现纳米孔或孔洞。
有利的是，由于阳极化处理方法，不必采用光刻步骤制造各孔。因此，该方法能够优化制造这种结构的方法。
有利的是，纳米孔的直径约为50纳米，并以30纳米的距离间隔开。此外，本发明中所采用的阳极化处理方法能够得到通往下电极6的刻蚀阻挡层10的纳米孔。通过在溶液中进行阳极化处理层的短湿式过度刻蚀(short wet overetch)能够实现这一特征，例如，所述溶液为稀硫酸。换言之，可以把纳米孔看作纳米圆柱，纳米圆柱的一端通往刻蚀阻挡层10。有利的是，采用阳极化处理制造电容器4使得展开面积比ETS约为50，最好为200。
于是，为了制造MIM型电容器4，在纳米结构化金属层12上以及所述纳米结构化金属层12的纳米孔内沉积第一导电层18，如图7所示。位于纳米孔底部的第一导电层18与下电极6的刻蚀阻挡层10相接触，从而得到低接入电阻R_equ。例如，可以利用ALD型沉积技术制造第一导电层18。例如，所采用的材料可以是TiN、TaN、NiB、Ru或任何其它采用沉积法的导电材料，能够达到满足本发明需求的足够覆盖力。
实际上，MIM型电容器结构1优选具有被称为R_equ的接入电阻，该接入电阻最好较低。该接入电阻R_equ还由下电极6和上电极8的内在特征，以及为得到低接入电阻R_equ而最好确定的尺寸和材料控制。例如，通过现有技术已知的光刻方法，形成MIM电容器4的第一个电极6的形状。
介电层20能够在形成导电电极的第一导电层18和第二导电层24之间形成电容。制造该介电层20所采用的材料必须具有最高可能的介电常数k，从而使产生的电容值最大。可以采用被称为“高k值”材料的多种类型的材料，最好其介电常数k>6，例如，氮化硅(Si3N4)、氧化铝(氧化铝)、二氧化铪(HfO2)，或者介电常数等于或大于上述所列举材料的任何其他材料。此外，所采用的材料必须与制造根据本发明的MIM型电容器结构1所采用的方法相匹配。
本领域技术人员已知有两个控制层绝缘效果的参数。这两个参数是前文提到的介电常数k以及所述层的厚度。例如，第一介电层的厚度介于5纳米至80纳米(1纳米＝10-9米)之间，优选该厚度约为30纳米。
获得介电层20的沉积方法可采用本领域技术人员已知的各种技术。举例来说，可优先采用原子层沉积法(或ALD)或者低压化学气相沉积法(或LPCVD)。
如图7中所示的第二导电层24沉积在介电层20上，从而能够形成MIM型电容器4。该第二导电层24的特征及沉积方法可以与制造第一导电层18所采用的相同。
例如，通过现有技术已知的光刻方法形成包括第一导电层18和第二导电层24以及介电层20的构成MIM结构的各层的形状，如图7所示。
然后沉积一层金属，以构成上电极8，如图8所示。上电极8的特征在于厚度值约为1微米至5微米。对上电极8厚度值进行控制(如前文中所解释的)，以得到理想MIM型电容器结构1的等效电阻值R_equ。例如，制造上电极8所采用的材料可以是与阻挡层金属相结合或不与阻挡层金属相结合的铝(Al)、铜(Cu)、银(Ag)，所述阻挡层金属例如为氮化钛(TiN)或氮化钽(TaN)。因为该列举并不详尽，可以根据沉积方法单独地或与其它材料相结合地沉积其它材料，所述沉积方法与制造MIM型电容器结构1的方法兼容，制造MIM型电容器结构1的方法的电阻系数最好较低。上电极8也可以由若干层构成(图中未显示)。
上侧向绝缘带BLIS的特征在于厚度e_BLIS和宽度l_BLIS，如图8中所示。上侧向绝缘带BLIS是由电绝缘材料构成的，比如所述电绝缘材料为利用PECVD沉积方法沉积的氮化硅(Si3N4)。可以采用其它材料和其它沉积方法。但是，必须与基于MIM型电容器的结构1的生产方法兼容。
上侧向绝缘带BLIS的尺寸特征(图8)与下侧向绝缘带BLII的相同。此外，上侧向绝缘带BLIS的宽度l_BLIS比纳米孔的尺寸大得多，从而防止MIM型电容器4的第一导电层18和第二导电层24之间短路。
制造上侧向绝缘带BLIS的方法优选与下侧向绝缘带BLII的制造方法相同。
然后，第二电绝缘层16沉积在上电极8上。材料最好具有较低的介电常数k，从而消除任何短路或者噪声引起的电干扰。可以采用多种类型的材料，例如，氮化硅(Si3N4)、氧化硅(SiO2)或者介电常数小于或等于之前所列举的材料，并与前几段所描述的方法相匹配的任何其它材料。
如图8所示，第二电绝缘层16的特征在于被称为e_CI16的厚度，例如，该厚度值约为100纳米。得到这种第二电绝缘层16的沉积方法是本领域技术人员已知的，而且在前文中描述下电极6制造方法时已经对其进行了描述，所以在此不再赘述。
下侧向绝缘带BLII和上侧向绝缘带BLIS分别把下电极和上电极分开，并因此能够创建不同的电绝缘区域。为了清晰地描述，随后对每个电极的不同区域进行命名，对于下电极6而言，分别命名为4Elect_inf6_1、4Elect_inf6_2、4Elect_inf6_3，对于上电极8而言，分别命名为4Elect_sup8_1、4Elect_sup8_2、4Elect_sup8_3。图9展示了这些不同区域的视图。
纳米结构化金属层12的存在，一方面能够在下电极6的区域4Elect_inf6_1与上电极8的区域4Elect_sup8_1之间耦合，在下文中称为左侧电极，另一方面，能够在下电极6的区域4Elect_inf6_2和上电极8的区域4Elect_sup8_2之间耦合，在下文中称为右侧电极。此外，纳米结构化金属层12能够在下电极6的区域4Elect_inf6_3和上电极8的区域4Elect_sup8_3之间耦合，在下文中称为中央电极。因此，在MIM型电容器结构1两侧都形成MIM型电容器4的连接。在一个实施例中，左侧电极和右侧电极彼此耦合。
为了得到在垂直Z向上具有高集成度的MIM型电容器结构1(图10)，本发明的一个实施例在MIM型电容器结构中复制N级。为了简化描述，在图10中展示了由被称为E_1和E_2的两级(N＝2)构成的MIM型电容器结构的实施例。应注意的是，制造N级的方法与制造MIM型电容器结构1的方法相同，在下文中不再对其进行赘述。
制造根据本发明的MIM型电容器结构的方法包括如下步骤：
-制备基底2，
-沉积绝缘材料制成的第一电绝缘层14，
-形成MIM型电容器4的第一级E_1，
-形成MIM型电容器41的第二级E_2。
现在对各层中各电极的区域进行命名(图10)，对于包括MIM型电容器4的堆层E_1而言，命名为4Elect_inf6_1、4Elect_inf6_2、4Elect_inf6_3和4Elect_sup8_1、4Elect_sup8_2、4Elect_sup8_3。对于包括MIM型电容器41的堆层E_2而言，则被命名为41Elect_inf6_1、41Elect_inf6_2、41Elect_inf6_3和41Elect_sup8_1、41Elect_sup8_2、41Elect_sup8_2。
有利的是，由于堆叠的每个电容器存在侧向绝缘带，由电容器41的区域41Elect_sup8_1构成的左侧电极连接到区域41Elect_inf6_1，区域41Elect_inf6_1本身连接到MIM型电容器4的区域4Elect_sup8_1，MIM型电容器4的区域4Elect_sup8_1本身连接到区域4Elect_inf6_1。此外，由电容器41的区域41Elect_sup8_2构成的另一个右侧电极连接到区域41Elect_inf6_2，其本身连接到MIM型电容器4的区域4Elect_sup8_2，MIM型电容器4的区域4Elect_sup8_2本身连接到区域4Elect_inf6_2。中央电极是由电容器41的区域41Elect_sup8_3构成的，并连接到区域41Elect_inf6_3，区域41Elect_inf6_3本身连接到MIM型电容器4的区域4Elect_sup8_3，MIM型电容器4的区域4Elect_sup8_3本身连接到区域4Elect_inf6_3。
在一个实施例中，左侧电极和右侧电极彼此耦合。于是，每个电容器4、41的不同区域之间的这种耦合能够在所述电容器4、41之间实现并联型耦合。堆叠的电容器4、41之间的这种并联型耦合能够增加MIM型电容器结构的每个电容器4、41的值，并因此能够得到高度集成的MIM型电容器结构。
此外，对于包括N个堆层的MIM型电容器结构而言，MIM型电容器结构的总电容值等于堆叠中每个电容器4、41……4N的值之和。
此外，该堆叠能够按照平行元件的数量划分元件的串联电阻，因为总电阻与每个元件的单个电阻相对应。
在设计这种结构的过程中，在构成所述MIM型电容器结构的不同层之间可能出现平面化问题。实际上，多个层的叠加会导致MIM型电容器结构表面状态的不连续性。
为了降低这种表面状态的不连续性，可以在各堆层之间增加一个平面化层(图中未显示)，这样能够降低由于基底2上存在多个层而导致的表面状态的不连续性。当级数大于1时，便可沉积该平面化层。
由于第一导电层18在刻蚀阻挡层10上与较小的封装区接触，而且由于不同级的电阻并联，本发明因此能够制造具有低接入电阻值R_equ的MIM型电容器结构1。此外，由于采用上、下侧向绝缘带，所以本发明能够得到在Z向上具有有限尺寸且每个表面单位具有高电容值的MIM型电容器结构。
此外，在此提出的生产方法与大多数制造有源元件的方法兼容，由此能够把根据本发明的结构与集成无源元件和有源元件的复杂电路相结合，尤其是在互联的程度上相结合。这样，能够优化电容/存储需求比率，而且可以大幅度地降低集成具有高电容器值元件的成本。
上文描述仅出于说明性的目的，并不限制本发明的范围。对于所述实施例而言，任何技术上可行的实施例的变体都可以是优选的。此外，在本发明中所述方法的步骤是出于说明性目的而列出的，并不限于在此所列的示例。最后，应理解的是，可以根据预期的基于本发明的MIM型电容器结构的质量和性能，能够单独或相结合地采用所述的各种创新。

Claims (16)

1.一种金属-绝缘体-金属型电容器结构(1)，其包括：
-基底(2)，
-设置在基底(2)上的第一电绝缘层(14)，
-设置在第一电绝缘层(14)上的下电极(6)，
-结构化金属层，设置在下电极(6)上，并且通过包括多个孔被结构化，所述多个孔通过电绝缘的外围的氧化层与产生这些孔的结构化金属层的其余部分电绝缘，所述电绝缘的外围的氧化层构成通过阳极刻蚀得到的孔绝缘基体(121)，
-金属-绝缘体-金属型电容器(4；41)，其包括设置在结构化金属层
(12)上和所述结构化金属层(12)各孔中的第一导电层(18)、覆盖第一导电层(18)的介电层(20)、覆盖介电层(20)的第二导电层(24)，每个相关孔都包括由介电层(20)分隔开的第一导电层(18)和第二导电层(24)，
-设置在金属-绝缘体-金属型电容器(4)上的上电极(8)，
-设置在上电极(8)上的第二电绝缘层(16)，
其特征在于，
-位于结构化金属层(12)各孔内的第一导电层(18)与下电极(6)相接触，
-位于结构化金属层(12)各孔内的第二导电层(24)与上电极(8)相接触，以及
所述下电极(6)包括金属层(28)和刻蚀阻挡层(10)，所述刻蚀阻挡层(10)防止阳极刻蚀并位于下电极(6)的金属层(28)与孔绝缘基体(121)之间。
2.根据权利要求1的所述金属-绝缘体-金属型电容器结构(1)，其包括：
-至少一个下侧向绝缘带，其位于下电极(6)中并把下电极(6)分为电特性不同的两个区域，以及，
-至少一个上侧向绝缘带，其位于上电极(8)中并把上电极(8)分为电特性不同的两个区域，
还包括通过结构化金属层(12)从所设置的下电极(6)到上电极(8)层面的电触点。
3.根据权利要求2所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述下侧向绝缘带和所述上侧向绝缘带由选自氧化硅和氮化硅的绝缘材料制成。
4.根据权利要求1所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述结构化金属层(12)是微米结构化或纳米结构化，且由厚度大于0.4微米的金属构成。
5.根据权利要求1所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述结构化金属层(12)是由铝制成，所述孔绝缘基体(121)是由氧化铝制成。
6.根据权利要求1所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述介电层(20)是由绝缘材料构成，所述绝缘材料具有高介电常数值k，其值大于4(k>4)。
7.根据权利要求6所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述介电层(20)是由具有介电常数值k大于10的绝缘材料构成。
8.根据权利要求1所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述结构包括多个彼此堆叠的金属-绝缘体-金属型电容器(4)。
9.根据权利要求8所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述堆叠的两个金属-绝缘体-金属型电容器并联电耦合。
10.根据权利要求8所述的金属-绝缘体-金属型电容器结构(1)，其特征在于，所述堆叠的金属-绝缘体-金属型电容器首先通过其上电极(8)电连接到另一个金属-绝缘体-金属型电容器的上电极(8)，然后通过其下电极(6)连接到位于它上面的另一个金属-绝缘体-金属型电容器的下电极(6)。
11.一种无源或有源电子半导体设备，其包括至少一个根据权利要求1所述的金属-绝缘体-金属型电容器结构(1)。
12.一种制造金属-绝缘体-金属型电容器结构(1)的方法，其包括：
a.制备基底(2)，
b.在基底(2)上沉积绝缘材料制成的第一电绝缘层(14)，
c.制造下电极(6)，所述下电极位于第一电绝缘层(14)上，所述下电极(6)通过以下制造：在第一电绝缘层(14)上沉积金属层(28)，然后由防止阳极刻蚀的刻蚀阻挡层(10)覆盖所述金属层(28)，
d.对下电极(6)执行局域刻蚀，并且在下电极(6)的局域刻蚀区沉积电绝缘材料，
e.在下电极(6)上沉积金属层，
f.通过使用阳极刻蚀法使各孔在金属层中结构化以使所述金属层成为结构化金属层，所述各孔通过电绝缘的外围的氧化层与产生这些孔的结构化金属层的其余部分电绝缘，所述电绝缘的外围的氧化层构成孔绝缘基体(121)，
g.在结构化金属层(12)上和所述结构化金属层(12)的各孔中相继沉积第一导电层(18)、介电层(20)和第二导电层(24)，
h.制造位于第二导电层(24)上的上电极(8)，
i.对上电极(8)执行局域刻蚀，并且在上电极(8)的局域刻蚀区沉积电绝缘材料，
j.在上电极(8)上沉积绝缘材料制成的第二电绝缘层(16)。
13.根据权利要求12所述的制造方法，其特征在于，所述结构化金属层(12)是由铝制成，所述孔绝缘基体(121)是由氧化铝制成。
14.根据权利要求12所述的制造金属-绝缘体-金属型电容器结构的方法，其特征在于，
步骤d包括在制造所述下电极之后，通过所述局域刻蚀下电极制造下侧向绝缘带，所述下侧向绝缘带在下电极中界定出两个电绝缘区域，以及，
步骤i包括在制造所述上电极之后，通过所述局域刻蚀上电极制造上侧向绝缘带，所述上侧向绝缘带在上电极中界定出两个电绝缘区域。
15.根据权利要求14所述的制造金属-绝缘体-金属型电容器结构的方法，其特征在于，重复N次制造方法中的步骤c至步骤j。
16.根据权利要求15所述的制造金属-绝缘体-金属型电容器结构的方法，其特征在于，在所述方法的至少一个步骤i之后，进行平面化层的沉积。
CN201480059035.0A 2013-10-29 2014-10-29 具有改进型电容器的结构 Active CN105706234B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1360555A FR3012664B1 (fr) 2013-10-29 2013-10-29 Structure a capacite amelioree
FR1360555 2013-10-29
PCT/FR2014/052754 WO2015063420A1 (fr) 2013-10-29 2014-10-29 Structure à capacité améliorée

Publications (2)

Publication Number Publication Date
CN105706234A CN105706234A (zh) 2016-06-22
CN105706234B true CN105706234B (zh) 2018-10-12

Family

ID=50543103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059035.0A Active CN105706234B (zh) 2013-10-29 2014-10-29 具有改进型电容器的结构

Country Status (7)

Country Link
US (1) US10497582B2 (zh)
EP (1) EP3063789B1 (zh)
JP (1) JP6543622B2 (zh)
CN (1) CN105706234B (zh)
FR (1) FR3012664B1 (zh)
TW (1) TWI689071B (zh)
WO (1) WO2015063420A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818689B1 (en) * 2016-04-25 2017-11-14 Globalfoundries Inc. Metal-insulator-metal capacitor and methods of fabrication
EP3296727B1 (en) * 2016-09-19 2019-04-17 Murata Integrated Passive Solutions Electrical stimulation and monitoring device
EP3327806B1 (en) 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
RU2629364C1 (ru) * 2016-12-07 2017-08-29 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Суперконденсатор на основе кмоп-технологии
WO2018174191A1 (ja) 2017-03-24 2018-09-27 株式会社村田製作所 キャパシタ
EP3428955A1 (en) * 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
JP2019114595A (ja) 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
EP3556910B1 (en) 2018-04-20 2023-10-04 Murata Manufacturing Co., Ltd. Semiconductor device having porous region embedded structure and method of manufacture thereof
EP3567645A1 (en) 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
CN112119512A (zh) * 2018-05-11 2020-12-22 株式会社村田制作所 多孔区域结构及其制造方法
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US12033797B2 (en) 2018-10-18 2024-07-09 Smoltek Ab Discrete metal-insulator-metal (MIM) energy storage component and manufacturing method
EP3656734A1 (en) 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition
EP3675166A1 (en) * 2018-12-26 2020-07-01 Murata Manufacturing Co., Ltd. Rc components, and methods of fabrication thereof
EP3680931B1 (en) * 2019-01-08 2022-11-16 Murata Manufacturing Co., Ltd. Method for forming product structure having porous regions and lateral encapsulation
EP3680934A1 (en) * 2019-01-08 2020-07-15 Murata Manufacturing Co., Ltd. Rc architectures, and methods of fabrication thereof
WO2020162459A1 (en) * 2019-02-04 2020-08-13 Murata Manufacturing Co., Ltd. Capacitor
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
EP3723148A1 (en) 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
EP3795721B1 (en) 2019-09-19 2023-07-19 Murata Manufacturing Co., Ltd. Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
JP7575395B2 (ja) * 2019-10-24 2024-10-29 株式会社村田製作所 複合キャパシタ
TWI737087B (zh) * 2019-12-19 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
EP3849286A1 (en) 2020-01-09 2021-07-14 Murata Manufacturing Co., Ltd. Electronic device with differential transmission lines equipped with 3d capacitors supported by a base, and corresponding manufacturing method
EP3886163A1 (en) 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
EP3886162A1 (en) 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法
EP3901997A1 (en) 2020-04-22 2021-10-27 Murata Manufacturing Co., Ltd. Electrical device for characterizing a deposition step such as atomic layer deposition (ald), and corresponding methods of fabricating and characterizing
EP3929981A1 (en) 2020-06-25 2021-12-29 Murata Manufacturing Co., Ltd. Semiconductor structure with selective bottom terminal contacting
EP3929947A1 (en) 2020-06-26 2021-12-29 Murata Manufacturing Co., Ltd. Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter
EP3940804A1 (en) 2020-07-13 2022-01-19 Murata Manufacturing Co., Ltd. A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
KR20220033130A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
CN112151539B (zh) * 2020-09-10 2022-04-26 复旦大学 一种高存储容量纳米电容三维集成结构及其制备方法
EP3992999A1 (en) 2020-10-30 2022-05-04 Murata Manufacturing Co., Ltd. An electrical device comprising a capacitor wherein the dielectric comprises anodic porous oxide, and the corresponding manufacturing method
EP4009340B1 (en) 2020-12-02 2023-06-28 Murata Manufacturing Co., Ltd. Capacitor structure with via embedded in porous medium
CN112908993A (zh) * 2021-01-26 2021-06-04 复旦大学 三维集成结构及其制造方法
US11854959B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device with improved performance
US20230085846A1 (en) * 2021-09-21 2023-03-23 Qualcomm Incorporated Three-dimensional (3d) metal-insulator-metal capacitor (mimcap) including stacked vertical metal studs for increased capacitance density and related fabrication methods
EP4174219A1 (en) 2021-11-02 2023-05-03 Murata Manufacturing Co., Ltd. Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
EP4194591A1 (en) 2021-12-13 2023-06-14 Murata Manufacturing Co., Ltd. A method for manufacturing an electrical device with an anodic porous oxide region delimited by planarizing a stack of materials
EP4254449A1 (en) 2022-03-31 2023-10-04 Murata Manufacturing Co., Ltd. An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
EP4376064A1 (en) 2022-11-25 2024-05-29 Murata Manufacturing Co., Ltd. A method for obtaining an integrated device comprising using an etching mask to define dicing lines
FR3142602A1 (fr) 2022-11-30 2024-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique
EP4383324A1 (en) 2022-12-08 2024-06-12 Murata Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR20240086333A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지
KR20240086344A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지
FR3143851A1 (fr) * 2022-12-19 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique
EP4389942A1 (en) 2022-12-22 2024-06-26 Murata Manufacturing Co., Ltd. A method of manufacturing an integrated device comprising anodic porous oxide with limited roughness
KR20240109740A (ko) * 2023-01-05 2024-07-12 엘지이노텍 주식회사 캐패시터
EP4432812A1 (en) 2023-03-14 2024-09-18 Murata Manufacturing Co., Ltd. Method of forming an integrated device with multiple capacitors by patterning a barrier after anodization
EP4435153A1 (en) 2023-03-23 2024-09-25 Murata Manufacturing Co., Ltd. An integrated device having plugged up pores in an island or a protuberance, and corresponding method
EP4435858A1 (en) 2023-03-23 2024-09-25 Murata Manufacturing Co., Ltd. Resistor-capacitor component for high-voltage applications and method for manufacturing thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642465B2 (en) * 1994-06-20 2010-01-05 Cooper Technologies Company Visual latching indicator arrangement for an electrical bushing and terminator
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
WO2001049015A1 (en) * 1999-12-24 2001-07-05 Siemens Ltd A portable symbol
JP2002299555A (ja) 2001-03-30 2002-10-11 Seiko Epson Corp 集積回路およびその製造方法
DE10126434A1 (de) * 2001-05-31 2002-12-05 Bayer Ag Thiochromenone
FR2839811A1 (fr) * 2002-05-15 2003-11-21 St Microelectronics Sa Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat
US7462774B2 (en) * 2003-05-21 2008-12-09 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
KR100568306B1 (ko) 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
JP4972502B2 (ja) 2006-11-24 2012-07-11 太陽誘電株式会社 コンデンサ及びコンデンサの製造方法
US8027145B2 (en) * 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
US8624105B2 (en) * 2009-05-01 2014-01-07 Synkera Technologies, Inc. Energy conversion device with support member having pore channels
CN101957533B (zh) * 2009-07-09 2012-08-22 上海丽恒光微电子科技有限公司 彩色电泳显示器
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US9076594B2 (en) * 2013-03-12 2015-07-07 Invensas Corporation Capacitors using porous alumina structures

Also Published As

Publication number Publication date
EP3063789B1 (fr) 2023-07-19
JP2016535441A (ja) 2016-11-10
EP3063789A1 (fr) 2016-09-07
FR3012664A1 (fr) 2015-05-01
US10497582B2 (en) 2019-12-03
TW201530727A (zh) 2015-08-01
JP6543622B2 (ja) 2019-07-10
US20160268144A1 (en) 2016-09-15
WO2015063420A1 (fr) 2015-05-07
CN105706234A (zh) 2016-06-22
FR3012664B1 (fr) 2016-01-01
TWI689071B (zh) 2020-03-21

Similar Documents

Publication Publication Date Title
CN105706234B (zh) 具有改进型电容器的结构
TWI540740B (zh) 以多孔矽形成儲能裝置
JP4891224B2 (ja) 半導体装置の製造方法、及び本方法により製造される半導体装置
TWI238441B (en) Semiconductor device and the manufacturing method thereof
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
US20130161791A1 (en) 3d via capacitor with a floating conductive plate for improved reliability
US7081383B2 (en) Method for fabricating memory cells and memory cell array
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
JP2013524504A (ja) 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、電荷蓄積デバイスの導電構造を形成する方法、電荷蓄積デバイスを利用する移動型電子デバイス、及び、電荷蓄積デバイスを含むマイクロ電子デバイス
US20190080849A1 (en) Thin film capacitor and electronic apparatus
CN109585163A (zh) 电容器及其制造方法
CN103855150A (zh) 片上解耦电容器、集成芯片及其制造方法
TW201742220A (zh) 中介層裝置
CN114424309B (zh) 基于纳米线的结构的制造方法及包括该结构的电容器阵列组件
US8497565B2 (en) Multiple electrode layer backend stacked capacitor
TWI573155B (zh) 使用多孔氧化鋁結構的電容及其製造方法
TW202044585A (zh) 三維電容結構及其製造方法
EP3758067B1 (en) Capacitor and manufacturing method therefor
US20050056939A1 (en) Thin-film capacitor and method of producing the capacitor
CN111199956A (zh) 一种半导体器件及其形成方法
US20170256712A1 (en) Method for manufacturing electrode and resistive random access memory
TWI585766B (zh) 電極的製造方法及電阻式隨機存取記憶體
KR102721589B1 (ko) 3차원 용량성 구조들 및 그 제조 방법들
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法
JP5394291B2 (ja) スタック型抵抗素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Caen, France

Applicant after: Murata integrated passive solutions company

Applicant after: Atomic Energy and Alternative Energies Commission

Address before: Caen, France

Applicant before: Nxp BV

Applicant before: Atomic Energy and Alternative Energies Commission

GR01 Patent grant
GR01 Patent grant