TWI689071B - 具有改良電容的結構 - Google Patents

具有改良電容的結構 Download PDF

Info

Publication number
TWI689071B
TWI689071B TW103137386A TW103137386A TWI689071B TW I689071 B TWI689071 B TW I689071B TW 103137386 A TW103137386 A TW 103137386A TW 103137386 A TW103137386 A TW 103137386A TW I689071 B TWI689071 B TW I689071B
Authority
TW
Taiwan
Prior art keywords
metal
layer
insulator
lower electrode
insulating
Prior art date
Application number
TW103137386A
Other languages
English (en)
Other versions
TW201530727A (zh
Inventor
費德瑞克 佛伊隆
蓋伊 帕拉特
Original Assignee
法商村田整合被動式解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商村田整合被動式解決方案公司 filed Critical 法商村田整合被動式解決方案公司
Publication of TW201530727A publication Critical patent/TW201530727A/zh
Application granted granted Critical
Publication of TWI689071B publication Critical patent/TWI689071B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

金屬-絕緣體-金屬(MIM)電容器結構包括一基體，置於該基體上之一第一電氣絕緣層，置於該第一絕緣層上之一下電極，置於該下電極上包含多個孔隙之一結構化金屬層，置於接觸該下電極之該結構化金屬層上且在該等孔隙內部之包含一第一傳導層之一MIM電容器，覆蓋該第一傳導層之一介電層，置於該MIM電容器上覆蓋接觸一上電極的該介電層之一第二傳導層，及置於該上電極上之一第二電氣絕緣層。

Description

具有改良電容的結構
概略言之，本發明係有關於一金屬-絕緣體-金屬(MIM)電容器。更明確言之，本發明係有關於一種從其中可形成金屬-絕緣體-金屬電容器之一堆疊體的金屬-絕緣體-金屬電容器結構。
本發明可應用於微電子領域及特別應用於用在例如醫療裝置、協助能源管理之裝置、或航空電子設備之被動及/或主動組件領域。
隨著微電子技術的進展，今日可能整合多個複雜功能在單一組件內部以便改良效能。被動組件及特別電容器整合於主動或被動積體電路乃設計者之重要議題。於此等組件之整合期間，發生例如電容器製造方法與被動或主動組件間之技術相容性問題。此外，出現高值電容器使用上的相關排擠問題。
已經探勘解決方案，例如形成具有可陽極化層之金屬-絕緣體-金屬(MIM)電容器，其許可MIM沉積於該陽極化層中產生的孔隙內部。
舉例言之，一種使用一陽極化層形成一MIM電容 器之方法提示於自然技術2009年5月出刊，「用於能量儲存之奈米管金屬-絕緣體-金屬電容器陣列」，作者P.Banerjee等人。本出版物呈現藉陽極化一可陽極化層以形成一MIM電容器結構之蝕刻方法。如此形成的MIM電容器許可電容值之相對精準控制。但此種結構具有相對高的內電阻，因而損害此等組件之效能及限制其整合入主動電路。
此外，儘管因陽極化層之使用所致之相對高表面積，藉此方式所得之MIM電容器之密度維持相當低。結果，當設計高值電容器時，出現此型技術相聯結的排擠問題。
本發明之目的針對克服先前技術之前述缺點，及更明確言之，針對致使形成具有低存取電阻的金屬-絕緣體-金屬電容器結構。
優異地，依據本發明之一電容器結構將提供具有小腳印提供高度整合性之結構。
較佳地，本發明之一結構將容易製造及/或具低成本。可優異地整合入包含主動電路之一結構。
為了達成此項目的，本發明提出一種金屬-絕緣體-金屬電容器結構，包含：-一基體，-置於該基體上之一第一電氣絕緣層，-置於該第一絕緣層上之一下電極，-置於該下電極上且經結構化而具有多個孔隙以形成一絕緣孔隙之陣列之一金屬層， -置於該結構化金屬層上及在該結構化金屬層之該等孔隙內部之包含一第一傳導層之一金屬-絕緣體-金屬電容器，覆蓋該第一傳導層之一介電層，覆蓋該介電層之一第二傳導層，各個關注孔隙具有由該介電層分開的該第一傳導層及該第二傳導層，-置於該金屬-絕緣體-金屬電容器上之一上電極，-置於該上電極上之一第二電氣絕緣層。
依據本發明，位在該結構化金屬層之該等孔隙內部之該第一傳導層係接觸該下電極，及位在該結構化金屬層之該等孔隙內部之該第二傳導層係接觸該上電極。
如此本發明提出一種新穎金屬-絕緣體-金屬電容器結構，其因下電極之存在故，繞道位在該等孔隙內部之該傳導層，因而獲得具有低電阻之一金屬-絕緣體-金屬電容器結構。
注意於此種結構中，結構化金屬層之孔隙係藉一周邊氧化物層與於其中形成孔隙之該結構化金屬層的其餘部分電氣絕緣。形成一絕緣孔隙之陣列的此一氧化物層係於一金屬層中產生孔隙以形成該結構化金屬層期間產生。如此，當組成該金屬層之金屬為鋁時，該氧化物層為氧化鋁層。
本發明之一優異實施例提出一種金屬-絕緣體-金屬電容器結構包含至少一個橫向絕緣條被置於該下電極內及劃分該下電極成兩個電氣分開區域，至少一個橫向絕緣條被置於該上電極內及劃分該上電極成兩個電氣分開區 域，及該下電極與該上電極之電氣重新連結係由該結構化金屬層提供。
一方面因一多孔結構之孔隙開口至一下電極上，及另一方面因橫向絕緣條之存在，產生一種結構其許可並聯堆疊電容器，因而可能針對一給定單位表面積顯著地增高電容值。
本發明之一優異實施例提出下電極包含一金屬層及一蝕刻阻擋層。藉此方式，當孔隙形成於結構化金屬層時，該蝕刻阻擋層保護該金屬層。該蝕刻阻擋層例如可藉物理氣相沉積(PVD)或原子層沉積(ALD)沉積故為極薄。此外，若因其本質(TiN、TaN)故其傳導係數低，則其將仍然對平行於該蝕刻阻擋層及/或經長距離流動之負荷有阻力。因此較佳係繞道此蝕刻阻擋層以就串聯電阻(ESR)獲得良好效能。此種繞道係藉整合入該下電極之該金屬層短路達成。此種結構相對應於本發明之一特佳特徵。
該等橫向絕緣條包含選自於包含氧化矽及氮化矽之一組群中之一絕緣材料，以絕緣該金屬-絕緣體-金屬電容器之成對電極。此種材料較佳地係於低溫例如使用PECVD方法沉積。
本發明提出一較佳實施例其中該金屬-絕緣體-金屬電容器係於由大於0.4微米厚度之一金屬組成之一結構化金屬層中形成，其許可具有空腔諸如「深」奈米孔隙或微米孔隙及因而增加了該電容器之總當量表面積(TES)。
於如此處描述的一金屬-絕緣體-金屬電容器結 構中，該絕緣孔隙之陣列為藉陽極蝕刻或陽極化所得之一陣列。
於一具體實施例中，該結構化金屬層為鋁及該絕緣孔隙之陣列為氧化鋁。
為了提高該金屬-絕緣體-金屬電容器之密度，該二金屬層間之該介電層較佳包含一絕緣材料具有大於4及較佳地大於10(k>10)之一高介電常數。
藉使用一下電極以及正及上橫向絕緣條，該金屬-絕緣體-金屬電容器結構允許垂直堆疊多個金屬-絕緣體-金屬電容器。此種堆疊許可增加該結構之電容值，及同時增加於常數當量表面積比之電容值，如此改良依據本發明此種結構之集積。該堆疊體之兩個金屬-絕緣體-金屬電容器優異地並聯電氣互連，藉此優異地許可電容值之組合以獲得於一常數表面積比之高值。
於簡化該技術方法之努力中，依據本發明之此種金屬-絕緣體-金屬電容器結構具有該堆疊體之一金屬-絕緣體-金屬電容器其係藉其上電極電氣連結至另一金屬-絕緣體-金屬電容器之該上電極，及藉其下電極電氣連結至位在其上方之另一金屬-絕緣體-金屬電容器之該下電極。
依據第二面向，本發明係有關於包含如前述至少一個金屬-絕緣體-金屬電容器結構之一種被動或主動電子半導體裝置或產品。
依據本發明之一第三面向，提出一種用以製造此種結構之方法，該方法包含： a.製備一基體，b.於該基體上沉積一絕緣材料之一第一電氣絕緣層，c.製造置於該第一絕緣層上及具有一蝕刻阻擋層於其表面之一下電極，d.沉積一電氣絕緣材料於該下電極之局部蝕刻處，e.於該下電極上沉積一金屬層，f.較佳地使用一陽極蝕刻法結構化於該金屬層中之孔隙以形成一絕緣孔隙之陣列，g.於該結構化金屬層上及於該結構化金屬層之該等孔隙內依序地沉積一第一傳導層、一介電層、及一第二傳導層，h.製造置於該第二傳導層上之一上電極，i.沉積一電氣絕緣材料於該上電極之局部蝕刻處，j.於該上電極上沉積一絕緣材料之一第二電氣絕緣層。
此種方法許可形成如前文描述之一金屬-絕緣體-金屬電容器結構。
依據一個實施例，該結構化金屬層為鋁及該絕緣孔隙之陣列為氧化鋁。
於步驟c)中該下電極之形成可涉及藉於該第一電氣絕緣層上沉積一金屬層，然後該金屬層係被覆蓋以一蝕刻阻擋層。
為了許可隨後該等金屬-絕緣體-金屬電容器之堆疊，依據本發明之該製造方法優異地進一步提供下列步驟： c1)於該下電極之製造之後，藉該電極之局部蝕刻而製造一下橫向絕緣條，於該下電極畫界兩個電氣絕緣區域，及h1)於該上電極之製造之後，藉該電極之局部蝕刻而製造一上橫向絕緣條，於該上電極畫界兩個電氣絕緣區域。
本發明之一優異實施例提示一製造方法其中製造方法之步驟c)、c1)、d)至h)、及h1)係重複N次。
為了減少拓樸結構非連續，可能於該方法之至少一個步驟h1)之後，表示該堆疊體之兩個金屬-絕緣體-金屬電容器之間，提供一共面層之沉積。
1:金屬-絕緣體-金屬(MIM)電容器結構
2:基體
4、41、4N:MIM電容器
6:下電極
8:上電極
10:蝕刻阻擋層
12:奈米結構化金屬層、奈米結構化層
14:第一電氣絕緣層
18:第一傳導層
20:介電層
24:第二傳導層
28:金屬層
121:絕緣孔隙之陣列
141:蓋
BLII:下橫向絕緣條
BLIS:上橫向絕緣條
本發明之其它特徵及優點從研讀後文詳細說明部分將更為彰顯。此一詳細說明部分純粹為例示性及將連結該等附圖一起研讀，附圖中：-圖1為依據本發明之一個實施例一MIM電容器結構實施例之剖面圖；-圖2至8顯示依據本發明之一技術方法之步驟；-圖9為依據本發明一MIM電容器結構實施例之示意剖面圖；-圖10為依據本發明於一MIM電容器結構中兩個MIM電容器之一堆疊體之示意剖面圖。
至於初步備註，須注意全部圖式顯示電容器結構之剖面視圖以及全部圖式顯示該等層之堆疊體，加上表示 用於製造該結構之方法之步驟並非按照比例繪製。此外，各種厚度並非以符合其實際比例之比例表示。為求簡明，於詳細說明部分及於附圖中全部結構所共通之元件具有相同元件符號。
將以其應用於金屬-絕緣體-金屬電容器結構之非限制性實施例更特定地描述本發明，於本詳細說明之其餘部分將稱作為MIM電容器結構。後文描述之MIM電容器結構實施例包含一結構化層又更特別包含多個直徑d之奈米孔隙之一奈米結構化金屬層。後文詳細說明部分之孔隙為奈米孔隙，但本發明也可應用於具有包含其它大小之孔隙諸如微米孔隙之一結構之一結構。
金屬層可為金屬例如鋁(Al)具有約1微米(1微米=10-6米)之厚度。用以於該金屬層中產生奈米孔之技術方法較佳為使用陽極化蝕刻技術之方法。陽極化蝕刻方法將容後詳述。
本發明係有關於一MIM電容器結構1具有一下電極6、一奈米結構化層12、沉積於該奈米結構化層12上之一MIM電容器4，該MIM電容器4包含位在該奈米結構化金屬層12之孔隙內部且與該下電極6接觸之一第一傳導層18、一介電層20、及位在該奈米結構化金屬層12之孔隙內部且與一上電極8接觸之一第二傳導層24。
圖1顯示形成該MIM電容器結構1之層之一堆疊體的第一實施例。以於該堆疊體中之上升順序其包含：-一基體2， -該第一電氣絕緣層14，-由一金屬層28及一蝕刻阻擋層10組成之該下電極6，-該奈米結構化金屬層12，-包含該第一傳導層18、該介電層20及該第二傳導層24之該MIM電容器4，-該上電極8，-一第二電氣絕緣層16。
圖1中顯示之該MIM電容器結構1也具有標示為BLII之一下橫向絕緣條及標示為BLIS之一上橫向絕緣條。該等上及下橫向絕緣條之尺寸係環繞該MIM電容器結構1。因圖1為該MIM電容器結構1之截面圖故，可看到兩部分該下橫向絕緣條及兩部分該上橫向絕緣條。
該下橫向絕緣條BLII係位在該MIM電容器4與該第一電氣絕緣層14間。其將該下電極6劃分成數個電氣分開區域以提供該MIM電容器4之該第一傳導層18與該第二傳導層24間之電氣絕緣。
位在該基體2上方及該下電極6下方之該第一電氣絕緣層14將該MIM電容器4與該基體2電氣隔離，該基體2可為例如矽晶圓或主動電路。確實，為了最佳化及整合在一矽晶圓上之該等組件，優異地係電氣絕緣該MIM電容器結構1因而不降級效能，及防止其存在影響了環繞該結構1之其它組件。
該上橫向絕緣條BLIS(圖1)將該上電極8劃分成數個電氣分開區域以提供該MIM電容器4之該第一傳導層 18與該第二傳導層24間之電氣絕緣。該上橫向絕緣條及該下橫向絕緣條如此許可獲得具有有限腳印的一MIM電容器結構1，及也具有彼此電氣絕緣的電極，優異地許可多個MIM電容器結構1彼此向上堆疊。
於附圖中未表示之另一實施例中，提示一種新穎MIM電容器結構1其於該下電極6不存在有該下橫向絕緣條及於該上電極8不存在有該上橫向絕緣條，許可獲得具有低電阻之一MIM電容器結構1。在該金屬奈米結構化層12的每個孔隙底部，該下電極6短路了該第一傳導層18，如此獲得具有低電阻之一MIM電容器結構1。
本發明也提出一種製造圖1之該MIM電容器結構1之方法。此種方法包含：-製備該基體2，-沉積一絕緣材料以形成該第一電氣絕緣層14，-藉由首先沉積該金屬層28及然後沉積該蝕刻阻擋層10於該金屬層上方而製造位在該第一電氣絕緣層14上之該下電極6，-藉由該下電極6之局部蝕刻而製造該下橫向絕緣條，界定電氣絕緣區域於其中，-沉積一電氣絕緣材料於該下電極之局部蝕刻處，-沉積一金屬層於該下電極6上，-較佳地藉由使用一陽極蝕刻法，結構化該等奈米孔隙產生一電氣絕緣層於該等孔隙邊緣，稱作為一絕緣孔隙之陣列121於沉積於該下電極6上之該金屬層中，以產生一奈 米結構化金屬層12，-接續地沉積該第一傳導層18、一介電層20、及該第二傳導層24於該奈米結構化金屬層12上及於其奈米孔隙內，-製造位在該第二傳導層24上之一上電極8，-藉該上電極8之局部蝕刻而製造該上橫向絕緣條，界定電氣絕緣區域於其中，-沉積一電氣絕緣材料於該上電極8之局部蝕刻處，藉此形成該上橫向絕緣條，-沉積一絕緣材料至該上電極8上以形成該第二電氣絕緣層16。
此處，該結構化金屬層為例如鋁，及藉陽極化獲得之該絕緣陣列為鋁。
數種類別之材料可用於支持該MIM電容器結構1之該基體2。於微電子工業主要使用的矽(Si)由於其成本及其半傳導性質允許產生主動組件或被動組件故，可為此種結構之首選基體。但須注意可使用不同型別的基體，例如碳化矽(SiC)基體或二氧化矽基體。須注意本發明特別適合用於具有已經嵌置之主動組件的一基體。
藉其位置，該第一電氣絕緣層14(圖2)控制該MIM電容器結構1與該基體2間之電氣互連。用以形成此種第一電氣絕緣層14之該材料須具有相對低的介電常數k以減少例如因該晶圓之存在所誘生之寄生效應。可使用具有一介電常數(例如約等於4之k)之數型絕緣材料，諸如氧化矽或氮化矽(Si3N4)。此外，所使用的材料須與用於根據本發 明之MIM電容器結構1的製造中使用的技術方法為可相容。
具有表面積surf_elel_inf及厚度e_elec_inf為特徵之該下電極6係位在該第一電氣絕緣層14(圖3)上。其係由該金屬層28及位在該金屬層28上方之該蝕刻阻擋層10組成。該金屬層28具有例如1微米至5微米之一厚度e_CM28。此外，該下電極6可包括未顯示於圖3中之其它層。此等其它層例如可插置於該第一電氣絕緣層14與該金屬層28間以便改良此等兩層間之黏著。該下電極6也可只具有一層，例如該蝕刻阻擋層10。
用以製造該金屬層28之材料例如可為鋁(Al)、銅(Cu)、銀(Ag)，可能組合位障金屬諸如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、或氮化鉭(TaN)。此一列表並非排它性而可使用其它材料，其可單獨或組合其它材料而使用，該等其它材料可於與該MIM電容器結構1之製造方法可相容的一沉積法中沉積，及較佳地具有低等效電阻率。
該下電極6之該蝕刻阻擋層10(圖3)具有一厚度e_bar_grav，及於該陽極蝕刻以產生該奈米結構化金屬層12期間，停止置於在下電極6上之該金屬層攻擊之一角色，容後詳述。該厚度e_bar_grav須夠厚以忍受於該蝕刻阻擋層10中之該等奈米孔隙完全清除所要求的過蝕。該蝕刻阻擋層10之該厚度e_bar_grav例如為約1微米。製造該等奈米孔隙之方法容後詳述。
為了確保該MIM電容器4之該第一傳導層18與該下電極6間之電氣連續，該蝕刻阻擋層10須具有夠低電阻 率。為了達成此項目的，該蝕刻阻擋層10例如可為金屬諸如鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、或氮化鉭(TaN)。可使用對陽極化有抗性且具有最低可能電阻率之其它材料。此外，用以製造該蝕刻阻擋層10之材料本質須與該陽極蝕刻法為可相容。此種可相容性表示於陽極化結束時，對用以開啟該阻擋層10上之該等孔隙之該蝕刻方法具有足夠選擇性。
根據本發明用以製造MIM電容器結構1之該方法允許獲得具有小表面積之一結構。為了達成此項目的，形成一下橫向絕緣條BLII。為了達成此項目的，一光刻術步驟用以在該蝕刻阻擋層10及該金屬層28形成連續溝槽。此等溝槽界定了將該下電極6劃分成三個分開區段之該第一傳導層18及該第二傳導層24之輪廓。此一溝槽(圖5)之寬度I_BLII例如約為相對應於該維度e_BLII之該蝕刻阻擋層10與該金屬層28之總厚度。然後一電氣絕緣層係沉積於該已蝕刻結構上方。此一絕緣層之厚度e_BLII_2可為只覆蓋該開口I_BLII之側邊，或相反地，可夠厚以覆蓋該開口，後述情況表示於圖5及圖6。然後以知曉於蝕刻後(圖5)如何獲得寬度I_BLII_2之一蓋之該等熟諳技藝人士已知方式形成該等橫向絕緣條。
該下橫向絕緣條BLII包含使用一PECVD沉積法沉積的一電氣絕緣材料諸如氮化矽(Si3N4)。可使用其它材料及其它沉積法。但要求與MIM電容器結構1之製造方法可相容。
位在該下橫向絕緣條BLII之一上部上的一蓋141係以寬度I_BLII_2及厚度e_BLII_2為其特徵，許可隔開於一列奈米孔隙上方之該MIM電容器4之該第一傳導層18與該第二傳導層24。為了確保該等層間之電氣絕緣，該蓋141之長度係等於該下橫向絕緣條BLII之長度。此外，該蓋141之寬度I_BLII_2係大於或等於該維度I_BLII(圖6)，且係選大於相對應於一孔隙之直徑的該距離dM1M2，以便確保該第一傳導層18與該第二傳導層24間之電氣絕緣。
圖5顯示位在該蝕刻阻擋層10上以許可產生該等奈米孔隙之該金屬層。此層具有厚度e_CM12，較佳地大於1微米，及更佳地4微米至8微米。使用的材料本質係與陽極化法可相容。如此用以形成此層之金屬例如可為鋁(Al)。陽極化為於濕環境中進行之電解處理。原理係基於浸沒於電解液例如可為酸中之兩個傳導電極間之電位差。若該電極係由鋁製成，則施加電壓至該陽極誘導其表面上氧化鋁之生長，該鋁當其溶解於酸浴內時造成該金屬表面上之奈米孔隙或孔洞之出現。
優異地，因該陽極化處理故，不使用任何微影術步驟以產生該等孔隙。因此此種處理許可最佳化用於此種結構之製造方法。
該等奈米孔隙優異地具有約50奈米之直徑d及間隔30奈米。此外，本發明中使用之陽極化法許可獲得開口至該下電極6之該蝕刻阻擋層10上的奈米孔隙。此項特性係半陽極化層於溶液例如稀硫酸溶液之短時間濕蝕刻獲得。 換言之，該等奈米孔隙可視為奈米筒，有一端開口至蝕刻阻擋層10上。優異地，陽極化之用在該電容器4之製造上許可約50，較佳地200之部署表面積比TES。
為了形成該MIM電容器4，然後該第一傳導層18沉積於該奈米結構化金屬層12及該奈米結構化金屬層12之該等奈米孔隙上，如圖7顯示。位在該等奈米孔隙底部之該第一傳導層18接觸該下電極6之該蝕刻阻擋層10，其獲得低存取電阻R_equ。此種第一傳導層18例如可使用ALD沉積技術形成。使用的材料可為例如TiN、TaN、NiB、Ru、或使用沉積法獲得針對本發明之要求足夠覆蓋力的任何其它傳導材料。
確實，該MIM電容器結構1較佳具有一存取電阻，標示為R_equ，其較佳為低。此種存取電阻R_equ進一步受下電極6及上電極8之內部性質控制，其維度及其材料較佳經決定使得達成一低存取電阻R_equ。MIM電容器4之此一第一電極6例如係藉先前技術已知之光刻術方法製成。
該介電層20許可產生形成該等傳導電極的該第一傳導層18與該第二傳導層24間之電容。用以製作此一介電層20之材料須具有最高可能介電常數k以最大化所達成的電容值。可使用稱作為「高k」材料之數型材料，較佳地具有介電常數(k>6)，例如氮化矽(Si3N4)、鋁氧(氧化鋁)、氧化鉿(HfO2)、或具有介電常數k大於或等於前文引述材料之任何其它材料。此外，使用的材料須與依據本發明用以製造MIM電容器結構1之技術方法為可相容。
熟諳技藝人士已知兩個參數許可控制一層之絕緣效果。此二參數為前述介電常數k及該層厚度。第一介電層之厚度例如為5奈米至80奈米(1奈米=10-9米)，及較佳為約30奈米厚度。
用以獲得介電層20之沉積方法可使用熟諳技藝人士已知之各種技術。舉例言之，較佳可使用原子層沉積(ALD)或低壓化學氣相沉積(LPCVD)。
如圖7顯示，該第二傳導層24然後沉積於介電層20上，如此形成該MIM電容器4。此一第二傳導層24之特性及沉積方法可與用以產生該第一傳導層18者相同。
組成該MIM結構之各層包含第一傳導層18及第二傳導層24以及介電層20，如圖7中之例示，例如係藉先前技術已知之光刻術方法成形。
然後沉積一金屬層以形成該上電極8，如圖8顯示。該上電極8之特性為例如具有約1微米至約5微米之厚度。該上電極8之厚度係經控制(如詳細說明部分中前文解說)因而獲得針對該期望MIM電容器結構1之一等效電阻值R_equ。用以形成上電極8之材料可為例如鋁(Al)、銅(Cu)、銀(Ag)，可能組合位障金屬諸如氮化鈦(TiN)或氮化鉭(TaN)。此一列表並非排它性而可使用其它材料，其可單獨或組合其它材料而使用，該等其它材料可於與該MIM電容器結構1之製造方法可相容的一沉積法中沉積，及較佳地具有低等效電阻率。該上電極8也可由數層(圖中未顯示)製成。
如圖8顯示，該上橫向絕緣條BLIS係以厚度 e_BLIS及寬度I_BLIS為特徵。該上橫向絕緣條BLIS係由電氣絕緣材料組成，諸如使用PECVD沉積法沉積之氮化矽(Si3N4)。可使用其它材料及其它沉積法。但須與該MIM電容器結構1之製造方法為可相容。
該上橫向絕緣條BLIS(圖8)之維度特性係相當於該下橫向絕緣條BLII之維度特性。此外，該上橫向絕緣條BLIS之寬度I_BLIS係遠大於一奈米孔隙之直徑，以防止該MIM電容器4之該第一傳導層18與該第二傳導層24間短路。
該上橫向絕緣條BLIS之製造方法較佳係與該下橫向絕緣條BLII之製法相同。
然後該第二電氣絕緣層16沉積於該上電極8上方。該材料較佳具有低介電常數k以去除任何短路或感應電氣雜訊。可使用若干型別之材料例如氮化矽(Si3N4)、氧化矽(SiO2)、或具有介電常數k小於或等於前述材料且與先前各段描述之技術方法可相容之任何其它材料。
如圖8顯示，第二電氣絕緣層16例如以約100奈米之厚度標示為e_CI16為特徵。熟諳技藝人士已知之用於獲得此種第二電氣絕緣層16之沉積法及前文描述之形成下電極6之方法在此不再重複。
該下橫向絕緣條BLII及該上橫向絕緣條BLIS分別劃分該下電極及該上電極，及因而產生絕緣的電氣分開區域。為求說明清晰，各個電極之分開區域分別標示如下，針對下電極6：4Elect_inf6_1、4Elect_inf6_2、4Elect_inf6_3；及針對上電極8：4Elect_sup8_1、4Elect_sup8_2、 4Elect_sup8_3。圖9顯示此等不同區域之視圖。
奈米結構化金屬層12之存在允許一方面連結下電極6之區域4Elect_inf6_1及上電極8之區域4Elect_sup8_1，其於詳細說明之其餘部分中也將稱作為左橫電極，及另一方面允許連結下電極6之區域4Elect_inf6_2及上電極8之區域4Elect_sup8_2，其於詳細說明之其餘部分中也將稱作為右橫電極。此外，該奈米結構化金屬層12允許連結下電極6之區域4Elect_inf6_3及上電極8之區域4Elect_sup8_3，其於詳細說明之其餘部分中也將稱作為中心電極。如此MIM電容器之端子形成於該MIM電容器結構1之各側上。於一個實施例中，該左橫電極與該右橫電極互連。
為了獲得沿Z(圖10)具有強力垂直整合力之MIM電容器結構1，本發明之一個實施例允許於一MIM電容器結構複製N個階段。為了簡化說明，由兩個(N=2)階段標示為E_1及E_2組成之一MIM電容器結構之一實施例表示於圖10之略圖中。須注意製造N個階段之方法係同製造MIM電容器結構1之方法，因此於詳細說明之其餘部分將不再詳加說明。
依據本發明製造一MIM電容器結構之方法包含：-製備基體2，-沉積絕緣材料之第一電氣絕緣層14，-製造具有MIM電容器4之該第一階段E_1，-製造具有MIM電容器41之該第二階段E_2。
現在標示(圖10)針對各堆疊體之各個電極之區域，針對包含MIM電容器4之堆疊體E_1，4Elect_inf6_1、4Elect_inf6_2、4Elect_inf6_3、及4Elect_sup8_1、4Elect_sup8_2、4Elect_sup8_3。至於包含MIM電容器41之堆疊體，該等區域係標示為41Elect_inf6_1、41Elect_inf6_2、41Elect_inf6_3、及41Elect_sup8_1、41Elect_sup8_2、41Elect_sup8_2。
優異地，因該堆疊體中各個電容器之橫絕緣條之存在故，由電容器41之區域41Elect_sup8_1組成的左橫電極係連結至區域41Elect_inf6_1，其本身係連結至MIM電容器4之區域4Elect_sup8_1，其本身係連結至區域4Elect_inf6_1。同理，另一電極其為由電容器41之區域41Elect_sup8_2組成的右橫電極係連結至區域41Elect_inf6_2，其本身係連結至MIM電容器4之區域4Elect_sup8_2，其本身係連結至區域4Elect_inf6_2。由電容器41之區域41Elect_sup8_3組成的中心電極係連結至區域41Elect_inf6_3，其本身係連結至MIM電容器4之區域4Elect_sup8_3，其本身係連結至區域4Elect_inf6_3。
於一個實施例中，該左橫電極與該右橫電極互連。各個電容器4、41之不同區域間之互連提供了該等電容器4、41間之並聯。該堆疊體之該等電容器4、41間之此種並聯允許增加了該MIM電容器結構之各個電容器4、41之電容值，如此獲得高集積密度之一MIM電容器結構。
此外，針對包括N堆疊體之一MIM電容器結構， 該MIM電容器結構之總電容值將等於該堆疊體之各個電容器4、41、...、4N之值之總和。
又復，此一堆疊劃分該組件之串聯電阻，原因在於總電阻係相對應於各個元件之個別電阻除以並聯的元件數目。
當設計此種結構時，組成該MIM電容器結構之不同層間可能出現共面度問題。無數疊置層之存在可能造成該MIM電容器結構中之拓樸結構不連續。
為了減少此種拓樸結構不連續，可能加入各個堆疊體間之所謂平面化層(圖中未顯示)，其減少由基體2上的多層之存在所造成的全部拓樸結構不連續。一旦階段數目大於1，則可沉積此平面化層。
如此，因第一傳導層18接觸蝕刻阻擋層10，以及因透過具有小型腳印的不同階段，該電阻之並聯故本發明允許產生具有低存取電阻R_equ之MIM電容器結構1。此外，透過下及上橫向絕緣條之使用，本發明允許提供每單位表面積具有高電容值，沿Z具有小維度之一MIM電容器。
此外，此處提示之製造方法係與主動組件之大部分製造方法可相容，其允許嵌置依據本發明之一結構於整合主動組件及被動組件之複雜電路內部，及特別於互連層級內部。電容對腳印比為最佳化，及整合高值電容元件之成本可顯著降低。
前文詳細說明部分僅供例示之用而非限制本發明之範圍。任何技術上可行之替代實施例皆可能優於所描 述之該等實施例。同理，本發明描述之技術方法之步驟係用於例示目的而非限於此處給定之該等實施例。最後，須瞭解取決於針對依據本發明之一MIM電容器結構所期望的特性及效能，所描述之各種改良可分開使用或組合使用。
1:MIM電容器結構
2:基體
4:MIM電容器
6:下電極
8:上電極
10:蝕刻阻擋層
12:奈米結構化金屬層
14:第一電氣絕緣層
16:第二電氣絕緣層
18:第一傳導層
20:介電層
24:第二傳導層
28:金屬層
121:絕緣孔隙之陣列
BLII:下橫向絕緣條
BLIS:上橫向絕緣條

Claims (15)

  1. 一種金屬-絕緣體-金屬型電容器結構，其包含：一基體，一第一電氣絕緣層，係置於該基體上，一下電極，係置於該第一電氣絕緣層上，一金屬層，係置於該下電極上且藉由提供多數孔隙於其中而結構化，該等多數孔隙在遠離該下電極的結構化之該金屬的表面敞開，該等孔隙藉由配置在該等孔隙之周邊的一電氣絕緣層而與形成於結構化之該金屬層中的其他部分電絕緣，該電氣絕緣層建構一藉由陽極蝕刻或陽極化而獲得的絕緣孔隙陣列，一金屬-絕緣體-金屬型電容器，係包含置於結構化之該金屬層上及在結構化之該金屬層之該等孔隙內部的一第一傳導層，覆蓋該第一傳導層之一介電層，及覆蓋該介電層之一第二傳導層，各個孔隙包含由該介電層分開的該第一傳導層及該第二傳導層，一上電極，係置於該金屬-絕緣體-金屬型電容器上，及一第二電氣絕緣層，係置於該上電極上，其中：位在結構化之該金屬層之該等孔隙內部之該第一傳導層係接觸該下電極，位在結構化之該金屬層之該等孔隙內部之該第二 傳導層係接觸該上電極，及該下電極包含一金屬層及一蝕刻阻擋層，該蝕刻阻擋層可抵抗陽極蝕刻。
  2. 如請求項1之金屬-絕緣體-金屬電容器結構，其包含至少一個橫向絕緣條，其被置於該下電極內且劃分該下電極成為兩個電氣分開區域，及至少一個橫向絕緣條，其被置於該上電極內且劃分該上電極成為兩個電氣分開區域，藉著結構化之該金屬層一另一電氣接觸自該下電極佈置到該上電極之位準。
  3. 如請求項2之金屬-絕緣體-金屬型電容器結構，其中該等橫向絕緣條包含選自於包含氧化矽及氮化矽之一組群中之一絕緣材料。
  4. 如請求項1之金屬-絕緣體-金屬型電容器結構，其中結構化之該金屬層係經微米結構化或奈米結構化並且包含厚度大於0.4微米之一金屬。
  5. 如請求項1之金屬-絕緣體-金屬型電容器結構，其中結構化之該金屬層為由鋁形成及該絕緣孔隙陣列為由氧化鋁形成。
  6. 如請求項1之金屬-絕緣體-金屬型電容器結構，其中該介電層包含一絕緣材料具有大於4之一高介電常數k(k>4)及較佳地大於10。
  7. 如請求項1之金屬-絕緣體-金屬型電容器結構，其中該結 構包含彼此堆疊之多個金屬-絕緣體-金屬型電容器。
  8. 如請求項7之金屬-絕緣體-金屬型電容器結構，其中該堆疊體之兩個金屬-絕緣體-金屬型電容器係並聯電氣互連。
  9. 如請求項7或8之金屬-絕緣體-金屬型電容器結構，其中該堆疊體之一金屬-絕緣體-金屬型電容器係首先藉其上電極電氣連結至另一金屬-絕緣體-金屬型電容器之該上電極，以及其次藉其下電極電氣連結至位在其上方之另一金屬-絕緣體-金屬型電容器之該下電極。
  10. 一種被動或主動電子半導體裝置，其包含至少一個如請求項1之金屬-絕緣體-金屬型電容器結構。
  11. 一種用於製造一金屬-絕緣體-金屬型電容器結構之方法，該方法包含：a.製備一基體，b.於該基體上沉積一絕緣材料之一第一電氣絕緣層，c.製造置於該第一電氣絕緣層上之一下電極，該下電極係藉由沉積一金屬層於該第一電氣絕緣層上然後經一可抵抗陽極蝕刻之蝕刻阻擋層覆蓋該金屬層來製造，d.沉積一電氣絕緣材料於該下電極之局部蝕刻處，e.沉積一金屬層於該下電極上，f.藉由使用一陽極蝕刻法來建構該金屬層中之孔隙，該等孔隙藉由配置在該等孔隙之周邊的一電氣絕緣 層而與形成於結構化之該金屬中的其他部分電絕緣，該電氣絕緣層形成一絕緣孔隙陣列，g.依序地沉積一第一傳導層、一介電層及一第二傳導層於結構化之該金屬層上及於結構化之該金屬層之該等孔隙內，h.製造置於該第二傳導層上之一上電極，i.沉積一電氣絕緣材料於該上電極之局部蝕刻處，j.沉積一絕緣材料之一第二電氣絕緣層於該上電極上。
  12. 如請求項11之用於製造一金屬-絕緣體-金屬型電容器結構之方法，其中結構化之該金屬層為由鋁形成及藉陽極蝕刻形成的該絕緣孔隙陣列為由氧化鋁形成。
  13. 如請求項11之用於製造一金屬-絕緣體-金屬型電容器結構之方法，其亦包含下列步驟：c1.於該下電極之製造之後，藉由該電極之局部蝕刻而製造一下橫向絕緣條，於該下電極內畫界兩個電氣絕緣區域，及h1.於該上電極之製造之後，藉由該電極之局部蝕刻而製造一上橫向絕緣條，於該上電極內畫界兩個電氣絕緣區域。
  14. 如請求項13之用於製造一金屬-絕緣體-金屬型電容器結構之方法，其中該製造方法之步驟c)、c1)、d)至h)及h1)係重複N次。
  15. 如請求項14之用於製造一金屬-絕緣體-金屬型電容器結 構之方法，其中於該方法之至少一個步驟h1)之後，該方法提供一共面層的沉積。
TW103137386A 2013-10-29 2014-10-29 具有改良電容的結構 TWI689071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1360555A FR3012664B1 (fr) 2013-10-29 2013-10-29 Structure a capacite amelioree
FR1360555 2013-10-29

Publications (2)

Publication Number Publication Date
TW201530727A TW201530727A (zh) 2015-08-01
TWI689071B true TWI689071B (zh) 2020-03-21

Family

ID=50543103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137386A TWI689071B (zh) 2013-10-29 2014-10-29 具有改良電容的結構

Country Status (7)

Country Link
US (1) US10497582B2 (zh)
EP (1) EP3063789B1 (zh)
JP (1) JP6543622B2 (zh)
CN (1) CN105706234B (zh)
FR (1) FR3012664B1 (zh)
TW (1) TWI689071B (zh)
WO (1) WO2015063420A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818689B1 (en) * 2016-04-25 2017-11-14 Globalfoundries Inc. Metal-insulator-metal capacitor and methods of fabrication
EP3296727B1 (en) * 2016-09-19 2019-04-17 Murata Integrated Passive Solutions Electrical stimulation and monitoring device
EP3327806B1 (en) 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
RU2629364C1 (ru) * 2016-12-07 2017-08-29 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Суперконденсатор на основе кмоп-технологии
WO2018174191A1 (ja) 2017-03-24 2018-09-27 株式会社村田製作所 キャパシタ
EP3428955A1 (en) * 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices
JP2019114595A (ja) 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
EP3556910B1 (en) 2018-04-20 2023-10-04 Murata Manufacturing Co., Ltd. Semiconductor device having porous region embedded structure and method of manufacture thereof
EP3567645A1 (en) 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
CN112119512A (zh) * 2018-05-11 2020-12-22 株式会社村田制作所 多孔区域结构及其制造方法
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US12033797B2 (en) 2018-10-18 2024-07-09 Smoltek Ab Discrete metal-insulator-metal (MIM) energy storage component and manufacturing method
EP3656734A1 (en) 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition
EP3675166A1 (en) * 2018-12-26 2020-07-01 Murata Manufacturing Co., Ltd. Rc components, and methods of fabrication thereof
EP3680931B1 (en) * 2019-01-08 2022-11-16 Murata Manufacturing Co., Ltd. Method for forming product structure having porous regions and lateral encapsulation
EP3680934A1 (en) * 2019-01-08 2020-07-15 Murata Manufacturing Co., Ltd. Rc architectures, and methods of fabrication thereof
WO2020162459A1 (en) * 2019-02-04 2020-08-13 Murata Manufacturing Co., Ltd. Capacitor
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
EP3723148A1 (en) 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
EP3795721B1 (en) 2019-09-19 2023-07-19 Murata Manufacturing Co., Ltd. Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
JP7575395B2 (ja) * 2019-10-24 2024-10-29 株式会社村田製作所 複合キャパシタ
TWI737087B (zh) * 2019-12-19 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
EP3849286A1 (en) 2020-01-09 2021-07-14 Murata Manufacturing Co., Ltd. Electronic device with differential transmission lines equipped with 3d capacitors supported by a base, and corresponding manufacturing method
EP3886163A1 (en) 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
EP3886162A1 (en) 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法
EP3901997A1 (en) 2020-04-22 2021-10-27 Murata Manufacturing Co., Ltd. Electrical device for characterizing a deposition step such as atomic layer deposition (ald), and corresponding methods of fabricating and characterizing
EP3929981A1 (en) 2020-06-25 2021-12-29 Murata Manufacturing Co., Ltd. Semiconductor structure with selective bottom terminal contacting
EP3929947A1 (en) 2020-06-26 2021-12-29 Murata Manufacturing Co., Ltd. Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter
EP3940804A1 (en) 2020-07-13 2022-01-19 Murata Manufacturing Co., Ltd. A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
KR20220033130A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
CN112151539B (zh) * 2020-09-10 2022-04-26 复旦大学 一种高存储容量纳米电容三维集成结构及其制备方法
EP3992999A1 (en) 2020-10-30 2022-05-04 Murata Manufacturing Co., Ltd. An electrical device comprising a capacitor wherein the dielectric comprises anodic porous oxide, and the corresponding manufacturing method
EP4009340B1 (en) 2020-12-02 2023-06-28 Murata Manufacturing Co., Ltd. Capacitor structure with via embedded in porous medium
CN112908993A (zh) * 2021-01-26 2021-06-04 复旦大学 三维集成结构及其制造方法
US11854959B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device with improved performance
US20230085846A1 (en) * 2021-09-21 2023-03-23 Qualcomm Incorporated Three-dimensional (3d) metal-insulator-metal capacitor (mimcap) including stacked vertical metal studs for increased capacitance density and related fabrication methods
EP4174219A1 (en) 2021-11-02 2023-05-03 Murata Manufacturing Co., Ltd. Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
EP4194591A1 (en) 2021-12-13 2023-06-14 Murata Manufacturing Co., Ltd. A method for manufacturing an electrical device with an anodic porous oxide region delimited by planarizing a stack of materials
EP4254449A1 (en) 2022-03-31 2023-10-04 Murata Manufacturing Co., Ltd. An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
EP4376064A1 (en) 2022-11-25 2024-05-29 Murata Manufacturing Co., Ltd. A method for obtaining an integrated device comprising using an etching mask to define dicing lines
FR3142602A1 (fr) 2022-11-30 2024-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique
EP4383324A1 (en) 2022-12-08 2024-06-12 Murata Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR20240086333A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지
KR20240086344A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지
FR3143851A1 (fr) * 2022-12-19 2024-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique
EP4389942A1 (en) 2022-12-22 2024-06-26 Murata Manufacturing Co., Ltd. A method of manufacturing an integrated device comprising anodic porous oxide with limited roughness
KR20240109740A (ko) * 2023-01-05 2024-07-12 엘지이노텍 주식회사 캐패시터
EP4432812A1 (en) 2023-03-14 2024-09-18 Murata Manufacturing Co., Ltd. Method of forming an integrated device with multiple capacitors by patterning a barrier after anodization
EP4435153A1 (en) 2023-03-23 2024-09-25 Murata Manufacturing Co., Ltd. An integrated device having plugged up pores in an island or a protuberance, and corresponding method
EP4435858A1 (en) 2023-03-23 2024-09-25 Murata Manufacturing Co., Ltd. Resistor-capacitor component for high-voltage applications and method for manufacturing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
US20030213989A1 (en) * 2002-05-15 2003-11-20 Philippe Delpech Trench capacitor in a substrate with two floating electrodes independent from the substrate
US20050098205A1 (en) * 2003-05-21 2005-05-12 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642465B2 (en) * 1994-06-20 2010-01-05 Cooper Technologies Company Visual latching indicator arrangement for an electrical bushing and terminator
WO2001049015A1 (en) * 1999-12-24 2001-07-05 Siemens Ltd A portable symbol
JP2002299555A (ja) 2001-03-30 2002-10-11 Seiko Epson Corp 集積回路およびその製造方法
DE10126434A1 (de) * 2001-05-31 2002-12-05 Bayer Ag Thiochromenone
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
KR100568306B1 (ko) 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
JP4972502B2 (ja) 2006-11-24 2012-07-11 太陽誘電株式会社 コンデンサ及びコンデンサの製造方法
US8027145B2 (en) * 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
US8624105B2 (en) * 2009-05-01 2014-01-07 Synkera Technologies, Inc. Energy conversion device with support member having pore channels
CN101957533B (zh) * 2009-07-09 2012-08-22 上海丽恒光微电子科技有限公司 彩色电泳显示器
US9076594B2 (en) * 2013-03-12 2015-07-07 Invensas Corporation Capacitors using porous alumina structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
US20030213989A1 (en) * 2002-05-15 2003-11-20 Philippe Delpech Trench capacitor in a substrate with two floating electrodes independent from the substrate
US20050098205A1 (en) * 2003-05-21 2005-05-12 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation

Also Published As

Publication number Publication date
EP3063789B1 (fr) 2023-07-19
JP2016535441A (ja) 2016-11-10
EP3063789A1 (fr) 2016-09-07
FR3012664A1 (fr) 2015-05-01
US10497582B2 (en) 2019-12-03
TW201530727A (zh) 2015-08-01
JP6543622B2 (ja) 2019-07-10
US20160268144A1 (en) 2016-09-15
WO2015063420A1 (fr) 2015-05-07
CN105706234A (zh) 2016-06-22
CN105706234B (zh) 2018-10-12
FR3012664B1 (fr) 2016-01-01

Similar Documents

Publication Publication Date Title
TWI689071B (zh) 具有改良電容的結構
CN102569250B (zh) 高密度电容器及其电极引出方法
JP2016535441A5 (zh)
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US20210332492A1 (en) Method for forming product structure having porous regions and lateral encapsulation
CN109545778A (zh) 电容器组件
TWI819150B (zh) 增強堆疊沉積的奈米線結構以及製造包含其之電子產品的方法
CN103855150A (zh) 片上解耦电容器、集成芯片及其制造方法
CN114424309B (zh) 基于纳米线的结构的制造方法及包括该结构的电容器阵列组件
US8287604B2 (en) High energy density storage material device using nanochannel structure
TWI573155B (zh) 使用多孔氧化鋁結構的電容及其製造方法
TW202044585A (zh) 三維電容結構及其製造方法
WO2011103735A1 (zh) 形成带有mim电容器的铜互连结构的方法及所形成的结构
TW202218108A (zh) 具有選擇性底部端子接觸的半導體結構
US20230245834A1 (en) An electrical device comprising a capacitor wherein the dielectric comprises anodic porous oxide, and the corresponding manufacturing method
TW200401463A (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
CN111199956A (zh) 一种半导体器件及其形成方法
CN205050841U (zh) 一种三维立体高密度薄膜积层电容
CN104022015A (zh) Mim双电容器结构及其制造方法
KR102721589B1 (ko) 3차원 용량성 구조들 및 그 제조 방법들
TW591700B (en) Capacitor structure and the fabrication method thereof
CN113517273A (zh) 电容器阵列结构及其制备方法和半导体存储器件
TW465090B (en) Manufacturing method of cylinder capacitor in DRAM
Haspert et al. Electrostatic Nano-Supercapacitors for Energy Storage