CN105684138A - 半导体部件和使用其的半导体安装品、半导体安装品的制造方法 - Google Patents

半导体部件和使用其的半导体安装品、半导体安装品的制造方法 Download PDF

Info

Publication number
CN105684138A
CN105684138A CN201480002809.6A CN201480002809A CN105684138A CN 105684138 A CN105684138 A CN 105684138A CN 201480002809 A CN201480002809 A CN 201480002809A CN 105684138 A CN105684138 A CN 105684138A
Authority
CN
China
Prior art keywords
solder
convex point
semiconductor device
coating portion
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480002809.6A
Other languages
English (en)
Other versions
CN105684138B (zh
Inventor
福原康雄
山口敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN105684138A publication Critical patent/CN105684138A/zh
Application granted granted Critical
Publication of CN105684138B publication Critical patent/CN105684138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的半导体部件具有半导体封装件、凸点以及被覆部，半导体封装件具有安装面。凸点由第1焊料构成，并形成于安装面。被覆部由包含由第2焊料构成的焊料粉、助焊剂成分以及第1热硬化性树脂粘合剂的第1组合物构成，对凸点的前端部进行了被覆。

Description

半导体部件和使用其的半导体安装品、半导体安装品的制造方法
技术领域
本技术领域涉及半导体部件和使用了该半导体部件的半导体安装品、以及半导体安装品的制造方法。
背景技术
作为将半导体部件安装于基板的方法，有如下方法：将在半导体部件的下表面以焊料为成分而形成的凸点与布线基板的电极进行焊料接合来使其导通。但是若仅是凸点与电极的焊料接合，那么使半导体部件保持于布线基板的保持力不足的情况很多。在该情况下，使用环氧树脂等热硬化性树脂来加强半导体部件与基板的结合。
作为树脂加强方法，已经提出了焊料填充、侧填充等方法(例如，专利文献1)。此外还提出了使用包含焊料粉以及助焊剂成分的热硬化性树脂组合物所形成的树脂强化型焊料膏剂的技术(例如，专利文献2)。此外还提出了使不包含焊料的树脂组合物附着于焊料球的表面的技术(例如，专利文献3)。
参照图20A～图20C来说明现有的树脂加强例。图20A～图20C是表示现有的使用了树脂强化型焊料膏剂的表面安装的一例的剖面图。
如图20A所示，预先，将热硬化性树脂组合物1印刷在形成于电路基板2的表面的电极3上。然后，使用注射器4将密封材料5涂敷在热硬化性树脂组合物1或电路基板2的表面。
接下来如图20B所示，在涂敷有密封材料5的电路基板2上，安装半导体装置6。即，将在半导体装置6的一面处所形成的端子7朝向电路基板2，如箭头所示，使半导体装置6落在电路基板3上。
接下来如图20C所示，对电路基板2、半导体装置6进行加热，由焊料部8、树脂硬化部9形成接合部10。图20C相当于半导体装置6的安装后的剖面图。
在先技术文献
专利文献
专利文献1：国际公开第2012/042809号
专利文献2：JP特开2011-176050号公报
专利文献3：JP特开2012-84845号公报
发明内容
本发明的半导体部件具有半导体封装件、凸点以及被覆部，半导体封装件具有安装面。凸点由第1焊料构成，并形成于安装面。被覆部由包含由第2焊料构成的焊料粉、助焊剂成分以及第1热硬化性树脂粘合剂在内的第1组合物构成，并被覆了凸点的前端部。
通过该构成，半导体部件与布线基板之间的连接可靠性提高，使用了半导体部件的半导体安装体的安装可靠性提高。
附图说明
图1(a)是本发明的实施方式1的半导体部件的剖面图。
图1(b)是图1(a)所示的半导体部件的立体图。
图2A是图1(a)所示的半导体部件的重要部分(凸点附近)的放大剖面图。
图2B是图1(a)所示的半导体部件的其他构成的重要部分(凸点附近)的放大剖面图。
图3A是表示本发明的实施方式1的半导体部件的制造步骤的说明图。
图3B是表示接在图3A之后的半导体部件的制造步骤的说明图。
图4A是应用了本发明的实施方式1的半导体部件的半导体安装品的部分剖面图。
图4B是图4A所示的半导体安装品的立体图。
图5是例示将图1(a)所示的半导体部件安装于布线基板的表面的步骤的说明图。
图6是图5所示的步骤中的重要部分的放大图。
图7是表示以通过图5或图6所示的步骤在布线基板的表面搭载了半导体部件的状态进行回流焊之前的状态的重要部分的放大剖面图。
图8是图4A所示的半导体安装品的重要部分放大剖面图。
图9是示意性地表示本发明的实施方式1的半导体安装品的安装面的俯视图。
图10是说明作为一个比较例而示出的半导体部件的安装例的剖面图。
图11是表示在图10所示的比较例所涉及的安装例中进行回流焊之前的状态的剖面图。
图12是说明在图10所示的比较例所涉及的安装例中进行回流焊之后的安装状态的剖面图。
图13是本发明的实施方式2的半导体部件的重要部分剖面图。
图14是图13所示的半导体部件的制造方法的说明图。
图15A是说明图13所示的半导体部件的制造步骤的重要部分剖面图。
图15B是说明图13所示的半导体部件的制造步骤的重要部分剖面图。
图16A是本发明的实施方式2的另一半导体部件的重要部分剖面图。
图16B是本发明的实施方式2的又一半导体部件的重要部分剖面图。
图17是本发明的实施方式3的半导体部件的重要部分剖面图。
图18是将本发明的实施方式3的半导体安装品的焊料接合结构进行放大来示意性地说明的剖面图。
图19A是说明本发明的实施方式3的半导体部件的制造步骤的重要部分剖面图。
图19B是说明图19A所示的步骤的下一步骤的重要部分的剖面图。
图19C是说明图19B所示的步骤的下一步骤的重要部分的剖面图。
图20A是说明现有的使用了树脂强化型焊料膏剂的表面安装的步骤的剖面图。
图20B是表示接在图20A之后的步骤的剖面图。
图20C是表示接在图20B之后的步骤的剖面图。
具体实施方式
在本实施方式的说明之前，说明图20A至图20C所示的现有的半导体装置中的问题。对于现有的半导体装置而言，如图20B所示，密封材料5、热硬化性树脂组合物1有可能附着在端子7的表面。这样附着于端子7的表面的密封材料5、热硬化性树脂组合物1在如图20C所示形成接合部10时，有可能阻碍焊料部8与电极3之间的电连接。
此外，向预先经印刷形成的热硬化性树脂组合物1上，按压凸状的端子7时，热硬化性树脂组合物1向下侧被压开。因此，存在对焊料部8的周围进行加强的树脂硬化部9的高度不足而导致由树脂硬化部9不能充分加强焊料部8的周围的情况。
以下，参照附图来说明本发明的实施方式。在各实施方式中，有时对于与前面的实施方式同样的构成标注相同的标号，并省略详细说明。另外，本申请发明并不限定于以下的实施方式1～3。在本申请发明的思想的范围内，能够对实施方式进行变更。也能够将实施方式1～3的内容彼此组合起来应用。
(实施方式1)
图1(a)是本发明的实施方式1的半导体部件110的剖面图。图1(b)是图1(a)所示的半导体部件110的立体图。
半导体部件110包含具有安装面150的半导体封装件120、凸点130、以及被覆部140。凸点130形成在安装面150。被覆部140被覆了凸点130的前端部。具体来说，在半导体封装件120的安装面150，以给定间隔形成有多个凸点130。设置于各凸点130的表面的被覆部140彼此相互隔开，相邻的凸点130之间的电绝缘性得到保持。
图2A、图2B是半导体部件110的重要部分(凸点130附近)的放大剖面图。图2A与图2B的区别在于被覆部140的大小。
凸点130由第1焊料形成。另一方面，被覆部140由第1组合物形成，该第1组合物包含由第2焊料构成的焊料粉170、助焊剂成分(未图示)、以及第1热硬化性树脂粘合剂(以下称为第1粘合剂)160。
首先，对半导体部件110更详细地进行说明。作为半导体封装件120而言，只要是在半导体封装件120的安装面形成由焊料球等构成的凸点130的形态，则并无特别限定。半导体封装件120的一例是在有机基板的内插器(interposer)的下表面设置焊料球作为凸点130，在上表面搭载半导体芯片，并由密封树脂密封的BGA(BallGridArrayPackage，球栅阵列封装)、CSP(ChipScalePackage，芯片级封装)等。
接着，对构成凸点130的第1焊料进行说明。构成第1焊料的焊料材料并无特别限制。作为第1焊料，例如能够使用以Sn为基底的焊料材料。作为第1焊料，优选比被覆部140中所包含的焊料粉170(第2焊料)更高熔点的焊料材料。作为第1焊料，使用Sn-Ag-Cu系的焊料材料(例如被称为SAC305的焊料材料)是很有用的。通过使用高熔点的焊料材料作为第1焊料，从而在回流焊时与焊料粉170相比，凸点130后熔融。为了在回流焊时使凸点130在与焊料粉170接近的温度发生熔融，在第1焊料中使用包含Bi的合金是很有用的。通过使用包含Bi的焊料合金作为第1焊料，从而能够降低凸点130的熔融温度。如上所述形成凸点130的第1焊料能够根据用途来适当选择。
接下来对构成被覆部140的第1组合物230的各材料进行说明。构成焊料粉170的第2焊料虽然并无特别限定，但例如能够使用以Sn为基底的焊料合金等。作为第2焊料，优选的是例如使用包含Sn以及Ag、Cu、Bi、Zn、In等在内的焊料合金。作为第2焊料，尤其优选比凸点130(第1焊料)更低熔点的焊料材料。使用比较低熔点的焊料材料作为第2焊料是很有用的。若使用低熔点的焊料材料作为第2焊料，则在回流焊时与凸点130相比，焊料粉170先熔融，半导体封装件120和布线基板适当进行焊料接合。
第2焊料的成为低熔点的具体例例如是以Bi为必要成分的Sn-Bi系焊料材料。例如Sn-Bi系焊料的共晶点是139℃。作为第2焊料，选择包含Bi的焊料材料，由此能够在139℃至232℃之间设定第2焊料的熔点。此外使用包含Bi的焊料材料作为第2焊料，由此能够提高对凸点130的润湿性、对布线基板上的布线的润湿性。此外，通过使用包含Bi的焊料材料作为第2焊料，从而焊料粉170的熔融温度降低，能够使焊料粉170的熔融行为与第1粘合剂160的热硬化行为相匹配。
第1组合物中的焊料粉170的含有量优选为40质量％以上、且95质量％以下的范围。若设为该范围内，则除了电接合性以外，还能够使后述的树脂加强部所产生的加强效果充分地发挥。若进一步设为70质量％以上、且95质量％以下的范围，则能够抑制第1组合物高粘度化所引起的涂敷操作性的下降，故进一步优选。另外，焊料粉170在第1组合物中以分散状态存在，焊料粉170的分散状态在被覆部140中也得到维持。
作为助焊剂成分而言，并无特别限定，能够使用松香酸所代表的松香成分材料、各种胺及其盐、癸二酸盐、己二酸、戊二酸等的有机酸等。这些助焊剂成分既可以是一种成分，也可以将二种以上的成分进行混合。
助焊剂成分的含有量优选设为相对于助焊剂成分与第1粘合剂160的合计量而言为1质量％以上且50质量％以下的范围。在该范围内，助焊剂成分能够发挥优异的助焊剂作用，助焊剂成分使基于被覆部140的硬化物的机械接合性和电接合性进一步提高。
第1粘合剂160在被覆部140中以未硬化状态或B阶段状态存在。第1粘合剂160在回流焊时，形成如后述的图8所示包围焊料接合部270的侧面的树脂加强部290。因此，第1粘合剂160只要是能够在回流焊时形成包围焊料接合部270的侧面的树脂加强部290的树脂，就没有特别限制。作为第1粘合剂160而言，优选包含环氧树脂和硬化剂来作为主要成分的树脂。环氧树脂在比较低温下硬化并且具有高粘接性。作为第1粘合剂160，通过使用包含环氧树脂和硬化剂来作为主要成分的树脂，从而即使在比现有的焊料回流焊温度更低的焊料回流焊温度中，也能够得到充分的硬化性、部件安装所需要的足够的加强效果。
作为环氧树脂，优选使用在常温下为液状的环氧树脂。若使用这样的环氧树脂，则能够使焊料粉170等的其他成分容易分散在环氧树脂中。另外，所谓的“在常温下为液状”意味着在大气压下的5～28℃的温度范围尤其是室温18℃前后具有流动性的情况。作为在该常温下为液状的环氧树脂，只要是在1分子内具有2个以上的环氧基的环氧树脂，那么其分子量、分子结构并无特别限定而能够使用各种环氧树脂。具体来说，例如能够使用缩水甘油醚型、缩水甘油胺型、缩水甘油酯型、氧化烯烃型(脂环式)等的各种液状的环氧树脂。更具体来说，例如，能够使用双酚A型环氧树脂、双酚F型环氧树脂等的双酚型环氧树脂、氢化双酚A型环氧树脂、氢化双酚F型环氧树脂等的氢化双酚型环氧树脂、联苯型环氧树脂、含萘环环氧树脂、脂环式环氧树脂、二聚环戊二烯型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、三苯基甲烷型环氧树脂、脂肪族系环氧树脂、异氰脲酸三缩水甘油酯等。这些既可以1种单独使用，也可以同时使用2种以上。在这些当中，若考虑被覆部140的低粘度化和硬化物的物性提高，则作为常温下为液状的环氧树脂，优选双酚型环氧树脂、氢化双酚型环氧树脂。
此外，作为环氧树脂，能够与前述的常温下为液状的环氧树脂一起同时使用常温下为固态的环氧树脂。作为常温下为固态的环氧树脂而言，例如，能够使用联苯型环氧树脂、二聚环戊二烯型环氧树脂、三嗪骨架环氧树脂等。
作为环氧树脂的硬化剂，能够使用酸酐、苯酚酚醛清漆、各种硫醇化合物、各种胺类、双氰胺、咪唑类、金属配合物以及它们的加合化合物，例如多胺的加合改性物等。硬化剂的使用量可适当设定，但较为理想的是，例如，设为相对于环氧树脂的100质量份而言为3质量份以上、20质量份以下的范围内。此外更理想的是设为5质量份以上、15质量份以下的范围内。此外较为理想的是，设为硬化剂相对于环氧树脂的环氧当量的化学计量上的当量比为0.8以上且1.2以下的范围内。
第1粘合剂160除了环氧树脂、硬化剂以外，还可以根据需要来混合硬化促进剂。作为硬化促进剂，能够使用咪唑类、叔胺类、1，8-二氮杂双环[5.4.0]十一碳-7、1，5-二氮杂双环[4.3.0]壬-5等的环状胺类以及它们的四苯硼酸盐、三丁基膦等的三烷基膦类、三苯基膦等的三芳基膦类、四苯基鏻四苯基硼酸盐、四(正丁基)鏻四苯基硼酸盐等的季鏻盐、乙酰丙酮铁等的金属配合物以及它们的加合化合物等。这些硬化促进剂的配合量只要考虑凝胶化时间、保存稳定性进行适当设定即可。
第1组合物230除了上述成分以外，还可以含有通常用到的改质剂、添加剂等。此外在第1组合物230中，基于调整粘度、流动性的目的，也可以加入低沸点的溶剂、塑化剂。此外在第1组合物230中，也可以添加硬化蓖麻油、硬脂酸酰胺等作为用于保持印刷形状的触变性赋予剂。
第1组合物230的调制方法并无特别限定，但例如能够按照下面的方法来调制。首先将焊料粉170、环氧树脂的一部分或全部、以及助焊剂成分进行混合，制作混合物。然后向该混合物中，添加硬化剂进行混合。此外在混合物的制作时先使用了环氧树脂的一部分的情况下，向混合物中添加剩余的环氧树脂和硬化剂进行混合。
接着，更详细地说明基于被覆部140的凸点130的表面的被覆状态。
在图2A、图2B中，单点划线180表示凸点130的前端部的位置。辅助线190表示被覆凸点130的表面的被覆部140的端部的位置。箭头200表示被覆凸点130的表面的被覆部140的距凸点130的前端部的高度。如图2A、图2B所示，被覆部140从凸点130的前端部到其侧面地覆盖了凸点130的表面。即，被覆部140优选连续地被覆凸点130的前端部和凸点130的侧面的至少一部分。
然后在将凸点130的前端部到半导体封装件120的安装面150规定为凸点130的高度时，被覆部140优选为凸点130的高度的40％以上。换言之，优选的是，凸点130的侧面上的被覆部140的端部以凸点130的前端部为基准比凸点130的高度的40％的位置更靠近安装面150。进而，更理想的是，被覆部140的高度为凸点130的高度的60％以上。
通过将被覆部140的高度设为凸点130的高度的40％以上，从而在后述的图4A等中，使树脂加强部290更高或者更厚，能够呈壁状地加强焊料接合部270的周围。
另外所谓的被覆部140的高度为100％指的是凸点130的整个面都由被覆部140被覆的状态。换言之，该状态是凸点130从前端部到半导体封装件120的安装面150由被覆部140连续地被覆的状态。
另外在被覆部140的高度成为100％的情况下，被覆部140中包含的焊料粉170有可能在相邻的2个凸点130之间与半导体封装件120的安装面直接相接。在该情况下，对实施方式2、3中说明的图14、图19A～图19C以及图17所示的处理进行实施是很有用的。
此外即使被覆部140的高度如图2A所示为凸点130的高度的40％，实施后述的图6、图7所示的工序也是很有用的。通过实施图6、图7所示的工序，在回流焊工序之前能够将被覆部140的高度提高至50％以上。另外，图2B示出了使被覆部140の高度成为比图2A更高的状态。另外，为了使被覆部140的高度高达为凸点130的高度的50％以上并进一步高达为60％以上，如图2B所示，由被覆部140中包含的第1粘合剂160构成被覆部140的上部是很有用的。
较为理想的是，被覆部140中被覆凸点130的前端部的区域部分的厚度设为5μm以上。更理想的是，设为厚达10μm以上且20μm以上。但是在该情况下，较为理想的是，在相邻的2个凸点130形成的被覆部140彼此间不接触。更理想的是，使被覆部140中被覆凸点130的前端部的区域部分比被覆凸点130的侧面的区域部分厚。在被覆凸点130的凸点前端部的被覆部140的厚度小于5μm的情况下，有可能第1焊料区域340、树脂加强部290的形成会不充分。在被覆部140中被覆凸点130的前端部的区域部分与被覆凸点130的侧面的区域部分相同或者更薄的情况下，有可能对安装强度造成影响。
较为理想的是，被覆部140中包含的焊料粉170的平均粒径为3μm以上且30μm以下。若平均粒径小于3μm则焊料粉170价格高，有可能后述的图8等中的第2焊料区域350的形成不充分。在焊料粉170的平均粒径超过了30μm的情况下，存在难以对凸点130的表面均匀地形成被覆部140的情况。还有可能在后述的图8等中的第2焊料区域350的形状上产生偏差等。
接着，参照图3A、图3B米说明半导体部件110的制造方法的一例。图3A、图3B是表示半导体部件110的制造步骤的说明图。
如图3A所示，用部件保持工具210来保持形成有凸点130的半导体封装件120。在转印台220设置的凹状的料池(pool)预先用第1组合物230充满。
为了使注入到转印台220的料池中的第1组合物230的厚度(或者深度)恒定，使用橡胶刮刀、不锈钢板等。使第1组合物230的表面平坦(至少3σ/x为10μm以下、进而5μm以下、3μm以下)是很有用的。也可以将转印台220中的第1组合物230的厚度(或者深度)设为比凸点130的高度低。
在该状态下，沿箭头200所示的方向移动，将由部件保持工具210保持的半导体封装件120的凸点130浸渍到第1组合物230中。
然后，沿图3B的箭头200所示的方向，将凸点130从第1组合物230中提起来。如此从凸点130的前端部到成为凸点130的高度的40％以上的位置连续地形成由第1组合物230形成的被覆部140。
如上所述，为了制造半导体部件110，准备在安装面150具有由第1焊料形成的凸点130的半导体封装件120。另一方面，准备包含由第2焊料构成的焊料粉170、助焊剂成分以及第1粘合剂160在内的第1组合物230。然后用第1组合物230的一部分被覆凸点130的前端部。
此外也可以根据需要，反复多次图3A、图3B的步骤。通过该作业，从而能够将被覆部140的高度保持恒定不变，而被覆部140的厚度、附着量(或者供给量、体积)增加，能够减小被覆部140的厚度、附着量的偏差。
接着，关于本实施方式1的具有焊料接合结构的半导体安装品，以将半导体部件110安装在布线基板上的情况为例参照图4A、图4B来进行说明。图4A、图4B分别是将半导体部件110安装在布线基板240上而构成的半导体安装品310的剖面图和立体图。
如图4A所示，半导体安装品310具有半导体封装件120、布线基板240、焊料接合部270以及树脂加强部290。在布线基板240的表面形成有布线250。布线基板240安装有半导体封装件120。焊料接合部270将半导体封装件120与布线250电连接。树脂加强部290形成于焊料接合部270的侧面。半导体安装品310具有这样的焊料接合结构。
布线250设置于布线基板240的被安装面。作为布线基板240而言，材质、尺寸等并无特别限制，但能够使用例如一般用到的具有玻璃环氧树脂制的绝缘层的印刷基板等。布线250并无特别限制，例如能够利用厚度8μm～35μm程度的铜箔图案来形成。
在现有的半导体安装品中，采用了在布线基板与半导体封装件的间隙填充填充材料而无间隙地完全填满的所谓底层填料结构。但是在这样的现有的底层填料结构的情况下，若半导体封装件的凸点数较多，则在该间隙中无空隙部(孔隙)地完全填充填充材料是很困难的。因此对于现有的底层填料结构而言，在凸点数较多、各凸点小径化、或者许多的凸点高密度化的情况下，有可能底层填充材料未被填充而产生空隙部等。
另一方面，在半导体安装品310的情况下，如图4A、图4B所示，焊料接合部270被树脂加强部290包围而得到了加强。半导体部件110的凸点130通过回流焊而熔融，由此形成了焊料接合部270。
例如若半导体部件110的凸点130的数量增多，则凸点130小径化，在半导体部件110的安装面150高密度化地形成许多的凸点130。即使在这样小型且高密度地配置了凸点130的情况下，在半导体安装品310中，树脂加强部290也均匀地加强各焊料接合部270的周围。
图4A、图4B例示了在半导体封装件120的拐角部分等具有填充材料320的结构。但是填充材料320不是必需的，只要根据需要来应用即可。在此，填充材料320是用于增加半导体封装件120与布线基板240的附着强度的绝缘性的粘接剂。作为填充材料320，能够使用一般用于底层填料、侧填充、拐角填充等的形成的公知的绝缘材料。如图4A、图4B所示，在半导体封装件120的周缘部，设置将半导体封装件120与布线基板240相连的绝缘性的填充材料320，由此能够提高半导体安装品310的连接可靠性。另外填充材料320无需覆盖半导体封装件120的整个周围而只要覆盖半导体封装件120的一边以上或者半导体封装件120的1个拐角以上即可。另外填充材料320既可以与树脂加强部290的形成同时形成，也可以在形成树脂加强部290之后形成。
在图4A中树脂加强部290的高度300优选设为焊料接合部270的高度280的40％以上，进一步优选为60％以上。此外也可以如后述的图8所示将树脂加强部290的高度300的高度设为与焊料接合部270的高度280相同的100％。此外也可以如后述的图18所示，由树脂加强部290的一部分覆盖半导体封装件120的安装面150的一部分。另外树脂加强部290的高度300是减去布线250的厚度之后的高度即以布线250为基准的高度。
接下来参照图5～图8来说明半导体安装品310的制造方法的一例。图5是例示将半导体部件110安装在布线基板240的表面的步骤的说明图。图6是图5所示的步骤中的重要部分的放大图。图7是表示以在通过图5或图6所示的步骤在布线基板240的表面搭载了半导体部件110的状态进行回流焊之前的状态的重要部分的放大剖面图。图8是半导体安装品310的重要部分放大剖面图。
如图5所示，半导体安装品310是通过将半导体部件110安装在布线基板240的被安装面(即形成有布线250的面)而被制造出的。
箭头200表示将由部件保持工具210保持的半导体部件110搭载到布线250上的方向。在布线250上，优选预先通过印刷等而配置了焊料膏剂260。另外如图6所示，作为焊料膏剂260，使用与构成被覆部140的第1组合物230a相同组成的第1组合物230b是很有用的。
在图6所示的示例中，在凸点130的前端部，由包含由第2焊料形成的焊料粉170a、助焊剂成分、第1粘合剂160a在内的第1组合物230a形成了被覆部140。此外焊料膏剂260由包含由第2焊料形成的焊料粉170b、助焊剂成分、第1粘合剂160b在内的第1组合物230b形成。另外，也可以将第1组合物230b和第1组合物230a设为相同的组成或近似的组成成分类似。
然后沿图6的箭头200a所示的方向移动，将半导体部件110搭载在形成有焊料膏剂260的布线基板240上，成为图7的状态。
如图7的箭头200a所示，按照将形成有被覆部140的凸点130埋入到焊料膏剂260上的方式进行搭载。此时，被覆部140a的被覆凸点130的前端的部分由于焊料膏剂260的反力而从凸点130的前端向凸点130的侧面移动。于是，被覆部140a的被覆凸点130的侧而的部分朝向半导体封装件120被推挤上来。
辅助线190a表示将凸点130搭载到焊料膏剂260上之前的被覆部140的末端位置。辅助线190b表示将凸点130搭载到焊料膏剂260上之后的被覆部140的末端位置。
箭头200b表示在将凸点130推压到焊料膏剂上时在凸点130的周围被覆部140a凸起的高度(或者高度的变化尺寸)。被覆部140a在凸点130的周围凸起的现象(一种隆起现象)可以如下进行说明。即在凸点130侵入到焊料膏剂260中时，覆盖凸点130的表面的被覆部140a被焊料膏剂260挤压。然后受到挤压的被覆部140a在凸点130的周围作为一种隆起(Bulge)而凸起箭头200b所示的高度的量。
通过这样按照将具有被覆部140a的凸点130埋入到焊料膏剂260上的方式进行搭载，从而能够使覆盖凸点130的被覆部140a从辅助线190a所示的位置到辅助线190b所示的位置增高图7中箭头200b所示的量。
另外作为在布线250上设置的焊料膏剂260，即使在使用了不包含热硬化性树脂粘合剂的市售的焊料膏剂的情况下，也能够获得同样的效果。即，通过实施图7所示的作业，从而能够使覆盖凸点130的被覆部140a从辅助线190a所示的位置到辅助线190b所示的位置增高箭头200b所示的量。
如上所述，即使在图2所示的安装前的状态下被覆部140的高度为凸点130的高度的40％程度，若将被覆部140按压到焊料膏剂260上，则如图7所示，被覆部140的高度也成为凸点130的高度的50％以上。
若再进一步经过焊料的回流焊工序，则被覆部140a与回流焊前相比进一步增高。
在焊料的回流焊工序中，包含在被覆部140a中的多个焊料粉170a熔融，彼此一体化。该熔融、一体化将第1粘合剂160a从被覆部140a的内部向外部挤出。如此被挤出到外部的第1粘合剂160a覆盖图8所示的焊料接合部270的周围。然后被挤出到外部的第1粘合剂160在焊料接合部270的周围积累，半导体安装品310中的树脂加强部290的高度成为以布线250为基准的焊料接合部270的高度的40％以上且100％以下。
而且通过回流焊工序，凸点130熔融而焊料粉170与凸点130一体化，由此布线基板240与半导体封装件120之间的距离变小。换言之，回流焊后的高度280比回流焊前降低。结果，在回流焊工序的前后，即使树脂加强部290的高度相同，树脂加强部290的相对高度也成为以布线250为基准的焊料接合部270的高度的50％以上。
另外在图6、图7中，在焊料粉170a和焊料粉170b使用相同的材料组成或相同的含Bi的焊料材料，由此能够使它们的熔融温度相一致。此外通过在第1粘合剂160a和第1粘合剂160b中使用相同的树脂材料，能够使热硬化行为相一致。或者在第1粘合剂160a和第1粘合剂160b中，使用彼此具有相容性的类似树脂材料，由此彼此良好地混合，在它们之间不形成界面。
另外在布线250上，也可以取代焊料膏剂260而形成焊料镀覆层等。在该情况下，也通过在回流焊时焊料粉170a融入到熔融的焊料镀覆层中一体化，从而将第1粘合剂160a挤出到被覆部140的外部。然后被挤出的第1粘合剂160a使树脂加强部290变得更高，使树脂加强部290变得更厚。
图8是图4A所示的半导体安装品的重要部分放大剖面图。对于润湿面330而言，半导体封装件120的安装面150的一部分由树脂加强部290的一部分润湿。这样，构成树脂加强部290的第1粘合剂160在润湿面330中也附着于安装面150，由此安装强度增高。
通过经过以上的工序，从而如图4A、图8所示，半导体安装品310具有由半导体封装件120、布线基板240、焊料接合部270以及树脂加强部290构成的前述的焊料接合结构。
如图8所示，焊料接合部270包含第1焊料区域340以及第2焊料区域350。第1焊料区域340与布线基板240相比形成在半导体封装件120的附近，第2焊料区域350与半导体封装件120相比形成在布线基板240的附近。第1焊料区域340来源于构成凸点130的第1焊料。此外第2焊料区域350来源于构成被覆部140中所包含的焊料粉170的第2焊料。
如上所述，作为构成凸点130的第1焊料，能够使用Sn-Ag-Cu系的焊料材料(例如被称为SAC305的焊料材料)。
此外，作为构成焊料粉170的第2焊料，能够使用含有Bi作为必要成分的Sn-Bi系的焊料材料。通过第2焊料区域350包含Bi，从而焊料接合部270对布线250的润湿性提高。此外，在Sn-Bi系的第2焊料区域350中，使Sn-Ag-Cu系的第1焊料区域340所包含Ag、Cu成分扩散也是很有用的。由于Bi伸展少，因此有因落下冲击等而产生问题的可能性。相对于此，若在Sn-Bi系的第2焊料区域350中，第1焊料所包含的Ag、Cu等的金属成分扩散，则焊料合金的延展性得到改善，落下冲击特性提高。另外，存在通过在Sn-Bi系的第2焊料区域350中Ag、Cu扩散，从而第2焊料区域350成为Sn-Bi-Ag-Cu系的焊料的情况。另外，这些焊料区域能够用X射线显微分析仪等的简单的评价方法来确认，但无需在区域间形成明确的界面。当然，较为理想的是，第1焊料区域340和第2焊料区域350彼此间形成扩散层。
如图8、后述的图18所示，通过用树脂加强部290被覆加强包含有Bi的部分(例如图8的第2焊料区域350)的周围，能够提高焊料接合部270的强度。即，在第2焊料区域350包含Bi的情况下，树脂加强部290优选至少覆盖第2焊料区域350的侧面。
在由树脂加强部290包围包含Bi的第2焊料区域350的情况下，将包围第2焊料区域350的周围的树脂加强部290的平均厚度设为大至1μm以上、进而5μm以上、10μm以上是很有用的。在平均厚度小于1μm的情况下，存在加强效果降低的情况。
此外如图8所示，覆盖第2焊料区域350的侧面的树脂加强部290优选跨越从第2焊料区域350的侧面到第1焊料区域340的侧面，并覆盖第1焊料区域340的侧面。而且，树脂加强部290优选连续地被覆从布线基板240上经由焊料接合部270的侧面到半导体封装件120的安装面150的部分。通过这样较长地形成树脂加强部290，从而焊料接合部270以及在其周围形成的树脂加强部290成为一种复合结构材料。因此，即使在半导体安装品310落下的情况等下，也能够减少由此产生的冲击波集中于焊料接合部270的情况。这样，通过将焊料接合部270和树脂加强部290进行组合，从而能够利用两者彼此的物性的差异(刚性、弹性模量、或者玻璃化转变温度、损耗模量的差异等)，吸收在落下时产生的落下能量的一部分。
接下来参照图9来说明更优选的结构。图9是示意性地表示本实施方式的半导体安装品的安装面的俯视图。
也可以在安装面150，形成树脂加强部290使得分别呈360度环状地包围多个焊料接合部270的周围。此外在多个焊料接合部270形成的各树脂加强部290也可以在安装面150彼此连接成一个。
此外如上所述，也可以在半导体封装件120的周缘部分等设置由填充材料320形成的拐角填充或者侧填充。这些都会大幅提高半导体安装品310的可靠性。作为填充材料320，能够使用作为通常使用的填充材料的、在环氧树脂等的热硬化性树脂中添加了无机填料等的绝缘材料。
以下使用半导体部件110的具体例来说明本实施方式的效果。
(1)试样E1～试样E4
如下所述，制作试样E1～试样E4所涉及的半导体安装品，并对焊料接合强度进行了评价。
首先，作为第1组合物230，准备包含含有Bi的焊料粉170、助焊剂成分、以及第1粘合剂160在内的焊料膏剂A。
作为焊料粉170，使用三井金属矿业社制Sn42Bi58。作为未硬化的第1粘合剂160而使用环氧树脂(新日铁化学社制“YD128”)。作为硬化剂而使用酚硬化剂(明和化成社制“MEH-8000H”)。作为助焊剂成分而使用松香酸。然后，将焊料粉80.0质量份、环氧树脂16.4质量份、硬化剂0.9质量份、助焊剂成分2.7质量份进行混合，使用分散机均匀地进行混合/混炼。以此方式，调制膏剂状的第1组合物(焊料膏剂A)。
接着，通过前述的图3A、图3B所示的工序，来制作图1(a)所示的半导体部件110。具体来说，首先，准备在安装面150具有多个凸点130的半导体封装件120即BGA(封装件尺寸：14×14mm、球径：0.45mm、间距：0.8mm)。接着，水平设置具有凹状的料池的转印台220，向该料池中注入焊料膏剂A而形成焊料膏剂A的平滑的转印面。然后，按照图3A、图3B所示的方法，使凸点130朝下用部件保持工具210保持半导体封装件120即BGA的上表面。接着一边使安装面150与焊料膏剂A的转印面保持平行，一边使BGA朝向转印台220降下，使凸点130与转印面接触。以此方式使焊料膏剂A附着于凸点130。此时，对注入到转印台220中的焊料膏剂A的深度进行增减，调整凸点130浸渍到焊料膏剂A中的深度。以此方式制作形成了由焊料膏剂A形成并被覆凸点130的被覆部140的半导体部件110的4种试样(试样E1～试样E4)。试样E1～试样E4的差别在于被覆部140的高度。
将以此方式制作出的各试样的半导体部件110按照下面示出的步骤安装到布线基板240。首先，准备FR-4作为在被安装面具有布线250的布线基板240的基材。所谓FR-4是使环氧树脂渗入到玻璃纤维的布中并实施热硬化处理而成型为板状的基材。以FR-4为基材，在表面粘贴铜箔，由此形成玻璃环氧基板。布线基板240的厚度为0.8mm，电极(连接盘)直径为0.4mm。对布线基板240的布线250的电极(连接盘)，通过印刷用金属掩膜来供给第1组合物(焊料膏剂A)。另外金属掩膜的开口径为0.4mm。
然后如前述的图5所示，对设置了被覆部140的BGA与布线基板240进行配置，使凸点130与布线250的电极位置对准，将BGA搭载到布线基板240上。然后，通过按照给定的加热曲线对搭载了BGA的布线基板240进行加热，从而使凸点130熔融固化，并且使焊料粉170熔融而与凸点130一体化。如此形成将布线250与半导体封装件120接合的焊料接合部270。此外同时使包含在第1组合物中的第1粘合剂160硬化而形成从周围对焊料接合部270进行加强的树脂加强部290。按照以上步骤，制作了试样E1～试样E4的半导体安装品310。
(2)试样C1、试样C2
接着，参照图10对试样C1、试样C2进行说明。图10是说明试样C2的半导体部件的安装步骤的剖面图。试样C1按照如下方式来制作。在成为半导体封装件120的BGA的凸点130的表面，不形成被覆部。即使用在凸点的表面不附着焊料膏剂A的状态的BGA。即，使用图10所示的半导体部件400。另一方面，准备市售的焊料膏剂B用于金属掩膜印刷。焊料膏剂B虽包含助焊剂，但不包含第1粘合剂160。然后在布线基板240的布线250的电极印刷焊料膏剂B。另一方面，在凸点130的表面，什么也不形成。除此以外设为与试样E1～4同样，将BGA安装在布线基板240。以此方式制作了试样C1的半导体安装品。
在试样C2中，与试样C1同样地，使用在凸点130未形成被覆部140直接作为半导体封装件120的BGA作为半导体部件400。但是，在金属掩膜印刷中，使用了焊料膏剂A。也就是说，在布线基板240的布线250的电极印刷了焊料膏剂A。除此以外设为与试样E1～试样E4同样，将BGA安装在布线基板240。以此方式制作了试样C2的半导体安装品。
(3)可靠性评价
接下来说明对试样E1～E4以及试样C1、C2进行的可靠性评价的内容和结果。
(3-1)温度循环试验
对于试样E1～试样E4的半导体安装品310以及试样C1、C2的半导体安装品，进行电气检查，区别合格品、问题品等。然后对于合格品，进行了1000次循环的交替地在-40℃的液槽中浸渍5分钟、在80℃的液槽中浸渍5分钟的热循环试验。
(3-2)落下试验
对于试样E1～试样E4的半导体安装品310以及试样C1、C2的半导体安装品，进行电气检查，区别合格品、问题品等。然后对于合格品，对在冲击加速度1500G/0.5ms的条件下，半导体安装品的电路发生瞬断为止的落下次数进行了评价。落下次数设为最大1000次。
(表1)中示出以上的试验所得到的评价结果。
[表1]
另外，(表1)中的焊料膏剂A相当于实施方式1等中所说明的第1组合物230。所谓的被覆部高度是图2A、图2B中箭头200所示的高度。所谓的树脂加强部高度是图4A、图8中箭头所示的高度300。
在试样E1～试样E4中，树脂加强部290包围了焊料接合部270的周围整体。如(表1)所示，尤其是在被覆部140的高度为凸点130的高度的40％以上的试样E1～试样E3中，树脂加强部290的高度300达到了焊料接合部270的高度280的50％以上的高度。
另一方面，在试样C1中，树脂加强部290实质上并未形成，在试样C2中，树脂加强部的高度不过是焊料接合部的高度的30％而已。
对于试样E1～试样E3而言，温度循环试验全都超过了1000次循环，落下试验也都超过了1000次。试样E4若与试样E1～试样E3相比，则被覆部140的高度低至35％，树脂加强部290的高度也小于50％。结果，温度循环试验以及落下试验的评价结果与试样E1～试样E3相比较差。但是，比试样C1、试样C2优异。如此试样E1～试样E4示出了优异的安装可靠性。
在试样C1中，并未形成树脂加强部，温度循环试验在250次循环出现问题，落下试验也在20次时出现了问题。
对于试样C2而言，树脂加强部的高度为30％，温度循环试验在400次循环出现问题，落下试验也在250次时出现了问题。
如上所述，在试样E1～试样E4中，在回流焊后在焊料接合部270的周围形成树脂加强部290，温度循环试验以及落下试验都示出了良好的结果。根据试样E1～试样E4的评价结果可以判明，被覆部140的高度优选设为凸点130的高度的35％以上，更优选设为40％以上。
(4)对于在试样C2出现的问题的研究
以下，参照图10～图12来研究试样C2中出现的问题及其发生原因。图11、图12分别是表示在试样C2中进行回流焊前后的状态的剖面图。
如上所述，在图10所示的试样C2的半导体部件400中，在凸点130的表面不存在被覆部140。
图11的箭头200a表示将半导体封装件120搭载到布线基板240的方向。箭头200b、点线370都表示布线250上的焊料膏剂或者第1组合物230的厚度被凸点130按压、变薄的样态。箭头200c表示被凸点130按压，布线250上的第1组合物230向布线250的外部被压出的样态。
如图11所示，在试样C2的情况下，作为一种隆起而在凸点130的周围凸起的构件很少。因此，箭头200d所示的仅第1粘合剂160构成的部分的高度较低。
如图12所示，树脂硬化部410被覆焊料接合部270的范围较小。具体来说，如(表1)所示试样C2的树脂加强部高度为30％。因此，如(表1)所示，在没有用树脂硬化部410覆盖的焊料接合部270，有在落下试验等时产生裂纹420的情况。而且，裂纹420大多集中在焊料中包含有Bi成分的部分。
(5)试样E5～试样E10
接着，说明作为本实施方式的其他例的试样E5～试样E10。
在试样E5～试样E7中在布线250的电极上不形成焊料。然后，被覆部140的高度相对于凸点130的高度，分别为80％、60％、40％。除此以外与试样E1同样。
在试样E8中在布线250的电极上形成了焊料镀覆层。焊料量为与焊料粉170相同的量。然后，被覆部140的高度相对于凸点130的高度为60％。除此以外与试样E1同样。
在试样E9中被覆部140的高度相对于凸点130的高度为40％。但是，使被覆部140的厚度成为试样E1的2倍。除此以外与试样E1同样。
在试样E10中，在布线250的电极上供给有前述的焊料膏剂B。被覆部140的高度相对于凸点130的高度为60％。但是，使被覆部140的厚度成为试样E1的3倍。除此以外与试样E1同样。
(表2)中示出试样E5～试样E10的构成和评价结果。
[表2]
如(表2)所示，在试样E5～试样E10中，通过将被覆部140的高度设为40％以上，从而树脂加强部290的高度成为焊料接合部270的高度的60％以上，温度循环试验、落下试验中示出了良好的结果。
根据试样E5～试样E7的结果可知，即使在布线250的电极上未形成焊料，只要将相对于凸点130的高度的被覆部140的高度设为40％以上，将树脂加强部290的高度设为焊料接合部270的高度的60％以上即可。
根据试样E8的结果，即使在布线250上形成了焊料镀覆层的情况下，只要被覆部140的高度为凸点130的高度的60％，则树脂加强部290的高度会成为焊料接合部270的高度的100％，温度循环试验、落下试验中示出了良好的结果。
该理由可以认为是由于在焊料镀覆层熔融，包含在被覆部140中的焊料粉170与熔融了的焊料镀覆层一体化时，包含在被覆部140中的第1粘合剂160向焊料接合部270的外部被挤出的缘故。即，可以认为被挤出到外部的第1粘合剂160沿着凸点130的侧面形成了树脂加强部290。
此外根据试样E9、试样E10所示的结果可以判明，在进行了加厚印刷使得焊料膏剂A的厚度变得更厚的试样中，树脂加强部290的高度变得高至焊料接合部270的高度的100％。
例如，在试样E9中，被覆部140的高度为凸点130的高度的40％，但通过使焊料膏剂A的量增加，并使被覆部140较厚，从而树脂加强部290的高度成为了焊料接合部270的高度的100％。结果可以认为，温度循环试验、落下试验中示出了良好的结果。
另外，为了使焊料膏剂A的厚度加厚至10μm以上、进而20μm以上，反复图3A、图3B所示的工序、实施在实施方式2中参照图14所说明的工序是很有用的。将被覆部140中被覆凸点130的前端部的区域部分的厚度设为10μm以上、20μm以上、进而30μm以上是很有用的。
对于试样E10而言，可以认为，在回流焊工序中焊料膏剂B的焊料成分与包含在被覆部140中的焊料粉170一体化，第1粘合剂160沿着凸点130的侧面被推挤上来。因此，树脂加强部290的高度大至焊料接合部270的高度的100％。结果，在温度循环试验、落下试验中，示出了良好的结果。此外向凸点130的表面涂上较厚的焊料膏剂A也有助于使第1粘合剂160的量增加，使树脂加强部290增高。
(实施方式2)
图13是本发明的实施方式2的半导体部件110的剖面图。在本实施方式的半导体部件110中，直至半导体封装件120的安装面150形成有被覆部140。除此以外的构成与实施方式1同样。
被覆凸点130的表面的被覆部140也附着于安装面150。在该情况下，为了在凸点130的表面形成被覆部140，基于图3A、图3B所说明的转印法并不适用。在应用前述的转印法的情况下，不仅凸点130的表面而需要使直到安装面150为止都与在转印台220的料池中积蓄的第1组合物230的转印面接触。但是，若这样操作，则多个凸点130的被覆部140全部相连。因此，为了制造本实施方式的半导体部件110，例如只要进行图14～图15B所示的工序即可。图14是图13所示的半导体部件110的制造方法的说明图。图15A、图15B是说明图13所示的半导体部件110的制造步骤的重要部分剖面图。
如图14所示，在第1夹具360的上部，在根据凸点130的形状、并且与凸点130相对应的位置形成有多个凹部。这些凹部分别形成为能够容纳各凸点130的大小。然后，如箭头200a所示，通过使第1夹具360上升下降，从而能够将液状的第1组合物230从转印台220上抄起来转印到凸点130的表面。通过将第1夹具360的与凸点130接触的面设为与凸点130的形状相适应的锅型形状，从而能够在凸点130的侧面、凸点130的重心的上侧将第1组合物230形成为被覆部140。
此外也可以如箭头200b所示，通过将半导体部件110的上下反转，从而使附着于凸点130的表面的被覆部140通过其自重而朝向半导体封装件120流动。参照图15A、图15B来说明这样的被覆部140(第1组合物230)的流动。
图15A中的箭头200b、点线370示出了使凸点130的前端部朝上而被覆凸点130的被覆部140沿着凸点130的侧面向下流动的样态。这样，被覆部140利用自重而朝向半导体封装件120流动。这时，也可以如图15B所示，使第1粘合剂160的一部分附着于安装面150。
另外也可以根据需要，如图15B所示，使第2夹具380向箭头200c的方向移动，按压凸点130的前端部来促进被覆部140的流动。作为第2夹具380，能够使用具有非附着性的聚四氟乙烯、硅橡胶。硅橡胶等的弹性、非附着性容易促进被覆部140的流动。或者也可以取代第2夹具380而利用基于鼓风机等的空气的压力来促进被覆部140的流动。
接着，参照图16A、图16B来说明被覆部140的量。图16A、图16B是被覆部140的量不同的本实施方式的半导体部件110的重要部分剖面图。
如图16A所示，在使在凸点130上形成的被覆部140a流动到半导体封装件120附近的情况下，有在凸点130上形成的第1粘合剂160a的平均厚度、焊料粉170a的分布产生变化的情况。在这样的情况下，如图16B所示，也可以通过在被覆部140a上重叠地涂敷第1组合物等来进行供给，重新形成被覆部140b。即，只要在被覆部140a上层叠被覆部140b即可。通过反复这样的工序，能够使被覆部140的大小、体积增加，减小其偏差。
另外，作为重叠在被覆部140a上的被覆部140b，可以使用第1组合物，但也可以供给具有与第1组合物相比热硬化性树脂粘合剂相同或相近的成分组成的组合物。或者也可以使用第1热硬化性树脂粘合剂以及助焊剂成分的混合组合物或仅使用第1热硬化性树脂粘合剂米形成被覆部140b。通过这样从而在被覆部140a与被覆部140b彼此重叠的部分，两者良好地混合，被覆部140a与被覆部140b之间的界面消失。结果，能够覆盖焊料接合部270的几乎外周整个范围地形成起因于界面的裂纹难以产生的牢固的树脂加强部290。此外同样地，通过将包含在被覆部140a中的焊料粉170a与包含在被覆部140b中的焊料粉170b设为相同或相近的成分组成，从而焊料接合部270的形成稳定。
(实施方式3)
图17是本发明的实施方式3的半导体部件110的重要部分剖面图。图18是将本实施方式的半导体安装品310的焊料接合结构放大来示意性地说明的剖面图。
在本实施方式的半导体部件110中，在图2A、图2B所示的实施方式1的半导体部件110的基础上，还具有辅助被覆部440。辅助被覆部440对凸点130的表面的没有由被覆部140被覆的区域进行了被覆。即，辅助被覆部440至少被覆了凸点130的从被覆部140露出的区域。辅助被覆部440由包含第2热硬化性树脂粘合剂(以下称为第2粘合剂)430且不包含焊料粉170的第2组合物390形成。除此以外的构成与实施方式1同样。
被覆部140例如如图2A所示，形成为覆盖凸点130的至少前端部的区域。因此，所谓的没有被被覆部140被覆的凸点130的表面意味着图2A中的、从辅助线190所示的被覆部140的末端位置到半导体部件110的安装面150之间的区域。因此，辅助被覆部440覆盖了凸点130的侧面的靠近安装面150的区域。
辅助被覆部440不包含焊料粉170。因此，如图17所示，辅助被覆部440可以从凸点130的侧面跨越安装面150地设置，还可以设为相邻的2个凸点130分别设置的辅助被覆部440彼此接触而相连。即使以此方式，相邻的2个凸点130也不会导通。当然，优选的是设为辅助被覆部440从1个凸点130的侧面跨越安装面150，并且与相邻的凸点130的辅助被覆部440相连。通过该构成，能够实现更强的树脂加强结构。当然，也可以相邻的辅助被覆部440彼此分离而分别独立。
在回流焊时，辅助被覆部440的粘度下降。然后，辅助被覆部440与被覆部140的第1粘合剂160的熔融物一体化，如图18所示，构成包围焊料接合部270的侧面的树脂加强部290。即，通过辅助被覆部440存在，从而能够更可靠地形成覆盖焊料接合部270的周围整体的树脂加强部290。
另外，也可以辅助被覆部440的一部分与被覆部140的一部分重叠。通过该重叠，从而在回流焊时熔融的被覆部140的第1粘合剂160与辅助被覆部440的第2粘合剂430变得容易一体化，能够更可靠地形成树脂加强部290。
接着，更详细地说明第2组合物390。第2组合物390中所包含的第2粘合剂430在辅助被覆部440的形态时，以未硬化或B阶段状态存在。然后，在回流焊时熔融之后，与第1粘合剂160一起硬化而构成树脂加强部290。
第2粘合剂430的材料只要能够构成树脂加强部290则没有特别限定，但优选与第1粘合剂160同样地包含环氧树脂和硬化剂作为主要成分。作为能够使用的环氧树脂以及硬化剂，可以列举与在第1粘合剂160的说明中进行了例示的化合物同样的化合物。进而，优选将第1粘合剂160和第2粘合剂430设为相同材料，或者设为彼此具有相容性的接近的树脂材料。由此，在辅助被覆部440与被覆部140重叠的部分等，第1粘合剂160与第2粘合剂430良好地相互混合。
由于第2组合物390不含有焊料粉170，因此助焊剂成分并非必须，但也可以根据需要而含有助焊剂成分。此外，第2组合物390除了上述成分之外，也可以与第1组合物230同样地，根据需要而含有改质剂、添加剂等。
接着，参照图19A～图19C，对本实施方式所涉及的半导体部件110的制造方法进行说明。图19A～图19C是对本实施方式的半导体部件110的制造步骤进行说明的重要部分剖面图。
为了使第2组合物390附着于半导体封装件120的凸点130，可以列举如下方法等。例如，通过应用图3A、图3B所示的工序，能够使第2组合物390附着于凸点130。即，在图3A、图3B中，在转印台220设置的凹状的料池用第1组合物230来充满，但取代第1组合物230而使用第2组合物390。然后，通过使半导体封装件120的凸点130浸渍在第2组合物390中，能够从凸点130的前端部到侧面使第2组合物390附着。或者，也可以应用图14所示的工序。
接着，如图19A所示，使凸点130的前端部朝上而使附着于凸点130的第2组合物390沿着凸点130的侧面向下流动。这样，第2组合物390通过自重向半导体封装件120的安装面150流动。由此，如图19B所示，能够由辅助被覆部440来覆盖凸点130的侧面的、靠近安装面150的区域。另外，安装面150也可以由辅助被覆部440连续地覆盖。此外，在安装面150上形成于各个凸点130的辅助被覆部440彼此也可以相互连接。
另外为了使第2组合物390的流动性最佳化，只要对粘度、触变性(thixotropy)、粘着性(tack)等进行调整即可。因此，也可以将热可塑性树脂、添加剂、无机填料等绝缘性的添加物适当添加到第2组合物390中。
之后，如图19C所示，使形成了辅助被覆部440的凸点130的前端部朝下。然后，对凸点130的表面供给第1组合物230，如图17所示形成被覆部140。
具体来说，对图19C的状态的中间体，实施图3A、图3B、图14所示的作业。以此方式，如图17所示，从凸点130的前端部到侧面附着第1组合物230而形成被覆部140。另外如前所述，也可以将被覆部140形成为被覆部140和辅助被覆部440部分重叠。此外，辅助被覆部440进行被覆以对凸点130上的没有由被覆部140被覆的区域进行补充，由此能够用牢固的树脂加强部290来覆盖焊料接合部270的外周全域。
另外，也可以对图19A～图19C所示的形成辅助被覆部440的作业和形成被覆部140的作业的顺序进行调换来实施。这样一来，在辅助被覆部440的一部分上形成被覆部140的一部分。即，也可以用辅助被覆部440来被覆凸点130上的没有由被覆部140被覆的区域。
通过对图17所示的半导体部件110如前述的图6～图7所示那样进行安装，能够形成图18所示的半导体安装品310。第1组合物230中包含的第1粘合剂160、和第2组合物390中包含的第2粘合剂430良好地混合，相互之间无界面地硬化并一体化而形成了图18所示的树脂加强部290。
工业实用性
根据本发明的半导体部件和半导体安装品，能够提高各种电子设备的可靠性。
符号说明
110半导体部件
120半导体封装件
130凸点
140被覆部
140a被覆部
140b被覆部
150安装面
160第1热硬化性树脂粘合剂(第1粘合剂)
160a第1热硬化性树脂粘合剂(第1粘合剂)
160b第1热硬化性树脂粘合剂(第1粘合剂)
170焊料粉
170a焊料粉
170b焊料粉
180单点划线(前端部)
190辅助线
190a辅助线
190b辅助线
200箭头
200a箭头
200b箭头
200c箭头
200d箭头
210部件保持工具
220转印台
230第1组合物
230a第1组合物
230b第1组合物
240布线基板
250布线
260焊料膏剂
270焊料接合部
280高度
290树脂加强部
300高度
310半导体安装品
320填充材料
330润湿面
340第1焊料区域
350第2焊料区域
360第1夹具
370点线
380第2夹具
390第2组合物
400半导体部件
410树脂硬化部
420裂纹
430第2热硬化性树脂粘合剂(第2粘合剂)
440辅助被覆部

Claims (18)

1.一种半导体部件，其特征在于，具备：
半导体封装件，其具有安装面；
凸点，其由第1焊料构成，并形成于所述安装面；以及
被覆部，其由包含由第2焊料构成的焊料粉、助焊剂成分以及第1热硬化性树脂粘合剂在内的第1组合物构成，并被覆所述凸点的前端部。
2.根据权利要求1所述的半导体部件，其中，
所述被覆部连续地被覆所述凸点的所述前端部和所述凸点的侧面的至少一部分，
所述凸点的所述侧面的所述被覆部的端部与以所述凸点的前端部为基准时所述凸点的高度的40％的位置相比，更靠近所述安装面。
3.根据权利要求1、2中任一项所述的半导体部件，其中，
所述凸点是多个凸点中的1个，在所述半导体封装件的所述安装面，形成所述多个凸点，
在所述多个凸点的各自的表面，设置所述被覆部，所述被覆部彼此相互分离。
4.根据权利要求1～3中任一项所述的半导体部件，其中，
所述半导体部件还具备辅助被覆部，所述辅助被覆部由包含第2热硬化性树脂粘合剂且不包含焊料粉的第2组合物构成，并至少被覆所述凸点的从所述被覆部露出的区域。
5.根据权利要求4所述的半导体部件，其中，
所述辅助被覆部的一部分与所述被覆部的一部分重叠。热硬化性
6.根据权利要求1～5中任一项所述的半导体部件，其中，
所述第2焊料包含Bi。
7.根据权利要求1～6中任一项所述的半导体部件，其中，
所述第1焊料是Sn-Ag-Cu系焊料，所述第2焊料是Sn-Bi系焊料。
8.根据权利要求2～7中任一项所述的半导体部件，其中，
所述被覆部中，被覆所述凸点的所述前端部的区域部分的厚度为5μm以上，比被覆所述凸点的所述侧面的区域部分厚。
9.根据权利要求1～8中任一项所述的半导体部件，其中，
所述焊料粉的平均粒径为3μm以上且30μm以下。
10.一种半导体安装品，其特征在于，具备：
半导体封装件；
布线基板，其在表面形成布线，并安装所述半导体封装件；
焊料接合部，其将所述半导体封装件与所述布线电连接；以及
树脂加强部，其形成在所述焊料接合部的侧面，
所述焊料接合部具有：比所述布线基板更靠近所述半导体封装件地形成的第1焊料区域；以及比所述半导体封装件更靠近所述布线基板地形成的第2焊料区域。
11.根据权利要求10所述的半导体安装品，其中，
所述第1焊料区域以Sn-Ag-Cu系的第1焊料为主，
所述第2焊料区域以Sn-Bi系或Sn-Bi-Ag-Cu系的第2焊料为主。
12.根据权利要求10、11中任一项所述的半导体安装品，其中，
所述树脂加强部的高度为以所述布线为基准的所述焊料接合部的高度的40％以上且100％以下。
13.根据权利要求10～12中任一项所述的半导体安装品，其中，
所述第2焊料区域包含Bi，所述树脂加强部至少覆盖了所述第2焊料区域的侧面。
14.根据权利要求10～13中任一项所述的半导体安装品，其中，
所述树脂加强部覆盖所述第2焊料区域的侧面，并且从所述第2焊料区域的侧面跨越到所述第1焊料区域的侧面，覆盖了所述第1焊料区域的侧面。
15.根据权利要求10～14中任一项所述的半导体安装品，其中，
所述树脂加强部连续地被覆了从所述布线基板之上起经由所述焊料接合部的侧面而至所述半导体封装件的安装面的部分。
16.根据权利要求10～15中任一项所述的半导体安装品，其中，
所述半导体安装品还具备在所述半导体封装件的周缘部将所述半导体封装件与所述布线基板相连的绝缘性的填充材料。
17.一种半导体安装品的制造方法，其特征在于，包含：
在包含具有安装面的半导体封装件、以及由第1焊料构成且形成于所述安装面的凸点在内的半导体部件的所述凸点，通过转印来供给含有由第2焊料构成的焊料粉和助焊剂成分在内的第1热硬化性树脂粘合剂的步骤；
在基板的表面形成的电极，通过印刷或涂敷来供给焊料膏剂的步骤；
将所述第1热硬化性树脂粘合剂被供给到所述凸点的所述半导体部件搭载于所述焊料膏剂被供给到所述电极的所述基板的步骤；以及
通过按照给定的加热曲线对搭载了所述半导体部件的所述基板进行加热，从而使所述凸点熔融固化，并且与所述焊料粉熔融一体化，形成将所述电极与所述半导体部件进行连接的焊料接合部，并且使所述第1热硬化性树脂粘合剂硬化而形成从周围加强所述焊料接合部的树脂加强部的步骤。
18.根据权利要求17所述的半导体安装品的制造方法，其中，
所述焊料膏剂由含有与所述焊料粉同样的焊料粉以及与所述助焊剂成分同样的助焊剂成分在内的、与所述第1热硬化性树脂粘合剂同样的热硬化性树脂粘合剂形成。
CN201480002809.6A 2014-07-29 2014-09-10 半导体部件和半导体安装品的制造方法 Active CN105684138B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014153513 2014-07-29
JP2014-153513 2014-07-29
PCT/JP2014/004643 WO2016016916A1 (ja) 2014-07-29 2014-09-10 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法

Publications (2)

Publication Number Publication Date
CN105684138A true CN105684138A (zh) 2016-06-15
CN105684138B CN105684138B (zh) 2019-09-06

Family

ID=55216862

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480002809.6A Active CN105684138B (zh) 2014-07-29 2014-09-10 半导体部件和半导体安装品的制造方法
CN201580033292.1A Active CN106537571B (zh) 2014-07-29 2015-07-09 半导体安装品及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580033292.1A Active CN106537571B (zh) 2014-07-29 2015-07-09 半导体安装品及其制造方法

Country Status (4)

Country Link
US (1) US9627345B2 (zh)
JP (1) JP6515350B2 (zh)
CN (2) CN105684138B (zh)
WO (2) WO2016016916A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018134860A1 (ja) * 2017-01-17 2019-11-07 パナソニックＩｐマネジメント株式会社 半導体実装品
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US10660216B1 (en) 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
US10833050B1 (en) * 2019-05-22 2020-11-10 Lenovo (Singapore) Pte. Ltd. Interposer, electronic substrate, and method for producing electronic substrate
JP7296582B2 (ja) * 2019-09-24 2023-06-23 パナソニックＩｐマネジメント株式会社 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
US11830746B2 (en) 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
US20090001575A1 (en) * 2007-06-29 2009-01-01 Kabushiki Kaisha Toshiba Printed Circuit Board, Mounting Method of Electronic Component, and Electronic Apparatus
CN101965632A (zh) * 2008-10-27 2011-02-02 松下电器产业株式会社 半导体的安装结构体及其制造方法
CN102474988A (zh) * 2009-07-08 2012-05-23 松下电器产业株式会社 电子元件单元和加强粘合剂
CN103250261A (zh) * 2010-12-17 2013-08-14 夏普株式会社 太阳能电池及太阳能电池的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
JP2003100810A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
JP5385822B2 (ja) 2010-02-23 2014-01-08 パナソニック株式会社 半導体部品の実装方法
JP5404513B2 (ja) * 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
JP5463328B2 (ja) 2010-09-16 2014-04-09 株式会社タムラ製作所 パッケージ部品の接合方法およびその方法に用いる熱硬化性樹脂組成物
JP5482605B2 (ja) 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法
JP5927850B2 (ja) * 2011-11-11 2016-06-01 富士通株式会社 半導体装置及びその製造方法
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
US20090001575A1 (en) * 2007-06-29 2009-01-01 Kabushiki Kaisha Toshiba Printed Circuit Board, Mounting Method of Electronic Component, and Electronic Apparatus
CN101965632A (zh) * 2008-10-27 2011-02-02 松下电器产业株式会社 半导体的安装结构体及其制造方法
CN102474988A (zh) * 2009-07-08 2012-05-23 松下电器产业株式会社 电子元件单元和加强粘合剂
CN103250261A (zh) * 2010-12-17 2013-08-14 夏普株式会社 太阳能电池及太阳能电池的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法

Also Published As

Publication number Publication date
WO2016017076A1 (ja) 2016-02-04
US20160329295A1 (en) 2016-11-10
CN105684138B (zh) 2019-09-06
US9627345B2 (en) 2017-04-18
CN106537571A (zh) 2017-03-22
WO2016016916A1 (ja) 2016-02-04
CN106537571B (zh) 2019-11-01
JP6515350B2 (ja) 2019-05-22
JPWO2016017076A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
CN105684138A (zh) 半导体部件和使用其的半导体安装品、半导体安装品的制造方法
CN106914710B (zh) 树脂助焊剂焊膏和安装结构体
US20020089067A1 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
CN107771354A (zh) 工程聚合物类电子材料
CN103460815B (zh) 安装结构体及其制造方法
CN106624452A (zh) 焊膏、钎焊用助焊剂及使用其的安装结构体
KR20050084677A (ko) 강화된 에폭시/폴리안하이드라이드 비유동성 언더필캡슐화제 조성물
JP2013256584A (ja) 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置
US9925612B2 (en) Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
JP5385822B2 (ja) 半導体部品の実装方法
JP2010171118A (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP5571730B2 (ja) 熱硬化性樹脂組成物および半導体装置
US20220208671A1 (en) Semiconductor-mounted product
JP5022755B2 (ja) 半導体封止用エポキシ樹脂組成物、半導体装置およびその製造方法
JP2002241469A (ja) 熱硬化性樹脂組成物および半導体装置
JP5621019B2 (ja) 半導体部品の実装構造
JP2010232388A (ja) 半導体パッケージ及び半導体部品の実装構造
JP6115762B2 (ja) 回路装置の製造方法
JP3818267B2 (ja) アンダーフィル用樹脂組成物及び半導体装置
WO2021187117A1 (ja) フラックス用樹脂組成物、電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP6388228B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置
CN107429040A (zh) 密封用树脂组合物、半导体装置和半导体装置的制造方法
Jang et al. Solvent-free fluxing underfill film for electrical interconnection
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
JP2022096526A (ja) フラックス用樹脂組成物、電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant