CN105680808B - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN105680808B
CN105680808B CN201610007141.5A CN201610007141A CN105680808B CN 105680808 B CN105680808 B CN 105680808B CN 201610007141 A CN201610007141 A CN 201610007141A CN 105680808 B CN105680808 B CN 105680808B
Authority
CN
China
Prior art keywords
signal
circuit
isolation element
transmitting line
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610007141.5A
Other languages
English (en)
Other versions
CN105680808A (zh
Inventor
归山隼
归山隼一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105680808A publication Critical patent/CN105680808A/zh
Application granted granted Critical
Publication of CN105680808B publication Critical patent/CN105680808B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • H04B5/22—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H04B5/24—
    • H04B5/26—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45621—Indexing scheme relating to differential amplifiers the IC comprising a transformer for phase splitting the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Abstract

提供半导体集成电路，包括：第一发送电路，产生和输出反映第一数据信号的第一发送信号；第一接收电路，再产生第一数据信号；第一隔离元件，隔离第一发送电路与第一接收电路并发送第一发送信号；第二发送电路，产生和输出反映第二数据信号的第二发送信号；第二接收电路，再产生第二数据信号；第二隔离元件，隔离第二发送电路与第二接收电路并发送第二发送信号；第三发送电路，产生和输出反映第二数据信号的第三发送信号；第三接收电路，再产生第二数据信号；第三隔离元件，隔离第三发送电路与第三接收电路并发送第三发送信号；控制部，在确定再产生的第一数据信号和再产生的第二数据信号是相同的逻辑电平信号时与第一数据信号无关地输出停止信号。

Description

半导体集成电路
本申请是2012年8月31日提交的申请号为201210320608.3、发明名称为“半导体集成电路和包括半导体集成电路的驱动设备”之申请的分案申请。
相关申请的交叉引用
通过引用整体在此并入2011年8月31日提交的日本专利申请No.2011-188245的公开内容，该公开内容包括说明书、附图和摘要。
技术领域
本发明涉及一种半导体集成电路和包括该半导体集成电路的驱动设备。更具体地，本发明涉及经由隔离元件来发送信号的半导体集成电路，并且涉及包括该半导体集成电路的驱动设备。
背景技术
诸如光耦合器、电感器耦合的隔离器、电容器耦合的隔离器和GMR(巨磁阻)元件隔离器的隔离元件当前被用作用于在多个半导体芯片之间发送信号的装置，每一个半导体芯片在不同的电源电压上工作。
例如，光耦合器使用一个芯片来将电信号转换为光信号，然后使用另一个芯片将那个光信号转换为电信号，因此在两个半导体芯片之间提供隔离。电感器耦合的隔离器使用一个线圈来将电信号转换为磁，然后使用另一个线圈将该磁转换为电信号，因此保证在两个半导体芯片之间的隔离。电容器耦合的隔离器使用电容元件的一个电极来将电信号转换为电场，然后使用该元件的另一个电极将电场转换为电信号，由此在两个半导体芯片之间提供隔离。GMR元件隔离器使用线圈来将电信号转换为磁，然后使用GMR元件将该磁转换为电信号，由此在两个半导体芯片之间提供隔离。
上述的隔离元件用在诸如反相器设备和转换器设备的今天的功率控制电路中。具体地说，在一个电源系统上工作的近些年来的这种类型的功率控制电路经由隔离元件向另一个电源系统的芯片发送从微型计算机输出的控制信号，由此转换控制信号的电压电平正被讨论。功率控制电路进行来使用栅极驱动器放大其电压电平被转换的控制信号，然后将放大的控制信号供应到功率晶体管(输出晶体管)的控制终端，该控制终端控制流过负载的电流。
在下面的文献中公开了某种现有技术：日本未审查专利公布No.2009-49035(以下被称为专利文献1)、日本未审查专利公布No.Hei 9(1997)-312555(专利文献2)、日本未审查专利公布No.2002-84173(专利文献3)、日本未审查专利公布No.2004-222367(专利文献4)和日本未审查专利公布No.Hei 5(1993)-29914(专利文献5)。
在专利文件1中公开的一种用于升压/降压转换器的智能功率模块包括CPU、隔离变压器、配备了保护器的栅极驱动器IC和IGBI(绝缘栅双极晶体管)。CPU产生用于指定IGBT的导通或不导通的门驱动PWM信号，并且经由隔离变压器向配备了保护器的栅极驱动器绝缘地发送该信号。基于门驱动PWM信号，配备了保护器的栅极驱动器IC产生门信号，并且将其供应到IGBT的控制终端以用于切换操作。其上形成IGBT的芯片具有温度传感器和电流传感器。
在基于来自温度传感器的过热检测信号和/或来自电流传感器的过电流检测信号来确定流过IGBT的电流已经超过可能触发IGBT破坏的阈值时，配备了保护器的栅极驱动器IC向CPU发送警告信号。在从配备了保护器的栅极驱动器IC接收到该警告信号时，CPU停止产生门驱动PWM信号，并且由此切断流过IGBT的电流。
在专利文件2中公开的切换电路控制设备包括掩蔽电路，该掩蔽电路仅在正在从重复导通和断开操作的切换电路产生切换噪声的同时掩蔽诸如温度信号和电流信号的信息信号。该切换电路控制设备检测来自切换电路内部或来自与产生切换噪声的切换电路相邻并且被该切换电路影响的电路内的这样的信息信号。如果该切换电路控制设备除了在掩蔽期间之外、基于该信息信号检测到在温度或在其他参数的异常，则该设备向门电路供应门控制信号，诸如切换停止命令或切换减少命令。
结果，根据专利文献2，该切换电路控制电路能够通过避免来自切换电路的噪声的不利影响来高速检测信息信号，而不作出错误的确定。
专利文献3公开了一种功率半导体装置，该功率半导体装置通过下述方式来相对于过电流状态安全地保护功率晶体管：即使在通过使用读出电阻器检测读出电流而获得的读出电压中检测到噪声，也可靠地检测那个状态的产生，而不进行错误的确定。
在专利文献4中公开的栅极驱动设备通过栅极来驱动功率转换器的主半导体装置。所述栅极驱动设备包括电压检测部、波形控制电路、参考电源和电压比较器。电压检测部耦合到主半导体装置的集电极端子，并且检测那个装置的集电极电压。波形控制电路与电压检测部电并联耦合，并且区别地控制由电压检测部检测的集电极电压。参考电源产生参考电压。电压比较器将来自参考电源的参考电压与由波形控制电路控制的集电极电压作比较。基于比较的结果，电压比较器输出异常检测信号。
以这种方式，根据专利文献4，栅极驱动电压保护主半导体装置以免短路或以高速过电流。
在专利文献5中公开的输出缓冲器电路包括输出缓冲器、电源噪声检测电路和地噪声检测电路。输出缓冲器具有在电源端子和输出端子OUT之间并联耦合的第一和第二PMOS晶体管以及在地端子和输出端子OUT之间并联耦合的第一和第二NMOS晶体管。
当电源端子的电势因为输出信号OUT的电势电平的改变而降低时，电源噪声检测电路检测该电势降落，并且在电势降落时间段期间用以切断第二PMOS晶体管。当地端子的电势因为输出信号OUT的电势电平的改变而升高时，地噪声检测电路检测电势增大，并且用以在电势增大时间段期间切断第二NMOS晶体管。
因此，根据专利文献5，通过仅在其中正在改变电源电势或地电势的时间段期间减小其驱动能力，输出缓冲器电路防止在同一芯片上的其他电路发生故障。
发明内容
在专利文献1中公开的配置被设计来检测流过IGBT的过电流和其过热以防止IGBT破坏。该配置不意欲检测能够在通过隔离变压器的信号发送中引起故障的异常。
在专利文献2中公开的配置被设计来检测信息信号，诸如在切换电路内或在与产生切换噪声的切换电路相邻并且被其影响的电路内的温度信号和电流信号。这种配置不意欲检测可以在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献2中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
在专利文献3中公开的配置被设计来检测流过功率晶体管的过电流，并且不意欲检测能够在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献3中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
在专利文献4中公开的配置被设计来通过检测主半导体装置的集电极电压来相对于短路或过电流而保护那个装置。这种配置不意欲检测能够在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献4中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
在专利文献5中公开的配置被设计来通过检测用于驱动输出缓冲器的电势和地电势的改变而控制那个缓冲器的驱动能力。这种配置不意欲检测可以在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献5中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
如上所述，现有技术的配置具有不能检测可能在经由隔离元件的信号发送中引起故障的异常的问题。在经由隔离元件的信号发送期间的故障的情况下，根据现有技术，在下游的要控制的对象能够错误地操作。例如，如果在经由隔离元件的信号发送期间出现故障，则可以非故意地导通用于控制流过负载的电流的输出晶体管，这会使负载错误地操作。
在执行本发明中并且根据本发明的一个方面，提供了一种半导体集成电路，包括：第一发送电路，其用于产生和输出用于反映从外部供应的第一数据信号的第一发送信号；第一接收电路，其用于基于第一接收信号而再产生所述第一数据信号；第一隔离元件，其用于将所述第一发送电路与所述第一接收电路隔离，并且发送作为所述第一接收信号的所述第一发送信号；异常检测部，其用于检测可以在经由所述第一隔离元件的信号发送中引起故障的异常；以及控制部，其在所述异常检测部检测到异常时输出停止信号，而与从外部向所述第一发送电路供应的所述第一数据信号无关。
如上概述的电路配置检测在经由所述隔离元件的信号发送中能够引起故障的异常，并且在这样的检测时向要控制的对象输出停止信号。这防止控制目标的故障。
根据本发明，因此可以提供半导体集成电路，所述半导体集成电路检测可以在经由所述隔离元件的信号发送中引起故障的异常，并且在这样的检测时向要控制的对象发出停止信号以关断其操作，由此防止所述控制目标的故障。
附图说明
通过阅读下面的说明和附图，本发明的另外的目的和优点将变得清楚，在附图中：
图1是示出作为本发明的第一实施例的半导体集成电路的通常配置的框图；
图2是示出通常如何封装作为第一实施例的半导体集成电路的示意图；
图3是示出作为第一实施例的半导体集成电路的通常操作的时序图；
图4是示出作为第一实施例的半导体集成电路的其他通常操作的时序图；
图5是示出在第一实施例中的异常检测部的通常配置的电路图；
图6是示出在第一实施例中的控制部和其外围电路的一些的通常配置的电路图；
图7是示出在第一实施例中的磁场改变检测电路的通常配置的电路图；
图8是示出在第一实施例中的磁场改变检测电路的通常操作的时序图；
图9是示出在第一实施例中的磁场改变检测电路的一种通常布局的示意图；
图10是示出在第一实施例中的磁场改变检测电路的另一种通常布局的示意图；
图11A是示出在第一实施例中的脉冲宽度检测电路的通常配置的电路图；
图11B是示出在第一实施例中的脉冲宽度检测电路的通常操作的时序图；
图12是示出在第一实施例中的脉冲宽度检测电路的变化的电路图；
图13A是示出在第一实施例中的脉冲宽度检测电路的另一种通常配置的电路图；
图13B是示出在图13A中的脉冲宽度检测电路的通常操作的时序图；
图14A是示出在第一实施例中的共模噪声检测电路的通常配置的电路图；
图14B是示出在第一实施例中的共模噪声检测电路的通常操作的时序图；
图15是示出在第一实施例中的共模噪声检测电路的变化的电路图；
图16是示出在第一实施例中的共模噪声检测电路的另一种通常配置的电路图；
图17是示出在第一实施例中的共模噪声检测电路的通常布局的示意图；
图18是示出在第一实施例中的共模噪声检测电路的另一种通常布局的示意图；
图19A是示出在第一实施例中的共模噪声检测电路的另一种通常配置的电路图；
图19B是示出在图19A中的共模噪声检测电路的通常操作的时序图；
图20是部分地示出作为第一实施例的半导体集成电路的变化的电路图；
图21是也部分地示出作为第一实施例的半导体集成电路的变化的电路图；
图22是示出在第一实施例中的通电复位电路的通常配置的电路图；
图23是在第一实施例中的通电复位电路的通常操作的时序图；
图24是示出在第一实施例中的低电压检测电路的通常配置的电路图；
图25是在第一实施例中的低电压检测电路的工作的图示说明；
图26是示出在第一实施例中的低电压检测电路的通常操作的时序图；
图27是示出在第一实施例中的电源噪声检测电路的通常配置的电路图；
图28是示出在第一实施例中的电源噪声检测电路的通常操作的时序图；
图29是示出通常如何封装本发明的半导体集成电路的示意图；
图30是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图31是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图32是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图33是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图34是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图35是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图36是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图37是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图38是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图39是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图40是示出通常如何封装本发明的半导体集成电路的另一个示意图；
图41是示出作为本发明的第二实施例的半导体集成电路的通常操作的时序图；
图42是示出作为第二实施例的半导体集成电路的其他通常操作的时序图；
图43是作为本发明的第三实施例的半导体集成电路的通常操作的时序图；
图44是示出作为本发明的第四实施例的半导体集成电路的通常配置的框图；
图45是示出在第四实施例中的共模噪声检测电路的通常配置的电路图；
图46是示出作为第四实施例的半导体集成电路的另一种通常配置的框图；
图47是示出在图46中的半导体集成电路的通常操作的时序图；
图48是示出作为本发明的第五实施例的半导体集成电路的通常配置的框图；
图49是示出作为本发明的第六实施例的半导体集成电路的通常配置的框图；
图50是说明在作为第六实施例的半导体集成电路和微型计算机之间的耦合的关系的示意图；
图51是示出作为本发明的第七实施例的半导体集成电路的通常配置的框图；
图52是示出通常如何封装作为第七实施例的半导体集成电路的示意图；
图53是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图54是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图55是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图56是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图57是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图58是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
图59是示出作为第七实施例的半导体集成电路的通常布局的示意图；
图60是示出作为第七实施例的半导体集成电路的另一种通常布局的示意图；
图61是示出作为第七实施例的半导体集成电路的通常操作的时序图；
图62是示出本发明可以被应用到的逆变器设备的示意图，以及
图63是示出本发明可以被应用到的逆变器设备的通常操作的时序图。
具体实施方式
现在参考附图来描述本发明的一些优选实施例。这些附图仅用于简化和图示，并且不应当被解释为限制本发明。在接下来的段落中和在附图中，相似的附图标记指示相似或相应的组件部分，该相似或相应的部件部分的说明将在重复时被省略。
第一实施例
图1示出作为本发明的第一实施例的半导体集成电路1的通常配置。使用本发明的半导体集成电路1具有下述能力：检测可以在经由隔离元件的信号发送中引起故障的异常，并且在这样的检测时强制地截止功率晶体管(要控制的通常目标)。下面说明一个示例，其中，由接收电路再产生的数据信号控制功率晶体管的导通/截止。应当注意，功率晶体管限制使用由接收电路再产生的数据信号控制的目标。
在图1中所示的半导体集成电路1包括发送电路(第一发送电路)Tx1、接收电路(第一接收电路)Rx1、隔离元件(第一隔离元件)ISO1、栅极驱动器GD1、异常检测部DT1和控制部CT1。图1也示出作为使用由接收电路Rx1再产生的发送数据VIN(第一数据信号)控制的目标的功率晶体管(输出晶体管)PTr1。在一方面被供应电源电压HVDD的电源电压端子(以下将该端子简称为电源电压端子HVDD)和另一方面负载(未示出)之间设置功率晶体管PTr1。使用向晶体管的栅极(控制端子)供应的栅极控制信号(以后讨论)OUT来控制功率晶体管PTr1的导通状态。当在导通状态中，功率晶体管PTr1向负载输出负载驱动信号Vcm。
在半导体芯片(第一半导体芯片)CHP0中包括发送电路Tx1。半导体芯片CHP0被属于第一电源系统的第一电源(具有电源电压VDD0和地电压GND0)驱动。
在另一个半导体芯片(第二半导体芯片)CHP1中包括隔离元件ISO1、接收电路Rx1、栅极驱动器GD1、异常检测部DT1和控制部CT1。属于与半导体芯片CHP0的电源系统不同的第二电源系统的第二电源(具有电源电压VDD1和地电压GND1)来驱动半导体芯片CHP1。
随后的说明将集中在下述情况：其中，隔离元件ISO1是由一次侧线圈L11和二次侧线圈L12构成的电感器型隔离器(以下该元件被简称为变压器)。然而，变压器不限制隔离元件。也可以将电容器耦合的隔离器(以下简称为电容器)、GMR元件隔离器或光耦合器用作隔离元件。这对于除了隔离元件ISO1之外的其他隔离元件(下述的IOS2至ISO4)成立。变压器是AC耦合元件，该AC耦合元件使用一次侧线圈L11来将电信号转换为磁，并且利用二次侧线圈L12来将该磁转换为电信号，由此从一次侧线圈L11向二次侧线圈L12发送AC信号。
在一次侧线圈L11和二次侧线圈L12之间设置寄生耦合电容Cc。该寄生耦合电容是具有电介质膜的电容器，该电介质膜由隔离器构成，该隔离器填充在一方面形成一次侧线圈L11的金属布线和另一方面构成二次侧线圈L12的金属布线之间的间隔。
当发送电路Tx1输出作为发送信号的正振幅脉冲信号时，在二次侧线圈L12的一端处形成正振幅脉冲信号，并且在同一线圈L12的另一端处出现负振幅脉冲信号。当发送电路Tx1输出作为发送信号的负振幅脉冲信号时，在二次侧线圈L12的一端处产生负振幅脉冲信号，并且在同一线圈L12的另一端处出现正振幅脉冲信号。因此，在二次侧线圈L12的两端处形成具有它们彼此不同的振幅方向的脉冲信号。换句话说，在二次侧线圈L12的两端处出现相对于振幅中心电势彼此相反的脉冲信号。同时，在二次侧线圈L12的两端上覆盖同相共模电压。在随后的段落中，在适当时可以说明仅在二次侧线圈L12的两端之一处的振幅状态。
图2示出通常如何封装半导体集成电路1。图2主要图示如何封装发送电路、接收电路和其间设置的隔离元件ISO1。同样地，图2未指示控制部CT1和异常检测部DT1。
在图2中的封装状态示出在半导体封装PKG0中包括的半导体芯片CHP0和CHP1。半导体芯片CHP0和CHP1中的每一个具有焊盘Pd。使用到在半导体封装PKG0上布置的多个引线端子(外部端子)T的、未示出的结合引线来耦合半导体芯片CHP0和CHP1的焊盘Pd。
如图2中所示，在半导体芯片CHP0中包括发送电路Tx1。在半导体芯片CHP1中包括接收电路Rx1、一次侧线圈L11、二次侧线圈L12和栅极驱动器GD1。半导体芯片CHP0也包括耦合到发送电路Tx1的输出的焊盘，并且半导体芯片CHP1包括耦合到一次侧线圈L11的两端的焊盘。通过这些焊盘和结合引线W，发送电路Tx1耦合到在半导体芯片CHP1上形成的一次侧线圈L11。
在图2中所示的示例中，分别在一个半导体芯片内的、一个在另一个顶部叠加的第一布线层和第二布线层中形成一次侧线圈L11和二次侧线圈L12。
下面也参考图1描述半导体集成电路1的通常的详细配置。发送电路Tx1从属于第一电源系统的第一电源操作。接收电路Rx1、栅极驱动器GD1、异常检测部DT1和控制部CT1从属于第二电源系统的第二电源操作。
发送电路Tx1将发送数据VIN转换为作为发送信号输出的脉冲信号。隔离元件ISO1将发送信号从发送电路Tx1向接收电路Rx1转发来作为接收信号。具体地说，从发送电路Tx1输出的发送信号首先被一次侧线圈L11转换为磁信号。二次侧线圈L12产生具有反映一次侧线圈L11的磁场改变的电压电平的接收信号，并且向接收电路Rx1输出所产生的信号。因此，来自发送电路Tx1的发送信号经由隔离元件ISO1被发送到接收电路Rx1以作为接收信号。
基于来自隔离元件ISO1的接收信号，接收电路Rx1再产生发送数据VIN，并且输出再产生的数据来作为输出数据VOUT。
异常检测部DT1检测可以在经由隔离元件ISO1的信号发送中引起故障的异常并且输出检测结果ER1。例如，在检测到异常时，异常检测部DT1输出高电平检测结果ER1。当未检测到这样的异常上，异常检测部DT1输出低电平检测结果ER1。下面更新地描述异常检测部DT1。
在异常检测部DT1检测到异常时，控制部CT1输出用于截止功率晶体管PTr1的停止信号，而与来自接收电路Rx1的输出数据VOUT无关。换句话说，如果异常检测部DT1检测到异常，则控制部CT1输出停止信号以截止功率晶体管PTr1，而与从外部向发送电路Tx1供应的发送数据VIN无关。例如，当检测结果ER1在高电平时，控制部输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。当检测结果ER1在低电平时，控制部CT1输出未受抑制的输出数据VOUT。
栅极驱动器GD1驱动来自控制部CT1的输出信号以便输出栅极控制信号OUT。在功率晶体管PTr1处，集电极被供应有具有比电源电压VDD1大的电压值的电源电压HVDD，并且从栅极驱动器GD1向栅极馈送栅极控制信号OUT。功率晶体管PTr1的发射极输出负载驱动信号Vcm。
因此，如果来自异常检测部DT1的检测结果ER1在低电平，即，如果未检测到可以在经由隔离元件ISO1的信号发送中引起故障的任何异常，则基于来自接收电路Rx1的输出数据VOUT来控制功率晶体管PTr1的导通状态。在这一点，例如，功率晶体管PTr1当输出数据VOUT在高电平被导通，并且当输出数据VOUT在低电平时被截止。
同时，如果来自异常检测部DT1的检测结果ER1在高电平，即，如果检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常，则控制功率晶体管PTr1强制截止，而与输出数据VOUT无关。
(时序图)
下面参考图3描述作为本发明的第一实施例的半导体集成电路的一些通常的工作。图3是示出半导体集成电路1的通常操作的时序图。在诸如变压器、电容器或GMR元件隔离器的AC耦合元件被用作隔离元件ISO1时，可以采用在图3中所示的信号发送的方法。在图3中所示的信号发送方法不仅用于经由隔离元件ISO1的信号发送，而且用于通过后述的其他隔离元件的信号发送。
在图3的示例中，发送电路Tx1输出作为与发送数据VIN的上升沿同步的发送信号的正振幅脉冲信号以及作为与发送数据VIN的下降沿同步的发送信号的负振幅脉冲信号。该隔离元件ISO1将该发送信号从发送电路Tx1作为接收信号转发到接收电路Rx1。在接收到作为接收信号的正振幅脉冲信号时，接收电路Rx1将输出数据VOUT驱动得高；在接收到作为接收信号的负振幅脉冲信号时，接收电路Rx1将输出数据VOUT驱动得低。以这种方式，接收电路Rx1再产生发送数据VIN以输出输出数据VOUT。
根据在图3中所示的信号发送方法，接收电路Rx1可以具有例如作为输出级电路的迟滞比较器。当接收信号(或其等同物)的电源电压大于在高电平侧上的阈值电压Vth+时，迟滞比较器输出高电平输出数据VOUT。当接收信号(或其等同物)的电源电压小于在低电平侧上的阈值电压Vth-时，迟滞比较器输出低电平输出数据VOUT。因此，在接收到作为接收信号的正振幅脉冲信号时，迟滞比较器将输出数据VOUT驱动得高；在接收到作为接收信号的负振幅脉冲信号时，迟滞比较器将输出数据VOUT驱动得低。
如图3中所示，发送数据VIN在时间t1处从低电平向高电平改变。这使得发送电路Tx1输出作为发送信号的正振幅脉冲信号(在时间t1处)。在接收到作为接收信号的正振幅脉冲信号上，接收电路Rx1将输出数据VOUT驱动得高(在时间t1)。在这一点处，没有可以在经由隔离元件ISO1的信号发送中引起故障的任何异常。结果，异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1输出未受抑制的来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在高电平，所以栅极控制信号OUT也变高，这使得功率晶体管PTr1导通。
假定后来出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，异常检测部DT1输出高电平检测结果ER1，只要存在异常(从时间t2至时间t3)。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t3)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出信号VOUT。即，控制部CT1取消停止信号。因为输出数据VOUT在高电平，所以栅极控制信号OUT也变高，这将功率晶体管PTr1导通(从时间t3至时间t4)。
其后，发送数据VIN在时间t4从高电平改变为低电平。这使得发送电路Tx1输出作为发送信号的负振幅脉冲信号(在时间t4)。在接收到作为接收信号的负振幅脉冲信号时，接收电路Rx1将输出数据VOUT驱动得低(在时间t4)。在这一点，没有可以在经由隔离元件ISO1的信号发送中引起故障的任何异常。结果，异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在低电平，所以栅极控制信号OUT也变低，这将功率晶体管PTr1截止。
假定后来出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，异常检测部DT1输出高电平检测结果ER1，只要存在异常(从时间t5至时间t6)。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。即，使功率晶体管PTr1保持截止。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t6)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出数据VOUT。即，控制部CT1取消停止信号。因为，输出数据VOUT在低电平，所以栅极控制信号OUT也变得，这使功率晶体管PTr1保持截止(在时间t6处)。
如上所述，在半导体芯片CHP1侧上检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，实现本发明的半导体集成电路1强制地截止作为要控制的目标的功率晶体管PTr1。本发明的半导体集成电路1因此防止功率晶体管PTr1非故意地导通，并且由此预先阻止负载的故障。
上面的第一实施例被示出具有与接收电路Rx1分离地布置的控制部CT1。可替选地，控制部CT1可以作为接收电路Rx1的一部分被并入。这对于在一方面后述的其他控制部和另一方面接收电路之间的关系成立。例如，控制部CT1可以被并入在附接到接收电路Rx1的迟滞比较器中。迟滞比较器被配置成与检测结果ER1的上升沿同步地输出低电平输出数据VOUT。在该情况下，即使当在异常消失后检测结果ER1从高电平向低电平改变时，接收电路Rx1也保持输出低电平输出数据VOUT，直到在发送数据VIN中出现逻辑值改变(参见图4)。换句话说，在不再检测到由异常检测部检测到的异常后，接收电路Rx1与在发送数据VIN中的第一逻辑值改变同步地取消停止信号。
(异常检测部DT1和控制部CT1的通常配置)
图5示出异常检测部DT1的通常配置。如图5中所示，异常检测部DT1具有多个检测电路，其用于检测可以在经由隔离元件ISO1的信号发送中引起故障的异常。具体地说，异常检测部DT1包括磁场改变检测电路101、脉冲宽度检测电路102、共模噪声检测电路103以及或电路(OR circuit)104，或电路104输出来自这些电路的结果的或(OR)来作为检测结果ER1。当这些检测电路中的至少一个已经检测到异常时，异常检测部DT1输出高电平检测结果ER1。当没有检测电路检测到异常时，异常检测部DT1输出低电平检测结果ER1。
图6示出控制部CT1和其外围电路的一些的具体配置。如图6中所示，控制部CT1具有与电路(AND circuit)112，与电路112输出来自接收电路Rx1的输出数据VOUT和来自异常检测部DT1的检测结果ER1的反相值的与(AND)。
例如，当检测结果ER1在低电平时，即，当未检测到可以在经由隔离元件ISO1的信号发送中引起故障的任何异常时，与电路112向栅极驱动器GD1输出未受抑制的输出数据VOUT。这允许根据来自接收电路Rx1的输出数据VOUT来控制功率晶体管PTr1的导电状态。另一方面，当检测结果ER1在高电平时，即，当检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，与电路112向栅极驱动器GD1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这使功率晶体管PTr1被强制截止。
下面是在异常检测部DT1中的检测电路的具体配置和它们的通常操作的说明。
(磁场改变检测电路101)
磁场改变检测电路101是检测超过预定阈值范围的磁场的电路。在被用作隔离元件ISO1的变压器中，与磁场改变一致地感应电动势。导致增大的感应电动势的增大的磁场改变可以触发在经由隔离元件ISO1的信号发送中的故障。因此，如果由磁场改变引起的感应的电动势超过预定阈值范围，则磁场改变检测电路101确定将在经由隔离元件ISO1的信号发送中潜在地引起故障的异常。
图7示出磁场改变检测电路101的通常配置。图8是示出磁场改变检测电路101的通常操作的时序图。如图7中所示，磁场改变检测电路101包括线圈1011、比较器1012至1014以及或电路1015。在线圈1011中感应反映磁场改变的电动势。然后在线圈1011的两端之间形成与磁场改变相对应的电势差。比较器1012输出反映在线圈1011的两端之间的电势差的比较的结果。
比较器1013将在高电平侧上的阈值电压Vth+与来自比较器1012的比较结果作比较，并且输出比较的结果。比较器1014将在低电平侧上的阈值电压Vth-与来自比较器1012的比较结果作比较，并且输出比较的结果。或电路1015输出来自比较器1013的比较结果和来自比较器1014的比较结果的或来作为检测结果E1。
如果由磁场改变在线圈中感应的电动势落在预定阈值范围(Vth-至Vth+)内，则磁场改变检测电路101确定还没有出现可以在经由隔离元件ISO1的信号发送中引起故障的异常，并且输出低电平检测结果E1。如果由磁场改变在线圈中感应的电动势超过预定阈值范围，则磁场改变检测电路101确定已经出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常，并且输出高电平检测结果E1。
顺便提及，磁场改变检测电路101有效地检测出关于容易受到磁场的影响的隔离元件ISO1的类型的异常。具体地说，磁场改变检测电路101有效地检测到其中变压器或GMR元件隔离器被用作隔离元件ISO1的异常。
图9和10示出磁场改变检测电路101的通常布局。如图9和10中所示，磁场改变检测电路101的线圈应当优选地被置于接近隔离元件ISO1，使得线圈将被暴露到在与由隔离元件ISO1维持的磁场的水平等同的水平的磁场。图10示出其中在半导体芯片CHP0侧上形成隔离元件ISO1的通常布局。
(脉冲宽度检测电路102)
脉冲宽度检测电路102是检测在再产生的发送数据VIN(即，输出数据VOUT)中的逻辑值改变之间的间隔是否已经变得大于预定间隔的电路。换句话说，脉冲宽度检测电路102检测输出数据VOUT的脉冲宽度已经变得大于预定宽度。一般地，用于控制功率晶体管PTr1的信号被PWM调制，使得其脉冲宽度不变得大于预定宽度。即，不将功率晶体管PTr1保持接通得比预定间隔长。如果输出数据VOUT的脉冲宽度大于预定宽度，则有可能已经在经由隔离元件ISO1的信号发送中出现了故障。因为那个原因，如果输出数据VOUT的脉冲宽度结果大于预定宽度，则脉冲宽度检测电路102确定已经出现了能够在经由隔离元件ISO1的信号发送中引起故障的异常。
图11A示出脉冲宽度检测电路102的通常配置。图11B是示出脉冲宽度检测电路102的通常操作的时序图。如图11A中所示，脉冲宽度检测电路102包括隔离部1021、脉冲检测部1022、或电路1023和定时器1024。脉冲检测部1022具有比较器1025至1027。
与隔离元件ISO1相同地配置隔离部1021。隔离部1021将发送信号从发送电路Tx1作为接收信号(Sig+,Sig-)向脉冲检测部1022转发。
在脉冲检测部1022中，比较器1025输出用于反映在来自隔离部1021的接收信号(Sig+,Sig-)之间的电势差的比较的结果。比较器1026将在高电平侧上的阈值电压Vth+与来自比较器1025的比较结果作比较，并且输出比较结果。比较器1027将在低电平侧上的阈值电压Vth-与来自比较器1025的比较结果作比较，并且输出比较的结果。或电路1023输出来自比较器1026的比较结果以及来自比较器1027的比较结果的或来作为复位信号RST。因此，每次作为接收信号发送正振幅脉冲信号和负振幅脉冲信号时，将复位信号RST驱动得高。
例如，定时器1024与用于计数目的的时钟信号CLK同步地执行计数操作。可替选地，定时器1024基于用于驱动时间常数电路的恒流或恒压来执行计数操作。当计数值达到预定阈值时，定时器1024输出高电平检测结果E2；否则，定时器1024输出低电平检测结果E2。定时器1024与复位信号RST的上升沿同步地将计数值复位到“0”。因此，当在复位信号RST的上升沿之间的间隔在预定间隔内时，即，当在再产生的发送数据VIN(输出数据VOUT)中的逻辑值改变之间的间隔在预定间隔内时，定时器1024在计数值达到阈值之前将计数值复位为“0”。结果，检测结果E1被保持在低电平。另一方面，如果在复位信号RST的上升沿之间的间隔超过预定间隔，即，如果在再产生的发送数据VIN(输出数据VOUT)中的逻辑值改变之间的间隔超过预定间隔，则检测结果E2变高，这是因为在定时器1024上的计数值已经达到阈值。
如上所述，当在再产生的发送数据VIN(输出数据VOUT)中的逻辑值改变之间的间隔在预定间隔内时，脉冲宽度检测电路102确定还没有出现能够在经由隔离元件ISO1的信号发送中引起故障的异常，并且输出检测结果E2。另一方面，如果在再产生的发送数据VIN(输出数据VOUT)中的逻辑值改变之间的间隔超过预定间隔，则脉冲宽度检测电路102确定已经出现了能够在经由隔离元件ISO1的信号发送中引起故障的异常，并且输出高电平检测结果E2。
(脉冲宽度检测电路102的变化)
脉冲宽度检测电路102可以不仅当变压器被用作隔离元件ISO1时而且当电容器、GMR元件隔离器或光耦合器被用作隔离元件ISO1时检测异常。在这些情况下，与隔离元件ISO1的配置保持一致地改变隔离部1021的配置。例如，如果电容器被用作隔离元件ISO1，则将隔离部1021替换为由电容器构成的隔离部1028，如图12中所示。
(脉冲宽度检测电路的另一通常配置)
图13A示出作为脉冲宽度检测电路102a的脉冲宽度检测电路102的另一通常配置。图13B是示出脉冲宽度检测电路102a的通常操作的时序图。如图13A中所示，脉冲宽度检测电路102a包括逻辑值改变检测电路1028和定时器1024。逻辑值改变检测电路1028具有延迟缓冲器1029以及异或电路1030。
在逻辑值改变检测电路1028中，延迟缓冲器1029在将其延迟预定时间段Td之后将输出数据VOUT从接收电路Rx1输出。异或电路1030输出输出数据VOUT以及来自延迟缓冲器1029的输出的异或来作为复位信号RST。因此，异或电路1030响应于在输出数据VOUT中的逻辑值改变而将复位信号RST驱动得高，并且在预定时间段Td过去时将复位信号RST驱动得低。即，逻辑值改变检测电路1028在每次输出数据VOUT形成逻辑值改变时将复位信号RST驱动得高。
上面说明了定时器1024的操作，并且因此将不进一步对其进行讨论。
在图13A中所示的脉冲宽度检测电路102a也提供与在图11A中的脉冲宽度检测电路102相同的效果。具体地说，不像脉冲宽度检测电路102那样，脉冲宽度检测电路102a不需要隔离部，并且因此可以最小化在电路尺寸的增加。此外，比脉冲宽度检测电路102更容易配置脉冲宽度检测电路102a。此外，脉冲宽度检测电路102a可以被用作异常检测部，而与在使用中的隔离元件ISO1的类型无关。这意味着脉冲宽度检测电路102a也可以与诸如光耦合器的非脉冲时间隔离元件相结合地被用作异常检测部。在图13A中所示的配置不限制脉冲宽度检测电路102a；可以在仍然提供等同功能的同时不同地配置脉冲宽度检测电路102a。
(共模噪声检测电路103)
共模噪声检测电路103是检测共模噪声是否已经超过预定阈值范围的电路。共模噪声指的是因为在两个电源之间的电压差(即，共模电压)导致产生的噪声，一个电源驱动一个半导体芯片，并且另一个电源驱动另一半导体芯片。在这个示例中，共模噪声是其起因归因于在驱动半导体芯片CHP0的第一电源(即，地电压GND0)和驱动半导体芯片CHP1的第二电源(即，地电压GND1)之间的电压差(共模电压)的噪声。当在共模电压中的波动变得更显著时，电源间的噪声开始因为在隔离元件ISO1中产生的寄生耦合电容Cc而产生，这会在经由隔离元件ISO1的信号发送中引起故障。因此，干扰共模噪声已经超过阈值范围，则共模噪声检测电路103确定已经出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常。
图14A是共模噪声检测电路103的通常配置。图14B是示出共模噪声检测电路103的通常操作的时序图。在图14A中所示的共模噪声检测电路103包括隔离部1031、加法器电路1032、比较器1033和1034以及或电路1035。
与隔离元件ISO1相同地配置隔离部1031。隔离部1031将发送信号从发送电路Tx1作为接收信号(Sig+,Sig-)向加法器电路1032转发。
加法器电路1032相加接收信号(Sig+)的电压和接收信号(Sig-)的电压，以输出和结果SigSum。比较器1033将在高电平侧上的阈值电压Vth+与来自加法器电路1032的和结果SigSum作比较，并且输出比较的结果。比较器1034将在低电平侧上的阈值电压Vth-与来自加法器电路1032的和结果SigSum作比较，并且输出比较的结果。或电路1035输出来自比较器1033的比较结果和来自比较器1034的比较结果的或来作为检测结果E3。
如图14B中所示，加法器电路1032将脉冲信号覆盖在接收信号(Sig+)上并且将脉冲信号覆盖在接收信号(Sig-)上，以彼此抵消，并且相加在接收信号(Sig+,Sig-)上覆盖的同相共模电压，以输出和。即，来自加法器电路1032的和结果SigSum是其上仅被覆盖共模电压分量的信号。如果和结果SigSum大于阈值电压Vth+，则比较器1033输出高电平比较结果；否则，比较器1033输出低电平比较结果。如果和结果SigSum小于阈值电压Vth-，则比较器1034输出高电平比较结果；否则，比较器1034输出低电平比较结果。因此，如果和结果SigSum超过阈值电压范围Vth-至Vth+，则或电路1035输出高电平检测结果E3；否则，或电路1035输出低电平检测结果E3。
如上所述，只要共模噪声落在预定阈值电压内，则共模噪声检测电路103确定还没有出现能够在经由隔离元件ISO1的信号发送中引起故障的任何异常，并且输出低电平检测结果E3。另一方面，如果共模噪声超过预定阈值范围，则共模噪声检测电路103确定已经出现了能够在经由隔离元件ISO1的信号发送中引起故障的异常，并且输出高电平检测结果E3。
(共模噪声检测电路103的变化)
共模噪声检测电路103可以不仅当变压器被用作隔离元件ISO1时而且当电容器、GMR元件隔离器或光耦合器被用作隔离元件ISO1时检测异常。在这些情况下，与隔离元件ISO1的配置保持一致地改变隔离部1031的配置。例如，如果电容器被用作隔离元件ISO1，则将隔离部1031替换为由电容器构成的隔离部1036，如图15中所示。
(共模噪声检测电路的另一通常配置)
图16是示出以共模噪声检测电路103a的形式的共模噪声检测电路103的另一通常配置的电路图。在图16中所示的共模噪声检测电路103a包括被用作隔离元件的电容器1037、电阻元件1038和1039以及比较器1040。
经由电阻元件1038向电容器1037的一个电极供应作为第一电源的地电压GND0。经由电阻元件1039向电容器1037的另一个电极供应作为第二电源的地电压GND1。比较器1040将预定阈值电压与在电容器1037的另一个电极上(在第二电源侧上)的电压作比较，并且输出比较的结果(比较结果E3)。具体地说，如果电容器1037的另一个电极上的电压大于阈值电压，则比较器1040输出高电平检测结果E3；否则，比较器1040输出低电平比较结果E3。
就像在地电压GND0和地电压GND1之间的电压差(共模电压)的大波动能够因为在隔离元件ISO1中产生的寄生耦合电容C1而产生电源间的噪声，电容器1037也可以引起电源间的噪声。这使电容器1037的另一个电极上的电压波动。在图16中所示的共模噪声检测电路103a在如果电容器1037已经产生了电源间的噪声(共模噪声)的情况下，则确定已经出现了能够在经由隔离元件ISO1的信号发送中引起故障的异常，该电源间的噪声(共模噪声)使电容器1037的另一个电极(第二电源侧)承载比阈值电压高的电压。即，如果归因于电容器1037的在电源间的噪声(共模噪声)已经超过预定阈值范围，则在图16中所示的共模噪声检测电路103a确定已经出现了能够在经由隔离元件ISO1的信号发送中引起故障的异常。
如上所述配置的，共模噪声检测电路103a也提供了与在图14A中所示的共模噪声检测电路103相同的效果。
图17和18示出共模噪声检测电路103a的通常布局。如图17和18中所示，共模噪声检测电路103a的电容器1037应当优选地被定位得接近隔离元件ISO1，使得可以在尽可能与隔离元件ISO1类似的条件下产生噪声。图18示出布局示例，其中，在半导体芯片CHP0侧上形成隔离元件ISO1和电容器1037。
(共模噪声检测电路的另一通常配置)
图19A是示出以共模噪声检测电路103b的形式的共模噪声检测电路103的另一通常配置的电路图。图19B是示出共模噪声检测电路103b的通常操作的时序图。如图19A中所示，共模噪声检测电路103b包括隔离部1031、低通滤波器1041、比较器1033和1034以及或电路1035。
如上所述，隔离部1031将发送信号从发送电路Tx1作为接收信号Sig+(在二次侧线圈的一端处的电压)转发。
低通滤波器1041提取在接收信号Sig+上覆盖的共模噪声分量，并且将所提取的分量作为信号SigLPF输出。
如果来自低通滤波器1041的信号SigLPF大于在高电平侧上的阈值电压Vth+，则比较器1033输出高电平比较结果；否则，比较器1033输出低电平比较结果。如果来自低通滤波器1041的信号SigLPF小于在低电平侧上的阈值电压Vth-，则比较器1034输出高电平比较结果；否则，比较器1034输出低电平比较结果。因此，当来自低通滤波器1041的信号SigLPF(即，共模噪声分量)超过Vth-至Vth+的阈值电压范围时，或电路1035输出高电平检测结果E3；否则，或电路1035输出低电平检测结果E3。
在图19A中所示的共模噪声检测电路103b也提供与在图14A中的共模噪声检测电路103相同的效果。
(异常检测部DTX1的通常配置)
在上面的示例中，将控制部CT1描述为只有异常检测部DT1检测到异常才输出停止信号。可替选地，可以不同地配置控制部CT1，以便不仅当通过异常检测部DT1检测到异常时而且其中检测到其他异常的情况下输出停止信号。
图20示出半导体集成电路1的变化，即，补充有用于检测其他异常的异常检测部DTX1的半导体集成电路1的配置。图20仅示出异常检测电路DT1、异常检测电路DTX1以及或电路111。随后的说明将主要处理异常检测部DTX1的配置和操作。
在图20中所示的异常检测部DTX1包括通电复位电路105、低电压检测电路106、电源噪声检测电路107、过电流检测电路108、过热检测电路109以及或电路110，所述或电路110输出来自这些电路的检测结果的或来作为检测结果EX0。当这些检测电路中的至少一个检测到异常时，异常检测部DTX1输出高电平检测结果EX0；当检测电路都未检测到异常时，异常检测部DTX1输出低电平检测结果EX0。异常检测部DT1输出检测结果E0。或电路111输出来自异常检测部DT1的检测结果E0以及来自异常检测部DTX1的检测结果EX0的或来作为检测结果ER1。图21示出在异常检测部DT1和DTX1、控制部CT1以及它们的外围电路之间的耦合的通常关系。
下面是在异常检测部DTX1中设置的单独检测电路的具体配置和操作的说明。
(通电复位电路105)
通电复位电路105是检测预定时间段的电路，在该预定时间段上，在半导体芯片CHP1侧上的电源电压VDD1在通电之后稳定。紧接在接通电源之后，电源电压VDD1不稳定，使得被其供电的电路会不正常地操作持续特定时间段。因此，在通电后的预定时间段期间，通电复位电路105确定异常出现。
图22示出通电复位电路105的通常配置。图23是示出通电复位电路105的通常操作的时序图。如图22中所示，通电复位电路105包括电阻元件1051、电容器1052和反相器1053。
在被供应电源电压VDD1的电源电压端子(该端子以下被称为电源电压端子VDD1)和节点N1之间插入地提供电阻元件1051。在节点N1和被供应地电压GND1的地电压端子(该端子以下被称为地电压端子GND1)之间插入地提供电容器1052。当节点N1的电压Vc小于阈值电压Vth时，反相器1053输出高电平检测结果E5：当节点N1的电压Vc超过阈值电压Vth时，反相器1053输出低电平检测结果E5。
如图23中所示，当施加电力并且提高电源电压VDD1的电压电平时(在时间t1处)，节点N1的电压Vc开始逐渐地增大。在通电后的一些时间，节点N1的电压Vc小于阈值电压Vth。在那个时间期间，反相器1053输出高电平检测结果E1(从时间t1至时间t2)。当节点N1的电压Vc超过阈值电压Vth时，反相器1053输出低电平检测结果E5(在时间t2处)。
如上所述，在施加电力之后并且直到预定时间段过去，通电复位电路105输出高电平检测结果E5。在预定时间段过去时，在电源电压稳定的情况下，通电复位电路105输出低电平检测结果E5。
(低电压检测电路106)
低电压检测电路106是检测在半导体芯片CHP1侧上的电源电压VDD1的电压电平是否小于预定阈值的电路。当电源电压VDD1小于阈值时，由其供电的电路会不正常地操作。因此，如果电源电压VDD1的电压电平变得小于阈值，低电压检测电路106确定已经出现异常。
图24示出低电压检测电路106的通常配置。图25是说明低电压检测电路106的工作的图示。图26是示出低电压检测电路106的通常操作的时序图。在图24中所示的低电压检测电路106包括参考电压产生电路1061、比较器1062和1063以及RS锁存器1064。在图24中示出其中在稳定时间处的电源电压VDD1的电压电平是5V的配置示例。
参考电压产生电路1061产生例如4V的第一参考电压以及4.5V的第二参考电压。比较器1062将电源电压VDD1与第一参考电压作比较，并且输出比较的结果。比较器1063将电源电压VDD1与第二参考电压作比较，并且输出比较的结果。RS锁存器1064基于来自比较器1062并且输入到设置端子S的比较结果以及从比较器1063发送并且被输入到复位端子R的比较结果来从输出端子Q输出检测结果E6。
如图26中所示，当电源电压VDD1的电压电平小于4.0V(在时间t0处)时，比较器1062输出高电平比较结果，并且比较器1063输出低电平比较结果。这使RS锁存器1064输出高电平检测结果E6。当电源电压VDD1的电压电平升高并且超过4.0V(在时间t1处)时，该比较器将其比较结果改变为低电平，但是比较器1063保持其低电平比较结果不变。这使RS锁存器1064保持输出高电平检测结果。当电源电压VDD1的电压电平进一步增大并且变得大约4.5V(在时间t2处)时，比较器1063将其比较结果改变为高电平。这使RS锁存器1064将其检测结果E6改变为低电平，并且输出低电平检测结果E6。
相反，当电源电压VDD1的电压电平降低并且变得小于4.5V(但是大于4.0V，在时间t3处)时，比较器1063将其比较结果改变为低电平，但是比较器1062保持其低电平比较结果不变。这使RS锁存器1064保持输出低电平检测结果E6。当电源电压VDD1的电压电平进一步降低并且变得小于4V(在时间t4处)时，比较器1062将其比较结果改变为高电平。这使RS锁存器1064将其检测结果E6改变为高电平，并且输出高电平检测结果E6。即，低电压检测电路106提供具有迟滞特性的电源电压VDD1的检测(参见图25)。
如上所述，当电源电压VDD1的电压电平大于预定阈值时，低电压检测电路106确定电源电压VDD1稳定并且输出低电平检测结果E6。另一方面，当电源电压VDD1的电压电平小于阈值时，低电压检测电路106确定电源电压VDD1不稳定，并且输出高电平检测结果E6。
(电源噪声检测电路107)
电源噪声检测电路107是检测在半导体芯片CHP1侧上的电源电压VDD1的噪声是否已经超过预定阈值范围的电路。如果电源电压VDD1的噪声超过阈值范围，则由其供电的电路会不正常地操作。因此，如果电源电压VDD1的噪声已经超过阈值范围，则电源噪声检测电路107确定已经出现异常。
图27示出电源噪声检测电路107的通常配置。图28是示出电源噪声检测电路107的通常操作的时序图。在图27中所示的电源噪声检测电路107包括比较器1071、运算放大器1072、电阻元件1073、比较器1074和1075以及或电路1076。
在电源电压端子VDD1和运算放大器1072之间插入地提供比较器1071。在运算放大器1072的输出和输入端之间插入地提供电阻元件1073。即，比较器1071、运算放大器1072和电阻元件1073构成所谓的高通滤波器。比较器1074将在高电平侧上的阈值电压Vth+与来自运算放大器1072的输出电压作比较，并且输出比较结果。比较器1075将在低电平侧上的阈值电压Vth-与来自运算放大器1072的输出电压作比较，并且输出比较的结果。或电路1076输出来自比较器1074的比较结果和来自比较器1075的比较结果的或来作为检测结果E7。
如图28中所示，当电源电压VDD1的噪声落在阈值范围Vth-至Vth+时，电源噪声检测电路107确定电源电压VDD1稳定，并且输出低电平检测结果E7。另一方面，当电源电压VDD1的噪声超过阈值电压范围Vth-至Vth+时，电源噪声检测电路107确定电源电压VDD1不稳定，并且输出高电平检测结果E7。
(过电流检测电路108)
过电流检测电路108是检测过电流是否流过功率晶体管PTr1的电路。如果流过功率晶体管PTr1的电流的电流值大于预定阈值，则可能破坏或损坏功率晶体管PTr1。因此，如果流过功率晶体管PTr1的电流的电流值变得大于预定阈值，则过电流检测电路108确定已经出现异常，并且输出高电平检测结果E8。
(过热检测电路109)
过热检测电路109是检测在半导体芯片CHP1内部或周围的温度是否已经变得大于预定阈值温度的电路。如果温度变得大于阈值，则该电路可以正常地操作。因此，如果在半导体芯片CHP1内部或周围的温度大于预定阈值温度，则过热检测电路109确定已经出现了异常，并且输出高电平检测结果E9。例如，过热检测电路109可以基于接近要测量其温度的对象的二极管的正向电压Vf的值来检测温度。
(半导体集成电路1的其他通常的封装状态)
在图2中所示的封装状态不限制要如何封装发送电路Tx1、接收电路Rx1和其间插入的隔离元件ISO1。下面通过参考图29至40来说明实现本发明的半导体集成电路1的其他封装状态。图29至35示出其中将变压器用作隔离元件ISO1的封装状态。图36和37示出其中将电容器用作隔离元件ISO1的封装状态。图38示出其中将GMR元件隔离器用作隔离元件ISO1的封装状态。图39和40示出将光耦合器用作隔离元件ISO1的封装状态。图29至40被提供来主要用于说明如何封装发送电路Tx1、接收电路Rx1和其间插入的隔离元件ISO1。同样地，图29至40未示出控制部CT1和异常检测部DT1。
在图29中所示的封装状态中，发送电路Tx1形成在半导体芯片CHP0上。半导体芯片CHP1包括接收电路Rx1、构成隔离元件ISO1的一次侧线圈L11和二次侧线圈L12以及栅极驱动器GD1。此外，半导体芯片CHP0具有形成并且耦合到发送电路Tx1的输出的多个焊盘。半导体芯片CHP1具有形成并且耦合到一次侧线圈L11的两端的焊盘。通过这些焊盘和结合引线W，发送电路Tx1耦合到在半导体芯片CHP1上形成的一次侧线圈L11。一次侧线圈L11的中心抽头通过独立设置的焊盘和结合线w耦合到在半导体芯片CHP0侧上的电源端子(例如，地电压电阻GND0)。另一方面，二次侧线圈L12的中心抽头耦合到在半导体芯片CHP1侧上的电源端子(即，地电压端子GND1)。
在图29中所示的示例中，一次侧线圈L11和二次侧线圈L12分别形成在半导体芯片CHP上一个叠加在另一个上的第一布线层和第二布线层中。通过其间插入中心抽头的两个线圈来形成一次侧线圈L11，并且通过其间插入中心抽头的两个线圈来形成二次侧线圈L12。
在图30中所示的封装状态中，发送电路Tx1与构成隔离元件ISO1的一次侧线圈L11和二次侧线圈L12形成在半导体芯片CHP0上。在半导体芯片CHP1上形成接收电路Rx1和栅极驱动器GD1。此外，半导体芯片CHP0具有形成并且耦合到二次侧线圈L12的两端的焊盘。半导体芯片CHP1具有形成并且耦合到接收电路Rx1的输入的焊盘。通过这些焊盘和结合引线W，接收电路Rx1耦合到在半导体芯片CHP0上形成的二次侧线圈L12。
在图30中所示的示例中，一次侧线圈L11和二次侧线圈L12分别形成在半导体芯片CHP上一个叠加在另一个上的第一布线层和第二布线层中。
在图31中所示的封装状态中，发送电路Tx1形成在半导体芯片CHP0上。接收电路Rx1和栅极驱动器GD1形成在半导体芯片CHP1上。构成隔离元件ISO1的一次侧线圈L11和二次侧线圈L12形成在与半导体芯片CHP0和CHP1不同的半导体芯片CHP3上。此外，半导体芯片CHP0具有形成并且耦合到发送电路Tx1的输出的焊盘。半导体芯片CHP1具有形成并且耦合到接收电路Rx1的输入的焊盘。半导体芯片CHP3具有形成并且耦合到一次侧线圈L11的两端的焊盘以及形成并且耦合到二次侧线圈L12的两端的焊盘。通过这些焊盘和结合引线W，发送电路Tx1耦合到在半导体芯片CHP3上形成的一次侧线圈L11。也经由这些焊盘和结合引线W，接收电路Rx1耦合到在半导体芯片CHP3上形成的二次侧线圈L12。
在图31中所示的示例中，一次侧线圈L11和二次侧线圈L12分别形成于在半导体芯片CHP上一个叠加在另一个上的第一布线层和第二布线层中。
在图32中所示的封装状态中，发送电路Tx1和一次侧线圈L11形成在半导体芯片CHP0上。接收电路Rx1、栅极驱动器GD1和二次侧线圈L12形成在半导体芯片CHP1上。半导体芯片CHP0和CHP1被一个叠加在另一个上。当叠加时，半导体芯片CHP0和CHP1被定位成使得一次侧线圈L11的中心和二次侧线圈L12的中心在同一直线上。
在图33中所示的封装状态中，发送电路Tx1、接收电路Rx1、构成隔离元件ISO1的一次侧线圈L11和二次侧线圈L12以及栅极驱动器GD1形成在公共半导体芯片CHP4上。在图33的示例中，一次侧线圈L11和二次侧线圈L12分别形成于在半导体芯片CHP4上一个叠加在另一个上的第一布线层和第二布线层中。发送电路Tx1所位于的区域和接收电路Rx1所位于的区域通过在半导体芯片CHP4的衬底上形成的隔离层来彼此隔开。
图34和35是承载在图33中所示的半导体芯片CHP4的衬底的横截面图。在图34中所示的示例中，其中形成发送电路Tx1的区域和其中形成接收电路Rx1的区域通过隔离层被彼此电切断。一次侧线圈L11和二次侧线圈L12被设置在其中形成接收电路Rx1的区域中。在图35中所示的示例中，其中形成发送电路Tx1的区域和其中形成接收电路Rx1的区域也通过隔离层而彼此电切断。在这个示例中，在形成发送电路Tx1的区域中设置一次侧线圈L11和二次侧线圈L12。
图36示出图2的封装状态，其中，将变压器替换为作为隔离元件ISO1的电容器。更具体地，将线圈L11替换为电容器的一个电极C11，并且将线圈L12替换为其另一个电极C12。图37示出图29的封装状态，其中，将变压器替换为作为隔离元件ISO1的电容器。更具体地，将线圈L11替换为在电容器的一侧上的电极C11a和C11b，并且将线圈L12替换为在电容器的另一侧上的电极C12a和C12b。
图37示出图2的封装状态，其中，将变压器替换为作为隔离元件ISO1的GMR元件隔离器。更具体地，线圈L11保持不变，并且线圈L12替换为GMR元件R12。
在其中将光耦合器用作隔离元件ISO1的图39中所示的封装状态中，在半导体芯片CHP0上形成发光元件D11，而在半导体芯片CHP1上形成光接收部Q12、接收电路Rx1和栅极驱动器GD1。发光元件D11和光接收部Q12构成光耦合器。
图40是在图39中所示的半导体集成电路的横截面图。如图40中所示，承载发光元件D11的半导体芯片CHP0和承载光接收部Q12的半导体芯片CHP1被一个在另一个之上地叠加。当如此叠加时，半导体芯片CHP0和CHP1被定位成使得发光元件D11和光接收部Q12彼此面对。在发光元件D11和光接收部Q12之间的间隙被填充有透明树脂材料，以允许从发光元件D11向光接收部Q12的光信号的透射。通过防止发光元件D11的光信号泄漏出的塑料模具来包围整个组件。
如上所述，对于隔离元件ISO1的类型或对于其布局没有特定限制。虽然上面的段落示出在半导体芯片上形成的隔离元件ISO1，但是可以替代地作为外部部分来设置隔离元件ISO1。
虽然上述的段落说明了发送电路Tx1、接收电路Rx1和其间插入的隔离元件ISO1的组合的封装状态，但是该组合不限制可以封装的组件部件。可替选地，可以以类似的方式来封装发送电路、接收电路和其间插入的隔离元件的其他组合。
第二实施例
下面作为本发明的第二实施例参考图41描述半导体集成电路1的操作的另一个示例。图41是示出基于与在图3中所示的信号发送方法不同的信号发送方法操作的半导体集成电路1的通常操作的时序图。当诸如变压器、电容器或GMR隔离器的AC耦合元件被用作隔离元件ISO1时，可以采用在图41中所示的信号发送方法。在图41中所示的信号发送方法不仅用于经由隔离元件ISO1的信号的发送，而且用于后述的经由其他隔离元件的信号发送。
在图41的示例中，发送电路Tx1与发送数据VIN的上升沿同步地作为发送信号输出两个连续的脉冲信号(一起称为双脉冲信号)。发送电路Tx1也与发送数据VIN的下降沿同步地作为另一个发送信号输出单脉冲信号(称为一脉冲信号)。隔离元件ISO1将来自发送电路Tx1的发送信号作为接收信号向接收电路Rx1转发。在接收到双脉冲信号作为接收信号时，接收电路Rx1将输出数据VOUT驱动得高；在接收到一脉冲信号作为接收信号时，接收电路Rx1将输出数据VOUT驱动得低。以这种方式，接收电路Rx1再产生发送数据VIN并且将再产生的数据输出为输出数据VOUT。
当采用在图41中所示的信号发送方法时，接收电路Rx1具有例如高电平检测电路、低电平检测电路和RS锁存器。在接收到双脉冲信号作为接收信号时，高电平检测电路将设置信号驱动得高。在接收到一脉冲信号作为接收信号时，低电平检测电路将复位信号设置得高。基于来自高电平检测电路的设置信号和来自低电平检测电路的复位信号，RS锁存器输出输出数据VOUT。即，RS锁存器在接收到双脉冲信号时将输出数据VOUT驱动得高，并且在接收到一脉冲信号时将输出数据VOUT驱动得低。
如图41中所示，发送数据VIN在时间t1处从高电平改变为低电平。这使得发送电路Tx1输出作为发送信号的双脉冲信号(在时间t1处)。在接收到作为接收信号的双脉冲信号时，接收电路Rx1将输出数据VOUT驱动得高(时间t2处)。在这一点，还没有出现可以在经由隔离元件ISO1的信号发送中引起故障的任何异常，使得异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在高电平，所以栅极控制信号OUT也为高，这使功率晶体管PTr1导通。
假定出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，异常检测部DT1输出高电平检测结果ER1，只要存在异常(从时间t3至时间t4)。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t4处)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出数据VOUT。即，控制部CT1取消停止信号。因为输出数据VOUT在高电平，所以栅极控制信号OUT也变高，这导通功率晶体管PTr1(在时间t4处)。
其后，发送数据VIN在时间t5处从高电平改变为低电平。这使得发送电路Tx1输出作为发送信号的一脉冲信号(在时间t5处)。在接收到作为接收信号的一脉冲信号时，接收电路Rx1将输出数据VOUT驱动得低(在时间t6处)。在这一点，没有可以在经由隔离元件ISO1的信号发送中引起故障的异常。结果，异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在低电平，所以栅极控制信号OUT也变低，这截止功率晶体管PTr1。
假定后来出现可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，只要存在异常(从时间t7至时间t8)，异常检测部DT1就输出高电平检测结果ER1。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。即，将功率晶体管PTr1保持截止。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t8)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出数据VOUT。即，控制部CT1取消停止信号。因为输出数据VOUT在低电平，所以栅极控制信号OUT也变低，这将功率晶体管PTr1保持截止(在时间t8处)。
如上所述，采用第二实施例的信号发送方法的半导体集成电路1提供与第一实施例的效果基本上相同的效果。
上面的第二实施例被示出具有与接收电路Rx1分离地布置的控制部CT1。可替选地，控制部CT1可以被并入作为接收电路Rx1的一部分。这对于在一方面后述的其他控制部和另一方面接收电路之间的关系成立。例如，控制部CT1可以作为或电路被并入在接收电路Rx1中。或电路向RS锁存器的复位端子R输出来自低电平检测电路的复位信号和来自异常检测部DT1的检测结果ER的或。在该情况下，即使当检测结果ER1在异常消失后从高电平向低电平改变时，接收电路Rx1保持输出低电平输出数据VOUT，直到在发送数据VIN中出现下一个逻辑值改变(参见图42)。换句话说，在不再检测到由异常检测部检测到的异常后，接收电路Rx1与在发送数据VIN中的第一逻辑值改变同步地取消停止信号。
第三实施例
下面作为本发明的第三实施例参考图43来描述半导体集成电路1的操作的另一个示例。图43是示出基于与在图3中或图41中所示的信号发送方法不同的信号发送方法操作的半导体集成电路1的通常操作的时序图。当诸如变压器、电容器或GMR隔离器的AC耦合元件被用作隔离元件ISO1时，可以采用在图43中所示的信号发送方法。在图43中所示的信号发送方法可以不仅用于经由隔离元件ISO1的信号的发送，而且用于后述的经由其他隔离元件的信号发送。
在图43的示例中，当发送数据VIN在低电平时，发送电路Tx1输出未在发送信号上复用的脉冲，并且当发送数据在高电平时，发送电路Tx1输出在发送信号上复用的连续脉冲。隔离元件ISO1将来自发送电路Tx1的发送信号作为接收信号向接收电路Rx1转发。在接收到脉冲复用接收信号时，接收电路Rx1将输出数据VOUT驱动得高；在接收到无脉冲接收信号时，接收电路Rx1将输出数据VOUT驱动得低。以这种方式，接收电路Rx1再产生发送数据VIN并且将再产生的数据输出为输出数据VOUT。
如图43中所示，发送数据VIN在时间t0处为低电平。因此，发送电路Tx1输出在发送信号上未复用的脉冲(在时间t0处)。接收电路Rx1输出低电平输出数据VOUT，这是因为它正在接收无脉冲接收信号(在时间t0处)。
其后，发送数据VIN在时间t1处从低电平向高电平改变。这使得发送电路Tx1开始输出在发送信号上复用的连续脉冲(在时间t1处)。在接收到脉冲复用接收信号时，接收电路Rx1将输出数据驱动得高(在时间t1处)。在这一点，还没有出现可以在经由隔离元件ISO1的信号发送中引起故障的任何异常，使得异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在高电平，所以栅极控制信号OUT也为高，这使功率晶体管PTr1导通。
假定后来出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，只要存在异常(从时间t2至时间t3)，异常检测部DT1就输出高电平检测结果ER1。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t3处)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在高电平，所以栅极控制信号OUT也变高，这导通功率晶体管PTr1(从时间t3至t4)。
其后，发送数据VIN在时间t4处从高电平改变为低电平。这使得发送电路Tx1输出未在发送信号上复用的脉冲(在时间t4处)。在接收到无脉冲接收信号时，接收电路Rx1将输出数据VOUT驱动得低(在时间t4处)。在这一点，还没有出现可以在经由隔离元件ISO1的信号发送中引起故障的任何异常，使得异常检测部DT1输出低电平检测结果ER1。因此，控制部CT1未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在低电平，所以栅极控制信号OUT也为低，这截止功率晶体管PTr1。
假定后来出现可以在经由隔离元件ISO1的信号发送中引起故障的异常。在该情况下，只要存在异常(从时间t5至时间t6)，异常检测部DT1就输出高电平检测结果ER1。因此，控制部CT1输出低电平停止信号，而与输出数据VOUT无关(即，与发送数据VIN无关)。这将栅极控制信号OUT驱动得低，这强制地截止功率晶体管PTr1。即，将功率晶体管PTr1保持截止。
当异常消失时，异常检测部DT1将检测结果ER1从高电平改变为低电平(在时间t6处)。这使得控制部CT1再一次开始未受抑制地输出来自接收电路Rx1的输出数据VOUT。因为输出数据VOUT在低电平，所以栅极控制信号OUT也变低，这将功率晶体管PTr1保持截止(在时间t6处)。
如上所述，采用第三实施例的信号发送方法的半导体集成电路1提供与第一实施例的效果基本上相同的效果。
第四实施例
图44示出作为本发明的第四实施例的半导体集成电路2的通常配置。与在图1中所示的半导体集成电路1作比较，在图44中的半导体集成电路2具有在半导体芯片CHP0上形成并且分别替换在半导体芯片CHP1上形成的异常检测部DT1和控制部CT1的异常检测部DT2和控制部CT2。即，异常检测部和控制部被设置在发送电路Tx1侧上的芯片上。随后的段落将主要说明异常检测部DT2和控制部CT2的配置和操作。
异常检测部DT2具有与异常检测部DT1基本上相同的电路配置。异常检测部DT2检测可以在经由隔离元件ISO1的信号发送中引起故障的异常，并且在这样的检测时输出检测结果ER2。例如，在检测到异常时，异常检测部DT2输出高电平检测结果ER2；当未检测到任何异常时，异常检测部DT2输出低电平检测结果ER2。异常检测部DT2包括未示出的磁场改变检测电路201、脉冲宽度检测电路202和共模噪声检测电路203。
控制部CT2具有与控制部CT1基本上相同的电路配置。当异常检测部DT2检测到异常时，控制部CT2输出停止信号以截止功率晶体管PTr1，而与外部供应的发送数据VIN无关。
例如，当来自异常检测部DT2的检测结果ER2在低电平时，即，当未检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，控制部CT2向发送电路Tx1输出未受抑制的外部供应的发送数据VIN。这允许根据发送数据VIN来控制功率晶体管PTr1的状态。另一方面，如果来自异常检测部DT2的检测结果ER2在高电平，即，如果检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常，则控制部CT2向发送电路Tx1输出低电平停止信号，而与外部供应的发送数据VIN无关。这使得发送电路Tx1将低电平停止信号转换为发送信号，并且输出该信号。来自发送电路Tx1的发送信号经由隔离元件ISO1作为接收信号被转发到接收电路Rx1。结果，将功率晶体管PTr1控制为被截止。
下面是在异常检测部DT2中包括的检测电路的特定配置和操作的说明。
(磁场改变检测电路201)
磁场改变检测电路201的配置和操作与磁场改变检测电路101的配置和操作基本上相同，并因此将不进一步讨论它们。
(脉冲宽度检测电路202)
脉冲宽度检测电路202是检测在从另一个半导体芯片供应的发送数据VIN中的逻辑值改变之间的间隔是否已经变得大于预定间隔的电路。换句话说，脉冲宽度检测电路202检测从另一个半导体芯片馈送的PWM调制的发送数据VIN的脉冲宽度已经变得大于预定宽度。脉冲宽度检测电路202的配置和操作的剩余的细节与脉冲宽度检测电路102的那些相同，并且因此将不进一步讨论它们。
(共模噪声检测电路203)
共模噪声检测电路203是检测共模噪声是否已经超过预定阈值范围的电路。在图16中的共模噪声检测电路103a中，比较器1040被示出为布置在电容器1037的另一个电极侧(第二电源侧)上。另一方面，在图45中所示的共模噪声检测电路203中，比较器1040被示出为设置在电容器1037的一个电极侧(第一电源侧)上。共模噪声检测电路203的配置和操作的剩余细节与共模噪声检测电路103a的那些相同，并因此将不进一步讨论它们。
异常检测部DT2可以被不同地配置成使得作为用于检测可以在经由隔离元件ISO1的信号发送中引起故障的异常的电路，部件DT2除了上述的三个检测电路之外进一步可以包括通电复位电路205、低电压检测电路206、电源噪声检测电路207和过热检测电路209。通电复位电路205、低电压检测电路206、电源噪声检测电路207和过热检测电路209分别对应于通电复位电路105、低电压检测电路106、电源噪声检测电路107和过热检测电路109。
(通电复位电路205)
通电复位电路205是检测在预定时间段的电路，在该预定时间段上，在半导体芯片CHP0侧上的电源电压VDD0在通电后稳定。通电复位电路205的配置和操作的剩余细节与通电复位电路105的那些相同，并且因此将不进一步讨论它们。
(低电压检测电路206)
低电压检测电路206是检测在半导体芯片CHP0侧上的电源电压VDD0的电压电平是否已经变得小于预定阈值的电路。低电压检测电路206的配置和操作的剩余细节与低电压检测电路106的那些相同，并且因此将不进一步套路它们。
(电源噪声检测电路207)
电源噪声检测电路207是检测在半导体芯片CHP0侧上的电源电压VDD0的噪声是否已经超过预定阈值范围的电路。电源噪声检测电路207的配置和操作的剩余细节与电源噪声检测电路107的那些相同，并且因此将不进一步讨论它们。
(过热检测电路209)
过热检测电路209是检测在半导体芯片CHP0内部或周围的温度是否已经变得大于预定阈值温度的电路。过热检测电路209的配置和操作的剩余细节与过热检测电路109的那些相同，并且因此将不进一步讨论它们。
如上所述，在半导体芯片CHP0侧上检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，第四实施例的半导体集成电路2将作为要控制的目标的功率晶体管PTr1截止。本发明的半导体集成电路2因此防止功率晶体管PTr1意外地导通，并且由此预先阻止负载的故障。
描述第四实施例的上述段落给出了其中异常检测部DT2唯一地向控制部CT2输出检测结果ER2的示例。可替选地，异常检测部DT2可以向外部微型计算机反馈检测结果ER2。在该设置中，在异常检测部DT2检测到异常时，微型计算机可以再一次输出相同值的发送数据VIN。作为另一种替代，当异常检测部DT2检测到异常时，微型计算机可以输出作为发送数据VIN的、将功率晶体管PTr1截止的停止信号(低电平信号)。
描述第四实施例的上述段落也给出了其中半导体集成电路2具有在半导体芯片CHP0侧上布置的异常检测部DT2和控制部CT2的示例。可替选地，如图46中所示，半导体集成电路2可以被不同地配置成使得在半导体芯片CHP1侧上进一步设置异常检测部DT1和控制部CT1。图47是示出在图46中的半导体集成电路2的通常操作的时序图。从图47清楚，在异常检测部DT1或DT2检测到异常时，将栅极控制信号OUT控制在低电平(即，将功率晶体管PTr1控制为截止)，而与发送数据VIN无关。
第五实施例
图48是示出作为本发明的第五实施例的半导体集成电路3的通常配置的框图。在图48中所示的半导体集成电路3包括比较部CMP1，比较部CMP1将来自栅极驱动器GD1的栅极控制信号OUT的逻辑值与对应于正被讨论的栅极控制信号OUT的发送数据VIN的逻辑值作比较。比较部CMP1也用作异常检测部，其用于检测可以在经由隔离元件ISO1的信号发送中引起故障的异常。即，如果栅极控制信号OUT的逻辑值与对应于栅极控制信号OUT的发送数据VIN的逻辑值不同，则比较部CMP1确定已经出现了可能会在经由隔离元件ISO1的信号发送中引起故障的异常。
与在图44中所示的半导体集成电路2作比较，在图48中的半导体集成电路3具有替换异常检测部DT2的比较部CMP1，并且进一步包括发送电路(第二发送电路)Tx2、接收电路(第二接收电路)Rx2和隔离元件(第二隔离元件)ISO2。如上所述，比较部CMP1也用作异常检测部。
发送电路Tx2与接收电路Rx1一起形成在半导体芯片CHP1上。接收电路Rx2与发送电路Tx1一起形成在半导体芯片CHP0上。
发送电路Tx2将来自栅极驱动器GD1的栅极控制信号OUT转换为脉冲信号，并且将该脉冲信号作为发送信号输出。隔离元件ISO2将来自发送电路Tx2的发送信号作为接收信号向接收电路Rx2转发。基于来自隔离元件ISO2的接收信号，接收电路Rx2再产生并输出栅极控制信号OUT。
比较部CMP1将由接收电路Rx2再产生的栅极控制信号OUT与对应于正被讨论的栅极控制信号OUT的发送数据VIN作比较。如果再产生的栅极控制信号OUT的逻辑值匹配与栅极控制信号OUT相对应的发送数据VIN的逻辑值，则比较部CMP1输出低电平比较结果；在不匹配的情况下，比较部CMP1输出高电平比较结果。
在比较部CMP1检测异常时，控制部CT2输出停止信号以截止功率晶体管PTr1，而与外部供应的发送数据VIN无关。
例如，如果来自比较部CMP1的比较结果在低电平，即，如果未检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常，则控制部CT2向发送电路Tx1输出未受抑制的外部供应的发送数据VIN。这允许根据发送数据VIN来控制功率晶体管PTr1的导通状态。另一方面，如果来自比较部CMP1的比较结果在高电平，即，如果检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常，则控制部CT2向发送电路Tx1输出低电平停止信号，而与外部供应的发送数据VIN无关。这使得发送电路Tx1将低电平停止信号转换为输出的发送信号。来自发送电路Tx1的发送信号经由隔离元件ISO1作为接收信号被转发到接收电路Rx1。结果，将功率晶体管PTr1控制为被截止。
如上所述，在栅极控制信号OUT和发送数据VIN之间的比较后检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，作为第五实施例的半导体集成电路2截止作为要控制的目标的功率晶体管PTr1。本发明的半导体集成电路3因此防止功率晶体管PTr1意外地被导通，并且由此预先防止负载的故障。
描述第五实施例的上述段落给出了其中比较部CMP1唯一地向控制部CT2输出比较结果的示例。可替选地，比较部CMP1可以向微型计算机(在图48中未示出)反馈比较结果。在该情况下，在比较部CMP1检测到异常时，微型计算机可以再一次输出相同值的发送数据VIN。作为另一个替选，如果比较部CMP1检测到异常，则微型计算机可以输出作为发送数据VIN的、将功率晶体管PTr1截止的停止信号(低电平信号)。
此外，描述第五实施例的上述段落给出了其中半导体集成电路3具有在半导体芯片CHP0侧上布置的比较部CMP1和控制部CT2的示例。可替选地，半导体集成电路3可以不同地被配置成使得在半导体芯片CHP0侧上进一步设置异常检测部DT2。作为另一个替选，半导体集成电路3可以被配置成使得在半导体芯片CHP1侧上进一步设置异常检测部DT1和控制部CT1。因为比较部CMP1也作为异常检测部，所以可以在异常检测部DT2中包括比较部CMP1。
第六实施例
下面作为本发明的第六实施例说明实现本发明的半导体集成电路的应用示例。作为第六实施例在图49中所示的半导体集成电路4具有：检测关于半导体芯片CHP0或CHP1的异常并且将在这样的检测时截止功率晶体管PTr1的能力；以及从异常检测部向微型计算机反馈检测结果的能力。
在图49中所示的半导体集成电路4具有在半导体芯片CHP1侧上布置的异常检测部DT1和控制部CT1以及在半导体芯片CHP0侧上设置的异常检测部DT2和控制部CT2。构成半导体集成电路4的功能块的基本配置和操作与迄今描述的那些相同。因此，下面主要描述所涉及的组件的一些特性特征。
异常检测部DT1进一步包括电平检测电路，其检测栅极控制信号OUT的电压电平。异常检测部DT1在其输出级中具有取代或电路的编码器。异常检测部DT1向控制部CT1输出来自编码器的检测结果ER1，并且也向异常检测部DT2反馈检测结果ER1。
异常检测部DT2进一步包括作为用于检测异常的多个检测电路之一的比较部CMP1。比较部CMP1将源自电平检测电路并且从异常检测部DT1反馈的检测结果(栅极控制信号OUT的逻辑值)与相应的发送数据VIN的逻辑值作比较，并且输出比较结果。异常检测部DT2在其输出级中具有取代或电路的编码器。基于来自它拥有的多个检测电路的任何一个的检测结果，异常检测部DT2产生被输出到控制部CT2的检测结果ER2。此外，异常检测部DT2也向未示出的微型计算机反馈检测结果ER2和反馈的检测结果ER1。
例如，在异常检测部DT1或DT2检测到异常时，微型计算机可以再一次输出相同值的发送数据VIN。可替选地，如果异常检测部DT1或DT2检测到异常，则微型计算机可以输出作为发送数据VIN的、将功率晶体管PTr1截止的停止信号(低电平信号)。
当提供多个半导体集成电路4时，在它们各自的异常检测部中包括的编码器可以以链来耦合，使得来自在该链的最后级中的编码器的检测结果ER2可以被反馈到微型计算机，如图50中所示。
第七实施例
图51是示出作为本发明的第七实施例的半导体集成电路5的通常配置的框图。作为第七实施例配置的半导体集成电路5控制作为要控制的目标的两个功率晶体管PTr1和PTr2的导通状态。
在图51中所示的半导体集成电路5包括发送电路Tx1、另一个发送电路(第三发送电路)Tx3、另一个发送电路(第四发送电路)Tx4、接收电路Rx1、另一个接收电路(第三接收电路)Rx3、另一个接收电路(第四接收电路)Rx4、隔离元件ISO1、另一个隔离元件(第三隔离元件)ISO3、另一个隔离元件ISO4(第四隔离元件)、控制部CT1以及栅极驱动器GD1和GD2。接收电路Rx3和Rx4以及隔离元件ISO3和ISO4构成单个异常检测电路，其用于检测可以在经由隔离元件ISO1的信号发送中引起故障的异常。图51示出作为要使用由接收电路Rx1再产生的发送数据VIN1(第一数据信号)控制的目标的功率晶体管PTr1。图51也示出作为要使用由接收电路Rx3中再产生的发送数据VIN2(第二数据信号)控制的目标的功率晶体管PTr2。
功率晶体管PTr1和PTr2在电源电压端子HVDD和被供应地电源GND的地电压端子(该端子被称为地电压端子GND)之间串联耦合。在两个功率晶体管PTr1和PTr2之间的节点的电压被用作负载驱动信号Vcm。功率晶体管PTr1和PTr2以互补的方式导通和截止。
发送电路Tx1和Tx3形成在半导体芯片CHP0上。隔离元件ISO1和ISO4、接收电路Rx1和Rx4、控制部CT1以及栅极驱动器GD1形成在半导体芯片CHP1上。隔离元件ISO3、接收电路Rx3、发送电路Tx4以及栅极驱动器GD2形成在半导体芯片(第三半导体芯片)CHP2上。通过属于第三电源系统的第三电源(电源电压VDD2、地电压GND2)来驱动半导体芯片CHP2。
发送电路Tx3、隔离元件ISO3、接收电路Rx3和栅极驱动器GD2的配置和操作分别与发送电路Tx1、隔离元件ISO1、接收电路Rx1和栅极驱动器GD1的那些基本上相同。应当注意，向发送电路Tx1供应发送数据VIN1，并且向发送电路Tx3供应发送数据VIN2。接收电路Rx1输出输出数据VOUT1，并且接收电路Rx3输出输出数据VOUT2。栅极驱动器GD1通过驱动输出数据VOUT1来控制功率晶体管PTr1的导通状态。栅极驱动器GD2通过驱动输出数据VOUT2来控制功率晶体管PTr2的导通状态。
发送电路Tx4将来自接收电路Rx3的输出数据VOUT2转换为被作为发送信号输出的脉冲信号。隔离元件ISO4将来自发送电路Tx4的发送信号作为接收信号向接收电路Rx4转发。以这种方式，将来自发送电路Tx4的发送信号经由隔离元件ISO4作为接收信号向接收电路Rx4发送。基于该接收信号，接收电路Rx4再产生并输出输出数据VOUT2。
当再产生的接收电路Rx12在低电平时，控制部CT1未受抑制地输出输出数据VOUT。当再产生的输出数据VOUT2在高电平时，控制部CT1输出低电平停止信号，而与输出数据VOUT1无关(即，与发送数据VIN无关)。
下面说明当截止功率晶体管PTr1并且导通功率晶体管PTr2时由在图51中的半导体集成电路5执行的通常操作。在该情况下，向发送电路Tx1供应低电平发送数据VIN1，并且向发送电路Tx3供应高电平发送数据VIN2。
在还没有出现可以在经由隔离元件ISO1的信号发送中引起故障的异常时，接收电路Rx1输出低电平输出数据VOUT1，因为可以在经由隔离元件ISO1的信号发送中没有故障。在这一点，接收电路Rx3输出高电平输出数据VOUT2。这使得功率晶体管PTr1截止并且使得功率晶体管PTr2导通。即，执行正常的切换操作。
另一方面，如果已经出现了可以在经由隔离元件ISO1的信号发送中引起故障的异常并且如果已经在经由隔离元件ISO1的信号发送中实际出现故障，则接收电路Rx1输出与发送数据VIN1不同的高电平输出数据VOUT1。在这一点，接收电路Rx2输出高电平输出数据VOUT2。如果未设置发送电路Tx4、隔离元件ISO4、接收电路Rx4和控制部CT1，则功率晶体管PTr1和PTr2都导通。这将使得直通电流流过功率晶体管PTr1和PTr2，并且提高消耗电流。
通过使用其中并入发送电路Tx4、隔离元件ISO4、接收电路Rx4和控制部CT1的第七实施例半导体集成电路5解决了如上所述的问题。因为功率晶体管PTr1和PTr2以互补的方式导通和截止，所以当输出数据VOUT2在高电平时输出数据VOUT1应当在低电平。因此，如果当输出数据VOUT2在高电平时输出数据VOUT1在高电平，则有可能已经在经由隔离元件ISO1的信号发送中出现故障。在该情况下，基于输出数据VOUT1以及基于再产生的输出数据VOUT2，控制部CT1确定已经出现了可以在经由隔离元件ISO1的信号发送中引起故障的故障，并且输出低电平停止信号。这将功率晶体管PTr1截止，并且防止直通电流流过功率晶体管PTr1和PTr2，由此抑制消耗电流的增大。
如上所述，作为第七实施例的半导体集成电路5将来自一个接收电路Rx1的输出数据VOUT1与来自另一个接收电路Rx3的输出数据VOUT2作比较以检测可以在经由隔离元件ISO1的信号发送中引起故障的异常，并且执行控制以截止作为要控制的目标的功率晶体管PTr1。作为第七实施例的半导体集成电路5因此防止功率晶体管PTr1意外导通。这又抑制在归因于流过功率晶体管PTr1和PTr2的直通电流的、在消耗电流上的增大。
上面的第七实施例被示出为配置使得在检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，强制地截止作为要控制的目标的功率晶体管PTr1。可替选地，可以配置该实施例以使得在检测到可以在经由隔离元件ISO1的信号发送中引起故障的异常时，作为要控制的另一个目标的功率晶体管PTr2被强制地截止。作为另一种替选，可以组合这些配置。
可替选地，作为第七实施例的半导体集成电路5可以被配置来具有在半导体芯片CHP1中包括的异常检测部DT1和控制部CT1。作为另一个替选，这个实施例的半导体集成电路5可以被配置成具有在半导体芯片CHP2中包括的异常检测部(对应于在图1中的异常检测部DT1)以及控制部(对应于在图1中的控制部CT1)。作为另一个替选，这个实施例的半导体集成电路5被配置成具有在半导体芯片CHP0侧上包括的异常检测部DT2和控制部CT2。
(半导体集成电路5的通常封装状态)
下面参考图52至58说明实现本发明的半导体集成电路5的一些通常的封装状态。除了另外指定，在图52至58中所示的封装状态中的每一个是其中将变压器用作隔离元件的示例。下面描述的这些封装状态中的一些封装状态使用与电路来作为控制部CT1。
在图52至55中所示的封装状态中的每一个中，单个封装PKG1承载彼此隔离并且每一个从不同的电源系统操作的半导体芯片CHP0、CHP1和CHP2。如图52至55中所示，可以以下述方式来形成隔离元件ISO1：覆盖半导体芯片CHP1、覆盖半导体芯片CHP0、跨越半导体芯片CHP0和CHP1或者覆盖独立布置的半导体芯片CHP3a。可以以下述方式形成隔离元件ISO3：覆盖半导体芯片CHP2、覆盖半导体芯片CHP0、跨越半导体芯片CHP0和CHP2或者覆盖独立地布置的半导体芯片CHP3a。同样，可以以下述方式来形成隔离元件ISO4：覆盖半导体芯片CHP1、覆盖半导体芯片CHP2、跨越半导体芯片CHP1和CHP2或者覆盖独立布置的半导体芯片CHP3b。
在图52至55中的封装状态中的每一个是其中分别在不同的半导体芯片(例如，半导体芯片CHP0和CHP1)上形成发送电路(例如，发送电路Tx1)和接收电路(例如，接收电路Rx1)的示例。可替选地，可以在单个半导体芯片(即，公共半导体芯片)上形成发送电路和接收电路。在该情况下，其中设置发送电路的区域以及其中设置接收电路的区域通过在半导体芯片内形成的隔离层来彼此隔离。
此外，在图52至55中的封装状态中的每一个是其中功率晶体管PTr1和PTrf2是在封装PKG1外部布置的分立元件的示例。可替选地，如图56中所示，可以在封装PKG1内布置功率晶体管PTr1和PTr2。
此外，在图52至55中的封装状态中每一个是其中在单个封装PKG1上布置在高侧上的栅极驱动器GD1以及在低侧上的栅极驱动器GD2的示例。可替选地，如图57和58中所示，可以分别在彼此不同的封装PKG1和PKG2上布置在高侧上的栅极驱动器GD1以及在低侧上的栅极驱动器GD2。在该情况下，封装PKG1和PKG2被提供有用于允许在两个封装之间的通信的另外的外部端子。
在图57的示例中，半导体芯片CHP0a和CHP0b从公共电源(第一电源)操作，并且半导体芯片CHP2a和CHP2b从另一个公共电源(第三电源)操作。在图58的示例中，半导体芯片CHP0a和CHP0b从一个公共电源(第一电源)操作，以及半导体芯片CHP1a和CHP1b从另一个公共电源(第二电源)操作。图58示出通常的封装状态，其中，在检测到可以在经由隔离元件ISO3的信号发送中引起故障的异常时，强制地截止功率晶体管PTr2。
在图52至58中的封装状态中的每一个是其中将变压器用作隔离元件ISO1、ISO3和ISO4的示例。可替选地，隔离元件ISO1和ISO3的类型可以与隔离元件ISO4的类型不同。例如，图59示出其中将变压器用作ISO1、ISO3和ISO4的示例，而图60指示其中将变压器用作隔离元件ISO1和ISO3并且将电容器用作隔离元件ISO4的示例。
构成变压器的线圈的绕组方向(顺时针和逆时针)可以从一个隔离元件向另一个改变。例如，如果隔离元件ISO1具有在外部磁场的影响下错误地发送高电平数据的趋势，则隔离元件ISO4可以将其线圈在布局和在绕组方向上调整，以便产生发送高电平数据的趋势。在这样的调整下，即使在经由隔离元件ISO1和隔离元件ISO4这两者的信号发送中出现故障，也将功率晶体管PTr1控制为被截止。这防止了直通电流流过功率晶体管PTr1和PTr2，并且由此抑制消耗电流的增大。
上述调整不仅应用到由外部磁场引起的故障的情形而且应用到共模噪声能够触发故障的情形。例如，如果隔离元件ISO1具有在共模噪声的影响下错误地发送高电平数据的趋势，则隔离元件ISO4可以同样地具有其的在布局和在绕组方向上调整的线圈，以便表现出发送高电平数据的趋势。在这样的调整下，如果在经由隔离元件ISO1和隔离元件ISO4这两者的信号发送中出现故障，也将功率晶体管PTr1控制为被截止。这防止了直通电流流过功率晶体管PTr1和PTr2，并且由此抑制消耗电流的增大。
可替选地，隔离元件ISO4可以被配置来被共模噪声或被比隔离元件ISO1更敏感的外部磁场影响。该配置允许在比经由隔离元件ISO1的高电平数据更早的定时来发送经由隔离元件ISO4的高电平数据，如图61中所示。这控制功率晶体管PTr1在被输出数据VOUT1(再产生的发送数据VIN)意外导通之前被再产生的输出数据VOUT2强制地截止。这又防止直通电流流过功率晶体管PTr1和PTr2，并且由此抑制消耗电流的增大。
作为如上所述的第一至第七实施例实现的半导体集成电路中的每一个可以被应用到逆变器设备，该逆变器设备驱动电动机(负载)，例如如在图62中所示。在图62中所示的逆变器设备在高和低侧中的每一个上具有三个栅极驱动器。基于从微型计算机输出的PWM调制的发送数据(例如，UH、UL)，该逆变器设备以模拟方式控制流过电动机的电流(例如，IU)(参见图63)。
例如，如果异常检测部(在图62中未示出)检测到异常，则向微型计算机反馈关于检测的异常的信息。微型计算机向外围装置发送关于所检测的异常的信息。具体地说，微型计算机可以点亮警告灯或在汽车导航系统的显示屏上显示异常相关的信息。在验证了发光的警告灯时，操作附接的控制台的用户可以向微型计算机给出用于执行适当的处理的相关指令。
实现本发明的半导体集成电路也可以被应用到：电动机驱动设备，其在电动车辆或双轮电动车辆等上安装；驱动设备，其用于驱动在诸如空调器和冰箱的家用电器上安装的压缩机或电动机；功率控制设备，其用于诸如微波炉和电磁炉的高功率家用电器；驱动设备，其用于DC和AC电源；调光器控制，其用于发光设备、背光和显示器；洗衣机、逆变器控制的荧光灯、微波炉、电磁炉、真空吸尘器、LED灯、不间断电源(UPS)、太阳能发电系统、共生系统、泵、液晶显示器(用于背光控制)和PDP；以及，工业逆变器、机床、机器人、电梯、风力发电系统、NAS单元、铲车、高尔夫球车和燃料电池。
应当明白，本发明当被实现时不限于上述的第一至第七实施例，并且可以对本发明进行各种修改、变化和替代，只要它们在本发明的精神和范围内。例如，在如上所述的第一至第七实施例中，要控制的目标被示出为例如功率晶体管或晶体管(例如，在图1中的功率晶体管PTr1)。可替选地，要控制的目标可以是IGBT、功率MOS、GaN FET、SiC FET或这些元件的任何一个的与缓冲二极管的组合。
此外，在如上所述的第一至第七实施例中，控制部CT1被示出为例如与电路。可替选地，可以根据需要来改变控制部CT1的电路配置，只要控制部CT1可以在异常检测部DT1检测到异常时截止功率晶体管PTr1。这对于具有与控制部CT1的能力相同的能力的其他控制部(例如，控制部CT2)成立。
此外，在如上所述的第一至第四实施例中，异常检测部DT1被示出具有例如三个检测电路(磁场改变检测电路101、脉冲宽度检测电路102和共模噪声检测电路103)。可替选地，异常检测部DT1可以具有三个检测电路中的至少一个。这对于具有与异常检测部DT1的能力相同的能力的其他异常检测部(例如，异常检测部DT2)成立。
也应当明白，在异常检测部DT1中包括的检测电路的配置示例仅用于说明的目的，并且可以被替换为提供基本上相同的能力的其他配置。
因此，应当通过所附的权利要求和它们的合法等同内容而不是通过所给出的示例来确定本发明的范围。

Claims (6)

1.一种半导体集成电路，包括：
第一发送电路，所述第一发送电路用于产生和输出用于反映从外部供应的第一数据信号的第一发送信号；
第一接收电路，所述第一接收电路用于基于第一接收信号来再产生所述第一数据信号；
第一隔离元件，所述第一隔离元件用于将所述第一发送电路与所述第一接收电路隔离，并且发送作为所述第一接收信号的所述第一发送信号；
第二发送电路，所述第二发送电路用于产生和输出用于反映从外部供应的第二数据信号的第二发送信号；
第二接收电路，所述第二接收电路用于基于第二接收信号来再产生所述第二数据信号；
第二隔离元件，所述第二隔离元件用于将所述第二发送电路与所述第二接收电路隔离，并且发送作为所述第二接收信号的所述第二发送信号；
第三发送电路，所述第三发送电路用于产生和输出用于反映所述第二数据信号的第三发送信号；
第三接收电路，所述第三接收电路用于基于第三接收信号来再产生所述第二数据信号；
第三隔离元件，所述第三隔离元件用于将所述第三发送电路与所述第三接收电路隔离，并且发送作为所述第三接收信号的所述第三发送信号；
控制部，在所述控制部确定由所述第一接收电路再产生的所述第一数据信号和由所述第三接收电路再产生的所述第二数据信号是相同的逻辑电平信号时，所述控制部与从外部向所述第一发送电路供应的所述第一数据信号无关地输出停止信号；
第一栅极驱动器，所述第一栅极驱动器用于基于由所述第一接收电路再产生的所述第一数据信号来输出第一栅极控制信号；第二栅极驱动器，所述第二栅极驱动器用于基于由所述第二接收电路再产生的所述第二数据信号来输出第二栅极控制信号；并且所述第二栅极控制信号用于控制输出晶体管的导通/截止操作，所述输出晶体管用于控制流过负载的电流；
其中，所述控制部通过输出所述停止信号来截止所述输出晶体管。
2.根据权利要求1所述的半导体集成电路，其中，所述第一隔离元件、所述第二隔离元件和所述第三隔离元件由变压器构成。
3.根据权利要求1所述的半导体集成电路，其中，所述第一隔离元件、所述第二隔离元件和所述第三隔离元件由GMR元件隔离器构成。
4.根据权利要求1所述的半导体集成电路，其中，所述第一隔离元件、所述第二隔离元件和所述第三隔离元件由电容器构成。
5.根据权利要求1所述的半导体集成电路，其中，所述第一隔离元件、所述第二隔离元件和所述第三隔离元件由光耦合器构成。
6.根据权利要求1所述的半导体集成电路，其中，所述第一发送电路和所述第二发送电路被安装在由第一电源驱动的第一半导体芯片上，
其中，所述第一接收电路和所述第三接收电路被安装在由第二电源驱动的第二半导体芯片上，
其中，所述第二接收电路和所述第三发送电路被安装在由第三电源驱动的第三半导体芯片上，并且
其中，所述控制部与所述第一接收电路和所述第三接收电路一起被安装在所述第二半导体芯片上。
CN201610007141.5A 2011-08-31 2012-08-31 半导体集成电路 Expired - Fee Related CN105680808B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-188245 2011-08-31
JP2011188245A JP5714455B2 (ja) 2011-08-31 2011-08-31 半導体集積回路
CN201210320608.3A CN102970009B (zh) 2011-08-31 2012-08-31 半导体集成电路和包括半导体集成电路的驱动设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210320608.3A Division CN102970009B (zh) 2011-08-31 2012-08-31 半导体集成电路和包括半导体集成电路的驱动设备

Publications (2)

Publication Number Publication Date
CN105680808A CN105680808A (zh) 2016-06-15
CN105680808B true CN105680808B (zh) 2019-01-29

Family

ID=47048947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610007141.5A Expired - Fee Related CN105680808B (zh) 2011-08-31 2012-08-31 半导体集成电路
CN201210320608.3A Expired - Fee Related CN102970009B (zh) 2011-08-31 2012-08-31 半导体集成电路和包括半导体集成电路的驱动设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210320608.3A Expired - Fee Related CN102970009B (zh) 2011-08-31 2012-08-31 半导体集成电路和包括半导体集成电路的驱动设备

Country Status (4)

Country Link
US (2) US8782503B2 (zh)
EP (1) EP2579470B1 (zh)
JP (2) JP5714455B2 (zh)
CN (2) CN105680808B (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340853A1 (en) * 2013-05-14 2014-11-20 Infineon Technologies Ag Safety Device
DE102013211386B4 (de) * 2013-06-18 2016-09-01 Infineon Technologies Ag Leistungshalbleitermodul mit einer leistungselektronischen Schaltung und einer Anordnung zum Messen und Übertragen von Messdaten
US9553208B2 (en) * 2013-09-16 2017-01-24 Infineon Technologies Ag Current sensor device
JP6248649B2 (ja) * 2014-01-23 2017-12-20 株式会社デンソー 絶縁通信装置
JP6138074B2 (ja) * 2014-03-07 2017-05-31 三菱電機株式会社 信号伝達回路
JP6009719B2 (ja) * 2014-03-13 2016-10-19 三菱電機株式会社 信号伝達回路およびそれを備えた電力変換装置
CN104135266B (zh) * 2014-06-25 2018-02-27 台达电子企业管理（上海）有限公司 驱动装置及驱动方法
JP6383607B2 (ja) * 2014-08-25 2018-08-29 ルネサスエレクトロニクス株式会社 受信装置、通信装置、及び通信方法
US9397871B2 (en) 2014-09-30 2016-07-19 Infineon Technologies Ag Communication devices
JP6314246B2 (ja) * 2014-11-11 2018-04-18 ルネサスエレクトロニクス株式会社 命令実行制御システム及び命令実行制御方法
JP6582401B2 (ja) 2014-12-01 2019-10-02 富士電機株式会社 信号伝達装置
JP6589277B2 (ja) 2015-01-14 2019-10-16 富士電機株式会社 高耐圧受動素子および高耐圧受動素子の製造方法
JP2016139985A (ja) * 2015-01-28 2016-08-04 株式会社東芝 送信回路、受信回路及び通信システム
US9651931B2 (en) 2015-03-11 2017-05-16 Rockwell Automation Technologies, Inc. Industrial control system with integrated circuit elements partitioned for functional safety and employing watchdog timing circuits
JP6522402B2 (ja) 2015-04-16 2019-05-29 ローム株式会社 半導体装置
JP6456496B2 (ja) * 2015-06-08 2019-01-23 三菱電機株式会社 信号伝達回路及び電力変換装置
JP6428506B2 (ja) * 2015-06-29 2018-11-28 株式会社デンソー スイッチング素子の駆動回路
EP3376724B1 (en) 2015-07-08 2022-11-30 Power Integrations Switzerland GmbH Communicating across galvanic isolation, for example, in a power converter
EP3373437B8 (en) * 2015-11-06 2021-04-14 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion device
US10859624B2 (en) * 2015-12-24 2020-12-08 Renesas Electronics Corporation Semiconductor device, electronic control unit and vehicle apparatus
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
CN107046330A (zh) * 2016-02-08 2017-08-15 松下电器产业株式会社 信号生成装置
US9887673B2 (en) 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
US9673809B1 (en) * 2016-03-24 2017-06-06 Nxp Usa, Inc. Replication of a drive signal across a galvanic isolation barrier
KR102436380B1 (ko) * 2016-04-22 2022-08-24 엘에스일렉트릭(주) Dc/dc 컨버터를 포함하는 igbt 게이트 드라이버
JP6558298B2 (ja) * 2016-04-26 2019-08-14 株式会社デンソー 信号伝達回路、及び、信号伝達システム
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
JP2017034265A (ja) * 2016-09-15 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
CN106411278B (zh) * 2016-09-19 2019-02-22 上海大学 全对称共模差模信号分离器及其多输入加减法运算器
US10324144B2 (en) 2016-12-20 2019-06-18 Infineon Technologies Austria Ag Lateral transmission of signals across a galvanic isolation barrier
US10728960B2 (en) * 2017-03-16 2020-07-28 Infineon Technologies Ag Transistor with integrated active protection
RU172883U1 (ru) * 2017-03-17 2017-07-28 федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) Устройство для формирования радиоимпульсов
WO2018181815A1 (ja) * 2017-03-29 2018-10-04 ローム株式会社 負荷駆動装置
US10601217B2 (en) * 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
JP6910726B2 (ja) 2017-09-25 2021-07-28 三菱電機株式会社 半導体集積回路
JP7038511B2 (ja) * 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
US10753968B2 (en) * 2018-02-27 2020-08-25 Allegro Microsystems, Llc Integrated circuit having insulation breakdown detection
JP6948980B2 (ja) * 2018-04-23 2021-10-13 三菱電機株式会社 半導体素子の駆動装置
WO2019244372A1 (ja) 2018-06-20 2019-12-26 ローム株式会社 半導体装置
JP7135497B2 (ja) * 2018-06-27 2022-09-13 サンケン電気株式会社 データ処理装置
JP7001826B2 (ja) 2018-07-12 2022-01-20 ローム株式会社 半導体装置
KR20200051291A (ko) 2018-11-05 2020-05-13 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법
US11115084B2 (en) 2018-11-27 2021-09-07 Allegro Microsystems, Llc Isolated data transfer system
CN109557443A (zh) * 2018-11-30 2019-04-02 中国振华集团永光电子有限公司（国营第八七三厂） 一种整流、开关、肖特基二极管高温性能测试电路
US11112465B2 (en) 2019-02-05 2021-09-07 Allegro Microsystems, Llc Integrated circuit having insulation monitoring with frequency discrimination
JP7076398B2 (ja) 2019-04-12 2022-05-27 三菱電機株式会社 半導体装置
US20210057330A1 (en) * 2019-08-22 2021-02-25 Allegro Microsystems, Llc Single chip signal isolator
CN110533319B (zh) * 2019-08-27 2021-03-23 西安电子科技大学 一种基于互联形态的微波组件金带互联传输性能预测方法
CN110532677B (zh) * 2019-08-27 2021-02-05 西安电子科技大学 面向电磁传输的金带互联结构关键参数取值区间确定方法
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
CN111478690B (zh) * 2020-04-15 2023-06-02 贵州航天天马机电科技有限公司 一种高可靠性电子开关电路及控制方法
JP7268637B2 (ja) * 2020-05-11 2023-05-08 三菱電機株式会社 半導体パッケージ
JP7035117B2 (ja) 2020-06-12 2022-03-14 ローム株式会社 半導体装置
JP7366849B2 (ja) 2020-07-09 2023-10-23 株式会社東芝 通信装置
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator
CN112543000B (zh) * 2020-11-09 2022-02-15 武汉市聚芯微电子有限责任公司 供电电路、方法、音频功率放大器和集成电路
JPWO2022158304A1 (zh) * 2021-01-19 2022-07-28
DE112022000477T5 (de) 2021-02-03 2023-11-02 Rohm Co., Ltd. Gate-treiber, isoliermodul, niederspannungsschaltkreiseinheit und hochspannungsschaltkreiseinheit
CN117121195A (zh) * 2021-03-29 2023-11-24 罗姆股份有限公司 半导体器件
WO2022210542A1 (ja) * 2021-03-29 2022-10-06 ローム株式会社 絶縁トランス、絶縁モジュールおよびゲートドライバ
DE112022002471T5 (de) 2021-05-07 2024-02-22 Rohm Co., Ltd. Signalübertragungsvorrichtung und isoliertes modul
WO2023278455A1 (en) * 2021-06-28 2023-01-05 Lumileds Llc Optical step-up transformer
CN114002589A (zh) * 2021-11-02 2022-02-01 苏州纳芯微电子股份有限公司 数字隔离单元故障检测方法及检测系统
WO2023095745A1 (ja) * 2021-11-25 2023-06-01 ローム株式会社 半導体装置
WO2023105943A1 (ja) * 2021-12-06 2023-06-15 ローム株式会社 信号伝達装置、電子機器、車両
WO2023112492A1 (ja) * 2021-12-16 2023-06-22 ローム株式会社 信号伝達装置、電子機器
US11630169B1 (en) 2022-01-17 2023-04-18 Allegro Microsystems, Llc Fabricating a coil above and below a magnetoresistance element
US11782105B2 (en) 2022-01-17 2023-10-10 Allegro Microsystems, Llc Fabricating planarized coil layer in contact with magnetoresistance element
CN114563599B (zh) * 2022-02-23 2024-03-19 广东敏卓机电股份有限公司 牵引器全自动检测设备及检测方法
WO2023162536A1 (ja) * 2022-02-25 2023-08-31 ローム株式会社 パルス送信回路、信号伝達装置、電子機器、車両
US11863186B2 (en) * 2022-03-24 2024-01-02 Infineon Technologies Ag Pulse counting registers for monitoring control signals of power switches
WO2024069426A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for galvanic interface bond detection for inverter for electric vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845480B2 (en) * 2002-01-28 2005-01-18 Winbond Electronics Corp. Test pattern generator and test pattern generation
CN101059703A (zh) * 2006-04-20 2007-10-24 株式会社瑞萨科技 数据处理电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61238143A (ja) * 1985-04-15 1986-10-23 Mitsubishi Electric Corp バス形ネツトワ−ク送信装置
JP2677618B2 (ja) 1988-07-11 1997-11-17 日本ペイント株式会社 水性塗料組成物
JP3060617B2 (ja) 1991-07-25 2000-07-10 日本電気株式会社 出力バッファ回路
JPH09312555A (ja) 1996-05-24 1997-12-02 Hitachi Ltd スイッチング回路用制御装置及びインバータ装置
JP2000115259A (ja) * 1998-10-08 2000-04-21 Nec Corp Ｃｍｏｓ回路用の入力補正回路
JP2001238432A (ja) * 2000-02-25 2001-08-31 Toshiba Corp 半導体電力変換装置
JP4593053B2 (ja) 2000-03-08 2010-12-08 古河電気工業株式会社 分離型トランス用の異常診断方法及びその装置
JP4118496B2 (ja) 2000-09-11 2008-07-16 三菱電機株式会社 電力用半導体装置及び過電流保護回路
JP2004222367A (ja) 2003-01-10 2004-08-05 Toshiba Corp ゲート駆動装置及び電力変換装置
JP2005006459A (ja) 2003-06-13 2005-01-06 Seiko Epson Corp 非接触電力伝送装置
US7148074B1 (en) * 2003-09-22 2006-12-12 Sun Microsystems, Inc. Method and apparatus for using a capacitor array to measure alignment between system components
RU2400818C2 (ru) * 2004-11-18 2010-09-27 Сенсормэтик Электроникс, Ллк Eas-считыватель, обнаруживающий eas-функцию в rfid-устройстве
JP4547625B2 (ja) * 2005-07-04 2010-09-22 ソニー株式会社 通信ボード
US7750709B1 (en) * 2006-01-06 2010-07-06 Oracle America, Inc. Method and apparatus for biasing a floating node in an integrated circuit
JP5076725B2 (ja) 2007-08-13 2012-11-21 富士電機株式会社 絶縁トランスおよび電力変換装置
US7979754B2 (en) * 2008-01-30 2011-07-12 Oracle America, Inc. Voltage margin testing for proximity communication
JP5253012B2 (ja) * 2008-06-24 2013-07-31 ローム株式会社 パワー半導体の駆動回路装置およびそれに用いる信号伝達回路装置
US8024623B2 (en) * 2008-11-03 2011-09-20 Oracle America, Inc. Misalignment compensation for proximity communication
JP2010118248A (ja) 2008-11-13 2010-05-27 Sony Corp 異常放電現象検出回路
JP2010213246A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 受信装置、駆動装置、画像形成装置
US8618630B2 (en) * 2009-03-31 2013-12-31 Nec Corporation Semiconductor device
JP5416673B2 (ja) * 2010-09-30 2014-02-12 株式会社日立製作所 信号伝送回路、スイッチング素子駆動回路及び電力変換装置
US9152517B2 (en) * 2011-04-21 2015-10-06 International Business Machines Corporation Programmable active thermal control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845480B2 (en) * 2002-01-28 2005-01-18 Winbond Electronics Corp. Test pattern generator and test pattern generation
CN101059703A (zh) * 2006-04-20 2007-10-24 株式会社瑞萨科技 数据处理电路

Also Published As

Publication number Publication date
JP5714455B2 (ja) 2015-05-07
JP2015149731A (ja) 2015-08-20
US9367386B2 (en) 2016-06-14
US20140325322A1 (en) 2014-10-30
EP2579470B1 (en) 2016-02-24
EP2579470A2 (en) 2013-04-10
CN105680808A (zh) 2016-06-15
JP2013051547A (ja) 2013-03-14
EP2579470A3 (en) 2013-04-24
US20130055052A1 (en) 2013-02-28
CN102970009A (zh) 2013-03-13
US8782503B2 (en) 2014-07-15
CN102970009B (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
CN105680808B (zh) 半导体集成电路
JP4561786B2 (ja) 送電装置及び電子機器
JP5375952B2 (ja) 半導体装置
JP7224414B2 (ja) ゼロクロス検出回路
US9001901B2 (en) Receiver and semiconductor integrated circuit having the same
JP6104512B2 (ja) 温度検出装置
JP5303167B2 (ja) スイッチ制御装置及びこれを用いたモータ駆動装置
US9203394B2 (en) Integrated magnetic field sensor-controlled switch devices
JP2011014903A (ja) コイル式トランスジューサ用絶縁体パッケージ
JP6609336B2 (ja) 温度検出装置および駆動装置
US9294087B2 (en) Integrated hall-controlled switch devices
US20100019750A1 (en) Power convertor and current detection apparatus thereof
US20190123745A1 (en) Integrated magnetic field sensor-controlled switch devices
CN103219695B (zh) 一种过流保护方法及其过流保护集成电路芯片封装
CN103368535B (zh) 接收器和具有该接收器的半导体集成电路
JP2014135610A (ja) 電子回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190129

Termination date: 20190831