JP6910726B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP6910726B2
JP6910726B2 JP2017183122A JP2017183122A JP6910726B2 JP 6910726 B2 JP6910726 B2 JP 6910726B2 JP 2017183122 A JP2017183122 A JP 2017183122A JP 2017183122 A JP2017183122 A JP 2017183122A JP 6910726 B2 JP6910726 B2 JP 6910726B2
Authority
JP
Japan
Prior art keywords
circuit
insulating
control signal
short
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017183122A
Other languages
English (en)
Other versions
JP2019062253A (ja
Inventor
元紀 今西
元紀 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017183122A priority Critical patent/JP6910726B2/ja
Priority to US16/044,745 priority patent/US10629619B2/en
Priority to DE102018215309.4A priority patent/DE102018215309A1/de
Publication of JP2019062253A publication Critical patent/JP2019062253A/ja
Application granted granted Critical
Publication of JP6910726B2 publication Critical patent/JP6910726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Description

本発明は、半導体集積回路に関する。
従来、システムの上位に設けられる制御回路を構成するＣＰＵ（Central Processing Unit）と、システム内で高電圧により駆動する半導体スイッチング素子等との間には、絶縁回路（Isolator）が配置される。例えば、特許文献１に記載の半導体集積回路は、フォトカプラまたはデジタルアイソレータなどが絶縁回路として用いられ、送信回路と受信回路との絶縁を確保しながら信号伝達が行われる。
特開２０１３−５１５４７号公報
フォトカプラまたはデジタルアイソレータは絶縁部が有機化合物で構成される。Isolator内部の絶縁部に、絶縁耐量以上の電圧が印加されると、絶縁破壊が生じ短絡電流が流れる。その場合、システムの上位に設けられるＣＰＵと高電圧を取り扱うシステム内部との間に絶縁が確保されない状況となる。
本発明は以上のような課題を解決するためになされたものであり、高電圧で駆動する回路とその高電圧よりも低電圧で駆動する回路との間の絶縁信頼性が向上する半導体集積回路の提供を目的とする。
本発明に係る半導体集積回路は、低電圧の制御信号によって制御され、低電圧の制御信号よりも高電圧で駆動する第１回路と、第１回路に低電圧の制御信号を出力して、第１回路の駆動を制御する第２回路と、各々が直列に接続される複数の絶縁素子を含み、第１回路と第２回路との間を直列に接続する絶縁回路と、を備える。複数の絶縁素子の各々は、磁気結合素子または容量結合素子である。絶縁回路は、各絶縁素子が磁気結合素子である場合各絶縁素子にて第１回路と第２回路とを磁気結合させることにより制御信号を第２回路から第１回路に伝達し、各絶縁素子が容量結合素子である場合各絶縁素子にて第１回路と第２回路とを容量結合させることにより制御信号を第２回路から第１回路に伝達し、かつ、各絶縁素子にて第１回路と第２回路との間を絶縁することにより高電圧が第１回路から第２回路に印加されることを防ぐ。絶縁回路は、複数の絶縁素子のうち、隣接する２つの絶縁素子の間に接続される短絡検知回路を含む。短絡検知回路は、隣接する２つの絶縁素子間の電位差に基づき絶縁破壊を検知し、絶縁破壊に関する情報を第２回路に出力する。
本発明によれば、高電圧で駆動する回路とその高電圧よりも低電圧で駆動する回路との間の絶縁信頼性が向上する半導体集積回路の提供が可能である。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体集積回路の構成を示す回路図である。 実施の形態２における半導体集積回路の構成を示す回路図である。 実施の形態３における半導体集積回路の構成を示す回路図である。 実施の形態４における半導体集積回路の構成を示す回路図である。 実施の形態５における半導体集積回路の構成を示す回路図である。 実施の形態６における半導体集積回路の構成を示す回路図である。
＜実施の形態１＞
実施の形態１における半導体集積回路を説明する。図１は、実施の形態１における半導体集積回路の構成を示す回路図である。
半導体集積回路は、第１回路１０、第２回路２０および絶縁回路３０で構成される。
第１回路１０は、スイッチング素子を含み、システム（図示せず）の下位に設けられる。第１回路１０は、第２回路２０から低電圧の制御信号を入力し、その低電圧の制御信号よりも高電圧で駆動する。例えば、スイッチング素子は、低電圧の制御信号の入力に従い、高電圧を出力する。実施の形態１において、スイッチング素子は、高電圧を取り扱うことが可能なパワー半導体デバイスまたは電力半導体デバイスと呼ばれる半導体デバイスである。
第２回路２０は、システムの上位に設けられ、例えばＣＰＵである。第２回路２０は、第１回路１０に低電圧の制御信号を出力して、第１回路１０の駆動を制御する。
絶縁回路３０は、第１回路１０と第２回路２０との間を直列に接続する。
絶縁回路３０は、各々が直列に接続される複数の絶縁素子３１を含む。実施の形態１においては、２個の絶縁素子３１が、直列に接続されている。絶縁回路３０は、２個以上の絶縁素子が直列に接続される構成であってもよい。
絶縁回路３０は、各絶縁素子３１にて制御信号を磁気結合または容量結合させることにより、制御信号を第２回路２０から第１回路１０に伝達する。また、絶縁回路３０は、各絶縁素子３１にて第１回路１０と第２回路２０との間を絶縁し、高電圧が第１回路１０から第２回路２０に印加されることを防ぐ。
このような半導体集積回路により、いずれかの絶縁素子に絶縁破壊が生じた場合でも、その他の絶縁素子によって、第１回路１０と第２回路２０との絶縁は確保される。また、このような半導体集積回路により、高電圧を取り扱うシステムとそれよりも低電圧で駆動するＣＰＵ等との絶縁が確保される。つまり、実施の形態１における半導体集積回路は、高電圧で駆動する第２回路２０とその高電圧よりも低電圧で駆動する第１回路１０との間の絶縁信頼性を向上させる。
＜実施の形態２＞
実施の形態２における半導体集積回路を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。
図２は、実施の形態２における半導体集積回路の構成を示す回路図である。
絶縁回路３０は、隣接する２つの絶縁素子３１の間に接続される短絡検知回路４０を含む。各絶縁素子３１は、同じ絶縁耐量を有する。実施の形態２においては、絶縁回路３０は、デジタルアイソレータであり、各絶縁素子３１は磁気結合素子であり、例えばトランスである。なお、各絶縁素子３１は、例えばコンデンサ等の容量結合素子であってもよい。
絶縁回路３０は、各絶縁素子３１にて制御信号を磁気結合させることにより、制御信号を第２回路２０から第１回路１０に伝達する。絶縁素子３１が容量結合素子である場合には、絶縁回路３０は、制御信号を容量結合させることにより第２回路２０から第１回路１０に伝達する。
また、絶縁回路３０は、各絶縁素子３１にて第１回路１０と第２回路２０との間を絶縁し、高電圧が第１回路１０から第２回路２０に印加されることを防ぐ。
絶縁破壊が生じた場合には、短絡検知回路４０は、隣接する２つの絶縁素子３１間の電位差に基づき絶縁破壊を検知し、絶縁破壊に関する情報を第２回路２０に出力する。絶縁破壊に関する情報は、例えば、ＣＰＵに伝送され、ＣＰＵに接続される回路を保護する情報として扱われる。
なお、絶縁回路３０が３つ以上の絶縁素子３１を含み、各絶縁素子３１の間に短絡検知回路４０が接続されてもよい。その場合、第２回路２０のＣＰＵにて、いずれの短絡検知回路４０から出力された絶縁破壊に関する情報かを判断し、破壊箇所を判定することができる。
＜実施の形態３＞
実施の形態３における半導体集積回路を説明する。なお、実施の形態１または２と同様の構成および動作については説明を省略する。
図３は、実施の形態３における半導体集積回路の構成を示す回路図である。
第１回路１０は、スイッチング素子１１を含む。スイッチング素子１１は、ＳｉＣを含むトランジスタからなる半導体デバイスであり、高電圧を取り扱うことが可能なパワー半導体デバイスまたは電力半導体デバイスと呼ばれる半導体デバイスである。ここでは、スイッチング素子１１は、ＳｉＣ ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。
第２回路２０は、スイッチング素子１１に制御信号を出力してスイッチング素子１１の駆動を制御することにより、第１回路１０の駆動を制御する。
ＳｉＣ ＭＯＳＦＥＴ等のパワー半導体デバイスは、高速動作が必要な用途または高耐量が必要な用途において、高いパフォーマンスを提供する。デジタルアイソレータなどの高絶縁性と高速性とを兼ね備えた複数の絶縁回路３０を備える実施の形態３の半導体集積回路は、パワー半導体デバイスの駆動を制御する際にも、システムレベルを向上させる事ができる。
＜実施の形態４＞
実施の形態４における半導体集積回路を説明する。なお、実施の形態１から３のいずれかと同様の構成および動作については説明を省略する。
図４は、実施の形態４における半導体集積回路の構成を示す回路図である。
絶縁回路３０は、各々が直列に接続される少なくとも１つの絶縁素子３１と、導通状態から絶縁状態に切り替え可能な少なくとも１つの遮断素子３２とを含み、第１回路１０と第２回路２０との間を直列に接続する。実施の形態４における絶縁回路３０はデジタルアイソレータであり、絶縁素子３１として１つの磁気結合素子と、遮断素子３２として２つのヒューズ素子３３を含む。また、絶縁回路３０には、第１回路１０と第２回路２０との間に短絡検知回路４０が設けられている。ここでは、短絡検知回路４０は、デジタルアイソレータの内部に設けられている。これら短絡検知回路４０とヒューズ素子３３とは、絶縁素子３１に対して第１回路１０側に設けられている。
通常時、ヒューズ素子３３は電気的な導通を確保しており、絶縁回路３０は、絶縁素子３１にて制御信号を磁気結合させることにより制御信号を第２回路２０から第１回路１０に伝達する。絶縁素子３１が容量結合素子である場合には、絶縁回路３０は、制御信号を容量結合させることにより第２回路２０から第１回路１０に伝達する。
また、絶縁回路３０は、絶縁素子３１にて第１回路１０と第２回路２０との間を絶縁し、高電圧が第１回路１０から第２回路２０に印加されることを防ぐ。
絶縁破壊が生じた場合には、高電位である第１回路１０から低電位である第２回路２０の方向に短絡電流が発生する。短絡検知回路４０は、その短絡電流を検知する。その検知に基づいてヒューズ素子３３は溶断され、第１回路１０と第２回路２０との電気的な導通が遮断される。
このように、絶縁素子３１が絶縁破壊された場合でも、遮断素子３２によって絶縁を確保し、第２回路２０が短絡電流によってさらに破壊されることを防ぐ。
＜実施の形態５＞
実施の形態５における半導体集積回路を説明する。なお、実施の形態１から４のいずれかと同様の構成および動作については説明を省略する。
図５は、実施の形態５における半導体集積回路の構成を示す回路図である。
絶縁回路３０は、実施の形態４にて示したヒューズ素子３３に代えて、リレースイッチ３４を遮断素子３２として備える。リレースイッチ３４は、電気的な導通の入切（オンとオフ）を切り替える機能を有する。なお、ここでは、リレースイッチ３４は、高電圧用の高圧リレースイッチである。
通常時、リレースイッチ３４はオンであり、電気的な導通は確保されている。絶縁回路３０は、絶縁素子３１にて制御信号を磁気結合させることにより制御信号を第２回路２０から第１回路１０に伝達する。絶縁素子３１が容量結合素子である場合には、絶縁回路３０は、制御信号を容量結合させることにより第２回路２０から第１回路１０に伝達する。
絶縁破壊が生じた場合には、高電位である第１回路１０から低電位である第２回路２０の方向に短絡電流が発生する。短絡検知回路４０は、その短絡電流を検知する。その検知に基づいてリレースイッチ３４がオフに切り替わり、第１回路１０と第２回路２０との電気的な導通が遮断される。
このように、絶縁素子３１が絶縁破壊された場合でも、遮断素子３２によって絶縁を確保し、第２回路２０が短絡電流によってさらに破壊されることを防ぐ。
＜実施の形態６＞
図６は、実施の形態６における半導体集積回路の構成を示す回路図である。実施の形態６の半導体集積回路は、実施の形態５に示した半導体集積回路の第１回路１０にスイッチング素子１１を含む。スイッチング素子１１は、ＳｉＣを含むトランジスタからなる半導体デバイスであり、高電圧を取り扱うことが可能なパワー半導体デバイスまたは電力半導体デバイスと呼ばれる半導体デバイスである。ここでは、スイッチング素子１１は、ＳｉＣ ＭＯＳＦＥＴである。
第２回路２０は、スイッチング素子１１に制御信号を出力してスイッチング素子１１の駆動を制御することにより、第１回路１０の駆動を制御する。
ＳｉＣ ＭＯＳＦＥＴ等のパワー半導体デバイスは、高速動作が必要な用途または高耐量が必要な用途において、高いパフォーマンスを提供する。デジタルアイソレータなどの高絶縁性と高速性とを兼ね備えた複数の絶縁回路３０を備える実施の形態６の半導体集積回路は、パワー半導体デバイスの駆動を制御する際にも、システムレベルを向上させる事ができる。
実施の形態６では、遮断素子３２が実施の形態５に示したリレースイッチ３４である絶縁回路３０を示したが、遮断素子３２が実施の形態４に示したヒューズ素子３３である絶縁回路であっても、上記と同様の効果を奏する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１０ 第１回路、１１ スイッチング素子、２０ 第２回路、３０ 絶縁回路、３１ 絶縁素子、３２ 遮断素子、３３ ヒューズ素子、３４ リレースイッチ、４０ 短絡検知回路。

Claims (6)

  1. 低電圧の制御信号によって制御され、前記低電圧の制御信号よりも高電圧で駆動する第１回路と、
    前記第１回路に前記低電圧の制御信号を出力して、前記第１回路の駆動を制御する第２回路と、
    各々が直列に接続される複数の絶縁素子を含み、前記第１回路と前記第２回路との間を直列に接続する絶縁回路と、を備え、
    前記複数の絶縁素子の各々は、磁気結合素子または容量結合素子であり、
    前記絶縁回路は、
    各前記絶縁素子が前記磁気結合素子である場合各前記絶縁素子にて前記第１回路と前記第２回路とを磁気結合させることにより前記制御信号を前記第２回路から前記第１回路に伝達し、各前記絶縁素子が前記容量結合素子である場合各前記絶縁素子にて前記第１回路と前記第２回路とを容量結合させることにより前記制御信号を前記第２回路から前記第１回路に伝達し、かつ、各前記絶縁素子にて前記第１回路と前記第２回路との間を絶縁することにより前記高電圧が前記第１回路から前記第２回路に印加されることを防ぎ、
    前記絶縁回路は、前記複数の絶縁素子のうち、隣接する２つの絶縁素子の間に接続される短絡検知回路を含み、
    前記短絡検知回路は、前記隣接する２つの絶縁素子間の電位差に基づき絶縁破壊を検知し、前記絶縁破壊に関する情報を前記第２回路に出力する、半導体集積回路。
  2. 前記第１回路は、スイッチング素子を含み、
    前記第２回路は、前記スイッチング素子に前記制御信号を出力して前記スイッチング素子の駆動を制御することにより、前記第１回路の前記駆動を制御し、
    前記スイッチング素子は、ＳｉＣを含むトランジスタからなる半導体デバイスである請求項１に記載の半導体集積回路。
  3. 低電圧の制御信号によって制御され、前記低電圧の制御信号よりも高電圧で駆動する第１回路と、
    前記第１回路に前記低電圧の制御信号を出力して、前記第１回路の駆動を制御する第２回路と、
    各々が直列に接続される少なくとも１つの絶縁素子と導通状態から絶縁状態に切り替え可能な少なくとも１つの遮断素子とを含み、前記第１回路と前記第２回路との間を直列に接続する絶縁回路と、
    前記第１回路と前記第２回路との間に設けられ、短絡電流を検知する短絡検知回路と、を備え、
    前記絶縁素子は、磁気結合素子または容量結合素子であり、
    前記遮断素子は、前記絶縁素子に対し前記第１回路側に接続されており、
    前記絶縁回路は、
    前記絶縁素子が前記磁気結合素子である場合前記絶縁素子にて前記第１回路と前記第２回路とを磁気結合させることにより前記制御信号を前記第２回路から前記第１回路に伝達し、前記絶縁素子が前記容量結合素子である場合前記絶縁素子にて前記第１回路と前記第２回路とを容量結合させることにより前記制御信号を前記第２回路から前記第１回路に伝達し、かつ、前記短絡検知回路による前記短絡電流の検知に基づいて前記遮断素子を前記絶縁状態に切り替えることにより前記高電圧が前記第１回路から前記第２回路に印加されることを防ぐ半導体集積回路。
  4. 前記短絡検知回路は、前記絶縁素子に対し前記第１回路側に接続され、
    前記遮断素子は、前記短絡電流の前記検知に基づいて電気的な導通を遮断するヒューズ素子を含む請求項３に記載の半導体集積回路。
  5. 前記短絡検知回路は、前記絶縁素子に対し前記第１回路側に接続され、
    前記遮断素子は、前記短絡電流の前記検知に基づいて電気的な導通の入切を切り替えて前記導通を遮断するリレースイッチを含む請求項３または請求項４に記載の半導体集積回路。
  6. 前記第１回路は、スイッチング素子を含み、
    前記第２回路は、前記スイッチング素子に前記制御信号を出力して前記スイッチング素子の駆動を制御することにより、前記第１回路の前記駆動を制御し、
    前記スイッチング素子は、ＳｉＣを含むトランジスタからなる半導体デバイスである請求項３から請求項５のいずれか一項に記載の半導体集積回路。
JP2017183122A 2017-09-25 2017-09-25 半導体集積回路 Active JP6910726B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017183122A JP6910726B2 (ja) 2017-09-25 2017-09-25 半導体集積回路
US16/044,745 US10629619B2 (en) 2017-09-25 2018-07-25 Semiconductor integrated circuit
DE102018215309.4A DE102018215309A1 (de) 2017-09-25 2018-09-10 Integrierte Halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017183122A JP6910726B2 (ja) 2017-09-25 2017-09-25 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2019062253A JP2019062253A (ja) 2019-04-18
JP6910726B2 true JP6910726B2 (ja) 2021-07-28

Family

ID=65638647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183122A Active JP6910726B2 (ja) 2017-09-25 2017-09-25 半導体集積回路

Country Status (3)

Country Link
US (1) US10629619B2 (ja)
JP (1) JP6910726B2 (ja)
DE (1) DE102018215309A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10753968B2 (en) * 2018-02-27 2020-08-25 Allegro Microsystems, Llc Integrated circuit having insulation breakdown detection
US11112465B2 (en) 2019-02-05 2021-09-07 Allegro Microsystems, Llc Integrated circuit having insulation monitoring with frequency discrimination

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518955B2 (ja) * 1996-06-24 2004-04-12 松下電器産業株式会社 準マイクロ波帯本質安全防爆用アンテナ部バリア装置
DE10061563B4 (de) * 2000-12-06 2005-12-08 RUBITEC Gesellschaft für Innovation und Technologie der Ruhr-Universität Bochum mbH Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil
JP5076725B2 (ja) * 2007-08-13 2012-11-21 富士電機株式会社 絶縁トランスおよび電力変換装置
JP5303167B2 (ja) * 2008-03-25 2013-10-02 ローム株式会社 スイッチ制御装置及びこれを用いたモータ駆動装置
JP5299675B2 (ja) * 2008-11-27 2013-09-25 Ｔｄｋ株式会社 信号伝送装置
JP5714455B2 (ja) * 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
US9374076B2 (en) * 2012-03-06 2016-06-21 Mcq Inc. Solid state relay circuit
JP6080091B2 (ja) * 2012-04-12 2017-02-15 横河電機株式会社 パルス信号出力回路
JP5710555B2 (ja) * 2012-07-31 2015-04-30 株式会社東芝 半導体装置
JP5964183B2 (ja) * 2012-09-05 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置
WO2014068353A1 (en) * 2012-10-31 2014-05-08 Freescale Semiconductor, Inc. Self-powered gate drive circuit apparatus and method
US20150249448A1 (en) * 2014-02-28 2015-09-03 Infineon Technologies Austria Ag Electronic Circuit Operable as an Electronic Switch
JP6326309B2 (ja) * 2014-07-02 2018-05-16 ルネサスエレクトロニクス株式会社 アイソレータ、半導体装置及びアイソレータの制御方法
CN108476018B (zh) * 2016-01-07 2022-04-15 三菱电机株式会社 缓冲电路及半导体装置

Also Published As

Publication number Publication date
JP2019062253A (ja) 2019-04-18
DE102018215309A1 (de) 2019-03-28
US20190096910A1 (en) 2019-03-28
US10629619B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
JP5134987B2 (ja) 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法
EP2806444B1 (en) Device and method to break the current in power transmission or distribution system
JP2009232637A (ja) スイッチ制御装置及びこれを用いたモータ駆動装置
JP6910726B2 (ja) 半導体集積回路
KR20060121097A (ko) 에러 검출 장치를 구비하고 전력 반도체 스위치를 구동하기위한 회로 장치 및 이에 대한 방법
JP2021108499A (ja) 半導体集積回路
EP3010137B1 (en) Multilevel inverter
JP6428753B2 (ja) 電力変換装置の制御システム
US10418893B2 (en) Fast-switching circuit assembly for a converter
JP2008113430A (ja) 入力信号を伝達するためのｂｏｔレベルシフタを有する駆動回路及びそれに付属の方法
CN113544953B (zh) 开关的驱动装置
JP2008017650A (ja) 電力変換装置
JP2006333458A (ja) 故障応答機能を備えた、パワー半導体スイッチを駆動するための回路装置、並びにそれに付属する方法。
JP2007088550A (ja) 半導体リレー装置
JP2004304929A (ja) ゲート駆動方法、ゲート駆動回路及びゲート駆動用パワーｉｃ
JP2006115472A (ja) パワー半導体スイッチを駆動するための集積回路装置
EP3089345B1 (en) Insulating structure for power conversion device
EP3484003B1 (en) Circuit arrangement for an electric power converter, electric power converter for a vehicle and vehicle
CN110915120B (zh) 功率转换装置
KR20200051561A (ko) 인버터 보호장치
WO2014167804A1 (ja) モータ駆動装置およびそれを備えたモータ
JP6416643B2 (ja) サービスプラグ
KR102281632B1 (ko) 인버터 보호장치
JP6045992B2 (ja) 電力スイッチング装置
KR20120071718A (ko) 스위칭 장치 및 스위칭 장치의 오작동 방지방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210611

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210611

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210617

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150