次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る温度検出装置における絶縁信号伝達回路部分の回路構成を示す。
第1の実施の形態に係る温度検出装置は、温度センサ35で検出された温度に応じた第1のパルス信号を出力する温度検出回路76と、温度検出回路76と集積回路の間に設けられ、第1のパルス信号を温度検出回路76とは異なる作動電圧で動作する集積回路に伝達する絶縁トランス70,71とを備え、温度検出回路76と絶縁トランス70,71とは共通の基板上に実装されている。
また、絶縁トランス70,71は、温度検出回路76側からの第1のパルス信号に基づき電流が流れる1次側コイルと、集積回路側に伝達する電流を発生させる2次側コイルとが誘電体層を挟んで上下に形成されるようにできる。
また、温度検出回路76は、温度センサ35で検出された温度が所定の限界値に達したときに第2のパルス信号を出力し、絶縁トランス70,71は、第2のパルス信号を温度検出回路76から集積回路に伝達するように構成されている。
また、第1のパルス信号又は第2のパルス信号のハイレベルのパルス幅及びローレベルのパルス幅を整形して、該パルス信号のときよりも小さくするパルス発生器4、5が絶縁トランス70,71の1次側コイルの手前に設けられている。
また、集積回路側に伝達される電流を発生させる絶縁トランス70,71の2次側コイルの後に、パルス発生器4、5で波形整形されたパルス信号を元のパルス幅に復調させる信号復調回路が構成されるようにできる。
絶縁信号伝達回路は、1次側回路80と2次側回路81で構成される。
絶縁信号伝達回路は、1次側回路80と2次側回路81との絶縁を行なうだけではなく、1次側回路80から2次側回路81へ信号の伝達を行い、逆に2次側回路81から1次側回路80に信号の伝達を行なうものであるから、信号伝達を制御する回路が含まれている。また、実際の装置では、例えば、1次側回路80が高電圧側回路、2次側回路81が低電圧側回路として用いられる。
また、1次側回路80と2次側回路81は対称な回路構成になっており、80を高電圧側回路、81を低電圧側回路としても良い。
1次側回路80は、UVLO(低電圧誤動作防止)回路1、インバータ2、3、6、7、パルス発生器4、5、RSフリップフロップ8、バッファ9、抵抗10で構成される。
インバータ2と抵抗10でバッファの役割も果たす。UVLO(低電圧誤動作防止)回路1は、電源電圧VCC1を監視するもので、電源電圧VCC1が所定の電圧よりも低くなったときに、パルス発生器4、5やRSフリップフロップ8を止めて、入出力信号を停止させ動作をロックアウトさせる。また、電源電圧VCC1が正常な電圧値に戻った場合には、UVLOを解除して正常動作を開始させる。
1次側回路80と2次側回路81の間を繋ぐように、絶縁トランス31、32が設けられている。絶縁トランス31は、インダクタ31aと、これとは絶縁されたインダクタ31bで構成されている。絶縁トランス32は、インダクタ32aと、これとは絶縁されたインダクタ32bで構成されている。
絶縁トランス31は、1次側回路80と2次側回路81を絶縁しつつも、1次側回路80の信号を2次側回路81に伝達する。同様に、絶縁トランス32は、1次側回路80と2次側回路81を絶縁しつつも、2次側回路81の信号を1次側回路80に伝達する。
一方、2次側回路81は、UVLO(低電圧誤動作防止)回路11、インバータ12、13、パルス発生器14、15、インバータ16、17、RSフリップフロップ18、バッファ19、抵抗20で構成される。
インバータ12と抵抗20でバッファの役割も果たす。UVLO(低電圧誤動作防止)回路11は、電源電圧VCC2を監視するもので、その動作は、UVLO回路1と同じであるので、説明を省略する。
1次側回路80のIN1の端子に入力された方形波のパルス信号を、そのまま絶縁トランス31を介して2次側回路81に伝達しようとすると、パルス信号のパルス幅の時間に応じた電流が絶縁トランス31に流れることになるので、パルス幅が長いと消費電力が増大してしまう。これを防ぐために、パルス発生器4、5では、入力パルス信号のパルス幅を狭くするように整形して出力する。パルス信号は、ハイレベルのパルスとローレベルのパルスとが交互に形成されたものであるから、ハイレベルのパルスの幅を狭めるためのパルス発生器4と、ローレベルのパルスの幅を狭めるためのパルス発生器5が設けられている。
同様に、2次側回路81のIN2の端子に入力された方形波のパルス信号を、そのまま絶縁トランス32を介して1次側回路80に伝達しようとすると、パルス信号のパルス幅の時間に応じた電流が絶縁トランス32に流れることになるので、パルス幅が長いと消費電力が増大してしまう。これを防ぐために、パルス発生器14、15では、入力パルス信号のパルス幅を狭くするように整形して出力する。ハイレベルのパルスの幅を狭めるためのパルス発生器14と、ローレベルのパルスの幅を狭めるためのパルス発生器15が設けられている。
ここで、パルス発生器4、5、14、15は、パルス信号の立ち上がりをトリガーにして、元の信号より幅の狭いパルスを生成するものであり、すべて同じ回路構成とすることができる。また、1次側回路80では、GND1で接地されるようにし、2次側回路81ではGND2で接地されるように構成している。共通の接地ラインとしていないのは、1次側回路80の接地電位と2次側回路81の接地電位が異なるためである。
次に、絶縁信号伝達回路の動作を説明する。1次側回路80のIN1の端子に入力されたパルス信号は、インバータ2で反転される。この反転信号は、パルス発生器5に入力され、反転信号の立ち上がりをトリガーにして、元のパルス信号より幅の狭いパルスを生成して絶縁トランス31の1次側に出力する。絶縁トランス31の1次側インダクタ31aに供給されたパルスによる電流の変化により、絶縁トランス31の2次側インダクタ31bに電流が発生し、これが、インバータ16、17を介してRSフリップフロップ18に供給される。
2次側インダクタ31bに流れる電流の向きにより、RSフリップフロップ18のS端子にハイレベル信号が入力されるか、R端子にハイレベル信号が入力されるかが決まる。上記の場合、RSフリップフロップ18のR端子にハイレベル信号が、S端子にはローレベル信号が入力され、出力Qはローレベル信号となる。出力Qからのローレベル信号はバッファ19を通ってOUT1に出力される。
絶縁トランス31の1次側インダクタ31aに供給されたパルスは、IN1の端子に入力されたパルス信号の反転信号に基づいているものであるから、IN1の端子に入力されたパルス信号の立下りに対応して発生したパルスである。IN1の端子に入力されたパルス信号のローレベルのパルスに基づいて絶縁トランス31を動作させ、ローレベルのパルスをRSフリップフロップ18で発生させたことになり、これは、IN1の端子に入力されたパルス信号のローレベルのパルス部分を復調させたことになる。
他方、インバータ2で反転された反転信号は、インバータ3でさらに、反転されて、元の状態、すなわちIN1の端子に入力されたパルス信号の状態に戻る。このパルス信号の立ち上がりをトリガーとして、パルス発生器4では、元の信号よりも狭いパルス幅のパルスを生成して絶縁トランス31の1次側に出力する。絶縁トランス31の1次側インダクタ31aに供給されたパルスによる電流の変化により、絶縁トランス31の2次側インダクタ31bに電流が発生し、これが、インバータ16、17を介してRSフリップフロップ18に供給される。
この場合、パルス発生器4でパルスが生成されたときとは、1次側インダクタ31aに流れる電流の向きが逆になるので、2次側インダクタ31bに流れる電流の向きも逆になり、RSフリップフロップ18のS端子にはハイレベル信号が入力され、R端子にはローレベル信号が入力され、出力Qはハイレベル信号となる。出力Qからのハイレベル信号はバッファ19を通ってOUT1に出力される。
上記では、IN1の端子に入力されたパルス信号のハイレベルのパルスに基づいて絶縁トランス31を動作させ、ハイレベルのパルスをRSフリップフロップ18で発生させたことになり、これは、IN1の端子に入力されたパルス信号のハイレベルのパルス部分を復調させたことになる。
以上のようにして、パルス発生器4、5、RSフリップフロップ18等を用いることにより、絶縁トランス31を駆動させる消費電力を抑制しつつ、1次側回路80に入力されたパルス信号を2次側回路81で復調させることができる。
一方、2次側回路81のIN2に入力されたパルス信号がパルス発生器14、15、RSフリップフロップ8等を介して1次側回路80のOUT2に伝達される動作は、上述したIN1に入力されたパルス信号が伝達される動作と同じであるから、説明を省略する。
次に、温度検出回路構成の一例を図6に示す。まず、外付けの温度センサ35は、ダイオードを2個直列に接続した構成としている。温度センサ35はパワートランジスタ等のスイッチング素子の近傍に設けられる。本実施例のように、温度センサ35をダイオードで構成した場合、温度センサとしてのダイオードは、定電流の条件では、温度が上昇すると順方向電圧が小さくなる特性を有している。ダイオードに一定の電流を供給し、順方向電圧を測定することによって、パワートランジスタ等のスイッチング素子の温度を測定することができる。
上記のように、温度センサ35のダイオードに定電流を流す必要があるため、定電流源を、オペアンプによる増幅器41、FET42、カレントミラー回路43で構成している。カレントミラー回路43は、P型MOSのFET43a、43bで構成されている。FET43aのゲートとFET43bのゲートが接続され、FET43aのドレインとFET43bのドレインが接続されている。FET43bはダイオード接続されている。
FET43bのドレイン−ソース間に流す電流が決まると、FET43aのドレイン−ソース間に流れる電流も決まる。また、増幅器41とN型MOSのFET42とで、パワー増幅器を構成している。
次に、温度センサ35で検出された温度検出電圧TAINはAD変換回路44に入力される。AD変換回路44は、いわゆる逐次比較型AD変換回路等により構成される。AD変換回路44でデジタル値に変換されたTAIN信号は、デジタル比較回路45に入力される。
デジタル比較回路45は、カウンタやデジタル比較器などにより構成されている。発振回路46は所定の周波数のクロックパルスを発生させるものであり、この発振回路46からのクロックをデジタル比較回路45内のカウンタで計数することにより、デジタルの三角波信号を生成する。また、デジタル比較回路45は、デジタル比較器を備えており、上記デジタルの三角波信号とデジタル値に変換されたTAIN信号とを比較する。そして、デジタル値のTAIN信号がデジタルの三角波信号よりも大きいときに、ハイレベル信号を出力する。また、デジタル値のTAIN信号がデジタルの三角波信号よりも小さいときにローレベル信号を出力する。
デジタル比較回路45の出力信号は、次にインバータ回路に出力される。インバータ回路は、N型MOSのFET37とP型MOSのFET36で構成される。FET36のソースとFET37のドレインとが接続され、FET36のゲートとFET37のゲートが接続されている。デジタル比較回路45の出力信号は、FET36のゲート及びFET37のゲートに入力される。
デジタル比較回路45の出力信号は、FET36、37によるインバータで反転されてTOUT信号として出力される。また、VTO端子の信号は、TOUT信号のハイレベル値を示す。このようにして、温度センサ35からの温度の大きさは、TOUT信号のパルス幅又はデューティ信号により検出される。
ここで、接続端子にもあるFAL信号について説明する。これは、温度センサ35で検出された温度が非常に高い状態となっていることを示し、温度検出電圧信号TAINが極めて低くなった場合である。このように、温度センサ35による検出温度が限界値に達したときに発生させる信号である。
コンパレータ49のマイナス端子にはDC電源が接続されている。このDC電源の電圧値を上記温度の限界値に対応する電圧に設定しておく。一方、コンパレータ49のプラス端子には温度検出電圧信号TAINが入力される。温度検出電圧信号TAINがDC電源の電圧値よりも高いときには、ハイレベル信号がコンパレータ49より出力される。比較器49からのハイレベル信号は、N型MOSのFET38のゲートに入力される。これにより、FET38はオン状態になり、FAL端子はローレベル状態となる。
一方、検出される温度が下がってきて、温度検出電圧信号TAINがDC電源の電圧値よりも低くなると、比較器49の出力はローレベル信号に反転する。比較器49からのローレベル信号は、N型MOSのFET38のゲートに入力される。これにより、FET38はオフ状態になり、FAL端子はハイレベル状態となる。このようにして、温度検出対象の温度上昇が限界まで到達したことを知らせる。このFAL信号は、外部の制御機器等に取り込まれ、温度検出対象の動作を停止させる等の制御信号として用いられる。
図1の絶縁信号伝達回路と、図5の温度検出回路を組み合わせて構成したのが、図2の温度検出装置90である。図6の温度検出回路と同じ数字を付している回路素子については、図6の回路の動作と同じであるので、高電圧側回路である温度検出回路の説明は省略する。
図2では、図1の絶縁信号伝達回路とは異なり、絶縁トランス回路101で分離された1次側回路と2次側回路の間で双方向の信号伝達が行なわれるものではなく、温度検出回路100側から信号復調回路102側の一方向に信号が伝達される温度検出装置である。
したがって、図1で説明した絶縁トランス70、71の消費電力を抑えるために、入力パルス信号のパルス幅を狭くするように整形して出力するパルス発生器を温度検出回路100側にのみ設けている。また、温度検出回路100から出力される信号は、温度検出信号であるTOUT信号と、限界の温度に達したことを知らせるFAL信号の2系統である。1系統の信号伝達経路については、図1で説明したように、入力パルス信号のハイレベルのパルスの幅を狭めるためのパルス発生器と、ローレベルのパルスの幅を狭めるためのパルス発生器が必要である。
このため、図2に示すように、デジタル比較回路45から出力される検出温度に対応したパルス信号を伝達するための第1パルス発生器52と第2パルス発生器が設けられている。また、コンパレータ49から出力される限界の温度に達したことを知らせるFAL信号を伝達するための第3パルス発生器54と第4パルス発生器55が設けられている。
図1と図2を対応付けると以下のようになる。図1のインバータ2が図2のインバータ47に、インバータ3がインバータ48に、パルス発生器4が第1パルス発生器52に、パルス発生器5が第2パルス発生器53に、絶縁トランス31が絶縁トランス70に、インバータ16がインバータ56に、インバータ17がインバータ57に、RSフリップフロップ18がRSフリップフロップ60に、バッファ19がバッファ62にそれぞれ対応している。
したがって、図1で説明した動作と同じであるので、上記の対応付けられた図2の回路についての説明や、信号復調回路102についての説明も省略する。また、コンパレータ49の出力のFAL信号を伝達復調する信号系統を構成する、インバータ50、インバータ51、第3パルス発生器54、第4パルス発生器55、絶縁トランス71、インバータ58、インバータ59、RSフリップフロップ61、バッファ63は、上記の動作と同じであるので、この説明も省略する。
ここで、温度検出回路100と絶縁トランス回路101とは、同一基板(同一フレーム)に形成されている。絶縁トランス回路101は、電源電圧を供給する必要がなく、磁気的な相互誘導作用により電流信号を得ることができるため、温度検出回路100と共通基板とすることができる。
図2の温度検出装置を1パッケージ化した基板上の実装状態を図4に示す。
図4(a)は、パッケージ上面から見た内部の写真画像を示す。図4(b)は図4(a)を拡大した写真画像であり、真中に位置するのが絶縁トランス回路101に相当する。また、向かって左側に配置されているのが温度検出回路100に相当し、向かって右側に配置されているのが信号復調回路102に相当する。
絶縁トランスと信号復調回路の間のSの部分は、プラスティックモールドが形成されている。
絶縁トランスはチップ化されており、温度検出回路と同一基板上に形成され、裏面には銅アイランドが形成されている。銅アイランドが形成された裏面から見て透視した構造が図4(c)に示されている。銅アイランド上には、ボンディングパッドが形成されており、銅アイランドよりも内側には、銅コイルが形成されている。
チップ化された絶縁トランスの積層構造を図3に示す。
銅アイランド上にシリコン(Si)基板が形成され、シリコン基板上に1次側又は2次側の銅コイルが形成されている。
この銅コイルを覆うようにSiO2等による誘電体層が積層されている。誘電体層上には、2次側又は1次側の銅コイルが形成される。このように、1次側コイルと2次側コイルは誘電体層により電気的には絶縁されている。これを裏面から透視して見た図が、図4(c)となる。
次に、本実施の形態に係る温度検出装置が適用される装置の例を図5に示す。図5は、自動車の低電圧側基板410と高電圧側基板511との間で双方向に信号を伝達する例が示される。低電圧側基板410は、主にECU72により構成されている。ECUとは、エレクトロニックコントロールユニット又はエンジンコントロールユニットと呼ばれるもので、コンピュータによりエンジンの制御や駆動系、操舵系の制御等を行なうユニットである。
高電圧側基板411は、モータ112を駆動するためのパワー半導体モジュール77が搭載されている。パワー半導体モジュール77のパワースイッチング素子として、絶縁ゲートバイポーラトランジスタ(IGBT)が例示されている。各IGBTのゲートは、ゲートドライバ75に接続される。
ECU72から出力された制御信号が、アイソレータ73を介してゲートドライバ75に伝達される。ECU72からの制御信号により、ゲートドライバ75から駆動信号が出力される。この駆動信号によりPWM制御されて、パワー半導体モジュール77の6個IGBTが所望のタイミングでオン−オフされ、モータ112駆動用の三相交流電力が生成される。
一方、パワー半導体モジュール77のIGBTの近くに設置された温度センサ(図示せず)で温度が検出されて、検出信号が温度検出回路76に入力され、パルス信号に変換されて出力され、アイソレータ74を介してECU72に伝達される。従来、アイソレータにはフォトカップラを使用していたが、本実施の形態では、絶縁トランスを使用し、温度検出回路76とアイソレータ74とを1パッケージ化した温度検出装置90とした。図5の温度検出装置90が、図2示す温度検出装置90である。
(比較例)
比較例として、パワースイッチング素子が搭載された車体を基準電位とする車載システムでは、低電圧基板と高電圧基板とが接続され、低電圧基板と高電圧基板とは絶縁されており、高電圧基板側には、パワーカードが搭載されている。
パワーカードは、パワースイッチング素子、温度センサとしてのダイオードを搭載してパッケージ化されたものである。
ここで、パワースイッチング素子は、車両走行用の回転電機に接続されるインバータを構成する。車両走行用の回転電機とは、車載主機としての回転電機や、車載主機としての回転電機に電力を供給する高電圧バッテリを充電する発電機等である。一方、上記温度センサは、パワースイッチング素子付近に配置されて、その温度を検出する。
また、高電圧基板側には、温度検出信号をPWM信号に変える温度検出回路が搭載されている。低電圧基板と高電圧基板とは、フォトカプラにより絶縁されており、低電圧基板と高電圧基板とを絶縁しつつも信号をその一方から他方へと伝達させるための絶縁手段である。
通常、低電圧基板と高電圧基板とを絶縁する絶縁素子としてフォトカプラが用いられるため、フォトカプラと温度検出回路とは、同一の基板上に配置されず、別々のパッケージに内蔵されている。
また、フォトカプラは、送信側の発光ダイオードと受信側のフォトダイオードで構成されている。発光ダイオードは高電圧側の温度検出回路側に配置され、フォトダイオードは低電圧基板側に配置されている。このように、発光ダイオードの作動電圧とフォトダイオードの作動電圧とは異なるものであり、共通の基板上に作製することができず、同一のパッケージにすることが難しい。
第1の実施の形態に係る温度検出装置によれば、温度センサ35で検出された温度に応じた第1のパルス信号を出力する温度検出回路100と、第1のパルス信号を温度検出回路100とは異なる作動電圧で動作する集積回路との間に絶縁トランス70、71を構成し、絶縁を維持しつつ、第1のパルス信号を温度検出回路100から集積回路に伝達している。
このように、絶縁トランス70、71を用いているので、絶縁トランス70、71に異なる電圧を供給する必要がなく、磁気変化による信号伝達が行われる。このため、温度検出回路100と絶縁トランス70、71とは共通の基板上に実装することができ、装置の小型化を行うことができる。
[第2の実施の形態]
図7は、本発明の第2の実施の形態に係る温度検出回路210の回路構成を示す。
第2の実施の形態に係る温度検出回路は、温度センサ35からの温度検出信号をデジタル値に変換するA/D変換回路44と、三角波形に相当するデジタル信号を時系列に出力する三角波発生回路(第1カウンタ162と発振回路163)と、A/D変換回路44から出力されるデジタルの温度検出信号と三角波発生回路から出力されるデジタル信号とを比較するデジタル比較器(デジタル比較回路)45とを備え、デジタル比較器45からデューティ信号を出力するようになっている。
デジタル比較器45で比較処理が行われる周期は、三角波形の最大値から次の最大値まで又は三角波の最小値から次の最小値までを1サイクルとし、4サイクルで構成される。
また、比較処理が行われる1周期のうち、最初の2サイクルでデューティ比が決定される。
また、温度センサ35で検出した温度が限界値に達したときに、デジタル比較器45から検知信号を出力するようにできる。
また、温度センサ35は、定電流で動作し、温度に対応して電圧が変化する素子を備えるようにできる。
また、温度センサ35に電流を流す定電流源は、カレントミラー回路301を備え、カレントミラー回路301に接続される抵抗の値により温度センサ35に流す電流を変化させるように構成されている。
ここで、一例として、外付けの温度センサ121は、ダイオードを2個直列に接続した構成としている。温度センサ121はパワートランジスタ等のスイッチング素子の近傍に設けられる。
本実施例のように、温度センサ121をダイオードで構成した場合、温度センサとしてのダイオードは、定電流の条件では、温度が上昇すると順方向電圧が小さくなる特性を有している。ダイオードに一定の電流を供給し、順方向電圧を測定することによって、パワートランジスタ等のスイッチング素子の温度を測定することができる。
上記のように、温度センサ121のダイオードに定電流を流す必要があるため、定電流源を、可変抵抗151、152、オペアンプによる増幅器302、FET303、カレントミラー回路301で構成している。
基準電圧発生回路105は、電源電圧VCCから、温度検出回路210内の特定の素子に必要な電圧を調整して供給する役割を果たすもので、例えば、1.25Vの出力電圧を発生させるように構成することができる。カレントミラー回路301は、P型MOSのFET112、113で構成されている。FET112のゲートとFET113のゲートが接続され、FET112のドレインとFET113のドレインが接続されている。FET113はダイオード接続されている。
FET113のドレイン−ソース間に流す電流が決まると、FET112のドレイン−ソース間に流れる電流も決まる。また、増幅器302とN型MOSのFET303とで、パワー増幅器を構成している。可変抵抗151、152を調整することで、FET113に流す電流を変えることができ、温度センサ121のダイオードに流す電流を変えることができる。
また、FET113のドレイン−ソース間に流す電流とFET112のドレイン−ソース間に流れる電流の比は、FET303に接続されている度外付けの抵抗120と温度センサ121の内部抵抗の比で決まるものである。例えば、通常、温度センサ121の内部抵抗は抵抗120の1/20程度に設定されることから、カレントミラー回路301は、FET113のドレイン−ソース間に流れる電流の約20倍の電流を温度センサ121に供給する定電流源として機能する。
一方、オペアンプによる増幅器104は、基準電圧発生回路105で生成された電圧を増幅して、AD変換回路107に供給するものである。増幅器104のマイナス入力端子と出力端子との間に可変抵抗141が設けられている。また、増幅器104のマイナス入力端子とGNDとの間に設けられた可変抵抗142は、可変抵抗141と直列に接続されている。この可変抵抗141、142により増幅器104の出力電圧を調整してAD変換回路107に供給する。例えば、図に示されるように、3.3Vに設定される。
次に、温度センサ121で検出された温度検出電圧と三角波との比較について説明する。AD変換回路107は、逐次比較レジスタ171、DA変換器172、アナログコンパレータ173、レジスタ174、DA変換器164aで構成されている。いわゆる逐次比較型AD変換回路と呼ばれるものである。逐次比較レジスタ171は、連続的に近似値を順次作成するレジスタである。まず、変換開始の指令があると、逐次比較レジスタ171がMSBを1に設定する。この結果をDA変換器172でD/A変換し、アナログ量に戻し、コンパレータ173で温度検出電圧と比較する。これにより、仮に温度検出電圧の電圧値の方が高い場合、MSBは1のままにする。
次に、逐次比較レジスタ171の2ビット目が、同様に1に設定される。この結果をDA変換器172でD/A変換し、アナログ量に戻し、コンパレータ173で温度検出電圧と比較する。仮に温度検出電圧の方が低い場合,逐次比較レジスタ171の2ビット目を0に戻す。このように、MSBからLSBの方向に順次ビットをセットして比較し、温度検出電圧より大きくなればリセット、小さければ残すという動作を続ける。LSBまでこの動作を続けると、温度検出電圧に最も近いデジタル量が残る。このデジタル値を取り出してレジスタ174に記憶させておく。
次に、レジスタ174に保持されている温度検出電圧のデジタル信号は、デジタル比較回路200に出力される。デジタル比較回路200では、全てデジタル信号で処理される。デジタル比較回路200は、デジタル比較器161、第1カウンタ162、発振回路163、第2カウンタ164で構成される。レジスタ174のデジタル値と第1カウンタ162の出力値をデジタル比較器161でデジタル比較し、レジスタ174のデジタル値の方が大きいときにハイレベル信号を出力する。また、レジスタ174のデジタル値の方が、第1カウンタ162の出力値よりも小さいときにローレベル信号を出力する。
発振回路163は、一定周期のクロック信号を発生させるもので、このクロックの数を第1カウンタ162で計数する。第1カウンタ162は、発振回路163からのクロックを計数した値を順次、比較器161に出力する。
図8は、デジタル比較回路200に関するタイムチャートであり、主として比較器161で比較されるデータと、比較器161からの出力に関するタイムチャートを示す。
発振回路163からのクロックは、第2カウンタ164にも入力される。第2カウンタ164は、コンパレータ173のオフセットをキャンセルするために用いられるもので、コンパレータ173のオフセット量に相当するデジタル値まで計数されるように設定されている。発振回路163が動作すると、第2カウンタ164は、コンパレータ173のオフセット相当量になるまで計数を行い、その値をDA変換器175に出力する。第2カウンタ164からの入力デジタル値は、DA変換器175によりアナログ量に変換され、コンパレータ173のオフセット調整端子に入力される。これにより、コンパレータ173が有するオフセットがキャンセルされる。
第1カウンタ162から出力されるデジタル値は、発振回路163からのクロックにより、その数値が段階的(例えば1ずつ)に増加して行くが、それが三角波の傾斜部分S1に相当する。一方、第1カウンタ162で計数した数値が三角波の最大値S3に到達したときに、第1カウンタ162は、今まで計数された数値をリセットして0になるように設定されている。したがって、最大値からすぐに0に移行するため、三角波のS3に示されるように傾きがない直線となり、S3に関してはパルス幅がない状態となる。このように、第1カウンタ162と発振回路163とで、アナログの三角波形に相当するデジタル信号を時系列に出力する三角波発生回路を構成する。
レジスタ174から比較器161に供給される温度検出電圧値のデジタル値は、図8のTAIN信号で示される。図8で示されるように、TAIN信号と第1カウンタ162から出力される三角波に相当する計数値とが比較される。ここで、比較を行なう周期は、各周期T0〜T4に示されるように、DutyHi期間とDutyLo期間を1サイクルとしたときの2サイクル分で構成される。
DutyHi期間は、三角波の最大値から次の最大値までの期間又は三角波の最小値から次の最小値までの期間に相当する。DutyLo期間は、DutyHi期間の次の期間であり、三角波の最大値から次の最大値までの期間又は三角波の最小値から次の最小値までの期間に相当する。
図8では、TAIN信号のレベルがどのように変化するかを例示したものであるため、図8に記載されたTAIN信号と三角波とを比較した結果と、比較器161の出力信号に相当するTOUTとのタイミングは一致していないことに留意する必要がある。
具体的に、TOUT信号が形成される過程を説明する。例えば、図8に示されるように、三角波の最大値から次の最大値までの1周期又は三角波の最小値から次の最小値までの1周期を2.5m秒に設定することができる。
仮に、周期T1において、TAINが三角波の最大値の90%ラインN1となっていた場合、比較器161で三角波とN1とが比較されて、三角波よりもN1が高い期間についてはハイレベル信号が出力され、三角波よりもN1が低い期間についてはローレベル信号が出力される。2.5m秒の周期の90%に相当するため、2.5×0.9=2.25m秒となる。これが、2.25msecDuty90%クランプと記載されているパルス期間である。
次のDutyLo期間は、2.5−2.25=0.25m秒と2.5m秒との合計の2.75m秒のパルス幅となる。周期T1は、2つのDutyHi期間と2つのDutyLo期間からなっているが、最初のDutyHi期間とDutyLo期間で、比較器161で三角波とN1とが比較された結果が出力され、次のDutyHi期間とDutyLo期間では、比較処理を行なわずに、三角波の周期である2.5m秒幅のハイレベルのパルスと2.5m秒幅のローレベルのパルスを出力する。
以上説明した周期T1の動作は、同様にT2、T3、T4でも行なわれる。T2において、TAINが三角波の最大値の90%ラインN1の状態を維持していた場合、周期T1での動作と同様に、最初のDutyHi期間で2.25m秒幅のハイレベルパルスが出力され、最初のDutyLo期間で、2.75m秒のパルス幅のローレベルパルスが出力される。
次のDutyHi期間とDutyLo期間では、比較処理を行なわずに、三角波の周期である2.5m秒幅のハイレベルのパルスと2.5m秒幅のローレベルのパルスを出力する。この状態が図8に示されている。
周期T3では、TAINが三角波の最大値の10%ラインN2となっていた場合が記載されている。比較器161で三角波とN2とが比較されて、三角波よりもN2が高い期間についてはハイレベル信号が出力され、三角波よりもN2が低い期間についてはローレベル信号が出力される。最初のDutyHi期間は、2.5m秒の周期の10%に相当するため、2.5×0.1=0.25m秒となる。これが、0.25msecDuty10%クランプと記載されているパルス期間である。
次のDutyLo期間は、2.5−0.25=2.25m秒と2.5m秒との合計の4.75m秒のパルス幅となる。さらに、次のDutyHi期間とDutyLo期間では、比較処理を行なわずに、三角波の周期である2.5m秒幅のハイレベルのパルスと2.5m秒幅のローレベルのパルスを出力する。
周期T4において、TAINが三角波の最大値の10%ラインN2の状態を維持しているので、周期T3での動作と同様に、最初のDutyHi期間で0.25m秒幅のハイレベルパルスが出力され、最初のDutyLo期間で、4.75m秒のパルス幅のローレベルパルスが出力される。次のDutyHi期間とDutyLo期間では、比較処理を行なわずに、三角波の周期である2.5m秒幅のハイレベルのパルスと2.5m秒幅のローレベルのパルスを出力する。
以上のようにして、各周期Tn(n=0〜N)毎に、比較器161で、温度センサ121の温度検出電圧信号であるTAINと三角波とを比較した結果をレベルシフタ108に送出する。
ここで、接続端子にもあるFAIL信号について説明する。例えば、図8において、周期T4における三角波形とTAIN信号の関係に示されるように、TAIN信号が三角波形信号よりも高い部分が全くなくなってしまった場合の動作である。これは、温度センサ121で検出された温度が非常に高い状態となっていることを示し、温度検出電圧信号TAINが極めて低くなった場合である。
この場合には、温度検出対象の温度上昇が限界まで到達したことを知らせるために、比較器161はローレベル信号を出力する。比較器161からのローレベル信号は、N型MOSのFET109のゲートに入力される。これにより、FET109はオフ状態になり、FAIL端子はハイレベル状態となる。このFAIL信号は、外部の制御機器等に取り込まれ、温度検出対象の動作を停止させる等の制御信号として用いられる。
比較器161の出力信号は、レベルシフタ108により、DC電圧レベルが変換されて、ハイレベル信号はローレベル信号に、ローレベル信号はハイレベル信号に変換される。レベルシフタ108からの出力は、N型MOSのFET111のゲート及びP型MOSのFET110のゲートに入力される。
FET110のソースとFET111のドレインとが接続され、FET110のゲートとFET111のゲートが接続されたに等しい構成となっているので、FET110とFET111でインバータを構成している。このため、レベルシフタ108からの出力信号は、FET110、111によるインバータで反転される。したがって、ロジック的には、比較器161からの出力信号がそのままTOUT信号になる。このように、温度センサ121で検出された温度は、パルス信号のパルス幅又はデューティ比に変換されて検出される。また、図8にも表わされていたVTO信号は、TOUT信号のハイレベル値を示す。このTOUT信号が、例えば、トルクやスイッチング周波数の制御等に用いられる。
以上のように、比較器からのデューティ信号を得るために、温度検出電圧信号をデジタル値に変換するとともに、比較の基準となる三角波をデジタル信号として、デジタル値による比較処理を行っているために、アナログの三角波のときのように、三角波の最大値、最小値、三角波の傾斜等が変動することがなく、極めて精度の良いデューティ信号を得ることができる。
(比較例)
比較例として、スイッチング素子の破壊を回避するために、スイッチング素子の温度を検出し、得た情報を基にインバータを冷却するか、またはスイッチング素子やインバータの温度を測定してトルクやスイッチング周波数を制限する技術がある。
この比較例において、ダイオードなどのPN接合半導体素子は、温度変化に対して電圧が線形に変化する。温度センサとしてダイオードをスイッチング素子近傍に設置し、電圧を観測すると、高精度、高応答性の温度情報を得られる。高精度な温度情報が得られればスイッチング素子の破壊温度近くまでトルクを出力でき、インバータの高密度化が期待できる。
上記のように、ダイオードなどのPN接合半導体素子を温度センサとして用いた場合には、温度検出回路では、温度センサからの温度検出電圧とアナログ回路で生成した三角波とを比較器で比較している。
比較器で三角波と温度検出電圧とを比較し、例えば、温度検出電圧が三角波よりも高いときは比較器の出力がハイレベルとなり、温度検出電圧が三角波よりも低いときは比較器の出力がローレベルとなるように構成しておく。そして、温度が上昇するにしたがい、温度検出電圧は降下していくので、比較器から出力されるパルス信号のデューティサイクルが変わり、このパルス信号に基づき、トルクやスイッチング周波数を制御することで、温度の上昇を防止するようにしている。
例えば、パワースイッチを用いて電力制御を行う場合に、アナログの三角波形と指令値に基づく数値とを比較することによりデューティ信号を生成している。
ところが、比較器の出力パルス信号は、三角波と温度検出電圧との比較により決定されるため、比較器から出力される出力パルス信号のデューティサイクルの精度を上げるためには、アナログ三角波の最大値、最小値、及び三角波の傾きを精度良く生成する必要がある。
しかし、アナログの三角波を生成する回路は、外部環境の温度変化や電源電圧の変動等にも影響を受け、安定したアナログの三角波形を生成できないため、比較器から出力される出力パルス信号のデューティサイクルの精度を上げることが難しい。
第2の実施の形態に係る温度検出回路では、温度センサ121からの温度検出信号をデジタル値に変換するA/D変換回路107と、三角波形に相当するデジタル信号を時系列に出力する三角波発生回路(第1カウンタ162、発振回路163)と、A/D変換回路107から出力されるデジタルの温度検出信号と三角波発生回路から出力されるデジタル信号とを比較するデジタル比較器161とを備えており、比較器161からデューティ信号を出力している。このように、温度検出信号だけでなく、三角波形についてもデジタル信号としているため、三角波形の最大値、最小値、及び三角波形の傾き等に関して変動は発生しないので、精度の良いデューティ出力信号を得ることができる。
[第3の実施の形態]
図9は、第3の実施の形態に係るパワー半導体モジュールを含む駆動系装置のブロック構成例を示す。
第3の実施の形態に係るパワー半導体モジュール77は、パワースイッチング素子(IGBT)により構成されたパワー素子回路と、パワースイッチング素子の温度を測定する温度検出用ダイオード35と、温度検出用ダイオード35からの電圧信号により温度を検出する温度検出回路77aとを備え、温度検出用ダイオード35と温度検出回路77aはSOI構造により1つのチップ上に形成されている。
また、チップとパワー素子回路とは、共通のフレーム上に形成され、1つのパッケージに内蔵されている。
図9は、自動車の低電圧側基板410と高電圧側基板411との間で双方向に信号を伝達する例が示される。低電圧側基板410は、主にECU72により構成されている。ECUとは、エレクトロニックコントロールユニット又はエンジンコントロールユニットと呼ばれるもので、コンピュータによりエンジンの制御や駆動系、操舵系の制御等を行なうユニットである。
高電圧側基板411には、モータ112を駆動するためのインバータ回路77bが構成されたパワー半導体モジュール77が搭載されている。パワー半導体モジュール77は、1つのパッケージに形成されており、内部に温度検出回路77aとインバータ回路77bが形成されている。インバータ回路77bのパワースイッチング素子として、絶縁ゲートバイポーラトランジスタ(IGBT)が例示されている。各IGBTのゲートは、ゲートドライバ75に接続され、各IGBTと並列にフライホイールダイオードが接続されている。また、各IGBTには、DC電源78からDC電圧が供給される。
ECU72から出力された制御信号が、アイソレータ73を介してゲートドライバ75に伝達される。ECU72からの制御信号により、ゲートドライバ75から駆動信号が出力される。この駆動信号によりPWM制御されて、インバータ回路77bの6個のIGBTが所望のタイミングでオン−オフされ、モータ112駆動用の三相交流電力が生成される。
一方、インバータ回路77bのIGBTの近くに設置されたダイオードによる温度センサで温度が検出されて、検出信号が温度検出回路77aに入力され、パルス信号に変換されて出力され、アイソレータ74を介してECU72に伝達される。アイソレータ73,74はフォトカプラや絶縁トランスが用いられる。
ここで、温度検出回路77aとダイオードによる温度センサ35とは、半導体積層構造を作製する際に、HT−SOI(Silicon on Insulator)構造を用い、1チップ化されている。SOI構造は、シリコン基板の上に薄い絶縁酸化膜を作り込み、さらにその上にトランジスタやセンサなどの電気回路を形成する技術のことであり、通常のバルクCMOS技術よりも高速性、低消費電力性の高い技術である。このSOI構造におけるジャンクション温度は、225℃になり、SOI構造による1チップ化を行うことで、精度良く安定した温度検出が行える。
さらに、SOI構造により1チップ化された温度センサ35と温度検出回路77aは、インバータ回路77bと同一パッケージに内蔵されている。すなわち、インバータ回路77bのチップと温度センサを含む温度検出回路77aのチップは同一フレーム上に配置される。このようにして、さらに温度検出の精度を向上させる。
図10は、図9のパワー半導体モジュール77におけるダイオードからなる温度センサ35の配置位置を例示したものである。温度センサ35は、IGBTの近くに設けられる。また、温度センサ35は、ダイオードを2個直列に接続した構成としている。温度センサとしてのダイオードは、定電流の条件では、温度が上昇すると順方向電圧が小さくなる特性を有している。ダイオードに一定の電流を供給し、順方向電圧を測定することによって、パワートランジスタ等のスイッチング素子の温度を測定することができる。
また、図10では、温度検出回路77aと温度センサ35とを離して記載しているが、これは、温度検出ダイオードの配置位置をわかりやすくするためであり、上述したように、温度検出ダイオードと温度検出回路77aはSOI構造により1チップ化されている。一方、図9のゲートドライバ75の機能等を含む制御信号を出力する回路として制御回路80が設けられている。
次に、図9、10に示された温度検出回路77aの回路構成例を図11に示す。上述したように、温度センサ35のダイオードに定電流を流す必要があるため、定電流源を、オペアンプによる増幅器41、FET42、カレントミラー回路43で構成している。カレントミラー回路43は、P型MOSのFET43a、43bで構成されている。FET43aのゲートとFET43bのゲートが接続され、FET43aのドレインとFET43bのドレインが接続されている。FET43bはダイオード接続されている。
FET43bのドレイン−ソース間に流す電流が決まると、FET43aのドレイン−ソース間に流れる電流も決まる。また、増幅器41とN型MOSのFET42とで、パワー増幅器を構成している。
次に、温度センサ35で検出された温度検出電圧TAINはAD変換回路44に入力される。AD変換回路44は、いわゆる逐次比較型AD変換回路等により構成される。AD変換回路44でデジタル値に変換されたTAIN信号は、デジタル比較回路45に入力される。
デジタル比較回路45は、カウンタやデジタル比較器などにより構成されている。発振回路46は所定の周波数のクロックパルスを発生させるものであり、この発振回路46からのクロックをデジタル比較回路45内のカウンタで計数することにより、デジタルの三角波信号を生成する。また、デジタル比較回路45は、デジタル比較器を備えており、上記デジタルの三角波信号とデジタル値に変換されたTAIN信号とを比較する。そして、デジタル値のTAIN信号がデジタルの三角波信号よりも大きいときに、ハイレベル信号を出力する。また、デジタル値のTAIN信号がデジタルの三角波信号よりも小さいときにローレベル信号を出力する。
デジタル比較回路45の出力信号は、次にインバータ回路に出力される。インバータ回路は、N型MOSのFET37とP型MOSのFET36で構成される。FET36のソースとFET37のドレインとが接続され、FET36のゲートとFET37のゲートが接続されている。デジタル比較回路45の出力信号は、FET36のゲート及びFET37のゲートに入力される。
デジタル比較回路45の出力信号は、FET36、37によるインバータで反転されてTOUT信号として出力される。また、VTO端子の信号は、TOUT信号のハイレベル値を示す。このようにして、温度センサ35からの温度の大きさは、TOUT信号のパルス幅又はデューティ信号により検出される。
ここで、接続端子にもあるFAL信号について説明する。これは、温度センサ35で検出された温度が非常に高い状態となっていることを示し、温度検出電圧信号TAINが極めて低くなった場合である。このように、温度センサ35による検出温度が限界値に達したときに発生させる信号である。
コンパレータ49のマイナス端子にはDC電源が接続されている。このDC電源の電圧値を上記温度の限界値に対応する電圧に設定しておく。一方、コンパレータ49のプラス端子には温度検出電圧信号TAINが入力される。温度検出電圧信号TAINがDC電源の電圧値よりも高いときには、ハイレベル信号がコンパレータ49より出力される。比較器49からのハイレベル信号は、N型MOSのFET38のゲートに入力される。これにより、FET38はオン状態になり、FAL端子はローレベル状態となる。
一方、検出される温度が下がってきて、温度検出電圧信号TAINがDC電源の電圧値よりも低くなると、比較器49の出力はローレベル信号に反転する。比較器49からのローレベル信号は、N型MOSのFET38のゲートに入力される。これにより、FET38はオフ状態になり、FAL端子はハイレベル状態となる。このようにして、温度検出対象の温度上昇が限界まで到達したことを知らせる。このFAL信号は、外部の制御機器等に取り込まれ、温度検出対象の動作を停止させる等の制御信号として用いられる。
(比較例)
比較例として、電力スイッチング素子の1つであるIGBT(Insulated Gate Bipolar Transistor )を用いて電動機を駆動する3相インバータ等のシステムでは、例えばモーターロック状態等、モータの動作状態によっては、各相IGBT素子の温度が上昇し、故障を生じる恐れがある。このため、各IGBT素子の温度をモニターし、モニター温度が所定温度以上となった場合には、インバータの出力電力を低減し、IGBT素子の駆動周波数を低減することで、温度上昇を抑制することが通常行われている。
また、比較例においては、インバータ回路と温度検出用ダイオードを同じ基板に搭載してチップ化し、インバータ回路のIGBTの動作時温度の検出を行っている。しかし、この構成では、温度検出用ダイオードと温度検出回路が別チップとなるため、半導体素子のバラツキの影響により、検出精度が低下してしまう。
また、従来のシリコン半導体によるチップ化では、使用限界温度(ジャンクション温度)は、150℃であるため、温度検出用ダイオードと温度検出回路とを1チップ化することが難しい。
第3の実施の形態によれば、パワースイッチング素子により構成されたパワー素子回路と、パワースイッチング素子の温度を測定するために設けられた温度検出用ダイオード35と、温度検出用ダイオード35からの電圧信号により温度を検出する温度検出回路77aとを備えている。また、温度検出用ダイオード35と温度検出回路77aはSOI構造により1つのチップに形成されている。このため、ジャンクション温度は高くなり、温度検出回路77aと温度検出用ダイオード35の半導体素子間の相対精度が向上し、高精度な温度検出を行うことができる。