CN105593994B - 使硫族化物界面电阻最小化的电极材料和界面层 - Google Patents

使硫族化物界面电阻最小化的电极材料和界面层 Download PDF

Info

Publication number
CN105593994B
CN105593994B CN201480055369.0A CN201480055369A CN105593994B CN 105593994 B CN105593994 B CN 105593994B CN 201480055369 A CN201480055369 A CN 201480055369A CN 105593994 B CN105593994 B CN 105593994B
Authority
CN
China
Prior art keywords
layer
phase change
chalcogenide
change memory
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480055369.0A
Other languages
English (en)
Other versions
CN105593994A (zh
Inventor
F.D.吉利
A.戈蒂
D.科隆波
张国维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105593994A publication Critical patent/CN105593994A/zh
Application granted granted Critical
Publication of CN105593994B publication Critical patent/CN105593994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

公开了具有降低的电极‑硫族化物界面电阻的相变存储器单元和用于制作相变存储器单元的方法。在电极层与硫族化物层之间形成界面层，其在基于硫族化物的相变存储器层与电极层之间提供降低的电阻。示范性实施例提供界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。在一个示范性实施例中，界面层包括在约1nm与约10nm之间的厚度。

Description

使硫族化物界面电阻最小化的电极材料和界面层
技术领域
本文描述的系统和技术的实施例涉及存储器设备。更具体地，其中描述的系统和技术的实施例涉及相变交叉点存储器系统，其包括提供降低的电极-硫族化物界面电阻的材料。
背景技术
基于硫族化物的相变存储器中的电极-硫族化物界面处的高电阻需要使用较高的操作电压或可获得降低的驱动电压以用于硫族化物相变。另外，与相变存储器的操作关联的高局部温度（超过600C）使得电极-硫族化物反应成为可能，其不利地影响设备性能。
附图说明
本文描述的实施例通过示例而非限制的方式在附图的图中图示，其中类似的标号指代相似的元件并且其中：
图1描绘根据本文公开的主旨的基于硫族化物的相变交叉点存储器（其包括钨和钼的碳化物及硼化物界面层）的一部分的一个示范性实施例的透视图；
图2是根据本文公开的主旨用于形成基于硫族化物相变交叉点存储器（其包括界面层）的示范性实施例的流程图；
图3A-3B分别描绘根据本文公开的实施例在形成交叉点存储器列（柱）阵列以及继形成交叉点存储器列（柱）阵列之后的基于硫族化物的相变交叉点存储器结构的示范性实施例；
图4描绘根据本文公开的主旨的交叉点存储器阵列（其包括多个基于硫族化物的相变存储器单元）的示范性实施例的示意图；
图5描绘根据本文公开的主旨的电子系统（其包括基于硫族化物的相变交叉点存储器阵列）的示范性实施例的功能框图。
为了图示的简单和清楚起见，将意识到在图中描绘的元件不一定按比例绘制。例如，为了清楚起见，元件中的一些的尺寸可相对于其他元件扩大。图的标度不代表本文描绘的各种元件的精确尺寸和/或尺寸比。此外，在适当情况下，标号在图之中重复来指示对应或类似元件。
具体实施方式
本文描述的技术的实施例涉及半导体存储器，并且更具体地，涉及这样描述的系统和技术，其中涉及相变交叉点存储器系统，其包括提供降低的电极-硫族化物界面电阻的材料。在下列说明中，阐述许多特定细节以提供对本文公开的实施例的全面理解。然而，相关领域内技术人员将认识到本文公开的实施例可以在没有这些特定细节中的一个或多个的情况下或利用其他方法、部件、材料等来实践。在其他实例中，未详细示出或描述众所周知的结构、材料或操作以避免混淆说明书的各个方面。
在该整个说明书中对“一个实施例”或“实施例”的引用指示连同该实施例描述的特定特征、结构或特性包括在至少一个实施例中。从而，短语“在一个实施例中”或“在实施例中”在该整个说明书中各种地方的出现不一定都指相同实施例。此外，特定特征、结构或特性可采用任何适合的方式在一个或多个实施例中组合。另外，词“示范性”在本文用于意指“充当示例、实例或说明”。在本文描述为“示范性”的任何实施例不视为一定优于其他实施例或比其他实施例有利。
各种操作可进而并且采用对于理解要求保护的主旨最有帮助的方式描述为多个分立操作。然而，描述的顺序不应该解释为暗示这些操作必定依赖于顺序。特别地，这些操作不必按呈现的顺序执行。描述的操作可按与描述的实施例不同的顺序执行。在额外的实施例中可执行各种额外操作和/或可省略描述的操作。
本文公开的主旨涉及这样的方法、材料和结构，其提供降低的电极-硫族化物界面电阻，其对于硫族化物存储器的相变操作是稳定的。更特定地，本文公开的主旨涉及这样的方法、材料和结构，其包括电极层与硫族化物层之间的界面层，与没有本文公开的主旨的界面层的电极-硫族化物界面相比，提供了降低的电阻。本文公开的主旨的实施例利用在复合电极与硫族化物存储器单元层之间形成的界面层，其包括钨（W）和/或钼（Mo）（W/Mo）的碳化物和/或硼化物。在一个示范性实施例中，W/Mo的碳化物和/或硼化物界面层使用钨和/或钼和不饱和有机碳化合物（例如苯和乙炔）通过反应物理气相沉积（PVD）技术（例如，反应溅射）形成。在另一个示范性实施例中，W/Mo的碳化物和/或硼化物界面层通过从W/Mo的碳化物和/或硼化物靶非反应溅射而形成。
例如碲（Te）和硒（Se）等硫族化物在升高的温度容易与钨（W）和钼（Mo）反应。已知钨（W）使C与各种基于GST（锗-锑-碲）的相变存储器材料之间的界面电阻降低。钼也显示相似的性质。然而，因为与相变存储器操作关联的高局部温度（超过600C）使得可能有电极-硫族化物反应，与Se和Te的反应性使得元素钨和钼不适合作为电极-硫族化物界面层。因此，具有高熔融温度、在超过1200C熔融的耐火材料（例如导电碳化物和硼化物）适合于这样的高温应用。
用于沉积钨和钼的碳化物技术包括使用钨（W）和/或钼（Mo）（W/Mo）靶与有机化合物（例如苯（C6H6）、乙炔（C2H2））或其他不饱和碳键有机化合物（例如乙烷、丙烯、乙炔二氰（dicyanoacetylene）和氰）和Ar来反应溅射，或从碳化物靶直接溅射。相似地，钨和钼的硼化物可以使用乙硼烷/Ar从相似靶反应溅射或从硼化物靶沉积。根据其中公开的主旨，W/Mo的碳化物和硼化物界面层不是W、Mo与碳或硼的简单混合物。相反，W/Mo的碳化物和硼化物层是键连材料并且因为在晶圆上使用简单退火形成界面层所需要的温度不切实际（即，硅熔融）而如此沉积。另外，相对厚的钨和钼的碳化物和硼化物的界面层可能是粗糙的；因此，本文公开的主旨的实施例利用电极与硫族化物存储器单元之间的厚度在约1nm至约10nm范围的薄层。在一个示范性实施例中，从W/乙炔的反应性溅射膜是平滑的（且非晶的），并且具有超过元素钨的硬度和与碳化钨（WC）一致的化学计量。
图1描绘根据本文公开的主旨的基于硫族化物的相变交叉点存储器阵列100（其包括钨和/或钼的碳化物和/或硼化物界面层）的一部分的一个示范性实施例的透视图。根据本文公开的主旨，界面层在电极层与硫族化物层之间形成并且与没有基于碳化物和/或硼化物的界面层的电极-硫族化物界面相比提供降低的电阻。交叉点存储器100可以是但不限于是固态存储器阵列或固态驱动器的一部分。交叉点存储器100包括多个存储器单元101，其每个设置在列（或柱）中，仅指示其中的几个。另外，应理解通常为了清楚起见未在图1中示出存储器单元101之间的介电材料。
每个存储器单元101包括在字线金属化102上形成的电极104。电极-硫族化物界面层105在电极104上形成。开关设备（SD）106在界面层104上形成。电极-硫族化物界面层107在SD 106上。电极108在界面层107上形成。电极-硫族化物界面层109在电极108上形成。硫族化物存储器单元（MC）110在界面层109上形成。电极-硫族化物界面层111在MC 110上形成。电极112在界面层111上形成。位线金属化层113在电极112上形成。
在本文公开的主旨的实施例中，字线金属化层102和位线金属化层113由例如钨、铜和/或铝形成。在一个示范性实施例中，电极层104、108和112是复合电极，其由例如碳（C）和/或钛的氮化物（TiN）形成。在一个示范性实施例中，开关设备（SD）106由例如OTS（双向阈值开关）形成，其包括硫族化物（例如但不限于Te和Se）的玻璃混合物，和玻璃形成添加剂，例如但不限于砷（As）、锗（Ge）和硅（Si）。注意这不是硫族化物或玻璃形成添加剂的详尽列表。在一个示范性实施例中，硫族化物存储器单元110由例如但不限于Ge2Sb2Te5（GST）和In3SbTe2（IST）形成。
在一个示范性实施例中，电极-硫族化物界面层105、107、109和111由钨（W）和/或钼（Mo）的碳化物和/或硼化物形成。在一个示范性实施例中，界面层105、107、109和111通过使用例如从W/Mo靶的反应物理气相沉积（PVD）（例如，反映溅射）使用不饱和有机碳化合物（例如苯和乙炔）而形成。在另一个示范性实施例中，界面层105、107、107和111通过从W/Mo的碳化物和硼化物靶溅射而非反应地形成。尽管在图1中描绘界面层105、107、109和111，应理解备选示范性实施例可具有更少的界面层。即，备选示范性实施例在每个电极层与硫族化物层之间可不具有根据本文公开的主旨的界面层。
沉积的钨和/或钼的碳化物和/或硼化物层是高导电耐火材料并且可以是粗糙的（在从碳化物/硼化物靶溅射以及从W/C6H6反应溅射时）；因此，本文公开的主旨的实施例利用在碳（C）或氮化钛（TiN）的复合电极堆叠与硫族化物存储器单元之间形成的在约1nm至约10nm范围的薄层。此外，因为石墨碳导电通常是丝状、薄或甚至间断的，界面钨和/或钼的碳化物和/或硼化物层适合于降低电极/硫族化物接触电阻。
图2是根据本文公开的主旨用于形成基于硫族化物的相变交叉点存储器（其包括界面层）的示范性实施例的流程图200。图3A-3B分别描绘根据本文公开的主旨在形成交叉点存储器列（柱）阵列之前以及继形成交叉点存储器列（柱）阵列之后的基于硫族化物的相变交叉点存储器结构300的示范性实施例。
在201，字线302采用众所周知的方式形成并且在衬底上图案化（未在图3A和3B中示出）。在一个示范性实施例中，字线302可以由例如钨、铜和/或铝形成。介电材料303（例如二氧化硅（SiOx）、氮化硅（SiNx））或其他电绝缘材料采用众所周知的方式在字线302之间形成。
在202，第一电极层304采用众所周知的方式在字线302上形成。在一个示范性实施例中，第一电极层304由例如碳（C）和/或氮化钛（TiN）形成。在203，第一电极-硫族化物界面层305在第一电极层304上并且与之接触地形成。在一个示范性实施例中，第一界面层305通过使用例如从W/Mo靶的反应物理气相沉积（PVD）（例如，反应溅射）使用例如苯和乙炔等不饱和有机碳化合物形成。在另一个示范性实施例中，第一界面层305通过从W/Mo的碳化物和/或硼化物靶溅射而非反应地形成。
在204，开关设备（SD）层306采用众所周知的方式在第一界面层305上并且与之接触地形成。在一个示范性实施例中，开关设备（SD）层306可以由例如OTS（有机阈值开关）形成，其包括硫族化物（例如但不限于Te和Se）的玻璃混合物和玻璃形成添加剂，例如但不限于砷（As）、锗（Ge）和硅（Si）。在205，第二电极-硫族化物界面层307在SD层306上并且与之接触地形成。在一个示范性实施例中，第二界面层307通过使用例如从W/Mo靶的反应物理气相沉积（PVD）（例如，反应溅射）使用例如苯和乙炔等不饱和有机碳化合物形成。在另一个示范性实施例中，第二界面层307通过从W/Mo的碳化物和/或硼化物靶溅射而非反应地形成。
在206，第二电极层308采用众所周知的方式在第二界面层307上并且与之接触地形成。在一个示范性实施例中，第二电极层308可以由例如碳（C）和/或氮化钛（TiN）形成。在207，第三电极-硫族化物界面层309在第二电极层上并且与之接触地形成。在一个示范性实施例中，第三界面层309通过使用例如从W/Mo靶的反应物理气相沉积（PVD）（例如，反应溅射）使用例如苯和乙炔等不饱和有机碳化合物形成。在另一个示范性实施例中，第三界面层307通过从W/Mo的碳化物和/或硼化物靶溅射而非反应地形成。
在208，硫族化物存储器单元（MC）层310采用众所周知的方式在第三界面层309上并且与之接触地形成。在一个示范性实施例中，硫族化物存储器单元层310可以由例如但不限于Ge2Sb2Te5（GST）和In3SbTe2（IST）形成。在209，第四电极-硫族化物界面层311在存储器单元层310上并且与之接触地形成。在一个示范性实施例中，第四界面层311通过使用例如从W/Mo靶的反应物理气相沉积（PVD）（例如，反应溅射）使用例如苯和乙炔等不饱和有机碳化合物形成。在另一个示范性实施例中，第四界面层311通过从W/Mo的碳化物和/或硼化物靶溅射而非反应地形成。
在210，第三电极层312采用众所周知的方式在第四界面层311上并且与之接触地形成。在一个示范性实施例中，第三电极层312可以由例如碳（C）和/或氮化钛（TiN）形成。在211，硬掩模315采用众所周知的方式在第三电极层312上形成，并且结构300采用众所周知的方式被蚀刻来形成柱设置，其将变成交叉点存储器，该交叉点存储器包括与图1中描绘的相似的设置。图3A描绘在蚀刻之前形成的结构300。
图3B描绘在蚀刻来形成交叉点存储器列（柱）阵列之后的结构300。在212，位线金属化层313在电极312上形成。应理解图3B还描绘在每个列（柱）上形成的介电材料314，和采用众所周知的方式在结构300的列（柱）之间形成的介电材料316。用于314的介电材料典型地是绝缘的，以迫使电传导通过硫族化物层，并且可以由非导电氧化物和氮化物形成，其包括但不限于SiOx和SiNx。尽管在图3A和3B中描绘界面层305、307、309和311，应理解备选示范性实施例可具有更少的界面层。即，备选示范性实施例在每个电极层与硫族化物层之间可不具有根据本文公开的主旨的界面层。备选地，根据本文公开的主旨的界面层也可与单个硫族化物设备一起使用。
图4描绘根据本文公开的主旨的交叉点存储器阵列400（其包括多个基于硫族化物的相变存储器单元401）的示范性实施例的示意图。在一个示范性实施例中，至少一个存储器单元401包括根据本文公开的主旨的钨和/或钼的碳化物和/或硼化物界面层。如在图4中描绘的，存储器单元401位于列信号线402（例如，位线）和行信号线403（例如，字线）相交处。个体列和/或行信号线采用众所周知的方式电连接到存储器控制器（未示出）以采用众所周知的方式选择性地操作存储器单元401。应理解存储器阵列400可以包括固态存储器阵列或固态驱动器的部分，其采用众所周知的方式耦合于计算机系统或信息处理系统（未示出）。
图5描绘根据本文公开的主旨的电子系统500（其包括基于硫族化物的相变交叉点存储器阵列）的示范性实施例的功能框图。系统500包括处理器501，其通过控制/地址线503和数据线504耦合于存储器设备510。在一些示范性实施例中，数据和控制可利用相同的物理线。在一些示范性实施例中，处理器501可以是外部微处理器、微控制器或一些其他类型的外部控制电路。在其他示范性实施例中，处理器501可在与存储器设备510相同的封装件中或甚至在相同的晶片（die）上集成。在一些示范性实施例中，处理器501可与控制电路511集成，由此允许相同电路中的一些用于两个功能。处理器501可具有外部存储器，例如随机存取存储器（RAM）（未示出）和/或只读存储器（ROM）（未示出），其用于程序存储和中间数据。备选地，处理器501可具有内部RAM或ROM。在一些示范性实施例中，处理器501可使用存储器设备510以用于程序或数据存储。在处理器501上运行的程序可实现许多不同功能，其包括但不限于操作系统、文件系统、有缺陷块重映射以及错误管理。
在一些示范性实施例中，提供外部连接502，其允许处理器501与外部设备（未示出）通信。额外I/O电路（未示出）可用于使外部连接502耦合于处理器501。如果电子系统500是存储系统，外部连接502可用于对外部设备提供非易失性存储。在一个示范性实施例中，电子系统500可以是但不限于是固态驱动器（SSD）、USB拇指驱动器、安全数字卡（SD卡）或任何其他类型的存储系统。外部连接502可用于使用标准或专用通信协议连接到计算机或其他智能设备，例如手机或数字拍摄装置。可与外部连接502兼容的示范性计算机通信协议包括但不限于下列协议的任何版本：通用串行总线（USB）、串行高级技术附件（SATA）、小型计算机系统互连（SCSI）、光纤通道、并行高级技术附件（PATA）、集成驱动电子设备（IDE）、以太网、IEEE-1394、安全数字卡接口（SD卡）、紧凑型闪存接口、存储条接口、外围组件互连（PCI）或PCI Express。
如果电子系统500是例如移动电话、平板、笔记本电脑、机顶盒等计算系统或一些其他类型的计算系统，外部连接502可以是网络连接，例如但不限于下列协议的任何版本：电气和电子工程师协会（IEEE）802.3、IEEE 802.11、电缆传输数据服务接口规范（DOCSIS）、例如数字视频广播（DVB）-地面、DVB电缆和高级电视委员会标准（ATSC）等数字电视标准和例如全球移动通信系统（GSM）等移动电话通信协议、基于码分多址（CDMA）的协议（例如CDMA2000）和长期演进（LTE）。
存储器设备510可包括存储器单元的阵列517。存储器单元阵列517可组织为二维或三维交叉点阵列并且可以是相变存储器（PCM）、具有开关的相变存储器（PCMS）、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、闪速存储器、磁阻式随机存取存储器（MRAM）存储器（其包含忆阻器（memristor）技术）、自旋转移矩（STT）-MRAM或构造为交叉点阵列的任何其他类型的存储器。在一个示范性实施例中，存储器单元阵列517包括基于硫族化物的相变交叉点存储器阵列，其包括根据本文公开的主旨的钨和/或钼的碳化物和/或硼化物界面层。交叉点阵列517可采用众所周知的方式耦合于字线驱动器514和/或位线驱动器515和/或读出放大器（sense amplifier）516。地址线和控制线503可被控制电路511、I/O电路513和地址电路512接收和解码，其可对存储器阵列517提供控制。I/O电路513可耦合于数据线504，由此允许从处理器501接收数据以及将数据发送到处理器501。从存储器阵列517读取的数据可暂时存储在读缓冲器519中。要写入存储器阵列517的数据可在转移到存储器阵列517之前暂时存储在写缓冲器518中。
应理解在图5中描绘的电子系统500已经简化以便于对系统特征的基本理解。许多不同的实施例是可能的，其包括使用单处理器501来控制多个存储器设备510以提供更多存储空间。在一些示范性实施例中可包括额外功能（例如驱动显示器的视频图形控制器）和用于面向人的I/O的其他设备。
可以根据上文的详细描述对本发明做出这些修改。在下列权利要求中使用的术语不应解释为将范围限制在说明书和权利要求中公开的特定实施例。相反，通过下列权利要求确定本文公开的实施例的范围，根据建立的权利要求解释的规则来解释这些权利要求。

Claims (22)

1.一种相变存储器单元，其包括：
基于硫族化物的相变存储器层；
第一电极层，其包括碳和/或氮化钛；以及
第一界面层，其在所述基于硫族化物的相变存储器层与所述第一电极层之间并且与所述基于硫族化物的相变存储器层和所述第一电极层中的每个接触，所述第一界面层在所述基于硫族化物的相变存储器层与所述第一电极层之间提供降低的电阻,
所述第一界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
2.如权利要求1所述的相变存储器单元，其中所述第一界面层包括在1nm与10nm之间的厚度。
3.如权利要求1所述的相变存储器单元，其进一步包括第二电极层，以及
第二界面层，其在所述基于硫族化物的相变存储器层与所述第二电极层之间并且与所述基于硫族化物的相变存储器层和所述第二电极层中的每个接触，所述第二界面层在所述基于硫族化物的相变存储器层与所述第二电极层之间提供降低的电阻。
4.如权利要求3所述的相变存储器单元，其中所述第二界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
5.如权利要求3所述的相变存储器单元，其进一步包括开关设备层；
第三电极层；
第三界面层，其在所述开关设备层与所述第二电极层之间并且与所述开关设备层和所述第二电极层中的每个接触；以及
第四界面层在所述开关设备与所述第三电极层之间并且与所述开关设备层和所述第三电极层中的每个接触。
6.如权利要求5所述的相变存储器单元，其中所述第三界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合，
其中所述第四界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合，
其中所述基于硫族化物的相变存储器层包括Ge2Sb2Te5或In3SbTe2；并且
其中每个电极层包括碳或氮化钛，或其组合。
7.如权利要求1所述的相变存储器单元，其中所述相变存储器单元包括固态存储器阵列或固态驱动器的部分。
8.一种用于形成相变存储器单元的方法，所述方法包括：
形成基于硫族化物的相变存储器层，所述基于硫族化物的相变存储器层包括第一侧和第二侧；
形成第一界面层，其包括第一侧和第二侧，所述第一界面层的第一侧与所述基于硫族化物的相变存储器层的第一侧接触；以及
形成第一电极层，其包括第一侧和第二侧，所述第一电极的第一侧与所述第一界面层的第二侧接触，所述第一电极层包括碳和/或氮化钛，
所述第一界面层在所述基于硫族化物的相变存储器层与所述第一电极层之间提供降低的电阻，
其中所述第一界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
9.如权利要求8所述的方法，其中形成所述第一界面层包括使用不饱和碳化合物反应地溅射钨靶或钼靶或其组合。
10.如权利要求8所述的方法，其中形成所述第一界面层包括非反应地溅射碳化钨靶、碳化钼靶、硼化钨靶或硼化钼靶或其组合。
11.如权利要求8所述的方法，其中所述第一界面层包括在1nm与10nm之间的厚度。
12.如权利要求11所述的方法，其进一步包括：
形成第二界面层，其包括第一侧和第二侧，所述第二界面层的第一侧与所述基于硫族化物的相变存储器层的第二侧接触；以及
形成第二电极层，其包括第一侧和第二侧，所述第二电极的第一侧与所述第二界面层的第二侧接触，
所述第二界面层在所述基于硫族化物的相变存储器层与所述第二电极层之间提供降低的电阻。
13.如权利要求12所述的方法，其中所述第二界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
14.如权利要求12所述的方法，其进一步包括：
形成第三界面层，其包括第一侧和第二侧，所述第三界面层的第一侧与所述第二电极层的第二侧接触；以及
形成开关设备层，其包括第一侧和第二侧，所述开关设备的第一侧与所述第三界面层的第二侧接触，
形成第四界面层，其包括第一侧和第二侧，所述第四界面层的第一侧与所述开关设备层的第二侧接触；以及
形成第三电极层，其包括第一侧和第二侧，所述第三电极层的第一侧与所述第四界面层的第二侧接触。
15.如权利要求14所述的方法，其中所述第三界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合，并且
其中所述第四界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合，
其中所述基于硫族化物的相变存储器层包括Ge2Sb2Te5或In3SbTe2；并且
其中每个电极层包括碳或氮化钛，或其组合。
16.如权利要求14所述的方法，其中形成所述界面层包括使用不饱和碳化合物反应地溅射钨靶或钼靶或其组合。
17.如权利要求14所述的方法，其中形成所述界面层包括非反应地溅射碳化钨靶、碳化钼靶、硼化钨靶或硼化钼靶或其组合。
18.如权利要求8所述的方法，其中所述相变存储器单元包括固态存储器阵列或固态驱动器的部分。
19.一种固态存储器，其包括：
存储器单元列阵列，至少一个存储器单元列包括：
基于硫族化物的相变存储器层；
第一电极层，所述第一电极层包括碳和/或氮化钛；以及
第一界面层，其在所述基于硫族化物的相变存储器层与所述第一电极层之间并且与所述基于硫族化物的相变存储器层和所述第一电极层中的每个接触，所述第一界面层在所述基于硫族化物的相变存储器层与所述第一电极层之间提供降低的电阻，
其中所述第一界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
20.如权利要求19所述的固态存储器，其中所述第一界面层包括在1nm与10nm之间的厚度。
21.如权利要求19所述的固态存储器，其中所述至少一个存储器单元列进一步包括：
第二电极层；以及
第二界面层，其在所述基于硫族化物的相变存储器层与所述第二电极层之间并且与所述基于硫族化物的相变存储器层和所述第二电极层中的每个接触；
开关设备层；
第三电极层；
第三界面层，其在所述开关设备层与所述第二电极层之间并且与所述开关设备层和所述第二电极层中的每个接触；以及
第四界面层，其在所述开关设备与所述第三电极层之间并且与所述开关设备层和所述第三电极层中的每个接触。
22.如权利要求21所述的固态存储器，其中所述至少一个存储器单元列的基于硫族化物的相变存储器层包括Ge2Sb2Te5或In3SbTe2，
其中每个电极层包括碳或氮化钛或其组合；并且
其中每个界面层包括碳化钨、碳化钼、硼化钨或硼化钼或其组合。
CN201480055369.0A 2013-11-07 2014-10-23 使硫族化物界面电阻最小化的电极材料和界面层 Active CN105593994B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/073927 2013-11-07
US14/073,927 US9543515B2 (en) 2013-11-07 2013-11-07 Electrode materials and interface layers to minimize chalcogenide interface resistance
PCT/US2014/061947 WO2015069468A1 (en) 2013-11-07 2014-10-23 Electrode materials and interface layers to minimize chalcogenide interface resistance

Publications (2)

Publication Number Publication Date
CN105593994A CN105593994A (zh) 2016-05-18
CN105593994B true CN105593994B (zh) 2019-12-17

Family

ID=53006342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055369.0A Active CN105593994B (zh) 2013-11-07 2014-10-23 使硫族化物界面电阻最小化的电极材料和界面层

Country Status (7)

Country Link
US (2) US9543515B2 (zh)
EP (1) EP3066687B1 (zh)
JP (1) JP6307157B2 (zh)
KR (1) KR101884641B1 (zh)
CN (1) CN105593994B (zh)
DE (1) DE112014004550T5 (zh)
WO (1) WO2015069468A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9543515B2 (en) * 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9306159B2 (en) 2014-04-30 2016-04-05 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9281471B2 (en) 2014-04-30 2016-03-08 Micron Technology, Inc. Phase change memory stack with treated sidewalls
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US10381072B2 (en) * 2014-04-30 2019-08-13 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9768378B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US10605474B2 (en) * 2015-07-30 2020-03-31 Encycle Corporation Smart thermostat orchestration
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) * 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9607691B1 (en) 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
US10825861B2 (en) 2016-03-31 2020-11-03 Intel Corporation Multilayer selector device with low leakage current
WO2017171823A1 (en) 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low holding voltage
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US9792958B1 (en) * 2017-02-16 2017-10-17 Micron Technology, Inc. Active boundary quilt architecture memory
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
JP6760910B2 (ja) * 2017-10-02 2020-09-23 株式会社アルバック Ｏｔｓデバイスの製造方法
KR102638628B1 (ko) 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
FR3076081B1 (fr) 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe
US10840259B2 (en) 2018-08-13 2020-11-17 Sandisk Technologies Llc Three-dimensional memory device including liner free molybdenum word lines and methods of making the same
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11245073B2 (en) 2018-09-04 2022-02-08 Samsung Electronics Co., Ltd. Switching element, variable resistance memory device, and method of manufacturing the switching element
KR102577244B1 (ko) 2018-09-04 2023-09-12 삼성전자주식회사 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법
JP2020047662A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置および記憶装置の製造方法
CN111357085B (zh) 2018-10-24 2023-12-05 株式会社爱发科 Ots设备的制造方法以及ots设备
JP2020155560A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 記憶装置
US10763307B1 (en) 2019-04-10 2020-09-01 International Business Machines Corporation Stackable cross-point phase-change material memory array with a resistive liner
US11031435B2 (en) 2019-06-17 2021-06-08 Western Digital Technologies, Inc. Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11276731B2 (en) * 2019-08-07 2022-03-15 Micron Technology, Inc. Access line formation for a memory array
US11264567B2 (en) * 2019-11-19 2022-03-01 Intel Corporation Memory device with increased electrode resistance to reduce transient selection current
US20210249600A1 (en) * 2020-02-11 2021-08-12 Macronix International Co., Ltd. Phase change memory with a carbon buffer layer
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
CN111739904B (zh) * 2020-08-13 2020-11-20 长江先进存储产业创新中心有限责任公司 三维相变存储器的制备方法及三维相变存储器
WO2022151184A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell structure and method for fabricating the same
US11957069B2 (en) 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675090A (en) 1968-11-04 1972-07-04 Energy Conversion Devices Inc Film deposited semiconductor devices
JPS5939049A (ja) * 1982-08-27 1984-03-03 Fujitsu Ltd 半導体装置
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100767333B1 (ko) 2006-05-24 2007-10-17 한국과학기술연구원 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법
KR100851548B1 (ko) * 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP5364407B2 (ja) * 2009-03-24 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US8278641B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
US8237146B2 (en) 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
US8883589B2 (en) 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
JP6180700B2 (ja) * 2011-09-09 2017-08-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US8729519B2 (en) * 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions
US9543515B2 (en) * 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance

Also Published As

Publication number Publication date
DE112014004550T5 (de) 2016-07-07
US20170084835A1 (en) 2017-03-23
EP3066687A1 (en) 2016-09-14
KR20160051865A (ko) 2016-05-11
US20150123066A1 (en) 2015-05-07
US9716226B2 (en) 2017-07-25
KR101884641B1 (ko) 2018-08-02
EP3066687B1 (en) 2019-05-08
CN105593994A (zh) 2016-05-18
JP2016540370A (ja) 2016-12-22
JP6307157B2 (ja) 2018-04-04
EP3066687A4 (en) 2017-07-05
WO2015069468A1 (en) 2015-05-14
US9543515B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN105593994B (zh) 使硫族化物界面电阻最小化的电极材料和界面层
US8625325B2 (en) Memory cells including resistance variable material patterns of different compositions
KR20110005804A (ko) 저항형 접속 컴포넌트를 가지는 비-휘발성 메모리
EP3646394B1 (en) Memory cell array having resistors and formation of the same
US10892412B2 (en) Electronic device and method for fabricating the same
US11271156B2 (en) Electronic device and method for fabricating the same
KR20200021254A (ko) 칼코게나이드 재료 및 이를 포함하는 전자 장치
US11707005B2 (en) Chalcogenide material, variable resistance memory device and electronic device
US20230284459A1 (en) Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same
US20220263020A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN111799371B (zh) 半导体存储器件
US9502646B2 (en) Semiconductor integrated circuit device having encapsulation film and method of fabricating the same
KR20210145940A (ko) 전자 장치 및 그 제조방법
US11974442B2 (en) Semiconductor device and manufacturing method of the semiconductor device
US11968912B2 (en) Sputtering target including carbon-doped GST and method for fabricating electronic device using the same
US20220254997A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101812623B1 (ko) 가변 저항 메모리 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant