KR100767333B1 - 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 - Google Patents
계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100767333B1 KR100767333B1 KR1020060046409A KR20060046409A KR100767333B1 KR 100767333 B1 KR100767333 B1 KR 100767333B1 KR 1020060046409 A KR1020060046409 A KR 1020060046409A KR 20060046409 A KR20060046409 A KR 20060046409A KR 100767333 B1 KR100767333 B1 KR 100767333B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- layer
- change material
- lower electrode
- electrode
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 125
- 239000012782 phase change material Substances 0.000 claims abstract description 76
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 239000007772 electrode material Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 8
- 239000012071 phase Substances 0.000 description 66
- 230000015654 memory Effects 0.000 description 25
- 230000003647 oxidation Effects 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003252 repetitive effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 신뢰성이 향상된 비휘발성 전기적 상변화 메모리 소자 및 이의 제조방법에 관한 것으로서, 상변화 물질층과 하부 전극층 사이의 접촉 구멍에 상변화 물질과의 화학적 결합력이 높고 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층이 형성된 구조를 갖는 것을 특징으로 하는 본 발명의 비휘발성 전기적 상변화 메모리 소자는, 계면에서 상변화 물질과 전극 물질 사이의 접촉저항이 작고 상기 계면의 발열 및 열 구속 효과로 인해 상변화 물질층 내 온도 및 상분포가 균일하여, 셋/리셋 상태간의 신호비가 크고 동작전압 (또는 전류) 및 셋/리셋 저항의 요동의 크기와 산포가 작아 안정적인 소자 동작과 함께 사용 수명이 향상된 메모리 특성을 갖는다.
Description
도 1a 및 도 1b는 각각 종래의 비휘발성 전기적 상변화 메모리 소자의 대표적인 두 가지 구조를 개략적으로 나타낸 단면도이고,
도 2a 및 도 2b는 각각 본 발명에 따른 실시예들로, 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리 소자의 대표적인 두 가지 구조를 개략적으로 나타낸 단면도이고,
도 3a 및 3b는 실시예 1에서 제조된, 상변화 물질의 자체저항 (면저항) 및 계면 접촉저항 평가를 위한 전송선 측정법 (TLM; transmission line method)용 소자의 모식도 및 광학현미경 사진이고,
도 3c 및 3d는 상변화 물질이 결정질 상태인 경우에 대한 실시예 1 및 비교예 1에서 제작된 산화처리 소자 및 종래 소자의 접촉저항 및 면저항을 측정한 결과를 나타낸 그래프이고,
도 4a는 실시예 1에서 제조된 산화처리 소자의 계면구조를 고분해능 투과전자 현미경 (high resolution transmission electron microscopy)으로 관찰한 단면 도이고,
도 4b는 실시예 1 및 비교예 1에서 제작된 산화처리 소자 및 종래 소자에 대한 상변화 물질 요소 (Ge, Sb, Te)의 결합에너지를 X-선 광전자 분광법 (X-ray Photoelectron Spectroscopy)으로 측정한 결과를 나타내는 그래프이고,
도 5a 및 도 5b는 각각 본 발명의 실시예 2에서 제조된, 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리 소자의 단면도 및 주사전자현미경 (Scanning Electron Microscopy) 사진이고,
도 6a와 도 6b는 실시예 2 및 비교예 2에서 제조된 산화처리 소자와 종래 소자의 스위칭에 따른 펄스 전압-저항을 나타낸 그래프이고,
도 7a와 도 7b는 실시예 2 및 비교예 2에서 제조된 산화처리 소자와 종래 소자의 반복 스위칭에 따른 셋 및 리셋 저항을 나타낸 그래프이고,
도 8a와 도 8b는 실시예 2 및 비교예 2에서 제조된 산화처리 소자와 종래 소자의 리셋 동작시 메모리 요소 내의 온도 분포를 나타낸 그래프이며,
도 9는 실시예 2 및 비교예 2에서 제조된 산화처리 소자와 종래 소자의 메모리 반복 동작 특성을 비교한 그래프이다.
<도면의 주요 부호에 대한 설명>
10, 20: 실리콘 기판
11, 21, 13, 23: 층간 절연층
13′, 23′: 접촉 구멍 (포어 영역)
23″: 계면 제어층
12, 22: 하부 전극층
14, 24: 상변화 물질층
15, 25: 상부 전극층
본 발명은 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리 소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 상변화 영역과 전극간 계면의 개질을 통해 안정적인 반복 기록, 재생 및 내구성이 향상된 비휘발성 전기적 상변화 메모리 소자에 관한 것이다.
미국의 오보닉스 (Ovonyx) 사와 ECD (Energy Conversion Devices) 사에서 제안한 전기적 상변화 메모리 소자는 비교적 낮은 온도에서 수십 나노 초 (nano-second) 이내의 빠른 속도로 상변화를 하는 것으로 잘 알려진 칼코지나이드 (chalcogenide) 계열의 물질을 이용한 전기적 메모리 소자로, 전기적 외부 에너지의 크기와 가해지는 시간을 변화시켜 칼코지나이드 물질의 결정질 (crystalline) 또는 비정질 (amorphous) 상을 가역적으로 형성하고 각기 구조가 갖는 전기적 비저항 (electrical resistivity)의 차이를 메모리의 저장 단위로 이용한다 (미국 특허 제 5,359,205 호, 제 5,414,271호, 제 US 5,536,947 및 제 5,534,712호 참조). 상기 소자는 간단한 소자 구조에 따른 고집적화 (high shrinkability)의 용이성과 잘 알려진 칼코지나이드 계열의 물질 특성, 우수한 데이터 저장 능력 그리고 다중 메모리 작동 (multi-bit memory operation) 가능성 등을 가지고 있어, 현재의 대표적 비휘발성 (non-volatile) 메모리 소자인 플래쉬 메모리 (flash memory) 소자를 대체할 차세대 소자로 각광 받고 있다.
종래의 전기적 상변화 메모리 소자는 도 1a 에 예시한 바와 같이, 특정 크기로 미세 형성된 포어 (pore) 영역에서 하부 전극 물질과 상변화 물질이 직접적으로 맞닿는 구조를 갖는다. 이러한 상변화 메모리 소자는, 실리콘 기판 (10) 위에 층간 절연층 (interlayer dielectric, 11)을 형성한 다음 하부 전극층 (12)을 형성하고, 다시 층간 절연층 (13)을 증착하고 포토 및 식각 공정을 통해 100 ㎚ 이하의 직경을 갖는 포어 영역 (13′)을 만든 다음, 대표적 상변화 물질인 Ge2Sb2Te5 또는 Ge1Sb2Te4와 같은 삼원계 칼코지나이드 물질 (14)과 상부 메탈 전극 (15)을 증착하고 각각 포토 및 식각 공정을 통해 최종적으로 단위 메모리 셀 구조를 형성함으로써 제조된다.
이때, 도 1b 에서와 같이 포어 영역 (13′)을 상변화 물질 (14) 대신 하부 전극 물질 (12)로 채워 양 물질 간의 접촉면이 포어의 하단부 대신 상단부에 위치한 구조를 형성할 수도 있다.
상기와 같은 전기적 상변화 메모리 소자의 데이터 쓰기 동작 (write operation)과 읽기 동작 (read operation)의 기본 원리는 다음과 같다.
먼저 쓰기 동작은 전압 (전류) 펄스를 가하여 칼코지나이드 계열의 상변화 물질을 주울 가열함으로써 결정질상 (crystalline phase)과 비정질상 (amorphous phase)의 두 가지 상을 갖게 하고, 각 상에서의 전기적 저항값을 각각 0과 1의 메모리 기본 단위 (bit)로 하는 것이다. 즉 특정 셀에 가하는 전류의 세기와 시간에 의해 결정되는 하부 전극층 (12)과 상변화 물질층 (14)의 주울열 (Joule heat) 크기에 따라 상변화 물질 (14)이 결정질상 (셋 상태) 혹은 비정질상 (리셋 상태)으로 정해진다. 이 때 전류는 하부 전극 물질 (12)과 상변화 물질 (14)이 맞닿은 계면에 집중되므로 (current crowding), 상변화가 일어나는 영역은 상변화 물질 (14) 전체가 아니라 하부 전극 물질 (12)과의 계면에 국한된다. 일반적으로 읽기 동작은 결정질상과 비정질상의 전기적 비저항 차이가 104~105 배 이상인 특성을 이용하여 상변화 물질 (14)의 상태에 따라 외부에서 측정하는 전기적 저항 값 (electrical resistance)의 차이로 1과 0의 데이터를 구별하는 것이다.
상기와 같은 상변화 메모리 소자의 문제점 중 하나는 동일 조건 하의 반복 메모리 동작시에 데이터 저장 상태의 척도인 셋 및 리셋 저항값이 불안정하고 이로 인해 쓰기 동작시 스위칭 전압, 및 셋 및 리셋 전압이 매 동작 마다 일정하지 않을 가능성이 크다는 것이다. 최근 인텔의 자료 (문헌 [S. Lai, International Electron Devices Meetings 2003, pp. 255 - 258] 참조)에 따르면 상기 셋/리셋 저항 및 전압의 요동 현상은 소자의 오작동 및 내구성 열화 등을 유발하여 상변화 메 모리 소자의 신뢰성에 치명적인 역할을 한다고 알려져 있다.
따라서 상변화 메모리 소자를 차세대 비휘발성 메모리 소자로서 실용화하기 위해서는 상기와 같은 메모리 동작 변수들의 요동 현상이 없는 고신뢰성을 갖는 메모리 셀 개발이 시급한 실정이고 현재 이에 대한 연구가 활발히 진행되고 있다.
최근 연구에서는, 상변화 메모리의 이와 같은 신뢰성 문제가 근본적으로 상변화 물질과 전극간의 계면 특성에 의해 크게 좌우되며, 상변화 메모리에서 오래 전부터 보고되어 온 '초기화 (first firing)'라고 불리는, 최초 프로그래밍 시에 사용되는 전압펄스의 크기가 이후의 동작 시 전압크기보다 더 높은 현상도 상변화 물질/전극 간 불완전한 계면에서 유래된 것으로서 이러한 문제점들이 계면특성의 개선을 통해 해결될 수 있다고 보고하고 있다 (문헌 [Reliability study of phase-change nonvolatile memories, IEEE Transactions on Device and Materials Reliability, Vol. 4, pp. 422-427] 참조). 또한, 상변화메모리의 사용 중 실패의 원인으로 흔히 지적되는 상변화 물질/전극간 계면의 분리 현상도 사실상 해당 계면의 초기특성에 의해 결정된다.
이에 따라 계면 특성의 개선을 통한 상변화 메모리의 신뢰성 향상 방안의 개발이 절실히 요구되고 있는 실정이다.
따라서 본 발명의 목적은, 비휘발성 전기적 상변화 메모리 소자에서 상변화 영역과 전극간 계면의 개질을 통해 안정적인 반복 기록, 재생 및 내구성이 향상되 어 실용적 상변화 메모리의 구현을 위한 기술적 과제를 해결할 수 있는 비휘발성 전기적 상변화 메모리 소자 및 이의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위해서 본 발명에서는, 실리콘 기판 상에 제 1 층간 절연층, 하부 전극층, 제 2 층간 절연층, 상변화 물질층 및 상부 전극층이 차례로 형성되어 있고, 상기 제 2 층간 절연층을 수직 방향으로 관통하여 상기 상변화 물질층 및 하부 전극층을 연결하는 접촉 구멍 (contact hole)이 구비되어 그 내부에 상기 상변화 물질 또는 하부 전극 물질이 채워져 있으며, 이때 상기 접촉 구멍 내의 상변화 물질과 하부 전극 물질이 만나는 접촉면에, 상변화 물질과의 화학적 결합력이 크고 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층이 형성되어 있는 구조를 갖는 것을 특징으로 하는, 비휘발성 전기적 상변화 메모리 소자를 제공한다.
또한, 본 발명에서는 1) 실리콘 기판 위에 제 1 층간 절연층 및 하부 전극층을 차례로 증착하고 그 위에 다시 제 2 층간 절연층을 증착한 후, 포토 및 식각 공정을 통해서 상기 제 2 층간 절연층에 접촉 구멍을 형성하여 하부 전극을 노출시키거나 또는 형성된 접촉 구멍 안에 하부 전극 물질을 충진하여, 접촉 구멍의 하단부 또는 상단부에 접촉면을 형성하는 단계; 2) 상기 접촉 구멍 내의 접촉면에, 상변화 물질과의 화학적 결합력이 크고 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층을 형성하는 단계; 및 3) 상기 계면 제어층을 포함하는 제 2 층간 절연층 위에 상변화 물질층과 상부 전극층을 차례로 증착하고 각각 포토 및 식각 공정을 통해 패터닝하는 단계를 포함하는 것을 특징으로 하는, 비휘발성 전기적 상변화 메모리 소자의 제조방법을 제공한다.
이하 본 발명에 대하여 보다 상세히 설명한다.
본 발명에 따른 비휘발성 전기적 상변화 메모리 소자는, 상변화 물질층과 하부 전극층이 만나는 접촉면에, 상변화 물질과의 화학적 결합력이 크며 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층을 포함하는 것을 특징으로 한다.
본 발명의 비휘발성 전기적 상변화 메모리 소자는 도 2a 및 2b에 도시된 바와 같으며, 실리콘 기판 (20), 하부 전극층 (22), 층간 절연층 (21, 23), 접촉 구멍 (23′), 계면 제어층 (23″), 상변화 물질층 (24) 및 상부 전극층 (25)으로 구성되어 있다.
본 발명에 있어서, 상기 기판, 전극층, 층간 절연층, 상변화 물질층은 통상적인 재질의 것일 수 있으며, 통상의 방법으로 형성될 수 있다.
상기 도 2a 및 2b에 도시된 본 발명의 비휘발성 전기적 상변화 메모리 소자의 제조방법을 예를 들어 살펴보면 다음과 같다.
실리콘과 같은 반도체 기판 (20) 위에 SiO2와 같은 제 1 층간 절연층 (21)을 형성한 후, 이 위에 티타늄 (Ti) 및 질화티타늄 (TiN)을 스퍼터법을 이용하여 증착시켜 하부 전극층 (22)을 형성한다.
상기 하부 전극층 (22) 위에 SiO2를 플라즈마 화학증착법 (PECVD)을 이용하여 증착시켜 제 2 층간 절연층 (23)을 형성한 후, 포토 및 식각 공정 (예: 전자빔 리소그래피 및 반응성 이온 에칭 (RIE) 건식식각법)을 통해 상기 제 2 층간 절연층을 수직 방향으로 관통하는 직경 10 ㎚ 내지 100 ㎚인 접촉 구멍 (23′)을 형성한 다음, 하부 전극을 노출시키거나 또는 형성된 접촉 구멍 안에 하부 전극 물질을 충진하여, 접촉 구멍의 하단부 또는 상단부에 접촉면을 형성한다.
상기 접촉 구멍 (23′)으로 노출된 하부 전극층의 표면 (접촉면)을 산소 분위기 하에서 열처리 공정이나 산소 플라즈마 등에 의해 산화시키거나 별도의 증착공정 또는 이온 주입법 등을 통해 20 ㎚ 이하, 바람직하게는 10 ㎚ 이하의 두께를 갖는 전극 산화물을 증착시켜 계면 제어층 (23″)을 형성한다. 이때, 상기 전극산화물의 예로는 Ti-O, Ti-N-O, Ti-Al-N-O, W-O 및 W-N-O 등을 들 수 있다.
또한 달리, 접촉 구멍으로 노출된 하부 전극층의 접촉면에 Ge-Sb-Te 계열의 상변화 물질을 통상적인 물리적 또는 화학적 증착법을 이용하여 증착함으로써 계면 제어층을 형성할 수도 있으나, 전극 물질의 산화물을 사용하는 것이 바람직하다. 이때의 상변화 물질은 나중에 증착될 Ge-Sb-Te 계열의 상변화 물질층 (24)과는 구성 원자들의 분율이 다르거나 불순물 도핑을 통해 조성이 달라진 물질이다.
상기 계면 제어층 (23″)을 포함하는 제 2 층간 절연층 위에 Ge-Sb-Te 계열 의 상변화 물질층 (24)을 RF 스퍼터법을 통해 증착시키고, TiN 및 Al을 각각 스퍼터법 및 전자빔 기상증착법을 이용하여 증착시켜 상부 전극층 (25)을 형성한 후, 각각 포토 및 식각 공정을 통해 패터닝함으로써 비휘발성 전기적 상변화 메모리 소자를 제조할 수 있다.
본 발명의 비휘발성 전기적 상변화 메모리 소자의 발명 개념에 대해 보다 상세히 설명하면 다음과 같다.
일반적으로 상변화 전기 메모리는 기존의 DRAM에서 메모리 상태를 구분하기 위하여 커패시턴스를 척도로 사용하는 것과 달리 전기저항을 척도로 이용하는데, 메모리 셀에서 전기저항에 기여하는 요소는, 전극 및 배선으로 인한 기여를 무시하면 상변화 물질 자체의 저항 (면저항, Rsh)과 계면특성으로 인한 저항 (접촉저항, RC)으로 구분할 수 있다. 즉, 메모리 셀의 전체 저항은 면저항과 접촉저항의 합 (Rsh + RC)으로 나타낼 수 있다.
상변화 물질의 면저항은 결정 상태 (셋)와 비정질 상태 (리셋) 사이를 스위칭함에 따라 그 크기가 변화하는데, 그 차이가 클수록 셋과 리셋 사이의 신호비의 마진이 커져서 보다 안정적인 메모리 소자의 동작이 가능하게 된다. 그러나 접촉저항의 크기가 상변화 물질의 면저항과 비슷하거나 더 커서 전체 저항에 대한 기여분이 클 경우에는 상변화에 따른 저항의 변화량이 작아지고, 따라서 하기 수학식 1과 같이 정의되는 셋/리셋 간 신호비의 크기가 작아져서 안정적인 메모리 소자의 동작이 어려워지게 된다.
상기 식에서, α는 비정질상태 (리셋), X는 결정질상태 (셋)를 나타낸다.
상변화 메모리가 높은 접촉저항을 갖는 경우에는, 이와는 또 다른 측면에서 동작 안정성에 문제를 일으킬 수 있다. 즉, 상변화 물질층이 하부 전극층과 접촉하는 계면은 기본적으로 2차원의 평면영역으로서 매우 국지적인 영역으로 한정되어 있으므로, 원자 구조 및 조성의 국지적인 변화가 있을 경우, 계면의 접촉저항은 상변화 물질층의 면저항에 비해 상대적으로 변화가 심하다. 만일 접촉저항의 크기가 전체저항에서 차지하는 기여가 클 경우에는, 접촉저항의 흔들림에 의한 전체 저항의 흔들림 정도가 심해진다. 이는 다음 상태로의 상변화에 필요한 전압 (전류) 크기의 흔들림을 유발하고, 결과적으로 상전이된 상태의 저항의 흔들림도 심해지는 등 전체적인 상변화 동작의 안정성을 저해하는 역할을 한다. 따라서 상변화 물질층과 하부 전극층간 계면의 접촉저항을 낮추는 것이 매우 중요하다.
상변화 메모리의 동작 안정성에 영향을 미치는 또 다른 요인으로는, 하부 전극층과 상변화 물질층간 계면에서의 온도 및 상 분포를 들 수 있다. 상변화 물질층은 열전도도가 높은 하부 전극층 (예: TiN 전극의 열전도도는 20 W/mK로서, 대표적 상변화 물질인 Ge2Sb2Te5의 0.17∼0.5 W/mK 보다 대략 50∼100 배 정도 크다)과 직접 맞닿아 있어 그와 떨어져 있는 상변화 물질층 내부에 비해 열손실이 심하다. 따라서 소자 동작시 계면 근처에서는 온도가 상변화 물질을 셋 (결정질) 상태를 만 들기 위한 결정화 온도 (crystallization temperature) 또는 리셋 (비정질) 상태를 만들기 위한 융점 (melting temperature) 이상으로 충분히 올라가지 않는다.
그 결과, 하부 전극 계면 근방의 상변화 물질층에서는 온도가 상변화 물질의 융점 (예: Ge2Sb2Te5 (632℃) 또는 Ge1Sb2Te4 (617℃))에 미치지 못하여, 리셋 동작시 상변화 물질층 전체가 비정질로 되지 못하고 결정질과 나란히 혼재하게 되는데, 그 결과 전기적으로는 저항이 크게 다른 두 저항 성분이 직렬연결을 형성하게 된다. 이러한 경우, 셋 또는 리셋 동작시 외부인가 전압 (또는 전류)에 작은 변화가 생김에 따라 비정질상과 결정질상의 분율이 변화하면 전체 저항값에 커다란 변화가 생길 수 있다.
결론적으로, 상변화 물질층과 하부 전극층 사이의 계면에, 상변화 물질층과의 접촉저항이 작아서 신호비 향상과 함께 저항 및 동작전압의 요동을 줄일 수 있는 한편, 전기 및 열전도도가 낮아 계면에서의 발열 및 열 구속 효과에 의해 상변화영역 내부의 온도 및 상분포를 균일하게 함으로써 상기의 요동 감소에 기여할 수 있는 계면 제어층이 구비되는 것이 바람직하다.
상기 계면 제어층은, 하부 전극 물질과 상변화물질의 화학적 결합력보다 상변화 물질과의 화학적 결합력을 크게 가짐으로써 동 물질층과의 접촉저항을 줄일 수 있어야 하며, 또한 고온에서 기계적, 화학적 안정성을 유지할 수 있어야 한다.
본 발명에 따른 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리 소자는 상변화 물질과 전극간 접촉저항이 작고 상기 계면의 발열 및 열 구속 효과로 인해 상변화 물질층 내 온도 및 상분포가 균일하여, 셋/리셋 상태간의 신호비가 크고 동작전압 (또는 전류) 및 셋/리셋 저항의 요동의 크기와 산포가 작아 안정적인 소자 동작과 함께 사용 수명이 향상된 메모리 특성을 갖는다.
이하, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐 한정하지는 않는다.
실시예 1
질화티타늄 (TiN) 전극에 대한 산화처리가 접촉저항에 미치는 영향을 평가하기 위해 도 3a 및 3b에 도시한 바와 같은 소자를 다음과 같은 방법으로 제조하였다.
실리콘 기판 위에 열공정을 통해 SiO2를 성막한 후, 기판 위에 TiN을 100 ㎚ 두께가 되도록 스퍼터법을 이용하여 증착한 다음, 도 3a에 나타낸 바와 같이 다양한 간격 (L)을 갖는 전극 패드를 일정 폭 (Z)을 갖도록 건식식각법으로 제조하였다. TiN 전극표면의 산화 처리를 위해 대기압에서 97.9 부피%의 N2와 2.1 부피%의 O2로 구성된 혼합 가스를 TiN 전극 표면 위로 흘려보내면서 350℃에서 30분 동안 산화 열처리하였다. 상기 산화처리된 전극에 상변화 물질인 Ge1Sb2Te4를 스퍼터법을 이용하여 증착한 다음, 폭이 W가 되도록 패터닝한 후 알루미늄을 전극 패드로 패터닝하여 도 3b에 도시된 바와 같은 전송선 측정법 (TLM)에 따른 측정용 소자 (산화 처리 소자)를 제조하였다.
상기에서 전송선 측정법 (TLM)은 전극과 오믹 접촉 (ohmic contact)이 가능한 물질의 접촉저항 (RC)과 면저항 (Rsh)을 평가하기 위한 것으로서, 전극간 거리 (d)에 비해 전극 폭 (Z)을 크게 함으로써 가장자리 효과를 무시하고 전극간의 전기장 형성을 일차원으로 가정할 수 있도록 만든 소자이다.
비교예 1
TiN 전극 표면에 아무런 처리를 하지 않은 것을 제외하고는 상기 실시예 1과 동일한 방법으로 수행하여 도 3b에 도시된 바와 같은 전송선 측정법 (TLM)에 따른 측정용 소자 (종래 소자)를 제조하였다.
시험예 1
상기 실시예 1 및 비교예 1에서 제조한 전송선 측정법용 소자의 전극간 거리 (d) (도 3b)를 변화시키면서 전체저항을 측정하고, 전극간 거리 (d)와 전체저항 (RT) 간의 상관관계를 하기 수학식 2를 이용하여 분석함으로써 상변화 물질이 결정질 상태인 경우에 대한 접촉저항 및 면저항을 측정하였으며, 그 결과를 도 3c 및 3d에 각각 나타내었다.
도 3c에 나타난 바와 같이, 종래 소자의 경우에는 상변화 물질과 전극간의 접촉저항의 크기가 상변화 물질 자체 저항 (면저항)에 상응하거나 더 큰 반면, 산화처리 소자의 경우에는 도 3d에 나타난 바와 같이 종래 소자에 비해 접촉저항이 100배 정도 감소하여 면저항보다 크기가 더 작아졌음을 알 수 있다.
시험예 2
상기 실시예 1에서 제조한 산화처리 소자의 계면 구조를 고분해능 투과전자현미경을 이용하여 분석하고, 그 결과를 도 4a에 나타내었다.
도 4a에 나타난 바와 같이, 산화처리 소자의 계면에는 7∼8 ㎚ 두께의 얇은 티타늄 산화층 (TiOx)이 형성되었음을 알 수 있다. 또한, 산화층의 고분해능 투과전자현미경상으로부터 계산된 회절패턴의 분석결과, 이 산화층은 부도체성의 TiO2 가 아닌 반도체성 또는 준금속성 전도 특성을 갖는 Ti2O3일 가능성이 높은 것으로 확인되었다.
시험예 3
TiOx 계면 산화층의 존재가 Ge1Sb2Te4 상변화 물질과 전극간의 결합에 미치 는 효과를 X-선 광전자분광법으로 분석하였으며, 그 결과를 도 4b 및 표 1에 나타내었다.
도 4b에서 나타난 바와 같이, 산화처리 소자의 경우에는 종래 소자에 비해 상변화 물질 구성원자들의 결합피크가 모두 높은 에너지대역으로 이동 (구성원자들의 결합에너지가 증가)했음을 볼 수 있다. 이는 표 1에 나타난 바와 같이 상변화 물질의 구성원자 (Ge, Sb, Te)와 산소원자 (O)와의 친화성으로 인한 계면에서의 결합에너지의 증가에 기인한 것임을 알 수 있다.
이와 같은 친화성의 증가는 계면을 보다 공고하게 만들고 결과적으로 접촉저항을 감소시키며, 계면부근의 원자들의 결합에너지가 증가하면 결함생성에 필요한 장벽에너지가 커지기 때문에 상대적으로 결함발생이 감소하게 되므로 계면의 특성이 향상될 수 있다.
실시예 2
실리콘 기판 위에 열공정을 통해 SiO2를 성막한 후, 기판 위에 Ti 및 TiN을 스퍼터법을 이용하여 각각 100 ㎚ 두께가 되도록 증착시켜 하부 전극층을 형성한 다음, TEOS (Tetraethoxysilane)과 산소를 소스 (source)로 사용하여 PECVD 법으로 SiO2층을 100 ㎚의 두께로 증착시켜 층간 절연층을 형성하였다. 상기 층간 절연층에 전자빔 리소그래피 및 RIE 건식식각법을 사용하여 수직 방향으로 직경이 50 ㎚인 접촉구멍을 형성하여 하부 전극층을 노출시킨 후, 350℃의 대기 중에서 97.9 부피%의 N2와 2.1 부피%의 O2 로 구성된 혼합 가스를 공급하면서 30 분 동안 열처리하여 노출된 하부 전극층의 TiN 표면을 산화시킴으로써, 두께가 7∼8 ㎚인 계면 제어층을 형성하였다. 이후, 상변화 물질인 Ge1Sb2Te4를 RF 스퍼터 공정을 이용하여 100 ㎚의 두께로 증착시켜 상변화 물질층을 형성한 다음, 50 ㎚의 TiN 및 500 ㎚의 Al을 각각 스퍼터법 및 전자빔 기상증착법으로 증착시켜 상부 전극층을 형성한 후, 각각 포토 및 식각 공정을 통해 패터닝함으로써 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리 소자 (산화처리 소자, 도 5a)를 제조하였으며, 이를 주사전자현미경을 이용하여 관찰하여 그 결과를 도 5b에 나타내었다.
비교예 2
접촉구멍을 통해 노출된 하부 전극층의 표면을 산화처리하지 않은 것을 제외하고는 실시예 2와 동일한 방법으로 수행하여, 계면 제어층을 포함하지 않는 비휘발성 전기적 상변화 메모리 소자 (종래 소자, 도 5a 참조)를 제조하였다.
시험예 4
상기 실시예 2 및 비교예 2에서 제조된 각각의 소자에 대해서 파형 생성기 (Agilent 81110A)로부터 전압 펄스를 가하여 상변화를 일으킨 후 매우 낮은 전압 (read voltage)으로 저항을 읽어 전압에 따른 저항 변화를 관찰하였으며, 그 결과를 각각 도 6a 및 6b에 각각 나타내었다.
도 6a 및 6b로부터, 리셋과 셋을 위한 전압의 크기를 유추할 수 있는데, 종래 소자에 비해 산화처리 소자의 경우에 반복실험에 따른 저항의 흔들림이 현저히 줄어들었음을 알 수 있다.
시험예 5
도 6a 및 6b의 측정결과를 토대로 결정한 전압 펄스 (3 V, 70 ns)를 상기 실시예 2 및 비교예 2에서 제조된 각각의 소자에 가하여 리셋시키고, 5 ㎃까지의 전류를 인가하여 다시 셋시키는 방식으로, 각 소자의 고저항과 저저항 사이의 스위칭 반복특성을 평가하였으며, 그 결과를 각각 도 7a 및 7b에 나타내었다.
도 7a 및 도 7b에 나타난 바와 같이, 종래 소자의 경우에는 셋 저항과 리셋 저항의 흔들림이 심해서 신호 마진이 작은 반면, 산화처리 소자의 경우에는 상대적으로 셋 저항 및 리셋 저항의 크기가 매 스위칭마다 일정함을 볼 수 있다. 이는 본 발명에 따른 계면개질 (산화처리)을 통한 접촉저항의 감소가 소자의 신뢰성 향상에 실질적인 효과가 있음을 의미한다.
시험예 6
상기 실시예 2 및 비교예 2에서 제조된 소자의 리셋 동작 시 온도 분포를 유한요소법으로 전산 모사하였으며, 그 결과를 각각 도 8a 및 8b에 나타내었다. 이때, TiN의 전기적 비저항은 25×10-6 Ω㎝, 열전도도는 19 W/mK이었으며, TiOx의 전기적 비저항은 3×10-2 Ω㎝, 열전도도는 5 W/mK이었다.
도 8b에 나타난 바와 같이, 종래 소자는 TiN 하부 전극으로의 열 방출 때문에 계면부근에서는 리셋시에 상변화 물질의 녹는점까지 도달하지 못하므로, 리셋상태가 비정질 단일상보다는 결정질과 비정질의 혼합상으로 생성됨을 유추할 수 있다. 이에 비해 산화처리 소자의 경우에는 도 8a에 나타난 바와 같이, 계면 산화층에 의한 추가발열과 열 구속효과로 인해 계면 근방의 상변화 영역에서 온도 분포가 도 8b의 종래 소자의 경우에 비해 균일함을 알 수 있다. 즉, 셋/리셋 소자 동작시에 비정질과 결정질의 혼합상보다는 외부 교란에 대해 내성이 강한 단일상의 형성을 촉진하여 종래 문제점인 셋/리셋 저항 및 스위칭 동작 전압 요동 현상을 억제할 수 있다.
시험예 7
상기 실시예 2 및 비교예 2에서 제조한 산화처리 소자와 종래 소자에 대한 셋-리셋 반복실험을 실시함으로써 산화처리를 통한 계면 개질이 상변화메모리의 사용 수명에 미치는 영향을 조사하기 위하여, 파형 생성기 (Agilent 81110A)를 이용하여 리셋 파형과 셋 파형을 교대로 발생시켜 반복적으로 각 소자에 적용하였으며, 일정 횟수 마다 낮은 전압으로 저항을 평가하였다. 그 결과를 도 9에 나타내었다.
도 9에 나타난 바와 같이, 궁극적으로 산화처리된 전극을 갖는 상변화 메모리 소자가 안정화된 셋/리셋 저항 그리고 동작 전압 특성으로 인해 종래 소자에 비해 실제 반복 메모리 동작 수명이 100 배 이상 향상되었음을 보여준다.
본 발명이 제공하는 제조방법에 따른 상변화 전기메모리 소자는 상변화 물질과 전극간 접촉저항이 작고 상기 계면의 발열 및 열 구속 효과로 인해 상변화 물질층 내 온도 및 상분포가 균일하여, 셋/리셋 상태간의 신호비가 크고 동작전압 (또는 전류) 및 셋/리셋 저항의 요동의 크기와 산포가 작아 안정적인 소자 동작과 함께 사용 수명이 향상된 메모리 특성을 갖는다.
Claims (10)
- 실리콘 기판 상에 제 1 층간 절연층, 하부 전극층, 제 2 층간 절연층, 상변화 물질층 및 상부 전극층이 차례로 형성되어 있고, 상기 제 2 층간 절연층을 수직 방향으로 관통하여 상기 상변화 물질층 및 하부 전극층을 연결하는 접촉 구멍 (contact hole)이 구비되어 그 내부에 상기 상변화 물질 또는 하부 전극 물질이 채워져 있으며, 이때 상변화 물질과 하부 전극 물질이 만나는 접촉면에, 상변화 물질과의 화학적 결합력이 크고 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층이 형성되어 있는 구조를 갖는 것을 특징으로 하는, 비휘발성 전기적 상변화 메모리 소자.
- 제 1 항에 있어서,계면 제어층이, 접촉 구멍의 상단부 또는 하단부에서 상변화 물질층과 접촉하는 하부 전극 물질의 산화물 또는 상변화 물질층과는 다른 Ge-Sb-Te 계열 물질인 것을 특징으로 하는 메모리 소자.
- 제 2 항에 있어서,전극 물질의 산화물이 Ti, TiN, TiAlN, W 및 WN으로 이루어진 군에서 선택된 물질의 산화물인 것을 특징으로 하는 메모리 소자.
- 제 1 항에 있어서,계면 제어층은 두께가 20 ㎚ 이하인 것을 특징으로 하는 메모리 소자.
- 1) 실리콘 기판 위에 제 1 층간 절연층 및 하부 전극층을 차례로 증착하고 그 위에 다시 제 2 층간 절연층을 증착한 후, 포토 및 식각 공정을 통해서 상기 제 2 층간 절연층에 접촉 구멍을 형성하여 하부 전극을 노출시키거나 또는 형성된 접촉 구멍 안에 하부 전극 물질을 충진하여, 접촉 구멍의 하단부 또는 상단부에 접촉면을 형성하는 단계;2) 상기 접촉 구멍 내의 접촉면에, 상변화 물질과의 화학적 결합력이 크고 하부 전극 물질에 비해 전기적 비저항 및 열전도도가 낮은 계면 제어층을 형성하는 단계; 및3) 상기 계면 제어층을 포함하는 제 2 층간 절연층 위에 상변화 물질층과 상부 전극층을 차례로 증착하고 각각 포토 및 식각 공정을 통해 패터닝하는 단계를 포함하는 것을 특징으로 하는, 비휘발성 전기적 상변화 메모리 소자의 제조방법.
- 제 5 항에 있어서,계면 제어층이, 접촉면의 노출된 전극을 산소 분위기 하에서 열처리하거나 산소 플라즈마에 의해 산화시킴으로써 형성되는 것을 특징으로 하는 제조방법.
- 제 5 항에 있어서,계면 제어층이, 접촉면의 노출된 전극에 이온을 주입하여 전극 산화물을 증착시킴으로써 형성되는 것을 특징으로 하는 제조방법.
- 제 5 항에 있어서,계면 제어층이, 접촉면의 노출된 전극 상에 별도의 전극 산화물을 증착시킴으로써 형성되는 것을 특징으로 하는 제조방법.
- 제 5 항에 있어서,계면 제어층이, 접촉면의 노출된 전극 상에 Ge-Sb-Te 계열의 상변화 물질을 증착시킴으로써 형성되는 것을 특징으로 하는 제조방법.
- 제 6 내지 8 항 중 어느 한 항에 있어서,전극 산화물이, Ti, TiN, TiAlN, W 및 WN으로 이루어진 군에서 선택된 물질의 산화물인 것을 특징으로 하는 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060046409A KR100767333B1 (ko) | 2006-05-24 | 2006-05-24 | 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 |
| US11/805,827 US7851778B2 (en) | 2006-05-24 | 2007-05-24 | Non-volatile electrical phase change memory device comprising interfacial control layer and method for the preparation thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060046409A KR100767333B1 (ko) | 2006-05-24 | 2006-05-24 | 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100767333B1 true KR100767333B1 (ko) | 2007-10-17 |
Family
ID=38748756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060046409A KR100767333B1 (ko) | 2006-05-24 | 2006-05-24 | 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7851778B2 (ko) |
| KR (1) | KR100767333B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7906774B2 (en) * | 2008-02-01 | 2011-03-15 | Industrial Technology Research Institute | Phase change memory device |
| JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
| US8247789B2 (en) | 2010-08-31 | 2012-08-21 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
| US8283785B2 (en) | 2010-09-20 | 2012-10-09 | Micron Technology, Inc. | Interconnect regions |
| SG185902A1 (en) * | 2011-05-19 | 2012-12-28 | Agency Science Tech & Res | A phase-change memory and a method of programming the same |
| US9543515B2 (en) * | 2013-11-07 | 2017-01-10 | Intel Corporation | Electrode materials and interface layers to minimize chalcogenide interface resistance |
| US10714175B2 (en) * | 2017-10-10 | 2020-07-14 | ARM, Ltd. | Method, system and device for testing correlated electron switch (CES) devices |
| US20220199899A1 (en) * | 2020-12-22 | 2022-06-23 | International Business Machines Corporation | Transfer length phase change material (pcm) based bridge cell |
| CN112909161B (zh) * | 2021-01-05 | 2022-03-11 | 华中科技大学 | 一种具有缓冲层的低功耗的相变存储单元及其制备方法 |
| CN113594202A (zh) * | 2021-07-07 | 2021-11-02 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050115539A (ko) * | 2004-06-04 | 2005-12-08 | 비욘드마이크로 주식회사 | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 |
| KR20060002617A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들 |
| KR20060002672A (ko) * | 2004-07-03 | 2006-01-09 | 비욘드마이크로 주식회사 | 고속 저전력 상변화 메모리 셀 어레이 구조 및 이를응용한 고직접 단위 기억소자 구조체 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW388096B (en) * | 1996-06-10 | 2000-04-21 | Texas Instruments Inc | Integrated circuit insulator and method |
| JP4491870B2 (ja) * | 1999-10-27 | 2010-06-30 | ソニー株式会社 | 不揮発性メモリの駆動方法 |
| US6891749B2 (en) * | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
| US7342311B2 (en) * | 2004-09-13 | 2008-03-11 | Lawrence Livermore National Security, Llc | Electronic unit integrated into a flexible polymer body |
-
2006
- 2006-05-24 KR KR1020060046409A patent/KR100767333B1/ko active IP Right Grant
-
2007
- 2007-05-24 US US11/805,827 patent/US7851778B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050115539A (ko) * | 2004-06-04 | 2005-12-08 | 비욘드마이크로 주식회사 | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 |
| KR20060002617A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들 |
| KR20060002672A (ko) * | 2004-07-03 | 2006-01-09 | 비욘드마이크로 주식회사 | 고속 저전력 상변화 메모리 셀 어레이 구조 및 이를응용한 고직접 단위 기억소자 구조체 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7851778B2 (en) | 2010-12-14 |
| US20070272987A1 (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100767333B1 (ko) | 계면 제어층을 포함하는 비휘발성 전기적 상변화 메모리소자 및 이의 제조방법 | |
| JP5698975B2 (ja) | 改善動作特性を有する多層カルコゲナイド及び関連デバイス | |
| US9337421B2 (en) | Multi-layered phase-change memory device | |
| Goux et al. | Electrochemical processes and device improvement in conductive bridge RAM cells | |
| Goux et al. | Optimized Ni oxidation in 80-nm contact holes for integration of forming-free and low-power Ni/NiO/Ni memory cells | |
| TWI451569B (zh) | 一種包含熱保護底電極的相變化記憶胞與其製作方法 | |
| TWI379413B (ko) | ||
| CN107732010A (zh) | 一种选通管器件及其制备方法 | |
| US20070076486A1 (en) | Phase change memory device and method of forming the same | |
| Ma et al. | A Self-Rectifying Resistive Switching Device Based on HfO 2/TaO $ _ {{x}} $ Bilayer Structure | |
| KR102465179B1 (ko) | 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| WO2007146077A2 (en) | Multi-layer chalcogenide devices | |
| US11031435B2 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| CN109638153A (zh) | 一种选通管材料、选通管器件及其制备方法 | |
| Pradel et al. | Bipolar resistance switching in chalcogenide materials | |
| Souchier et al. | First evidence of resistive switching in polycrystalline GaV4S8 thin layers | |
| Lee et al. | Understanding of the abrupt resistive transition in different types of threshold switching devices from materials perspective | |
| Choi et al. | Nanoscale resistive switching of a copper–carbon-mixed layer for nonvolatile memory applications | |
| Liu et al. | Resistive switching mechanism of a Pr0. 7Ca0. 3MnO3-based memory device and assessment of its suitability for nano-scale applications | |
| US11711988B2 (en) | Elementary cell comprising a resistive memory and associated method of initialization | |
| Courtade et al. | Improvement of resistance switching characteristics in NiO films obtained from controlled Ni oxidation | |
| Gyanathan et al. | Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack | |
| Nandi | Resistive Switching in Transition Metal Oxides for Integrated Non-volatile Memory | |
| Wu et al. | In situ electrical properties’ investigation and nanofabrication of Ag/Sb2Te3 assembled multilayers’ film | |
| Yakubov et al. | Contact resistance measurements for the Ge 2 Sb 2 Te 5 thin films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 12 |