JP2020155560A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2020155560A
JP2020155560A JP2019052001A JP2019052001A JP2020155560A JP 2020155560 A JP2020155560 A JP 2020155560A JP 2019052001 A JP2019052001 A JP 2019052001A JP 2019052001 A JP2019052001 A JP 2019052001A JP 2020155560 A JP2020155560 A JP 2020155560A
Authority
JP
Japan
Prior art keywords
layer
atomic
conductive layer
resistance changing
changing element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019052001A
Other languages
English (en)
Inventor
大輔 池野
Daisuke Ikeno
大輔 池野
明広 梶田
Akihiro Kajita
明広 梶田
坂田　敦子
Atsuko Sakata
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019052001A priority Critical patent/JP2020155560A/ja
Priority to US16/556,057 priority patent/US10833265B2/en
Publication of JP2020155560A publication Critical patent/JP2020155560A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】エンデュランス特性が向上する記憶装置を提供する。【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、抵抗変化素子と第１の導電層との間に設けられ、炭素を主成分とする第１の層と、抵抗変化素子と第２の導電層との間に設けられ、炭素を主成分とする第２の層と、抵抗変化素子と第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、又は、炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含む第３の層と、抵抗変化素子と第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第４の層と、を備える。【選択図】図２

Description

本発明の実施形態は、記憶装置に関する。
２端子の記憶装置として、相変化メモリ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ：ＰＣＭ）がある。相変化メモリは、ＤＲＡＭとＮＡＮＤフラッシュメモリの間の容量と速度領域を実現できるため、次世代の不揮発性記憶装置として着目されている。
相変化メモリは、例えば、カルコゲナイドを含む抵抗変化素子を有する。相変化メモリは、抵抗変化素子の相変化による抵抗変化を利用する。具体的には、抵抗変化素子が、結晶状態で抵抗が低くなり、アモルファス状態で抵抗が高くなる現象を利用する。
抵抗変化素子に電流を流し、発生するジュール熱により、抵抗変化素子に相変化を生じさせる。アモルファス状態にある抵抗変化素子に閾値電圧以上の電圧を印加すると大電流が流れてジュール熱が発生し、抵抗変化素子の温度が上昇する。更に印加する電圧を制御して、抵抗変化素子の温度を結晶化温度領域に保持することにより、多結晶に変化させて低抵抗状態にすることをセット動作と称する。また、多結晶状態の抵抗変化素子に電圧を印加して大電流を流して溶融させ、更に、電圧を急激に下げて抵抗変化素子を急冷して、アモルファスに変化させて高抵抗状態にすることをリセット動作と称する。
例えば、抵抗変化素子の高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。抵抗変化素子は異なる抵抗状態を維持できることで、“１”と“０”の１ビットデータを記憶することが可能となる。
相変化メモリでは、高い信頼性を実現するために、書き換え可能回数が多いこと、すなわち、高いエンデュランス特性を有することが必要とされる。
米国特許第９４０６８８１号明細書
本発明が解決しようとする課題は、エンデュランス特性が向上する記憶装置を提供することにある。
実施形態の記憶装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、前記抵抗変化素子と前記第１の導電層との間に設けられ、炭素を主成分とする第１の層と、前記抵抗変化素子と前記第２の導電層との間に設けられ、炭素を主成分とする第２の層と、前記抵抗変化素子と前記第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第３の層と、前記抵抗変化素子と前記第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第４の層と、を備える。
第１の実施形態の記憶装置のブロック図。 第１の実施形態の記憶装置のメモリセルの模式断面図。 第１の実施形態の記憶装置の作用及び効果の説明図。 第１の実施形態の記憶装置の作用及び効果の説明図。 第２の実施形態の記憶装置のメモリセルの模式断面図。 第２の実施形態の記憶装置の作用及び効果の説明図。 第２の実施形態の記憶装置の作用及び効果の説明図。 第３の実施形態の記憶装置のメモリセルの模式断面図。 第４の実施形態の記憶装置のメモリセルの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
以下、実施形態の記憶装置を、図面を参照して説明する。
（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、抵抗変化素子と第１の導電層との間に設けられ、炭素を主成分とする第１の層と、抵抗変化素子と第２の導電層との間に設けられ、炭素を主成分とする第２の層と、抵抗変化素子と第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む第３の層と、抵抗変化素子と第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む第４の層と、を備える。
また、第１の実施形態の記憶装置は、複数の第１の配線と、複数の第１の配線と交差する複数の第２の配線と、第１の配線と、第２の配線が交差する領域に位置するメモリセルを備え、メモリセルが、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、抵抗変化素子と第１の導電層との間に設けられ、炭素を主成分とする第１の層と、抵抗変化素子と第２の導電層との間に設けられ、炭素を主成分とする第２の層と、抵抗変化素子と第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む第３の層と、抵抗変化素子と第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む第４の層と、を有する。
図１は、第１の実施形態の記憶装置のブロック図である。図２は、第１の実施形態の記憶装置のメモリセルの模式断面図である。図２は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０４（第１の配線）と、ワード線１０４と交差する複数のビット線１０６（第２の配線）とを備える。ビット線１０６は、ワード線１０４の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０８、第２の制御回路１１０、センス回路１１２が設けられる。
ワード線１０４と、ビット線１０６が交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備える二端子の相変化メモリである。
複数のワード線１０４は、それぞれ、第１の制御回路１０８に接続される。また、複数のビット線１０６は、それぞれ、第２の制御回路１１０に接続される。センス回路１１２は、第１の制御回路１０８及び第２の制御回路１１０に接続される。
第１の制御回路１０８及び第２の制御回路１１０は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルＭＣへのデータの書き込み、メモリセルＭＣのデータの読み出し、メモリセルＭＣのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルＭＣのデータは、ワード線１０４と、ビット線１０６との間に流れる電流量として読み出される。センス回路１１２は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。
第１の制御回路１０８、第２の制御回路１１０、及び、センス回路１１２は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。
メモリセルＭＣは、図２に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化素子３０、第１の熱遮蔽層３１（第１の層）、第２の熱遮蔽層３２（第２の層）、第１の界面層３３（第３の層）、第２の界面層３４（第４の層）、スイッチング素子４０を備える。
以下、下部電極１０から上部電極２０に向かう方向を、第１の方向と定義する。また、第１の方向に垂直な方向を第２の方向と定義する。
下部電極１０はワード線１０４に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。下部電極１０は、例えば、窒化チタンである。下部電極１０はワード線１０４の一部であっても構わない。
上部電極２０はビット線１０６に接続される。上部電極２０は、例えば金属である。上部電極２０は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、又は、それらの窒化物である。上部電極２０は、例えば、窒化チタンである。上部電極２０がビット線１０６の一部であっても構わない。
抵抗変化素子３０は、下部電極１０と上部電極２０との間に設けられる。抵抗変化素子３０は、抵抗変化によりデータを記憶する機能を有する。
抵抗変化素子３０は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む。抵抗変化素子３０は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含むカルコゲナイド膜（以下、ＧＳＴ膜とも称する）である。
抗変化素子３０は、例えば、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）によって、形成されるカルコゲナイド膜である。抗変化素子３０の第１の方向の厚さは、例えば、２０ｎｍ以上５０ｎｍ以下である。
第１の熱遮蔽層３１は、抵抗変化素子３０と下部電極１０との間に設けられる。第１の熱遮蔽層３１は、炭素を主成分とする。
炭素を主成分とするとは、第１の熱遮蔽層３１の中に存在する元素の中で、炭素の原子濃度が最も高いことを意味する。第１の熱遮蔽層３１の炭素濃度は、例えば、９０原子％以上である。
第１の熱遮蔽層３１は、例えば、ＰＶＤ法によって形成されるカーボン膜である。第１の熱遮蔽層３１の第１の方向の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。
第１の熱遮蔽層３１は、抵抗変化素子３０と下部電極１０との間の熱伝導を遮断し、抵抗変化素子３０の発熱効率を向上させる機能を有する。
第２の熱遮蔽層３２は、抵抗変化素子３０と上部電極２０との間に設けられる。第２の熱遮蔽層３２は、炭素を主成分とする。
炭素を主成分とするとは、第２の熱遮蔽層３２の中に存在する元素の中で、炭素の原子濃度が最も高いことを意味する。第２の熱遮蔽層３２の炭素濃度は、例えば、９０原子％以上である。
第２の熱遮蔽層３２は、例えば、ＰＶＤ法によって形成されるカーボン膜である。第２の熱遮蔽層３２の第１の方向の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。
第２の熱遮蔽層３２は、抵抗変化素子３０と上部電極２０との間の熱伝導を遮断し、抵抗変化素子３０の発熱効率を向上させる機能を有する。
第１の界面層３３は、抵抗変化素子３０と第１の熱遮蔽層３１との間に設けられる。第１の界面層３３は、例えば、抵抗変化素子３０及び第１の熱遮蔽層３１に接する。
第１の界面層３３は、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む。第１の界面層３３は、例えば、ＰＶＤ法によって形成される窒化タングステン膜である。第１の界面層３３の第１の方向の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第１の界面層３３の窒素濃度は、例えば、窒化タングステン膜を反応性スパッタ法により形成する際に、スパッタ成膜中の窒素ガスの流量を調整することで制御できる。
第２の界面層３４は、抵抗変化素子３０と第２の熱遮蔽層３２との間に設けられる。第２の界面層３４は、例えば、抵抗変化素子３０及び第２の熱遮蔽層３２に接する。
第２の界面層３４は、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む。第２の界面層３４は、例えば、ＰＶＤ法によって形成される窒化タングステン膜である。第２の界面層３４の第１の方向の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第２の界面層３４の窒素濃度は、例えば、窒化タングステン膜を反応性スパッタ法により形成する際に、スパッタ成膜中の窒素ガスの流量を調整することで制御できる。
スイッチング素子４０は、第１の熱遮蔽層３１と下部電極１０との間に設けられる。スイッチング素子４０は、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、及び、ヒ素（Ａｓ）を含む。スイッチング素子４０は、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、及び、ヒ素（Ａｓ）を含むカルコゲナイド膜である。
スイッチング素子４０は、例えば、ＰＶＤ法によって形成されるカルコゲナイド膜である。スイッチング素子４０の第１の方向の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
スイッチング素子４０は、特定の電圧（閾値電圧）で電流が急峻に立ち上がる非線形な電流電圧特性を有する。スイッチング素子４０は、半選択セルに流れる半選択リーク電流の増加を抑制する機能を有する。スイッチング素子４０は、いわゆるオボニック閾値スイッチ（Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ：ＯＴＳ）である。
メモリセルＭＣを構成する各層や各膜に含まれる原子の種類は、例えば、Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ（ＥＤＸ）、又は、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。各層や各膜に含まれる原子の原子濃度は、例えば、ＳＩＭＳにより測定することが可能である。各層や各膜の厚さは、例えば、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）により測定することが可能である。
次に、第１の実施形態の記憶装置の作用及び効果について説明する。
相変化メモリは、抵抗変化素子に電流を流し、発生するジュール熱により、抵抗変化素子に相変化を生じさせる。アモルファス状態にある抵抗変化素子に閾値電圧以上の電圧を印加すると大電流が流れてジュール熱が発生し、抵抗変化素子の温度が上昇する。更に印加する電圧を制御して、抵抗変化素子の温度を結晶化温度領域に保持することにより、多結晶に変化させて低抵抗状態にすることをセット動作と称する。また、多結晶状態の抵抗変化素子に電圧を印加して大電流を流して溶融させ、更に、電圧を急激に下げて抵抗変化素子を急冷して、アモルファスに変化させて高抵抗状態にすることをリセット動作と称する。
例えば、抵抗変化素子の高抵抗状態をデータ“１”、低抵抗状態をデータ“０”と定義する。抵抗変化素子は異なる抵抗状態を維持できることで、“１”と“０”の１ビットデータを記憶することが可能となる。
ＧＳＴ膜を抵抗変化素子とする相変化メモリでは、動作電圧の低電圧化及び低消費電力化の観点から、リセット動作に必要なリセット電流の低減が要求される。ＧＳＴ膜の上下に熱遮蔽層を設けることで、ＧＳＴ膜の発熱効率を向上させることができる。ＧＳＴ膜の発熱効率を向上させることで、リセット電流の低減が可能であると考えられる。熱遮蔽層として、例えば、熱伝導率が低い導電性膜であるカーボン膜を用いることができる。
しかし、熱遮蔽層としてカーボン膜を用いると、リセット電流の低減は実現できるが、エンデュランス特性が劣化する。例えば、書き換え可能回数が１０５回以下と、極めて低いエンデュランス特性となる。エンデュランス特性の劣化の要因として、ＧＳＴ膜とカーボン膜との間の原子の相互拡散が考えられる。
図３は、第１の実施形態の記憶装置の作用及び効果の説明図である。図３は、ＧＳＴ膜とカーボン膜との間に、窒化タングステン膜を挟んだ場合のエンデュランス特性を示す。
図３の横軸は、窒化タングステン膜に含まれる窒素濃度、縦軸はエンデュランス（書き換え可能回数）である。窒素濃度が０％のデータは、純粋なタングステン膜を用いた場合である。
図３から明らかなように、窒化タングステン膜中の窒素濃度が、１０原子％以上２５原子％以下の場合に、良好なエンデュランス特性が得られる。
図４は、第１の実施形態の記憶装置の作用及び効果の説明図である。第１の実施形態の相変化メモリと同様の、カーボン膜（Ｃ）／窒化タングステン膜（ＷＮｘ）／ＧＳＴ膜（ＧＳＴ）／窒化タングステン膜（ＷＮｘ）／カーボン膜（Ｃ）の層構造の堆積後に４５０℃の熱工程を加えた場合の炭素分布を示す。横軸は、上層のカーボン膜の上面を基準とする深さ、縦軸はＳＩＭＳの炭素のカウント数である。
窒化タングステン膜に含まれる窒素濃度が２３原子％の場合の炭素分布を実線、窒化タングステン膜に含まれる窒素濃度が４３原子％の場合の炭素分布を点線で示す。窒素濃度が高い場合には、ＧＳＴ膜中に含まれる炭素量が多くなっていることが分かる。カーボン膜中の炭素が、窒化タングステン膜中を拡散して、ＧＳＴ膜中にまで拡散したと考えられる。窒化タングステン膜の窒素濃度が高くなると、ＧＳＴ膜の炭素濃度が高くなることでエンデュランス特性が劣化すると考えられる。
窒化タングステン膜は、窒素濃度が１０％以上で微結晶化する。窒化タングステン膜は、窒素濃度が４０％を超えると多結晶化する。また、窒化タングステン膜は、窒素濃度が１０％未満であると、多結晶化したタングステンが占める割合が高くなる。
窒化タングステン膜の微結晶の割合が高い場合、結晶粒の粒界拡散による炭素のＧＳＴ膜への拡散が抑制され、エンデュランス特性が向上すると考えられる。したがって、窒化タングステン膜の微結晶の割合が高い、窒素濃度が１０原子％以上２５原子％以下の場合に、高いエンデュランス特性が実現できると考えられる。
第１の実施形態の記憶装置によれば、炭素を主成分とする第１の熱遮蔽層３１及び第２の熱遮蔽層３２を備えることで、リセット電流が低減される。そして、特定の窒素濃度範囲の窒化タングステンを含む第１の界面層３３及び第２の界面層３４を備えることにより、エンデュランス特性が向上した記憶装置が実現できる。
エンデュランス特性を向上させる観点から、第１の界面層３３及び第２の界面層３４の窒素濃度は１２％以上２３％以下であることがより好ましい。
リセット電流を低減させる観点から、第１の熱遮蔽層３１及び第２の熱遮蔽層３２の炭素濃度は、９０原子％以上であることが好ましく、９５％以上であることがより好ましい。
以上、第１の実施形態の記憶装置によれば、エンデュランス特性が向上した記憶装置が実現できる。
（第２の実施形態）
第２の実施形態の記憶装置は、第３の層は炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含み、第４の層は炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含む点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図５は、第２の実施形態の記憶装置のメモリセルの模式断面図である。図５は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
メモリセルＭＣは、図５に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化素子３０、第１の熱遮蔽層３１（第１の層）、第２の熱遮蔽層３２（第２の層）、第１の界面層３３（第３の層）、第２の界面層３４（第４の層）、スイッチング素子４０を備える。
第１の界面層３３は、抵抗変化素子３０と第１の熱遮蔽層３１との間に設けられる。第１の界面層３３は、例えば、抵抗変化素子３０及び第１の熱遮蔽層３１に接する。
第１の界面層３３は、炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含む。第１の界面層３３は、例えば、ＰＶＤ法によって形成される炭化タングステン膜である。第１の界面層３３の第１の方向の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第１の界面層３３の炭素濃度は、例えば、炭化タングステン膜をスパッタ法で形成する際に、あらかじめ炭素の組成を調整した炭化タングステンターゲットを用いることで制御できる。
第２の界面層３４は、抵抗変化素子３０と第２の熱遮蔽層３２との間に設けられる。第２の界面層３４は、例えば、抵抗変化素子３０及び第２の熱遮蔽層３２に接する。
第２の界面層３４は、炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含む。第２の界面層３４は、例えば、例えば、ＰＶＤ法によって形成される炭化タングステン膜である。第２の界面層３４の第１の方向の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
第２の界面層３４の炭素濃度は、例えば、炭化タングステン膜をスパッタ法で形成する際に、あらかじめ炭素の組成を調整した炭化タングステンターゲットを用いることで制御できる。
図６は、第２の実施形態の記憶装置の作用及び効果の説明図である。図６は、ＧＳＴ膜とカーボン膜との間に、炭化タングステン膜を挟んだ場合のエンデュランス特性を示す。
図６の横軸は、炭化タングステン膜に含まれる炭素濃度、縦軸はエンデュランス（書き換え可能回数）である。炭素濃度が０％のデータは、純粋なタングステン膜を用いた場合である。
図６から明らかなように、炭化タングステン膜中の炭素濃度が、４原子％以上２０原子％以下の場合に、良好なエンデュランス特性が得られる。
図７は、第２の実施形態の記憶装置の作用及び効果の説明図である。第２の実施形態の相変化メモリと同様の、カーボン膜（Ｃ）／炭化タングステン膜（ＷＣｘ）／ＧＳＴ膜（ＧＳＴ）／炭化タングステン膜（ＷＣｘ）／カーボン膜（Ｃ）の層構造の堆積後に４５０℃の熱工程を加えた場合のテルル分布を示す。横軸は、上層のカーボン膜の上面を基準とする深さ、縦軸はＳＩＭＳのテルルのカウント数である。
炭化タングステン膜に含まれる炭素濃度が４原子％の場合のテルル分布を実線、炭化タングステン膜に含まれる炭素濃度が２１原子％の場合のテルル分布を点線で示す。炭素濃度が高い場合には、上層のカーボン膜中に含まれるテルル量が多くなっていることが分かる。ＧＳＴ膜中のテルルが、炭化タングステン膜中を拡散して、カーボン膜中にまで拡散したと考えられる。炭化タングステン膜の炭素濃度が高くなると、ＧＳＴ膜のテルルが抜けることでエンデュランス特性が劣化すると考えられる。
炭化タングステン膜の炭素濃度が高くなると、炭化タングステン膜の炭素によるＧＳＴ膜からのテルルの引き抜きが促進されると考えられる。したがって、ＧＳＴ膜のテルルが抜けることでエンデュランス特性が劣化すると考えられる。
また、炭化タングステン膜は、炭素濃度が４％以上で微結晶化する。炭化タングステン膜は、炭素濃度が４％未満であると、多結晶化したタングステンが占める割合が高くなる。炭化タングステン膜の微結晶の割合が高い場合、結晶粒の粒界拡散によるテルルのＧＳＴ膜からの引き抜きが抑制され、エンデュランス特性が向上すると考えられる。
したがって、窒化タングステン膜の微結晶の割合が高い炭素濃度が４原子％以上、且つ、ＧＳＴ膜中のテルルの引き抜きが生じにくい炭素濃度が２０原子％以下の場合に、高いエンデュランス特性が実現できると考えられる。
第２の実施形態の記憶装置によれば、炭素を主成分とする第１の熱遮蔽層３１及び第２の熱遮蔽層３２を備えることで、リセット電流が低減される。そして、特定の炭素濃度範囲の炭化タングステンを含む第１の界面層３３及び第２の界面層３４を備えることにより、エンデュランス特性が向上した記憶装置が実現できる。
エンデュランス特性を向上させる観点から、第１の界面層３３及び第２の界面層３４の炭素濃度は５％以上１８％以下であることがより好ましい。
リセット電流を低減させる観点から、第１の熱遮蔽層３１及び第２の熱遮蔽層３２の炭素濃度は、９０原子％以上であることが好ましく、９５％以上であることがより好ましい。
以上、第２の実施形態の記憶装置によれば、エンデュランス特性が向上した記憶装置が実現できる。
（第３の実施形態）
第３の実施形態の記憶装置は、第１の導電層から第２の導電層に向かう方向を第１の方向とした場合に、第１の層の第１の方向の厚さが、第２の層の第１の方向の厚さよりも厚い点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図８は、第３の実施形態の記憶装置のメモリセルの模式断面図である。図８は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
メモリセルＭＣは、図８に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化素子３０、第１の熱遮蔽層３１（第１の層）、第２の熱遮蔽層３２（第２の層）、第１の界面層３３（第３の層）、第２の界面層３４（第４の層）、スイッチング素子４０を備える。
第１の熱遮蔽層３１の第１の方向の厚さは、第２の熱遮蔽層３２の第１の方向の厚さよりも厚い。第１の熱遮蔽層３１の第１の方向の厚さは、例えば、第２の熱遮蔽層３２の第１の方向の厚さの１．１倍以上２倍以下である。
第１の熱遮蔽層３１の厚さを厚くすることにより、リセット動作及びセット動作の際のスイッチング素子４０の温度上昇を抑制することが可能となる。したがって、スイッチング素子４０の温度上昇による特性変動を抑制できる。
以上、第３の実施形態の記憶装置によれば、エンデュランス特性が向上した記憶装置が実現できる。また、スイッチング素子の特性変動が抑制される。
（第４の実施形態）
第４の実施形態の記憶装置は、抵抗変化素子の第２の方向の幅が、第３の層の第２の方向の幅、及び、第４の層の第２の方向の幅よりも小さい点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図９は、第４の実施形態の記憶装置のメモリセルの模式断面図である。図９は、図１のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
メモリセルＭＣは、図９に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化素子３０、第１の熱遮蔽層３１（第１の層）、第２の熱遮蔽層３２（第２の層）、第１の界面層３３（第３の層）、第２の界面層３４（第４の層）、スイッチング素子４０を備える。
抵抗変化素子３０の第２の方向の幅が、第１の界面層３３の第２の方向の幅、及び、第２の界面層３４の第２の方向の幅よりも小さい。抵抗変化素子３０の第２の方向の幅と、第１の界面層３３の第２の方向の幅、及び、第２の界面層３４の第２の方向の幅との差は、例えば、０．２ｎｍ以上６ｎｍ以下である。
下部電極１０と上部電極２０との間の積層構造をエッチングにより加工する際に、例えば、抵抗変化素子３０に対して選択的に等方性のエッチングを行うことで、抵抗変化素子３０の幅を狭めることが可能である。
抵抗変化素子３０の幅を、第１の界面層３３及び第２の界面層３４の幅より小さくすることにより、抵抗変化素子３０の体積が減少する。したがって、リセット電流を低減することが可能となる。
以上、第４の実施形態の記憶装置によれば、更にリセット電流が低減された記憶装置が実現できる。
第３及び第４の実施形態では、第１の界面層３３及び第２の界面層３４が、窒素濃度が１０原子％以上２５原子％以下の窒化タングステンを含む層である場合を例に説明したが、第１の界面層３３及び第２の界面層３４が、炭素濃度が４原子％以上２０原子％以下の炭化タングステンを含む層であっても構わない。
第１ないし第４の実施形態では、ワード線及びビット線が半導体基板の表面に平行に延びるように配置される構造のメモリセルアレイを例に説明したが、例えば、ビット線が半導体基板の表面に垂直に配置される構造のメモリセルアレイに、本発明を適用することが可能である。
第１ないし第４の実施形態では、第１の熱遮蔽層３１とスイッチング素子４０が直接接する場合を例に説明したが、例えば、第１の熱遮蔽層３１とスイッチング素子４０との間に、金属を含む中間層を設けても構わない。
第１ないし第４の実施形態では、第２の熱遮蔽層３２と上部電極２０が直接接する場合を例に説明したが、例えば、第２の熱遮蔽層３２と上部電極２０との間に、金属を含む中間層を設けても構わない。
第１ないし第４の実施形態では、抵抗変化素子が、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含むカルコゲン膜である場合を例に説明したが、カルコゲン膜が更にインジウム（Ｉｎ）を含んでいても構わない。
第１ないし第４の実施形態では、スイッチング素子が抵抗変化素子と下部電極との間に設けられる場合を例に説明したが、スイッチング素子は抵抗変化素子と上部電極との間に設けられても構わない。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下部電極（第１の導電層）
２０ 上部電極（第２の導電層）
３０ 抵抗変化素子
３１ 第１の熱遮蔽層（第１の層）
３２ 第２の熱遮蔽層（第２の層）
３３ 第１の界面層（第３の層）
３４ 第２の界面層（第４の層）
４０ スイッチング素子
１０４ ワード線（第１の配線）
１０６ ビット線（第２の配線）
ＭＣ メモリセル

Claims (10)

  1. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、
    前記抵抗変化素子と前記第１の導電層との間に設けられ、炭素を主成分とする第１の層と、
    前記抵抗変化素子と前記第２の導電層との間に設けられ、炭素を主成分とする第２の層と、
    前記抵抗変化素子と前記第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第３の層と、
    前記抵抗変化素子と前記第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第４の層と、
    を備える記憶装置。
  2. 前記第１の層と前記第１の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、及び、ヒ素（Ａｓ）を含むスイッチング素子を、更に備えた請求項１記載の記憶装置。
  3. 前記第１の導電層から前記第２の導電層に向かう方向を第１の方向とした場合に、前記第１の層の前記第１の方向の厚さが、前記第２の層の前記第１の方向の厚さよりも厚い請求項２記載の記憶装置。
  4. 前記第１の導電層から前記第２の導電層に向かう方向を第１の方向、前記第１の方向に垂直な方向を第２の方向とした場合に、前記抵抗変化素子の前記第２の方向の幅が、前記第３の層の前記第２の方向の幅、及び、前記第４の層の前記第２の方向の幅よりも小さい請求項１ないし請求項３いずれか一項記載の記憶装置。
  5. 前記第１の層の炭素濃度、及び、前記第２の層の炭素濃度が９０原子％以上である請求項１ないし請求項４いずれか一項記載の記憶装置。
  6. 複数の第１の配線と、
    前記複数の第１の配線と交差する複数の第２の配線と、
    前記第１の配線と、前記第２の配線が交差する領域に位置するメモリセルを備え、
    前記メモリセルが、
    第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む抵抗変化素子と、
    前記抵抗変化素子と前記第１の導電層との間に設けられ、炭素を主成分とする第１の層と、
    前記抵抗変化素子と前記第２の導電層との間に設けられ、炭素を主成分とする第２の層と、
    前記抵抗変化素子と前記第１の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第３の層と、
    前記抵抗変化素子と前記第２の層との間に設けられ、窒素濃度が１０原子％以上２５原子％以下の窒化タングステン、及び、炭素濃度が４原子％以上２０原子％以下の炭化タングステンの少なくともいずれか一方を含む第４の層と、
    を有する記憶装置。
  7. 前記第１の層と前記第１の導電層との間に設けられ、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、及び、ヒ素（Ａｓ）を含むスイッチング素子を、更に備えた請求項６記載の記憶装置。
  8. 前記第１の導電層から前記第２の導電層に向かう方向を第１の方向とした場合に、前記第１の層の前記第１の方向の厚さが、前記第２の層の前記第１の方向の厚さよりも厚い請求項７記載の記憶装置。
  9. 前記第１の導電層から前記第２の導電層に向かう方向を第１の方向、前記第１の方向に垂直な方向を第２の方向とした場合に、前記抵抗変化素子の前記第２の方向の幅が、前記第３の層の前記第２の方向の幅、及び、前記第４の層の前記第２の方向の幅よりも小さい請求項６ないし請求項８いずれか一項記載の記憶装置。
  10. 前記第１の層の炭素濃度、及び、前記第２の層の炭素濃度が９０原子％以上である請求項６ないし請求項９いずれか一項記載の記憶装置。
JP2019052001A 2019-03-19 2019-03-19 記憶装置 Pending JP2020155560A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019052001A JP2020155560A (ja) 2019-03-19 2019-03-19 記憶装置
US16/556,057 US10833265B2 (en) 2019-03-19 2019-08-29 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019052001A JP2020155560A (ja) 2019-03-19 2019-03-19 記憶装置

Publications (1)

Publication Number Publication Date
JP2020155560A true JP2020155560A (ja) 2020-09-24

Family

ID=72514767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019052001A Pending JP2020155560A (ja) 2019-03-19 2019-03-19 記憶装置

Country Status (2)

Country Link
US (1) US10833265B2 (ja)
JP (1) JP2020155560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201744A1 (ja) * 2021-03-23 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 不揮発性記憶装置
WO2023089957A1 (ja) * 2021-11-16 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子及び記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20321085U1 (de) 2003-10-23 2005-12-29 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR20080057094A (ko) 2006-12-19 2008-06-24 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US9166158B2 (en) 2013-02-25 2015-10-20 Micron Technology, Inc. Apparatuses including electrodes having a conductive barrier material and methods of forming same
US8981334B1 (en) 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
US9543515B2 (en) * 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201744A1 (ja) * 2021-03-23 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 不揮発性記憶装置
WO2023089957A1 (ja) * 2021-11-16 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 記憶素子及び記憶装置

Also Published As

Publication number Publication date
US10833265B2 (en) 2020-11-10
US20200303641A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
JP6062155B2 (ja) ＧｅリッチなＧＳＴ−２１２相変化材料
KR102496377B1 (ko) 저항변화 물질층을 가지는 비휘발성 메모리소자
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
US20060077706A1 (en) Multilevel phase-change memory, operating method and manufacture method thereof
JPWO2018203459A1 (ja) 選択素子および記憶装置
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
WO2019198410A1 (ja) スイッチ素子および記憶装置ならびにメモリシステム
US11522132B2 (en) Storage device and storage unit with a chalcogen element
JP2017224688A (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US10833265B2 (en) Storage device
US10818730B2 (en) Semiconductor memory device
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
US20210036218A1 (en) Semiconductor memory device
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
US20230085722A1 (en) Semiconductor storage device
WO2023089957A1 (ja) 記憶素子及び記憶装置
CN112786784B (zh) 相变存储装置及其制作方法
US20220302382A1 (en) Semiconductor storage device
TWI794577B (zh) 半導體記憶裝置
US20230403955A1 (en) Semiconductor memory device
US20240179921A1 (en) Chalcogenide material and semiconductor device including the same
CN117835701A (zh) 一种相变存储器、其制作方法及电子设备
KR20110094391A (ko) 상변화 메모리 소자 및 그 제작 방법
TW202340082A (zh) 記憶體裝置及其相變化材料
KR20100115880A (ko) 상변화 메모리 소자 및 그 제작 방법