CN105321460A - 像素电路及其驱动方法 - Google Patents

像素电路及其驱动方法 Download PDF

Info

Publication number
CN105321460A
CN105321460A CN201510369627.9A CN201510369627A CN105321460A CN 105321460 A CN105321460 A CN 105321460A CN 201510369627 A CN201510369627 A CN 201510369627A CN 105321460 A CN105321460 A CN 105321460A
Authority
CN
China
Prior art keywords
transistor
terminal
electrically connected
voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510369627.9A
Other languages
English (en)
Other versions
CN105321460B (zh
Inventor
野中义弘
松枝洋二郎
高取宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Priority to CN202011403135.4A priority Critical patent/CN112435631B/zh
Publication of CN105321460A publication Critical patent/CN105321460A/zh
Application granted granted Critical
Publication of CN105321460B publication Critical patent/CN105321460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0895—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element having more than one selection line for a two-terminal active matrix LCD, e.g. Lechner and D2R circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及像素电路及其驱动方法且用于防止图像残留。像素电路包括：发光元件；驱动晶体管，其将与所施加的电压相应的电流供给到发光元件；电容器部，其保持包含驱动晶体管的阈值电压和数据电压的电压；以及开关部，其使包含阈值电压和数据电压的电压保持于电容器部并将电压施加到驱动晶体管。另外，开关部具有在使包含阈值电压和数据电压的电压保持于电容器部之前将恒定电压施加到驱动晶体管的功能。

Description

像素电路及其驱动方法
相关申请的交叉引用
本申请基于并要求2014年6月27日提交的日本专利申请No.2014-133382和2015年2月20日提交的日本专利申请No.2015-031373的优先权，上述日本专利申请的全文并入在此供参考。
技术领域
本发明涉及在有源矩阵型有机发光显示器(以下，称作“AMOLED”)等中使用的像素电路及驱动方法。有机发光二极管也称作有机EL元件(以下，称作“OLED”)。
背景技术
由于没有AMOLED的标准的像素电路，因此制造AMOLED的各公司使用它们独自的像素电路。一般的像素电路设有OLED、用于驱动OLED的驱动晶体管、用于开关的多个晶体管、电容器等。
在像素电路中，为了补偿向OLED供给电流的驱动晶体管的阈值电压的变化和波动，已知对阈值电压进行检测的一些技术(例如，参照日本未审查的专利公开2014-029533(专利文献1)和日本未审查的专利公开2013-210407(专利文献2))。用于检测阈值电压的技术主要是下述的两种技术。
(1)如下的方法：连接栅极端子和漏极端子；例如将源极端子的电位固定；以及通过使源极和漏极之间流通电流来改变栅极端子的电位，从而使栅极和源极之间的电压自动地接近阈值电压(二极管连接型)。(2)如下的方法：将栅极端子的电位固定；通过使漏极和源极之间流通电流来改变源极端子的电位，从而使栅极和源极之间的电压自动接近阈值电压(源极跟随器型)。源极跟随器型的优点是：即使当栅极和源极间电压为0V时也能够检测流动有电流的凹陷型晶体管的阈值电压。
但是，具有阈值电压检测功能的已有的像素电路具有如下的问题。
(1)当示出黑显示一段时间之后示出白显示时，由于驱动晶体管的滞后特性，画面没有立即变白，而需要几帧的时间才转变为全白显示。这通常称作“图像残留”(例如，参照日本未审查的专利公开2012-128386(专利文献3))。换言之，当电流长时间没有流到驱动晶体管时，驱动晶体管的滞后特性被初始化，因此阈值电压向着使电流增大的方向偏移。在这种状态下，即使对驱动晶体管施加补偿阈值电压的白显示用的栅极-源极电压，由于滞后特性也导致电流瞬时减小。因此，不能得到本来的白显示的亮度。
(2)由于非发光时段的漏发光，发生对比度下降。其原因是：电流如下述情况那样在非发光时段中流入到OLED中，因此发生无效的漏发光。(a)在阈值电压检测时段中，用于驱动晶体管的电流流经OLED。(b)在电容器复位时段中，电容器的充电电流流经OLED。
接下来，对相关技术进行说明。图24A至图27B中的附图标记仅为了说明而直接采用自公报，因此这些附图标记与本发明的其他附图中的附图标记无关。(相关技术1)
图24A和图24B中所示的相关技术1示于专利文献1的图1和图2中。
相关技术1的像素电路200包括OLED10、驱动晶体管14、开关晶体管16、18、电容器12等，并公开了下面的主题和特征。像素电路200为源极跟随器型，其中，开关晶体管18连接到OLED10的阳极。像素电路200不检测未流动电流的阈值电压。像素电路200使规定的偏置电流经由偏置线IBIAS流入驱动晶体管14，以调整源极端子B11的电位。当在编程周期X11和X12中电源电压VDD不减小时，源极端子B11的电位被施加于OLED10。因此，发生漏发光，并且不能使流入驱动晶体管14的电流达到规定的偏置电流。
(相关技术2)
图25A和图25B中所示的相关技术2示于专利文献1的图26和图27中。
相关技术2的像素电路420包括OLED422、驱动晶体管426、开关晶体管428、430、432、434、436、电容器424等，并公开了以下主题和特征。像素电路420是源极跟随器型，其中，开关晶体管436连接到驱动晶体管426的源极端子。开关晶体管不连接到OLED422的阳极。像素电路420不检测阈值电压。像素电路420使规定的偏置电流经由偏置线Ibias流入驱动晶体管426来调整源极端子的电位。在非发光时段X71中，规定的偏置电流将流入OLED422中，并发生漏发光。
(相关技术3)
图26A和图26B中所示的相关技术3示于专利文献1的图16和图25中。
相关技术3的像素电路210包括OLED90、驱动晶体管96、开关晶体管98、100、102、104、电容器92、94等，并公开了以下主题和特征。像素电路210是二极管连接型，其中，开关晶体管96连接到OLED90的阳极。该像素电路210不检测阈值电压。在像素电路210中，规定的偏置电流经由偏置线IBIAS流入驱动晶体管96从而调节栅极和漏极之间的电压。如果在编程周期X61中电源电压VDD不减小，则节点C32的电压将施加于OLED90。因此，发生漏发光，并且规定的偏置电流不能流入驱动晶体管96。
(相关技术4)
图27A和图27B中所示的相关技术4示于专利文献2的图2和图4中。
相关技术4的像素电路2A包括OLED3、驱动晶体管T2、开关晶体管T1、T3、T4、T5、T6、电容器C1等，并公开了以下的主题和特征。像素电路2A是二极管连接型，其中，开关晶体管T6连接到OLED3的阳极端子。开关晶体管T6仅用于固定阳极端子的电位，而不用于重置驱动晶体管T2的端子和防止图像残留。即，不存在开关晶体管T6和开关晶体管T4的同时导通。
因此，本发明提供首先防止图像残留、其次防止由非发光时段中的漏发光引起的对比度下降的像素电路等。
发明内容
根据本发明的一个示例性方面的像素电路是以下这样的一种像素电路，包括：发光元件；驱动晶体管，所述驱动晶体管将与所施加的电压相应的电流供给到所述发光元件；电容器部，所述电容器部保持包含所述驱动晶体管的阈值电压和数据电压的电压；开关部，所述开关部使所述电容器部保持包含所述阈值电压和所述数据电压的电压并将该电压施加到驱动晶体管，其中，所述开关部包括在使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压之前将恒定电压施加到所述驱动晶体管的功能。
根据本发明的另一示例性方面的像素电路的驱动方法是用于驱动包括发光元件、驱动晶体管、电容器部以及开关部的像素电路的方法，所述方法包括：所述开关部使保持于所述电容器部的电压初始化并将恒定电压施加于所述驱动晶体管以使该驱动晶体管暂时接通的第一时段；所述开关部使所述电容器部保持包含所述驱动晶体管的阈值电压和数据电压的电压的第二时段；以及所述开关部将保持于所述电容器部的电压施加于所述驱动晶体管由此所述驱动晶体管将由所述开关部施加的电压所相应的电流施加到所述发光元件的第三时段。
附图说明
图1A是表示根据第一示例性实施方式的像素电路的结构的电路图，图1B是表示第一示例性实施方式的像素电路的动作的时序图；
图2是表示设有第一示例性实施方式的像素电路的显示装置的俯视图；
图3是图2的局部放大剖视图；
图4A是表示第一示例性实施方式的像素电路的操作(驱动方法)的第一时段的电路图，图4B是突出表示的第一时段的时序图；
图5A是表示第一示例性实施方式的像素电路的操作(驱动方法)的第二时段的电路图，图5B是突出表示的第二时段的时序图；
图6A是表示第一示例性实施方式的像素电路的操作(驱动方法)的第三时段的电路图，图6B是突出表示的第三时段的时序图。
图7A是表示根据第二示例性实施方式的像素电路的结构的电路图，图7B是表示第二示例性实施方式的像素电路的操作的时序图；
图8A是表示第二示例性实施方式的像素电路的操作(驱动方法)的第一时段的电路图，图8B是突出表示的第一时段的时序图；
图9A是表示第二示例性实施方式的像素电路的操作(驱动方法)的第二时段的电路图；图9B是突出表示的第二时段的时序图；
图10A是表示第二示例性实施方式的像素电路的操作(驱动方法)的第三时段的电路图，图10B是突出表示的第三时段的时序图；
图11A是表示根据第三示例性实施方式的像素电路的结构的电路图，图11B是表示第三示例性实施方式的像素电路的操作的时序图；
图12A是表示第三示例性实施方式的像素电路的操作(驱动方法)的第一时段的电路图，图12B是突出表示的第一时段的时序图；
图13A是表示第三示例性实施方式的像素电路的操作(驱动方法)的第二时段的电路图，图13B是突出表示的第二时段的时序图；
图14A是表示第三示例性实施方式的像素电路的操作(驱动方法)的第三时段的电路图，图14B是突出表示的第三时段的时序图；
图15A是表示根据第四示例性实施方式的像素电路的结构的电路图，图15B是表示第四示例性实施方式的像素电路的操作的时序图；
图16A是表示第四示例性实施方式的像素电路的操作(驱动方法)的第一时段的电路图，图16B是突出表示的第一时段的时序图；
图17A是表示第四示例性实施方式的像素电路的操作(驱动方法)的第二时段的电路图，图17B是突出表示的第二时段的时序图；
图18A是表示第四示例性实施方式的像素电路的操作(驱动方法)的第三时段的电路图，图18B是突出表示的第三时段的时序图；
图19A是表示根据第五示例性实施方式的像素电路的结构的电路图，图19B是表示第五示例性实施方式的像素电路的操作的时序图；
图20A是表示第五示例性实施方式的像素电路的操作(驱动方法)的第一时段的电路图，图20B是突出表示的第一时段的时序图；
图21A是表示第五示例性实施方式的像素电路的操作(驱动方法)的第二时段的电路图，图21B是突出表示的第二时段的时序图；
图22A是表示第五示例性实施方式的像素电路的操作(驱动方法)的第三时段的电路图，图22B是突出表示的第三时段的时序图；
图23A是表示根据第六示例性实施方式的像素电路的结构的电路图，图23B是表示第六示例性实施方式的像素电路的操作的时序图；
图24A是表示根据相关技术1的像素电路的结构的电路图，图24B是表示相关技术1的像素电路的操作的时序图；
图25A是表示根据相关技术2的像素电路的结构的电路图，图25B是表示相关技术2的像素电路的操作的时序图；
图26A是表示根据相关技术3的像素电路的结构的电路图，图26B是表示相关技术3的像素电路的操作的时序图；以及
图27A是表示根据相关技术4的像素电路的结构的电路图，图27B是表示相关技术4的像素电路的操作的时序图。
具体实施方式
以下，将参照附图对本发明的示例性实施方式进行说明。在本说明书和附图中，只要没有特别指定，对实质相同的结构元件使用相同的附图标记。图中的形状以本领域的技术人员容易理解的方式示出，因此其尺寸和比例不一定与实际的尺寸和比例一致。本说明书和所附权利要求书的范围中的“包括”也包括具有在此所示的要素以外的要素的情况。“具有”、“包括”等也同样。本说明书和所附权利要求书的范围中的“连接”不仅表示将两个元件直接连接的情况，而且还表示通过其他的元件将两个元件连接的情况。“连结”等也同样。晶体管的“接通”和“断开”可分别记载为“导通”和“非导通”。
(第一示例性实施方式)
图1A是表示根据第一示例性实施方式的像素电路的结构的电路图，图1B是表示第一示例性实施方式的像素电路的操作的时序图。以下参照附图进行说明。
第一示例性实施方式的像素电路10包括：发光元件11；驱动晶体管M11，所述驱动晶体管M11根据施加的电压向发光元件11供给电流；电容器部12，所述电容器部12保持包含驱动晶体管M11的阈值电压Vth和数据电压Vdata的电压；以及开关部13，所述开关部使包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12并将这些电压施加于驱动晶体管M11。另外，开关部13具有在使包含阈值电压Vth和数据电压Vdata的所述电压保持于电容器部12之前将用于防止滞后特性的初始化的恒定电压施加于驱动晶体管M11的功能。
通过像素电路10，在使包含阈值电压Vth和数据电压Vdata的所述电压保持于电容器部12之前，将恒定电压施加于驱动晶体管M11。因此，在向发光元件11供给电流之前，电流能够可靠地流入到驱动晶体管M11。因此，能够防止驱动晶体管M11的滞后特性被初始化，因此能够防止图像残留。
更详细而言，驱动晶体管M11包括栅极端子、源极端子以及漏极端子，并根据施加于栅极端子和源极端子之间的电压，向串联连接到漏极端子和源极端子的发光元件11供给电流。开关部13包括：从数据供给线D1输入数据电压Vdata的数据电压晶体管M12；从基准电压线P3输入基准电压Vref的基准电压晶体管M13；在驱动晶体管M11的栅极端子和源极端子之间施加保持于电容器部12的电压的栅极电压晶体管M14；以及用作使电流从电源电压线P1流入到驱动晶体管M11的漏极端子和源极端子的开关的电源开关晶体管M15。
另外，开关部13通过使数据电压晶体管M12、基准电压晶体管M13、栅极电压晶体管M14以及电源开关晶体管M15接通，向驱动晶体管M11的栅极端子和源极端子之间施加恒定电压(第一时段T1)。通过使数据电压晶体管M12、基准电压晶体管M13、栅极电压晶体管M14和电源开关晶体管M15断开，使包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12(第二时段T2)。通过使数据电压晶体管M12和基准电压晶体管M13断开并使栅极电压晶体M14和电源开关晶体管M15接通，向驱动晶体管M11的栅极端子和源极端子之间施加保持于电容器部12中的电压(第三时段T3)。第一时段T1和第二时段T2包含于非发光时段T4中。
更详细而言，像素电路10电连接到数据线D1、第一和第二控制线S1、S2以及第一至第三电源线P1至P3，并包括第一至第五晶体管M11至M15、电容器12以及发光元件11。
发光元件11包括第一端子以及电连接到第二电源线P2的第二端子。第一晶体管M11包括第一端子、电连接到发光元件11的第一端子的第二端子、以及控制端子。第二晶体管M12包括：电连接到数据线D1的第一端子；连接到第一晶体管M11的控制端子的第二端子；以及电连接到第一控制线S1的控制端子。第三晶体管M13包括：电连接到第三电源线P3的第一端子；第二端子；以及电连接到第一控制线S1的控制端子。第四晶体管M14包括：电连接到第三晶体管M13的第二端子的第一端子；电连接到第一晶体管M11的控制端子的第二端子；以及电连接到第二控制线S2的控制端子。第五晶体管M15包括：电连接到第一电源线P1的第一端子；电连接到第一晶体管M11的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。电容器12包括电连接到第三晶体管M13的第二端子的第一端子以及电连接到第一晶体管M11的第一端子的第二端子。
在此要注意到，第一晶体管M11相当于上述的“驱动晶体管”，由第二至第五晶体管M12至M15构成的部分相当于上述的“开关部13”，电容器12相当于上述的“电容器部”。另外，数据线D1相当于上述的“数据供给线”，第一电源线P1相当于上述的“电源电压线”，第三电源线P3相当于上述的“基准电压线”。第一晶体管M11的第一端子、第二端子以及控制端子相当于上述的“驱动晶体管的源极端子、漏极端子以及栅极端子”。第二晶体管M12相当于上述的“数据电压晶体管”，第三晶体管M13相当于上述的“基准电压晶体管”，第四晶体管M14相当于上述的“栅极电压晶体管”，第五晶体管M15相当于上述的“电源开关晶体管”。
第一控制线S1输出第一控制信号Scan，第二控制线S2输出第二控制信号EM。第一电源线P1供给第一电源电压VDD，第二电源线P2供给第二电源电压VSS，第三电源线P3供给基准电压Vref，数据线D1供给数据电压Vdata。在各晶体管中，第一端子例如是源极端子和漏极端子中的一者。第二端子例如是源极端子和漏极端子中的另一者。控制端子例如是栅极端子。发光元件11的第一端子是阳极端子和阴极端子中的一者(例如，在第一示例性实施方式中是阳极端子)，发光元件11的第二端子是阳极端子和阴极端子的另一者(例如，在第一示例性实施方式中是阴极端子)。
第一至第五晶体管M11至M15是P沟道型晶体管。更具体而言，它们是p沟道型TFT。发光元件11是OLED。通常，在OLED中基板侧(VSS侧)是阴极。因此，为了将其阳极连接到驱动晶体管的漏极，驱动晶体管需要为p沟道型。由此，OLED可连接到漏极侧，因此，能够始终向OLED供给恒定电流，即使当OLED的电阻值随着时间经过而变化时。
作为驱动晶体管的晶体管M11是在饱和区域中操作的放大晶体管。构成开关部13的第二至第五晶体管M12至M15是在线性区域中操作的开关晶体管。
电容器部12可由两个或更多个电容器构成，开关部13可由六个或更多个晶体管构成。
接下来，将从另一角度对像素电路10进行说明。
像素电路10包括：发光元件11；作为驱动晶体管的第一晶体管M11，其漏极端子连接到发光元件11的第一端子；第二晶体管M12，其连结用于将编程电压供给至第一晶体管M11的栅极端子(节点A)的数据线D1并由第一控制信号Scan进行栅极控制；第三晶体管M13，所述第三晶体管M13将作为保持电容的电容器12的一端(节点C)连接到第三电源线P3并由第一控制信号Scan进行栅极控制，所述电容器12的另一端(节点B)连接到第一晶体管M11的源极端子；第四晶体管M14，所述第四晶体管M14将电容器12的一端(节点C)连结到第一晶体管M11的栅极端子(节点A)并由第二控制信号EM进行栅极控制；以及第五晶体管M15，所述第五晶体管M15将电容器12的一端(节点B)连结到第一电源线P1并由第二控制信号EM进行栅极控制。
在像素电路10中，当在作为初始化时段的第一时段T1中，第三至第五晶体管M13、M14、M15导通时，电容器12充电，并且第一晶体管M11导通。因此，电流从第一电源线P1经由第一晶体管M11流入到发光元件11。因此，即使在黑显示持续的情况下，通过在初始化时段中使电流流入到第一晶体管M11，也能够克服第一晶体管M11的晶体管特性的滞后。因此，不会发生当切换到白显示时产生的延迟，因此能够防止图像残留。
图2是表示设有第一示例性实施方式的像素电路的显示装置的俯视图。以下，将参照附图进行说明。
根据第一示例性实施方式的显示装置90是AMOLED。大致来说，显示装置90由以下部件构成：TFT基板100，在所述TFT基板100中，多个包含发光元件的像素电路(参照图1A)以矩阵布置；密封发光元件的密封玻璃基板200；连接TFT基板100和密封玻璃基板200的玻璃料密封部300等。另外，在TFT基板100的有源矩阵部116的外侧的阴电极形成区域114a的周边设置有：驱动TFT基板100的扫描线(各控制线)的扫描驱动器131；控制各像素的发光时段的发光控制驱动器132；防止由静电放电引起的损害的数据线ESD(静电放电)保护电路133；使高传输速率流返回到本来的低传输速率的多个流的解复用器134；驱动数据线的数据驱动器IC135等。数据驱动器IC135通过使用各向异性导电膜安装到TFT基板100。TFT基板100通过FPC(柔性电路板，FlexiblePrintedCircuit)136连接到外部的设备。图2中所示的显示装置仅是根据第一示例性实施方式的显示装置的一例，其形状和结构可适当变更。
图1A和图2之间的对应关系如下。图1A中的第一控制线S1连接到图2中的扫描驱动器131。图1A中的第二控制线S2连接到图2中的发光控制驱动器132。图1A中的数据线D1经由图2中的解复用器134连接到数据驱动器IC135。图1A中的第一至第三电源线P1至P3经由图2中的EPC136连接到外部电源。
图3是图2的局部放大剖视图。以下，将参照附图进行说明。
TFT基板100由以下部件构成：由经由基础绝缘膜102形成在玻璃基板101上的低温多晶硅(LTPS)等形成的多晶硅层103；经由栅极绝缘膜104形成的第一金属层105(栅极电极和电容器电极)；经由形成在层间绝缘膜106中的开口连接到多晶硅层103的第二金属层107(数据线、电源线、源极和漏极电极、以及接触部)；以及经由平坦化膜110形成在元件分离膜112的凹部中的发光元件11(阳电极111、有机EL层113、阴电极114以及盖层115)。
TFT区域108中的多晶硅层103是轻掺杂漏极(LDD)结构，其中，从左侧依次形成p+层、p-层、i层、p-层、以及p+层。电容器区域109中的多晶硅层103是p+层。
在发光元件11与密封玻璃基板200之间密封干燥空气301。通过玻璃料密封部300(图2)密封这些元件和玻璃基板，来形成显示装置90。发光元件11是顶部发光结构，其中，发光元件11和密封玻璃基板200之间设有规定的间隔，并在密封玻璃基板200的光出射面上形成λ/4相位差板201和偏光板202，由此能够抑制来自外部的入射光的反射光。
虽然图3示出了发光元件11的各辐射光经由密封玻璃基板200射向外部的顶部发光结构，但也可以采用光经由玻璃基板101射向外部的底部发光结构。
另外，虽然在第一示例性实施方式中所有的晶体管都是p沟道型，但晶体管不限于该类型。晶体管的一部分或全体可以是n沟道型。在OLED的驱动晶体管是n沟道型的情况下，OLED的导通方向颠倒，以使OLED的阴极端子连接到漏极端子。用于形成晶体管的半导体材料不限于LTPS等硅。也可以使用铟镓锌氧化物(IGZO)等氧化物半导体或有机半导体。
图4A至图6B表示根据第一示例性实施方式的像素电路的操作(驱动方法)。图4A、图5A及图6A是第一时段至第三时段的电路图。另外，图4B、图5B及图6B是第一时段至第三时段的时序图。要注意到，图1A中的示出附图标记“13”的双点画线在图4A、图5A和图6A中用示出附图标记“13”的箭头代替，以便能够更好地示出电流路径。以下，将图4A至图6B追加到图1A和图1B中对根据第一示例性实施方式的像素电路的操作(驱动方法)进行说明。
图4A、图5A和图6A中所示的晶体管中的标记有符号“X”的晶体管处于断开状态。通过像素电路的驱动方法来驱动像素电路，因此其可表述为像素电路的操作(驱动方法)。
在下面，将参照图1A和图1B对像素电路10的驱动方法的概要进行说明。像素电路10的驱动方法包括以下的第一时段T1至第三时段T3。在这种情况下，开关部13如下操作。
第一时段T1：使保持于电容器12的电压初始化，并将规定的电压施加于第一晶体管M11来使第一晶体管M11暂时接通。
第二时段T2：使包含第一晶体管M11的阈值电压Vth和数据电压Vdata的电压保持于电容器12。
第三时段T3：通过将保持于电容器12的电压施加于第一晶体管M11，第一晶体管M11将根据开关部13施加的电压的电流施加到发光元件11。
接下来，更详细地说明各时段。第一时段T1是初始化时段，第二时段T2是阈值检测和数据存储时段，第三时段T3是驱动时段。第一时段T1和第二时段T2包含于非发光时段T4中。各晶体管是p沟道型，因此，当各控制信号是L(低)电平时，各晶体管接通，当各控制信号是H(高)电平时，各晶体管断开。通常，当驱动晶体管是p沟道型时，驱动晶体管的阈值电压Vth<0，当驱动晶体管是n沟道型时，该Vth>0。
在图4A和图4B所示的第一时段T1中，第二晶体管M12至第五晶体管M15接通。从数据线D1供给基准电压Vref。
由此，第一晶体管M11的源极端子(节点B)的电位VB被固定在VDD，栅极端子(节点A)的电位VA被固定在Vref。因此，恒定电压Vref-VDD被施加于第一晶体管M11的栅极和源极之间，因此第一晶体管接通，电流i1从电源线P1流入到发光元件11。此时，节点C的电位VC也变成Vref，因此电容器12的两端子之间的电位被初始化为VDD-Vref的电位差。
要注意到，流入到第一晶体管M11的电流i1由下式给出。
VA＝VC＝Vref
VB＝VDD
∴i1＝(1/2β)((VA-VB)-Vth)2
＝(1/2β)(Vref-VDD-Vth)2
如上式所示，电流“i1”是足以达到大约白显示程度的充分值，因此能够防止第一晶体管M11的滞后特性的初始化。这是像素电路10的图像残留防止效果。
要注意到，上式中的β是根据第一晶体管M11的结构和材质确定的常数。即，对于第一晶体管M11，β由下式给出，其中栅极电容是Cox、沟道宽度是W、沟道长度是L。
β＝Cox(W/L)
在图5A和图5B所示的第二时段T2中，第二晶体管M12和第三晶体管M13接通，而第四晶体管M14和第五晶体管M15断开。从数据线D1供给数据电压Vdata。
由此，第一晶体管M11的栅极端子(节点A)的电位被固定在数据电压Vdata，因此，在第二时段的开始，第一晶体管M11接通。另一方面，由于源极和漏极之间的电流i2使电容器12的电荷减少，第一晶体管M11的源极端子(节点B)的电位从VDD减小到低电压。然后，当源极端子(节点B)的电位变成Vdata-Vth时，第一晶体管M11断开，电位差Vdata-Vth-Vref被保持在电容器12的两个端子之间。
即，节点A的电位VA、节点B的电位VB以及节点C的电位VC如下所示，包含第一晶体管M11的阈值电压Vth和数据电压Vdata的电压被保持于电容器12。如上所述，在第一示例性实施方式中，使用源极跟随器型阈值电压检测模块。
VA＝Vdata
VB＝VDD→Vdata-Vth
VC＝Vref
在图6A和图6B所示的第三时段T3中，第二晶体管M12和第三晶体管M13断开，而第四晶体管M14和第五晶体管M15接通。从数据线D1供给基准电压Vref。
由此，电容器12的两端子之间的电位差Vdata-Vth-Vref被施加到第一晶体管M11的栅极和源极之间，与其相对应的电流I流入到发光元件11，因此发光元件11发光。
此时，节点B的电位VB经由第五晶体管M15变成第一电源电压VDD。另一方面，节点A的电位VA将取从第一电源电压VDD减去电容器12的两端子之间的电位差得到的值。因此，第一晶体管M11中的电流I由下式给出。
VA＝VC＝VDD-(Vdata-Vth-Vref)
VB＝VDD
∴I＝(1/2β)((VA-VB)-Vth)2
＝(1/2β)((VDD–(Vdata–Vth–Vref))–VDD)–Vth)2
＝(1/2β)(Vref-Vdata)2
由上式可知，电流“I”不包含阈值电压Vth项，因此其不受阈值电压Vth的变化和变动影响。这是像素电路10的阈值电压Vth变化补偿效果。
要注意到，在这种情况下，VDD>Vref和VDD>VSS的关系成立。例如，VDD＝13V，VSS＝3V，Vref＝2.75V，Vdata＝0.5V到2.5V，T1＝1μs，T2＝9μs。要注意到，第一时段T1比第二时段T2短。在第一时段T1中，通过用作开关的第四晶体管M14和第五晶体管M15的相对较大的电流对电容器12进行充电。因此，充电仅耗费短时间。另一方面，在第二时段T2中，通过用作驱动晶体管的第一晶体管M11的阈值电压Vth附近的微小电流对电容器12进行放电，因此，放电耗费较长时间。另外，为了简化表述，在上述各式中，不考虑由开关馈通引起的保持电压的变化。对于以下各式也是同样的。
作为根据本发明的示例性优点，本发明通过在使包含阈值电压和数据电压的电压保持于电容器部之前将恒定电压施加于驱动晶体管，能够防止图像残留。(第二示例性实施方式)
图7A是表示根据第二示例性实施方式的像素电路的结构的电路图，图7B是表示第二示例性实施方式的像素电路的操作的时序图。以下，参照附图进行说明。
第二示例性实施方式的像素电路20与第一示例性实施方式的像素电路不同之处在于，开关部23包括电流迂回晶体管M16。电流迂回晶体管M16使从驱动晶体管M11供给的电流绕开而不流经发光元件11。
另外，开关部13在使包含驱动晶体管M11的阈值电压Vth和数据电压Vdata的电压保持于电容器部12之前使驱动晶体管M11和电流迂回晶体管M16接通。
更详细而言，开关部23使电流迂回晶体管M16在第一时段T1和第二时段T2中接通，并使其在第三时段T3中断开。与电流迂回晶体管M16相对应的第六晶体管M16包括：电连接到发光元件11的第一端子的第一端子；电连接到第四电源线P4的第二端子；以及电连接到第一控制线S1的控制端子。第四电源线P4供给复位电压Vrst。
像素电路20包括使从驱动晶体管M11供给的电流绕开而不流经发光元件11的电流迂回晶体管M16。因此，通过在非发光时段T4中使电流迂回晶体管M16接通，能够防止由非发光时段T4中的漏发光引起的对比度下降。
另外，利用像素电路20，通过在使包含阈值电压Vth和数据电压Vdata的电压保持于电容器12之前使驱动晶体管M11和电流迂回晶体管M16接通，在向发光元件11供给电流之前，电流能够可靠地流入到驱动晶体管M11。因此，能够防止驱动晶体管M11的滞后特性的初始化，由此使其能够防止图像残留而不会引起对比度下降。
图8A至图10B表示根据第二示例性实施方式的像素电路的操作(驱动方法)。图8A、图9A及图10A是第一时段至第三时段的电路图。另外，图8B、图9B和图10B是第一时段至第三时段的时序图。要注意到，图7A中的示出附图标记“23”的双点画线在图8A、图9A和图10A中用示出附图标记“23”的箭头代替，以便能够更好地示出电流路径。以下，将图8A至图10B追加到图7A和图7B对根据第二示例性实施方式的像素电路的操作(驱动方法)进行说明。
在下面，参照图7A和图7B对像素电路20的驱动方法的概要进行说明。像素电流20的驱动方法包括下面的第一时段T1至第三时段T3。在这种情况下，开关部23如下操作。
第一时段T1：使保持于电容器12的电压初始化，并将恒定电压施加于第一晶体管M11从而使第一晶体管M11暂时接通。此时，使第六晶体管M16接通从而从第一晶体管M11供给的电流通过绕开发光元件11而引导到第四电源线P4。
第二时段T2：使包含第一晶体管M11的阈值电压Vth和数据电压Vdata的电压保持于电容器12。此时，使第六晶体管M16接通，由此从第一晶体管M11供给的电流绕开发光元件11并流入到第四电源线P4。
第三时段T3：通过将保持于电容器12的电压施加于第一晶体管M11，第一晶体管M11将根据开关部13施加的电压的电流供给到发光元件11。
接下来，对各时段进行更详细说明。第一时段T1是初始化期间，第二时段T2是阈值检测和数据存储时段，第三时段T3是驱动时段。各晶体管是p沟道型，因此当各控制信号是L(低)电平时，其接通，当各控制信号是H(高)电平时，其断开。
在图8A和图8B所示的第一时段T1中，使第二晶体管M12至第六晶体管M16接通。从数据线D1供给基准电压Vref。在第一时段T1中，使第二晶体管M12至第六晶体管M16接通。因此，节点A的电位VA和节点C的电位VC被固定在Vref，节点B的电位BV被固定在VDD，节点D的电位VD被固定在Vrst。此时，用于防止图像残留的电流i1从第一晶体管M11流入到第六晶体管M16，由此其不流入到发光元件11。因此，不会发生作为非发光时段T4的第一时段T1中的漏发光。
在图9A和图9B中所示的第二时段T2中，第二晶体管M12、第三晶体管M13以及第六晶体管M16接通，而第四晶体管M14和第五晶体管M15断开。从数据线D1供给数据电压Vdata。此时，用于检测阈值电压Vth的电流i2从第一晶体管M11流入到第六晶体管M16，由此其不流入到发光元件11。因此，不会发生作为非发光时段T4的第二时段T2中的漏发光。
在图10A和图10B所示的第三时段中，第二晶体管M12、第三晶体管M13以及第六晶体管M16断开，而第四晶体管M14和第五晶体管M15接通。从数据线D1供给基准电压Vref。由此，电容器12的两端子之间的电位差Vdata-Vth-Vref被施加到第一晶体管M11的栅极和源极之间，与其相对应的电流I流入到发光元件11，因此发光元件11发光。
要注意到，VDD>Vref和VDD>VSS≥Vrst的关系成立。例如，VDD＝13V，VSS＝3V，Vref＝Vrst＝2.75V，Vdata＝0.5V到2.5V，T1＝1μs，T2＝9μs。
另外，也可利用第四电源线P4的电位(Vrst)和第一电源线P1的电位(VDD)之差大于第二电源线P2的电位(VSS)和第一电源线P1的电位(VDD)之差的结构。即，在|VDD-Vrst|>|VDD-VSS|的情况下，通过使第六晶体管M16接通，能够使从第一晶体管M11供给的电流更可靠地绕开发光元件11而被引导到第四电源线P4。
还可以采用第四电源线P4的电位(Vrst)和第一电源线P1的电位(VDD)之差大于从第二电源线P2的电位(VSS)和第一电源线P1的电位(VDD)之差减去发光元件11的阈值电压Vf得到的值的结构。即，在|VDD-Vrst|>|VDD-VSS|-Vf的情况下，能够使从第一晶体管M11供给的电流更可靠地绕开发光元件11而被引导到第四电源线P4，并且可使第四电源线P4的电位(Vrst)更接近第一电源线P1的电位(VDD)达阈值电压Vf的量。因此，能够减小电源电压。
也可以采用第四电源线P4的电位(Vrst)等于第二电源线P2的电位(VSS)的结构。即，在Vrst＝VSS的情况下，能够使从第一晶体管M11供给的电流更可靠地绕开发光元件11而被引导到第四电源线P4，并可省略一根电源线。
也可以采用第四电源线P4的电位(Vrst)等于第三电源线P3的电位(Vref)的结构。即，在Vrst＝Vref的情况下，可省略一根电源线。
接下来，从另一观点对像素电路20进行说明。
像素电路20包括：发光元件11；作为驱动晶体管的第一晶体管M11，其漏极端子连接到发光元件11的第一端子(阳极端子)；第二晶体管M12，其将用于供给编程电压的数据线D1(Vdata)连接到第一晶体管M11的栅极端子(节点A)并由第一控制信号Scan进行栅极控制；作为保持电容的电容器12，其一端(节点B)连接到第一晶体管M11的源极端子；第三晶体管M13，其将电容器12的一端(节点C)连接到第三电源线P3(Vref)并由第一控制信号Scan进行栅极控制；第四晶体管M14，其将电容器12的一端(节点C)连接到第一晶体管M11的栅极端子(节点A)并由第二控制信号EM进行栅极控制；第五晶体管M15，其将电容器12的一端(节点B)连接到第一电源线P1(VDD)并由第二控制信号EM进行栅极控制；以及第六晶体管M16，其将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)并由第一控制信号Scan进行栅极控制。
在像素电路20中，使将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)的第六晶体管M16导通，由此将发光元件11的第一端子(阳极端子)的电位固定在第四电源线P4(Vrst)。同时，检测阈值电压时，在第一晶体管M11中流动的电流流入到第六晶体管M16。根据像素电路20，通过将第四电源线P4的电位(Vrst)设为等于或小于第二电源线P2的电位(VSS)，能够防止在非发光时段T4中在发光元件11中流动漏电流。同时，第一晶体管M11的漏极端子被固定在第四电源线P4的电位(Vrst)，因此能够使源极跟随器操作稳定。
第二示例性实施方式的像素电路的其他结构、操作及效果与第一示例性实施方式的像素电路的结构、操作及效果相同。另外，设有第二示例性实施方式的像素电路的显示装置也可通过替换采用第一示例性实施方式的像素电路的显示装置中的像素电路来实现。
(第三示例性实施方式)
图11A是表示根据第三示例性实施方式的像素电路的结构的电路图，图11B是表示第三示例性实施方式的像素电路的操作的时序图。以下参照这些附图进行说明。
第三实施方式采用以下结构：将第二示例性实施方式的所有的晶体管用n沟道型替换，同时将发光元件11的第二端子(阴极端子)保持在基板侧(VSS侧)；并且相应地改变连接在栅极和源极之间的电容器部12以及附带的晶体管的布局。因此，第三示例性实施方式的阈值电压检测模块也是与第二示例性实施方式的情况相同的源极跟随器型。
即，根据第三示例性实施方式的像素电路30的概要可通过用驱动晶体管M31、数据电压晶体管M32、基准电压晶体管M33、栅极电压晶体管M34、电源开关晶体管M35、电流迂回晶体管M36以及开关部33取代根据第二示例性实施方式的驱动晶体管M11、数据电压晶体管M12、基准电压晶体管M13、栅极电压晶体管M14、电源开关晶体管M15、电流迂回晶体管M16以及开关部23，来进行说明。
更详细而言，像素电路30电连接到数据线D1、第一控制线S1和第二控制线S2、以及第一电源线P1至第四电源线P4，并包括第一晶体管M31至第六晶体管M36、电容器12以及发光元件11。
发光元件11包括第一端子以及电连接到第二电源线P2的第二端子。第一晶体管M31包括：电连接到第一电源线P1的第一端子；第二端子；以及控制端子。第二晶体管M32包括：电连接到数据线D1的第一端子；连接到第一晶体管M31的控制端子的第二端子；以及电连接到第一控制线S1的控制端子。第三晶体管M33包括：电连接到第三电源线P3的第一端子；第二端子；以及电连接到第一控制线S1的控制端子。第四晶体管M34包括：电连接到第三晶体管M33的第二端子的第一端子；电连接到第一晶体管M31的控制端子的第二端子；以及电连接到第二控制线S2的控制端子。第五晶体管M35包括：电连接到第一晶体管M31的第二端子的第一端子；电连接到发光元件11的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。第六晶体管M36包括：电连接到发光元件11的第一端子的第一端子；电连接到第四电源线P4的第二端子；以及电连接到第一控制线S1的控制端子。电容器12包括：电连接到第三晶体管M33的第二端子的第一端子；以及电连接到第一晶体管M31的第二端子的第二端子。
要注意到，第一晶体管M31相当于上述的“驱动晶体管”，由第二晶体管M32至第六晶体管M36构成的部分相当于上述的“开关部23”、第六晶体管M36相当于上述的“电流迂回晶体管”，电容器12相当于上述的“电容器部”。另外，数据线D1相当于上述的“数据供给线”，第一电源线P1相当于上述的“电源电压线”，第三电源线P3相当于上述的“基准电压线”。第一晶体管M31的第一端子、第二端子以及控制端子相当于上述的“驱动晶体管的源极端子、漏极端子以及栅极端子”。第二晶体管M32相当于上述的“数据电压晶体管”，第三晶体管M33相当于上述的“基准电压晶体管”，第四晶体管M34相当于上述的“栅极电压晶体管”，第五晶体管M35相当于上述的“电源开关晶体管”。
图12A至图14B表示根据第三示例性实施方式的像素电路的操作(驱动方法)。图12A、图13A和图14A是第一时段至第三时段的电路图。另外，图12B、图13B和图14B是第一时段至第三时段的时序图。要注意到，图11A中的示出附图标记“33”的双点画线在图12A、图13A和图14A中用示出附图标记“33”的箭头代替，以便能够更好地示出电流路径。以下，通过将图12A至图14B追加到图11A和图11B中，对根据第三示例性实施方式的像素电路的操作(驱动方法)进行说明。
在下面，参照图11A和图11B对像素电路30的驱动方法的概要进行说明。像素电路30的驱动方法包括以下的第一时段T1至第三时段T3。在这种情况下，开关部33如下操作。
第一时段T1：使保持于电容器12的电压初始化，并将恒定电压施加于第一晶体管M31以使第一晶体管M31暂时接通。此时，使第六晶体管M36接通，从而使从第一晶体管M31供给的电流绕开发光元件11而引导到第四电源线P4。
第二时段T2：使包含第一晶体管M31的阈值电压Vth和数据电压Vdata的电压保持于电容器12。
第三时段T3：通过将保持于电容器12的电压施加于第一晶体管M31，第一晶体管M31将由开关部33施加的电压所相应的电流供给到发光元件11。
接下来，将更详细说明各时段。第一时段T1是初始化时段，第二时段T2是阈值检测和数据存储时段，第三时段T3是驱动时段。各晶体管是n沟道型，因此，当各控制信号为L(低)电平时，其断开，当各控制信号为H(高)电平时，其接通。
在图12A和图12B所示的第一时段T1中，使第二晶体管M32至第六晶体管M36接通。从数据线D1供给基准电压Vref。在第一时段T1中，使第二晶体管M32至第六晶体管M36接通。由此节点A的电位VA和节点C的电位VC被固定在Vref，节点B的电位VB被固定在VDD，节点D的电位VD被固定在Vrst。此时，用于防止图像残留的电流i1从第一晶体管M31经由第五晶体管M35流入到第六晶体管M36，因此其不流入到发光元件11。因此，不会发生作为非发光时段T4的第一时段T1中的漏发光。
在图13A和图13B中所示的第二时段T2中，使第二晶体管M32、第三晶体管M33以及第六晶体管M36接通，而使第四晶体管M34和第五晶体管M35断开。从数据线D1供给数据电压Vdata。由此，将节点A的电位VA固定在Vdata，将节点C的电位VC固定在Vref，将节点D的电位VD固定在Vrst。另一方面，节点B的电位VB从VDD开始并当第一晶体管M31断开时收敛于Vdata-Vth。此时，用于检测阈值电压Vth的电流i2从第一晶体管M31流入到第三晶体管M33，使得其不流入到发光元件11。因此，不会发生作为非发光时段T4的第二时段T2中的漏发光。
在图14A和图14B所示的第三时段T3中，使第二晶体管M32、第三晶体管M33以及第六晶体管M36断开，而使第四晶体管M34和第五晶体管M35接通。从数据线D1供给基准电压Vref。由此，第一晶体管M31的栅极和源极之间被施加电容器12的两端子间的电位差Vref-(Vdata-Vth)，与其相对应的电流I流入到发光元件11，使得发光元件11发光。
这种情况下的电流I由下式给出。
VA＝VC
VC-VB＝Vref-(Vdata-Vth)
∴I＝(1/2β)((VA-VB)-Vth)2
＝(1/2β)(Vref-(Vdata-Vth)-Vth)2
＝(1/2β)(Vref-Vdata)2
如上式所示，电流“I”不包括阈值电压Vth项，因此其不受阈值电压Vth的变化和波动影响。
要注意到，VDD>VSS≥Vrst的关系成立。例如，VDD＝2V，VSS＝-12V，Vref＝2V，Vrst＝-12.25V，Vdata＝0.5V到2.5V，T1＝1μs，T2＝9μs。
开关部33可由6个或更多个晶体管构成。虽然在第三示例性实施方式中所有的晶体管都是n沟道型，但晶体管不限于此类型。一部分或全部的晶体管可以是p沟道型。在OLED的驱动晶体管是p沟道型的情况下，使OLED的导通方向颠倒使得OLED的阴极端子连接到源极端子。
接下来，从另一角度对像素电路30进行说明。
像素电路30包括：发光元件11；作为驱动晶体管的第一晶体管M31，其漏极端子连接到第一电源线P1(VDD)；第二晶体管M32，其将用于供给编程电压的数据线D1(Vdata)连接到第一晶体管M31的栅极端子(节点A)并由第一控制信号Scan进行栅极控制；作为保持电容的电容器12，其一端(节点B)连接到第一晶体管M31的源极端子；第三晶体管M33，其将电容器12的一端(节点C)连接到第三电源线P3(Vref)并由第一控制信号Scan进行栅极控制；第四晶体管M34，其将电容器12的一端(节点C)连接到第一晶体管M31的栅极端子(节点A)并由第二控制信号EM进行栅极控制；第五晶体管M35，其将电容器12的一端(节点B)连接到发光元件11的第一端子(阳极端子)并由第二控制信号EM进行栅极控制；以及第六晶体管M36，其将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)并由第一控制信号Scan进行栅极控制。
在像素电路30中，使将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)的第六晶体管M36接通，从而将发光元件11的第一端子(阳极端子)的电位固定在第四电源线P4(Vrst)。根据像素电路30，通过将第四电源线P4的电位(Vrst)设定为等于或小于第二电源线P2的电位(VSS)，能够防止在非发光时段T4中在发光元件11中流动的漏电流。
第三示例性实施方式的像素电路的其他结构、操作及效果与第一示例性实施方式和第二示例性实施方式的像素电路相同。另外，设有第三示例性实施方式的像素电路的显示装置也可通过替换采用第一示例性实施方式的像素电路的显示装置中的像素电路来实现。
(第四示例性实施方式)
图15A是表示根据第四示例性实施方式的像素电路的结构的电路图，图15B是表示第四示例性实施方式的像素电路的操作的时序图。以下，参照附图进行说明。
虽然第一示例性实施方式至第三示例性实施方式使用源极跟随器型阈值电压检测模块，但第四示例性实施方式使用由多个p沟道型晶体管构成的二极管连接型阈值电压检测模块。
即，第四示例性实施方式的像素电路40包括：发光元件11；驱动晶体管M41，其将与所施加的电压相对应的电流供给到发光元件11；电容器部12，其保持包含驱动晶体管M41的阈值电压Vth和数据电压Vdata的电压；以及开关部43，其将包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12并将电压施加于驱动晶体管M41。另外，开关部43包括在使包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12之前将恒定电压施加于驱动晶体管M41的功能。
另外，开关部43包括使从驱动晶体管M41供给的电流绕开而不流经发光元件11的电流迂回晶体管M46。另外，开关部43在使包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12之前使驱动晶体管M41和电流迂回晶体管M46接通。
像素电路40包括使从驱动晶体管M41供给的电流绕开而不流经发光元件11的电流迂回晶体管M46。因此，通过在非发光时段T4使电流迂回晶体管M46接通，能够防止由非发光时段T4中的漏发光引起的对比度下降。
另外，根据像素电路40，通过在使包含阈值电压Vth和数据电压Vdata的电压保持于电容器12之前使驱动晶体管M41和电流迂回晶体管M46接通，能够在向发光元件11供给电流之前使电流可靠地流到驱动晶体管M41。因此，能够防止驱动晶体管M41的滞后特性的初始化，由此能够防止图像残留而不引起对比度下降。
更详细而言，驱动晶体管M41包括栅极端子、源极端子以及漏极端子，并将与施加于栅极端子和源极端子之间的电压相对应的电流供给到与驱动晶体管M41的漏极端子和源极端子串联连接的发光元件11。除了包括电流迂回晶体管M46以外，开关部43还包括：数据电压晶体管M42，其从数据供给线D1输入数据电压Vdata；短路晶体管M43，其用作使驱动晶体管M41的栅极端子和漏极端子短路的开关；栅极电压晶体管M44，其将保持于电容器部12的电压施加到驱动晶体管M41的栅极端子与源极端子之间；以及电源开关晶体管M45，其用作从电源电压线P1流入到驱动晶体管M41的漏极端子和源极端子的电流的开关。
另外，开关部43通过使电流迂回晶体管M46、数据电压晶体管M42、短路晶体管M43、栅极电压晶体管M44以及电源开关晶体管M45接通，将恒定电压施加到驱动晶体管M41的栅极端子和源极端子之间(第一时段T1)。然后，通过使电流迂回晶体管M46、数据电压晶体管M42以及短路晶体管M43接通并且使栅极电压晶体管M44和电源开关晶体管M45断开，使包含阈值电压Vth和数据电压Vdata的电压保持于电容器部12(第二时段T2)。然后，通过使电流迂回晶体管M46、数据电压晶体管M42以及短路晶体管M43断开并使栅极电压晶体管M44和电源开关晶体管M45接通，将保持于电容器部12的电压施加于驱动晶体管M41的栅极端子和源极端子之间(第三时段T3)。
更详细而言，像素电路40电连接到数据线D1、第一控制线S1和第二控制线S2以及第一电源线P1、第二源线P2及第四电源线P4，并包括第一晶体管M41至第六晶体管M46、电容器12以及发光元件11。
发光元件11包括第一端子、以及电连接到第二电源线P2的第二端子。第一晶体管M41包括第一端子、第二端子、以及控制端子。第二晶体管M42包括：电连接到数据线D1的第一端子；连接到第一晶体管M41的第一端子的第二端子；以及电连接到第一控制线S1的控制端子。第三晶体管M43包括：电连接到第一晶体管M41的控制端子的第一端子；电连接到第一晶体管M41的第二端子的第二端子；以及电连接到第一控制线S1的控制端子。第四晶体管M44包括：电连接到第一电源线P1的第一端子；电连接到第一晶体管M41的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。第五晶体管M45包括：电连接到第一晶体管M41的第二端子的第一端子；电连接到发光元件11的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。第六晶体管M46包括：电连接到发光元件11的第一端子的第一端子；电连接到第四电源线P4的第二端子；以及电连接到第一控制线S1的控制端子。电容器12包括：电连接到第一电源线P1的第一端子；以及电连接到第一晶体管M41的控制端子的第二端子。
在此要注意到，第一晶体管M41相当于上述的“驱动晶体管”，由第二晶体管M42至第六晶体管M46构成的部分相当于上述的“开关部43”，第六晶体管M46相当于上述的“电流迂回晶体管”，电容器12相当于上述的“电容器部”。另外，数据线D1相当于上述的“数据供给线”，第一电源线P1相当于上述的“电源电压线”。第一晶体管M41的第一端子、第二端子以及控制端子相当于上述的“驱动晶体管的源极端子、漏极端子以及栅极端子”。第二晶体管M42相当于上述的“数据电压晶体管”，第三晶体管M43相当于上述的“短路晶体管”，第四晶体管M44相当于上述的“栅极电压晶体管”，第五晶体管M45相当于上述的“电源开关晶体管”。
图16A至图18B表示根据第四示例性实施方式的像素电路的操作(驱动方法)。图16A、图17A以及图18A是第一时段至第三时段的电路图。另外，图16B、图17B以及图18B是第一时段至第三时段的时序图。要注意到，图15A中的示出附图标记“43”的双点画线在图16A、图17A和图18A中用示出附图标记“43”的箭头代替，以便能够更好地示出电流路径。以下，将图16A至图18B追加到图15A和图15B对根据第四示例性实施方式的像素电路的操作(驱动方法)进行说明。
在下面，参照图15A和图15B对像素电路40的驱动方法的概要进行说明。像素电路40的驱动方法包括以下的第一时段T1至第三时段T3。在这种情况下，开关部43如下操作。
第一时段T1：使保持于电容器12的电压初始化，将恒定电压施加于第一晶体管M41而使第一晶体管M41暂时接通。此时，使第六晶体管M46接通，从而将从第一晶体管M41供给的电流绕开发光元件11而引导到第四电源线P4。
第二时段T2：使包含第一晶体管M41的阈值电压Vth和数据电压Vdata的电压保持于电容器12。
第三时段T3：通过将保持于电容器12的电压施加于第一晶体管M41，第一晶体管M41将由开关部43施加的电压所相应的电流供给到发光元件11。
接下来，对各时段进行详细说明。第一时段T1是初始化时段，第二时段T2是阈值检测和数据存储时段，第三时段T3是驱动时段。各晶体管是p沟道型，因此当各控制信号是L(低)电平时，其接通，当各控制信号是H(高)电平时，其断开。
在图16A和图16B所示的第一时段T1中，使第二晶体管M42至第六晶体管M46接通。从数据线D1供给VDD。在第一时段T1中，使第二晶体管M42至第六晶体管M46接通。由此，将节点A的电位VA和节点D的电位VD固定在Vrst，将节点B的电位VB固定在VDD。节点C的电位VC始终固定在VDD。此时，用于防止图像残留的电流i1经由第四晶体管M44、第一晶体管M41、以及第五晶体管M45流入到第六晶体管M46，因此其不流入到发光元件11。因此，不会发生作为非发光时段T4的第一时段T1中的漏发光。
在图17A和图17B所示的第二时段T2中，使第二晶体管M42、第三晶体管M43以及第六晶体管M46接通，而使第四晶体管M44和第五晶体管M45断开。从数据线D1供给数据电压Vdata。由此，节点B的电位VB被固定在Vdata，节点D的电位VD被固定在Vrst。另一方面，节点A的电位VA从Vrst开始并当第一晶体管M41断开时收敛于Vdata+Vth。此时，用于检测阈值电压Vth的电流i2从第一晶体管M41流入到第三晶体管M43，因此其不流入到发光元件11。因此，不会发生作为非发光时段T4的第二时段T2中的漏发光。
在图18A和图18B所示的第三时段T3中，使第二晶体管M42、第三晶体管M43以及第六晶体管M46断开，而使第四晶体管M44和第五晶体管M45接通。从数据线D1供给VDD。由此，第一晶体管M41的栅极和源极之间被施加电容器12的两端子间的电位差Vdata+Vth-VDD，与其相对应的电流I流入到发光元件11，因此发光元件11发光。
这种情况下的电流I由下式给出。
VA＝Vdata+Vth
VB＝VDD
∴I＝(1/2β)((VA-VB)-Vth)2
＝(1/2β)((Vdata+Vth-VDD)-Vth)2
＝(1/2β)(Vdata-VDD)2
如上式所示，电流“I”不包括阈值电压Vth项，因此其不受阈值电压Vth的变化和波动影响。
应当注意到，VDD>VSS≥Vrst的关系成立。例如，VDD＝2V，VSS＝-8V，Vrst＝-8V，Vdata＝0.5V到2.5V，T1＝1μs，T2＝9μs。
开关部43可由6个或更多个晶体管构成。虽然在第四示例性实施方式中所有的晶体管都是p沟道型，但晶体管不限于此类型。一部分或全部的晶体管可以是n沟道型。在OLED的驱动晶体管是n沟道型的情况下，使OLED的导通方向颠倒使得OLED的阴极端子连接到漏极端子。
接下来，从另一角度对像素电路40进行说明。
像素电路40包括：发光元件11；作为驱动晶体管的第一晶体管M41；第二晶体管M42，其将用于供给编程电压的数据线D1(Vdata)连接到第一晶体管M41的源极端子(节点B)并由第一控制信号Scan进行栅极控制；作为保持电容的电容器12，其一端(节点C)连接到第一电源线P1(VDD)而另一端(节点A)连接到第一晶体管M41的栅极端子；第三晶体管M43，其将电容器12的一端(节点A)连接到第一晶体管M41的漏极端子并由第一控制信号Scan进行栅极控制；第四晶体管M44，其将第一电源线P1(VDD)连接到第一晶体管M41的源极端子并由第二控制信号EM进行栅极控制；第五晶体管M45，其将第一晶体管M41的漏极端子连接到发光元件11的第一端子(阳极端子)并由第二控制信号EM进行栅极控制；以及第六晶体管M46，其将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)并由第一控制信号Scan进行栅极控制。
在像素电路40中，使将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)的第六晶体管M46接通，从而将第一端子(阳极端子)的电位固定在第四电源线P4的电位(Vrst)。根据像素电路40，通过将第四电源线P4的电位(Vrst)设定为等于或小于第二电源线P2的电位(VSS)，能够防止在非发光时段T4中在发光元件11中流动的漏电流。
第四示例性实施方式的像素电路的其他结构、操作及效果与第一示例性实施方式至第三示例性实施方式的像素电路相同。另外，设有第四示例性实施方式的像素电路的显示装置也可通过取代采用第一示例性实施方式的像素电路的显示装置中的像素电路来实现。
(第五示例性实施方式)
图19A是表示根据第五示例性实施方式的像素电路的结构的电路图，图19B是表示第五示例性实施方式的像素电路的操作的时序图。以下，参照附图进行说明。
第五实施方式采用以下结构：将第四示例性实施方式的所有的晶体管用n沟道型取代，同时将发光元件11的第二端子(阴极端子)保持在基板侧(VSS侧)；并且相应地改变连接在栅极和源极之间的电容器部12以及附带的晶体管的布局。因此，第五示例性实施方式的阈值电压检测模块也是与第四示例性实施方式的情况相同的二极管连接型。
即，根据第五示例性实施方式的像素电路50的概要可通过用驱动晶体管M51、数据电压晶体管M52、短路晶体管M53、栅极电压晶体管M54、电源开关晶体管M55、电流迂回晶体管M56以及开关部53取代根据第四示例性实施方式的驱动晶体管M41、数据电压晶体管M42、短路晶体管M43、栅极电压晶体管M44、电源开关晶体管M45、电流迂回晶体管M46以及开关部43，来进行说明。
更详细而言，像素电路50电连接到数据线D1、第一控制线S1和第二控制线S2以及第一电源线P1、第二电源线P2和第四电源线P4，并包括第一晶体管M51至第六晶体管M56、电容器12以及发光元件11。
发光元件11包括第一端子以及电连接到第二电源线P2的第二端子。第一晶体管M51包括第一端子、第二端子以及控制端子。第二晶体管M52包括：电连接到数据线D1的第一端子；连接到第一晶体管M51的第二端子的第二端子；以及电连接到第一控制线S1的控制端子。第三晶体管M53包括：电连接到第一晶体管M51的第一端子的第一端子；电连接到第一晶体管M51的控制端子的第二端子；以及电连接到第一控制线S1的控制端子。第四晶体管M54包括：电连接到第一电源线P1的第一端子；电连接到第一晶体管M51的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。第五晶体管M55包括：电连接到第一晶体管M51的第二端子的第一端子；电连接到发光元件11的第一端子的第二端子；以及电连接到第二控制线S2的控制端子。第六晶体管M56包括：电连接到发光元件11的第一端子的第一端子；电连接到第四电源线P4的第二端子；以及电连接到第一控制线S1的控制端子。电容器12包括：电连接到第一晶体管M51的控制端子的第一端子；以及电连接到发光元件11的第一端子的第二端子。
要注意到，第一晶体管M51相当于上述的“驱动晶体管”，由第二晶体管M52至第六晶体管M56构成的部分相当于上述的“开关部53”，第六晶体管M56相当于上述的“电流迂回晶体管”，电容器12相当于上述的“电容器部”。另外，数据线D1相当于上述的“数据供给线”，第一电源线P1相当于上述的“电源电压线”。第一晶体管M51的第一端子、第二端子以及控制端子相当于上述的“驱动晶体管的源极端子、漏极端子以及栅极端子”。第二晶体管M52相当于上述的“数据电压晶体管”，第三晶体管M53相当于上述的“短路晶体管”，第四晶体管54相当于上述的“栅极电压晶体管”，第五晶体管M55相当于上述的“电源开关晶体管”。
图20A至图22B表示根据第五示例性实施方式的像素电路的操作(驱动方法)。图20A、图21A和图22A是第一时段至第三时段的电路图。另外，图20B、图21B和图22B是第一时段至第三时段的时序图。要注意到，图19A中的示出附图标记“53”的双点画线在图20A、图21A和图22A中用示出附图标记“53”的箭头代替，以便能够更好地示出电流路径。以下，通过将图20A至图22B追加到图19A和图19B中，对根据第五示例性实施方式的像素电路的操作(驱动方法)进行说明。
在下面，参照图19A和图19B对像素电路50的驱动方法的概要进行说明。像素电路50的驱动方法包括以下的第一时段T1至第三时段T3。在这种情况下，开关部53如下操作。
第一时段T1：使保持于电容器12的电压初始化，并将恒定电压施加于第一晶体管M51以使第一晶体管M51暂时接通。此时，使第六晶体管M56接通，从而使从第一晶体管M51供给的电流绕开发光元件11而引导到第四电源线P4。
第二时段T2：使包含第一晶体管M51的阈值电压Vth和数据电压Vdata的电压保持于电容器12。
第三时段T3：通过将保持于电容器12的电压施加于第一晶体管M51，第一晶体管M51根据由开关部53施加的电压，将电流供给到发光元件11。
接下来，将更详细说明各时段。第一时段T1是初始化时段，第二时段T2是阈值检测和数据存储时段，第三时段T3是驱动时段。各晶体管是n沟道型，因此，当各控制信号为L(低)电平时，其断开，当各控制信号为H(高)电平时，其接通。
在图20A和图20B所示的第一时段T1中，使第二晶体管M52至第六晶体管M56接通。从数据线D1供给复位电压Vrst。在第一时段T1中，使第二晶体管M52至第六晶体管M56接通。由此，节点A的电位VA和节点C的电位VC被固定在VDD，节点B的电位VB和节点D的电位VD被固定在Vrst。此时，用于防止图像残留的电流i1经由第四晶体管54、第一晶体管M51以及第五晶体管M55流入到第六晶体管M56，使得其不流入到发光元件11。因此，不会发生作为非发光时段T4的第一时段T1中的漏发光。
在图21A和图21B中所示的第二时段T2中，使第二晶体管M52、第三晶体管M53以及第六晶体管M56接通，而使第四晶体管M54和第五晶体管M55断开。从数据线D1供给数据电压Vdata。由此，将节点B的电位VB固定在Vdata，将节点D的电位VD固定在Vrst。另一方面，节点A的电位VA从Vrst开始并当第一晶体管M51断开时收敛于Vdata+Vth。此时，用于检测阈值电压Vth的电流i2从第一晶体管M51流入到第二晶体管M52，使得其不流入到发光元件11。因此，不会发生作为非发光时段T4的第二时段T2中的漏发光。
在图22A和图22B所示的第三时段中，使第二晶体管M52、第三晶体管M53以及第六晶体管M56断开，而使第四晶体管M54和第五晶体管M55接通。从数据线D1供给复位电压Vrst。由此，第一晶体管M51的栅极和源极之间被施加电容器12的两端子间的电位差Vdata+Vth-Vrst，与其相对应的电流I流入到发光元件11，因此发光元件11发光。
这种情况下的电流I由下式给出。
VA＝Vdata+Vth
VB＝Vrst
∴I＝(1/2β)((VA-VB)-Vth)2
＝(1/2β)((Vdata+Vth-Vrst)-Vth)2
＝(1/2β)(Vdata-Vrst)2
如上式所示，电流“I”不包含阈值电压Vth项，因此其不受阈值电压Vth的变化和变动影响。
应当注意到，VDD>VSS≥Vrst的关系成立。例如，VDD＝13V，VSS＝3V，Vrst＝2V，Vdata＝0.5V到2.5V，T1＝1μs，T2＝9μs。
开关部53可由6个或更多个晶体管构成。虽然在第五示例性实施方式中所有的晶体管都是n沟道型，但晶体管不限于此类型。一部分或全部的晶体管可以是p沟道型。在OLED的驱动晶体管是p沟道型的情况下，使OLED的导通方向颠倒使得OLED的阴极端子连接到源极端子。
接下来，从另一角度对像素电路50进行说明。
像素电路50包括：发光元件11；作为驱动晶体管的第一晶体管M51；以及第二晶体管M52，其将用于供给编程电压的数据线D1连接到第一晶体管M51的源极端子(节点B)并由第一控制信号Scan进行栅极控制。另外，像素电路50包括：作为保持电容的电容器12，其一端(节点D)连接到第四电源线P4(Vrst)，而另一端(节点A)连接到第一晶体管M51的栅极端子；第三晶体管M53，其将电容器12的一端(节点A)连接到第一晶体管M51的漏极端子并由第一控制信号Scan进行栅极控制；第四晶体管M54，其将第一电源线P1(VDD)连接到第一晶体管M51的漏极端子并由第二控制信号EM进行栅极控制；第五晶体管M55，其将第一晶体管M51的源极端子连接到发光元件11的第一端子并由第二控制信号EM进行栅极控制；以及第六晶体管M56，其将发光元件11的第一端子连接到第四电源线P4(Vrst)并由第一控制信号Scan进行栅极控制。
在像素电路50中，使将发光元件11的第一端子(阳极端子)连接到第四电源线P4(Vrst)的第六晶体管M56接通，从而将发光元件11的第一端子(阳极端子)的电位固定在第四电源线P4的电位(Vrst)。同时，在使第四至第六晶体管M54、M55和M56同时接通的时段中，电流从第一电源线P1(VDD)经由第一晶体管M51流入到第四电源线P4(Vrst)。根据像素电路50，通过将第四电源线P4的电位(Vrst)设定为等于或小于第二电源线P2的电位(VSS)，能够防止在非发光时段T4中流入到发光元件11的漏电流。另外，根据像素电路50，通过在点亮发光元件11之前使电流流入到第一晶体管M51，能够防止图像残留。
第五示例性实施方式的像素电路的其他结构、操作及效果与第一至第四示例性实施方式的像素电路相同。另外，设有第五示例性实施方式的像素电路的显示装置也可通过取代采用第一示例性实施方式的像素电路的显示装置中的像素电路来实现。
(第六示例性实施方式)
图23A是表示根据第六示例性实施方式的像素电路的结构的电路图，图23B是表示第六示例性实施方式的像素电路的操作的时序图。以下，参照附图进行说明。
第六示例性实施方式的像素电路60与第二示例性实施方式的像素电路的不同之处在于，其还电连接到第三控制线S3，第二晶体管M12的控制端子电连接到第三控制线S3而不是第一控制线S1。与第一控制信号Scan不同的第三控制信号Scan’从第三控制线S3输出。即，在第一时段T1中，第三控制信号Scan’变为H电平，而第一控制信号Scan变为L电平。
因此，在第一时段T1中使第二晶体管M12断开，因此，即使Vdata≠Vref时，也不会发生经由第二晶体管M12产生的短路电流。因此，根据像素电路60，能够没有限制地设定数据电压Vdata的输出定时。
第六示例性实施方式的像素电路的其他结构、操作及效果与第一至第五示例性实施方式的像素电路相同。另外，设有第六示例性实施方式的像素电路的显示装置也可通过取代采用第一示例性实施方式的像素电路的显示装置中的像素电路来实现。另外，第六示例性实施方式不仅可应用于第二示例性实施方式，而且还可应用于其他示例性实施方式。
虽然参照上述各示例性实施方式对本发明进行了说明，但本发明不仅限于上述的各示例性实施方式的结构和操作，而是包括在不背离本发明的范围的情况下本领域的技术人员能想到的各种变更和变型。另外，本发明还包括将上述的各示例性实施方式的一部分或全部适当组合所得到的部分。
另外，本发明也可以采用以下方式表述。
根据本发明的像素电路通过将驱动晶体管经由发光晶体管连接到OLED的端子、在两个晶体管同时导通的初始化时段中对驱动晶体管的端子和保持电容初始充电、使该状态下流动的电流不流到OLED而流到旁路晶体管，来防止非发光时段中的无效的发光。另外，在根据本发明的像素电路中，每次在检测阈值电压之前使保持电容的端子间的电压复位时，使恒定的电流流入到驱动晶体管。因此，能够防止图像残留(从全黑显示切换到全白显示时的延迟)。作为发生图像残留的原因，有在连续的黑显示中长时间不流通电流时产生的由LTPSTFT构成的驱动晶体管的阈值电压的偏移。
本发明的结构如下。其是OLED像素结构，其中：设有用于将阳极端子连接到电源线的开关；在非发光时段中使开关导通从而将所施加的电压固定到OLED。同时，将开关用作流入到驱动晶体管的电流的路径或者使驱动晶体管的端子和保持电容复位的路径。另外，在使保持电容复位时将驱动晶体管设为二极管连接，从而使恒定电流流入到驱动晶体管。
本发明的操作如下。将旁路晶体管连接到OLED元件的两个端子中的连接到驱动晶体管的端子，用以检测驱动晶体管的阈值电压的流动的电流不流入到OLED元件而流入到旁路晶体管来防止非发光时段中的无效的发光。
本发明的效果如下：能够防止OLED的漏发光。通过在阈值检测时将驱动晶体管的漏极端子的电位固定，能够保证饱和区域中的操作。能够可靠地使保持电容复位，并将驱动晶体管的栅极和源极之间的电压初始化为等于或大于阈值。能够防止图像残留。
例如，在本发明中，不限定晶体管导电类型和发光元件的电极类型。在发光元件的阳极侧连接到驱动晶体管的情况和发光元件的阴极侧连接到驱动晶体管的情况中，电路连接是共同的，因此本发明对于这两种情况有效。因此，这两种情况包含在本发明中。

Claims (20)

1.一种像素电路，包括：
发光元件；
驱动晶体管，所述驱动晶体管将与所施加的电压相应的电流供给到所述发光元件；
电容器部，所述电容器部保持包含所述驱动晶体管的阈值电压和数据电压的电压；
开关部，所述开关部使包含所述阈值电压和所述数据电压的所述电压保持于所述电容器部并将包含所述阈值电压和所述数据电压的所述电压施加到所述驱动晶体管，其中，
所述开关部在使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压之前，将恒定电压施加到所述驱动晶体管。
2.根据权利要求1所述的像素电路，其中，
所述开关部还包括电流迂回晶体管，所述电流迂回晶体管使从所述驱动晶体管供给的所述电流绕开而不流经所述发光元件。
3.如权利要求2所述的像素电路，其中，
所述开关部在使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压之前，使所述驱动晶体管和所述电流迂回晶体管接通。
4.如权利要求1所述的像素电路，其中，
所述驱动晶体管包括栅极端子、源极端子以及漏极端子，并将施加于所述栅极端子和所述源极端子之间的电压所相应的电流供给到串联连接到所述漏极端子和所述源极端子的所述发光元件；并且
所述开关部包括：
数据电压晶体管，所述数据电压晶体管从数据供给线输入所述数据电压；
基准电压晶体管，所述基准电压晶体管从基准电压线输入基准电压；
栅极电压晶体管，所述栅极电压晶体管将保持于所述电容器部的所述电压施加于所述栅极端子和所述源极端子之间；以及
电源开关晶体管，所述电源开关晶体管用作从电源电压线流入到所述漏极端子和所述源极端子的电流的开关，
其中，所述开关部通过使所述数据电压晶体管、所述基准电压晶体管、所述栅极电压晶体管以及所述电源开关晶体管接通，将所述恒定电压施加到所述栅极端子和所述源极端子之间，
所述开关部通过使所述数据电压晶体管和所述基准电压晶体管接通并使所述栅极电压晶体管和所述电源开关晶体管断开，使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压，以及
所述开关部通过使所述数据电压晶体管和所述基准电压晶体管断开并使所述栅极电压晶体管和所述电源开关晶体管接通，将保持于所述电容器部的所述电压施加于所述栅极端子和所述源极端子之间。
5.如权利要求2所述的像素电路，其中，
所述驱动晶体管包括栅极端子、源极端子以及漏极端子，并将施加到所述栅极端子和所述源极端子之间的电压所相应的电流施加到串联连接到所述漏极端子和所述源极端子的所述发光元件；并且
除包括所述电流迂回晶体管以外，所述开关部还包括：
数据电压晶体管，所述数据电压晶体管从数据供给线输入所述数据电压；
基准电压晶体管，所述基准电压晶体管从基准电压线输入基准电压；
栅极电压晶体管，所述栅极电压晶体管将保持于所述电容器部的所述电压施加于所述栅极端子和所述源极端子之间；以及
电源开关晶体管，所述电源开关晶体管用作从电源电压线流入到所述漏极端子和所述源极端子的电流的开关，
其中，所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管、所述基准电压晶体管、所述栅极电压晶体管以及所述电源开关晶体管接通，将所述恒定电压施加于所述栅极端子和所述源极端子之间，
所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管以及所述基准电压晶体管接通并使所述栅极电压晶体管和所述电源开关晶体管断开，使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压，以及
所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管以及所述基准电压晶体管断开并使所述栅极电压晶体管和所述电源开关晶体管接通，将保持于所述电容器部的所述电压施加于所述栅极端子和所述源极端子之间。
6.如权利要求2所述的像素电路，其中，
所述驱动晶体管包括栅极端子、源极端子以及漏极端子，并将施加到所述栅极端子和所述源极端子之间的电压所相应的电流提供到串联连接到所述漏极端子和所述源极端子的所述发光元件；并且
除包括所述电流迂回晶体管以外，所述开关部还包括：数据电压晶体管，所述数据电压晶体管从数据供给线输入所述数据电压；短路晶体管，所述短路晶体管作为用于使所述栅极端子和所述漏极端子短路的开关；栅极电压晶体管，所述栅极电压晶体管将保持于所述电容器部的所述电压施加到所述栅极端子和所述源极端子之间；以及电源开关晶体管，所述电源开关晶体管作为从电源电压线流入到所述漏极端子和所述源极端子的电流的开关，
所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管、所述短路晶体管、所述栅极电压晶体管以及所述电源开关晶体管接通，将所述恒定电压施加到所述栅极端子和所述源极端子之间，
所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管以及所述短路晶体管接通并使所述栅极电压晶体管和所述电源开关晶体管断开，使所述电容器部保持包含所述阈值电压和所述数据电压的所述电压，
所述开关部通过使所述电流迂回晶体管、所述数据电压晶体管以及所述短路晶体管断开并使所述栅极电压晶体管和所述电源开关晶体管接通，将保持于所述电容器部的所述电压施加到所述栅极端子和所述源极端子之间。
7.如权利要求1所述的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线、以及第一电源线、第二电源线和第三电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括第一端子、与所述发光元件的所述第一端子电连接的第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第三电源线的第一端子、第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第三晶体管的所述第二端子的第一端子、电连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一电源线的第一端子、电连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述电容器包括电连接到所述第三晶体管的所述第二端子的第一端子、以及电连接到所述第一晶体管的所述第一端子的第二端子；并且
所述第一晶体管相当于所述驱动晶体管，所述第二晶体管至所述第五晶体管相当于所述开关部，所述电容器相当于所述电容器部。
8.如权利要求2所述的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线以及第一电源线、第二电源线、第三电源线和第四电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括第一端子、以及电连接到所述发光元件的所述第一端子的第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第三电源线的第一端子、第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第三晶体管的所述第二端子的第一端子、电连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一电源线的第一端子、电连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第六晶体管包括电连接到所述发光元件的所述第一端子的第一端子、电连接到所述第四电源线的第二端子、以及电连接到所述第一控制线的控制端子；
所述电容器包括电连接到所述第三晶体管的所述第二端子的第一端子、以及电连接到所述第一晶体管的所述第一端子的第二端子；并且
所述第一晶体管相当于所述驱动晶体管，所述第二晶体管至所述第六晶体管相当于所述开关部，所述第六晶体管相当于所述电流迂回晶体管，所述电容器相当于所述电容器部。
9.如权利要求2所述的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线以及第一电源线、第二电源线、第三电源线和第四电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括电连接到第一电源线的第一端子、第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第三电源线的第一端子、第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第三晶体管的所述第二端子的第一端子、电连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一晶体管的所述第二端子的第一端子、电连接到所述发光元件的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第六晶体管包括电连接到所述发光元件的所述第一端子的第一端子、电连接到所述第四电源线的第二端子、以及电连接到所述第一控制线的控制端子；
所述电容器包括电连接到所述第三晶体管的所述第二端子的第一端子、以及电连接到所述第一晶体管的所述第二端子的第二端子；并且
所述第一晶体管相当于所述驱动晶体管，所述第二晶体管至所述第六晶体管相当于所述开关部，所述第六晶体管相当于所述电流迂回晶体管，所述电容器相当于所述电容器部。
10.如权利要求2所述的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线、以及第一电源线、第二电源线、第四电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括第一端子、第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第一晶体管的所述控制端子的第一端子、电连接到所述第一晶体管的所述第二端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第一电源线的第一端子、电连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一晶体管的所述第二端子的第一端子、电连接到所述发光元件的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第六晶体管包括电连接到所述发光元件的所述第一端子的第一端子、电连接到所述第四电源线的第二端子、以及电连接到所述第一控制线的控制端子；
所述电容器包括电连接到所述第一电源线的第一端子、以及电连接到所述第一晶体管的所述控制端子的第二端子；并且
所述第一晶体管相当于所述驱动晶体管，所述第二晶体管至所述第六晶体管相当于所述开关部，所述第六晶体管相当于所述电流迂回晶体管，所述电容器相当于所述电容器部。
11.如权利要求2所述的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线以及第一电源线、第二电源线、第四电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括第一端子、第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述第二端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第一晶体管的所述第一端子的第一端子、电连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第一电源线的第一端子、电连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一晶体管的所述第二端子的第一端子、电连接到所述发光元件的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第六晶体管包括电连接到所述发光元件的所述第一端子的第一端子；电连接到所述第四电源线的第二端子、以及电连接到所述第一控制线的控制端子；
所述电容器包括电连接到所述第一晶体管的所述控制端子的第一端子、以及电连接到所述发光元件的所述第一端子的第二端子；并且
所述第一晶体管相当于所述驱动晶体管，所述第二晶体管至所述第六晶体管相当于所述开关部，所述第六晶体管相当于所述电流迂回晶体管，所述电容器相当于所述电容器部。
12.如权利要求7所述的像素电路，还电连接到第三控制线，其中：
所述第二晶体管的所述控制端子电连接到所述第三控制线，而不是电连接到所述第一控制线。
13.如权利要求8所述的像素电路，其中，
所述第四电源线的电位与所述第一电源线的电位之差大于所述第二电源线的电位与所述第一电源线的电位之差。
14.如权利要求8所述的像素电路，其中，
所述第四电源线的电位与所述第一电源线的电位之差大于从所述第二电源线的电位与所述第一电源线的电位之差减去所述发光元件的阈值电压得到的值。
15.如权利要求8所述的像素电路，其中，
所述第四电源线的电位等于所述第二电源线的电位。
16.如权利要求8所述的像素电路，其中，
所述第四电源线的电位等于所述第三电源线的电位。
17.一种像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、电容器以及发光元件，所述像素电路电连接到数据线、第一控制线和第二控制线以及第一电源线、第二电源线和第三电源线，其中：
所述发光元件包括第一端子、以及电连接到所述第二电源线的第二端子；
所述第一晶体管包括第一端子、电连接到所述发光元件的所述第一端子的第二端子、以及控制端子；
所述第二晶体管包括电连接到所述数据线的第一端子、连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第一控制线的控制端子；
所述第三晶体管包括电连接到所述第三电源线的第一端子、第二端子、以及电连接到所述第一控制线的控制端子；
所述第四晶体管包括电连接到所述第三晶体管的所述第二端子的第一端子、电连接到所述第一晶体管的所述控制端子的第二端子、以及电连接到所述第二控制线的控制端子；
所述第五晶体管包括电连接到所述第一电源线的第一端子、电连接到所述第一晶体管的所述第一端子的第二端子、以及电连接到所述第二控制线的控制端子；并且
所述电容器包括电连接到所述第三晶体管的所述第二端子的第一端子以及电连接到所述第一晶体管的所述第一端子的第二端子。
18.一种显示装置，包括多个以矩阵设置的如权利要求1所述的像素电路。
19.一种驱动像素电路的方法，所述像素电路包括发光元件、驱动晶体管、电容器部以及开关部，所述方法包括：
第一时段，其中，所述开关部使保持于所述电容器部的电压初始化，并将恒定电压施加到所述驱动晶体管，从而使所述驱动晶体管暂时接通；
第二时段，其中，所述开关部使所述电容器部保持包含所述驱动晶体管的阈值电压和数据电压的电压；以及
第三时段，其中，所述开关部将保持于所述电容器部的所述电压施加于所述驱动晶体管，使得所述驱动晶体管将由所述开关部施加的电压所相应的电流供给到所述发光元件。
20.一种驱动像素电路的方法，所述像素电路包括发光元件、驱动晶体管、电容器部、开关部以及电流迂回晶体管，所述方法包括：
第一时段，其中，所述开关部使保持于所述电容器部的电压初始化，并使所述驱动晶体管和所述电流迂回晶体管暂时接通，使得所述电流迂回晶体管使从所述驱动晶体管供给的电流绕开而不流经所述发光元件；
第二时段，其中，所述开关部使所述电容器部保持包含所述驱动晶体管的阈值电压和数据电压的电压；以及
第三时段，其中，所述开关部将保持于所述电容器部的所述电压施加于所述驱动晶体管，使得所述驱动晶体管将由所述开关部施加的电压所相应的电流供给到所述发光元件。
CN201510369627.9A 2014-06-27 2015-06-29 像素电路及其驱动方法 Active CN105321460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011403135.4A CN112435631B (zh) 2014-06-27 2015-06-29 像素电路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014133382 2014-06-27
JP2014-133382 2014-06-27
JP2015-031373 2015-02-20
JP2015031373A JP6528267B2 (ja) 2014-06-27 2015-02-20 画素回路及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011403135.4A Division CN112435631B (zh) 2014-06-27 2015-06-29 像素电路

Publications (2)

Publication Number Publication Date
CN105321460A true CN105321460A (zh) 2016-02-10
CN105321460B CN105321460B (zh) 2020-12-22

Family

ID=54931189

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510369627.9A Active CN105321460B (zh) 2014-06-27 2015-06-29 像素电路及其驱动方法
CN202011403135.4A Active CN112435631B (zh) 2014-06-27 2015-06-29 像素电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011403135.4A Active CN112435631B (zh) 2014-06-27 2015-06-29 像素电路

Country Status (3)

Country Link
US (2) US10013916B2 (zh)
JP (1) JP6528267B2 (zh)
CN (2) CN105321460B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981269A (zh) * 2017-06-05 2017-07-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN108399892A (zh) * 2017-02-06 2018-08-14 三星显示有限公司 像素以及具有像素的显示设备
CN114758624A (zh) * 2022-03-31 2022-07-15 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114999400A (zh) * 2022-06-17 2022-09-02 长沙惠科光电有限公司 像素驱动电路和显示面板

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218970B (zh) * 2013-03-25 2015-03-25 京东方科技集团股份有限公司 Amoled像素单元及其驱动方法、显示装置
US10438532B2 (en) 2015-12-25 2019-10-08 Tianma Japan, Ltd. Display apparatus and method of manufacturing display apparatus with branch source wirings
CN105489168B (zh) * 2016-01-04 2018-08-07 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN105575327B (zh) * 2016-03-21 2018-03-16 京东方科技集团股份有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
KR102559544B1 (ko) 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
US10483482B2 (en) * 2016-08-05 2019-11-19 Tianma Microelectronics Co., Ltd. Display apparatus
JP7311239B2 (ja) * 2016-08-05 2023-07-19 天馬微電子有限公司 表示装置
KR102556883B1 (ko) * 2016-08-23 2023-07-20 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
CN107958653B (zh) * 2016-10-18 2021-02-02 京东方科技集团股份有限公司 阵列基板及其驱动方法、驱动电路及显示装置
CN106531075B (zh) * 2017-01-10 2019-01-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106782324B (zh) * 2017-02-17 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10460664B2 (en) * 2017-05-02 2019-10-29 Shenzhen China Star Technology Co., Ltd Pixel compensation circuit, scanning driving circuit and display device
CN107170412B (zh) * 2017-07-11 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107170413B (zh) * 2017-07-26 2019-01-18 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
CN107342044B (zh) * 2017-08-15 2020-03-03 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
CN107680530A (zh) * 2017-09-28 2018-02-09 深圳市华星光电半导体显示技术有限公司 像素补偿电路、扫描驱动电路及显示面板
WO2019186857A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
CN111402782B (zh) * 2018-12-14 2021-09-03 成都辰显光电有限公司 一种数字驱动像素电路及数字驱动像素的方法
US20200335040A1 (en) * 2019-04-19 2020-10-22 Apple Inc. Systems and Methods for External Off-Time Pixel Sensing
CN210378423U (zh) * 2019-11-29 2020-04-21 京东方科技集团股份有限公司 像素驱动电路和显示装置
US10885843B1 (en) * 2020-01-13 2021-01-05 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with a source follower
US11087684B1 (en) * 2020-04-16 2021-08-10 Novatek Microelectronics Corp. Pixel driver and pixel driving method
US11783761B2 (en) * 2021-05-25 2023-10-10 Innolux Corporation Electronic device
KR20230020163A (ko) * 2021-08-03 2023-02-10 엘지디스플레이 주식회사 화소 및 이를 포함하는 표시장치
CN113707090B (zh) * 2021-09-02 2023-03-24 武汉天马微电子有限公司 像素驱动电路的驱动方法、显示面板和显示装置
WO2024113107A1 (zh) * 2022-11-28 2024-06-06 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744774A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 有机发光显示器
CN101572055A (zh) * 2008-05-01 2009-11-04 索尼株式会社 显示装置和显示装置驱动方法
CN101996579A (zh) * 2010-10-26 2011-03-30 华南理工大学 有源有机电致发光显示器的像素驱动电路及其驱动方法
CN102651196A (zh) * 2011-09-30 2012-08-29 京东方科技集团股份有限公司 一种有源矩阵有机发光二极管的驱动电路及方法、显示装置
CN102708791A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
CN102708819A (zh) * 2012-05-10 2012-10-03 北京京东方光电科技有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN103021331A (zh) * 2012-11-30 2013-04-03 北京京东方光电科技有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
WO2013076774A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
JP2013210407A (ja) * 2012-03-30 2013-10-10 Sharp Corp 画素回路及び表示装置
CN103839513A (zh) * 2012-11-27 2014-06-04 乐金显示有限公司 有机发光二极管显示设备及其驱动方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI340370B (en) * 2006-08-24 2011-04-11 Chimei Innolux Corp System for displaying image
TWI326066B (en) * 2006-09-22 2010-06-11 Au Optronics Corp Organic light emitting diode display and related pixel circuit
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR20100134125A (ko) 2008-04-18 2010-12-22 이그니스 이노베이션 인크. 발광 소자 디스플레이에 대한 시스템 및 구동 방법
EP2511898B1 (en) * 2009-12-09 2016-08-31 Joled Inc. Display device and method for controlling same
KR101779076B1 (ko) * 2010-09-14 2017-09-19 삼성디스플레이 주식회사 화소를 포함하는 유기전계발광 표시장치
KR101818241B1 (ko) * 2010-12-03 2018-01-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 구동방법
KR20120065137A (ko) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
KR101800917B1 (ko) * 2011-08-09 2017-11-23 가부시키가이샤 제이올레드 화상 표시 장치
KR101507259B1 (ko) * 2011-08-09 2015-03-30 파나소닉 주식회사 화상 표시 장치
KR101517035B1 (ko) * 2011-12-05 2015-05-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
KR101935955B1 (ko) * 2012-07-31 2019-04-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102930822B (zh) * 2012-11-12 2014-12-24 京东方科技集团股份有限公司 像素电路、显示装置和像素电路的驱动方法
JP2014115543A (ja) * 2012-12-11 2014-06-26 Samsung Display Co Ltd 表示装置及びその画素回路の駆動方法
CN103135846B (zh) * 2012-12-18 2016-03-30 北京京东方光电科技有限公司 触控显示电路结构及其驱动方法、阵列基板和显示装置
CN203288217U (zh) * 2013-06-09 2013-11-13 京东方科技集团股份有限公司 一种像素电路及显示装置
CN103440843B (zh) * 2013-08-07 2016-10-19 京东方科技集团股份有限公司 一种抑制老化的oled交流驱动电路、驱动方法及显示装置
KR102300026B1 (ko) 2015-01-08 2021-09-09 삼성디스플레이 주식회사 표시 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744774A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 有机发光显示器
CN101572055A (zh) * 2008-05-01 2009-11-04 索尼株式会社 显示装置和显示装置驱动方法
CN101996579A (zh) * 2010-10-26 2011-03-30 华南理工大学 有源有机电致发光显示器的像素驱动电路及其驱动方法
CN102651196A (zh) * 2011-09-30 2012-08-29 京东方科技集团股份有限公司 一种有源矩阵有机发光二极管的驱动电路及方法、显示装置
WO2013076774A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
CN102708791A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
JP2013210407A (ja) * 2012-03-30 2013-10-10 Sharp Corp 画素回路及び表示装置
CN102708819A (zh) * 2012-05-10 2012-10-03 北京京东方光电科技有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN103839513A (zh) * 2012-11-27 2014-06-04 乐金显示有限公司 有机发光二极管显示设备及其驱动方法
CN103021331A (zh) * 2012-11-30 2013-04-03 北京京东方光电科技有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108399892A (zh) * 2017-02-06 2018-08-14 三星显示有限公司 像素以及具有像素的显示设备
CN106981269A (zh) * 2017-06-05 2017-07-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN106981269B (zh) * 2017-06-05 2018-12-14 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
US10665658B2 (en) 2017-06-05 2020-05-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and drive method therefor, display panel and display apparatus
CN114758624A (zh) * 2022-03-31 2022-07-15 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114758624B (zh) * 2022-03-31 2023-07-04 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN114999400A (zh) * 2022-06-17 2022-09-02 长沙惠科光电有限公司 像素驱动电路和显示面板

Also Published As

Publication number Publication date
JP2016027364A (ja) 2016-02-18
CN112435631A (zh) 2021-03-02
CN112435631B (zh) 2022-03-29
US10013916B2 (en) 2018-07-03
US20180122297A1 (en) 2018-05-03
US10140919B2 (en) 2018-11-27
JP6528267B2 (ja) 2019-06-12
US20150379956A1 (en) 2015-12-31
CN105321460B (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
CN105321460A (zh) 像素电路及其驱动方法
US10140923B2 (en) Pixel driving system of AMOLED having initialization signal of alternating high and low levels and method for driving pixel of AMOLED having initialization signal of alternating high and low levels
CN105513539B (zh) 像素电路及其驱动方法以及显示装置
US9721508B2 (en) Pixel circuit and driving method thereof, organic light-emitting display device
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10319302B2 (en) Pixel circuit, driving method thereof and display device
US10755636B2 (en) Pixel circuit and driving method for the same, display substrate and display device
US20210118361A1 (en) Amoled pixel driving circuit, driving method, and display panel
US12002415B2 (en) Display panel and display device
US10181283B2 (en) Electronic circuit and driving method, display panel, and display apparatus
US20160005356A1 (en) Oled Pixel Circuit, Driving Method of the Same, and Display Device
US20210225278A1 (en) Pixel Circuit and Driving Method Thereof, Display Substrate and Display Apparatus
US11270638B2 (en) Display compensation circuit and method for controlling the same, and display apparatus
TWI634540B (zh) 畫素電路
JPWO2006090560A1 (ja) 画像表示装置
US9318048B2 (en) Pixel circuit and display apparatus
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
US10977992B2 (en) Circuit drive compensation method, circuit drive method and device, and display device
TWI735338B (zh) 畫素驅動電路
CN105448243A (zh) 像素电路及其驱动方法以及显示装置
US10074309B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN109887465B (zh) 像素驱动电路及显示面板
CN109859688B (zh) 像素驱动电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Kanagawa Prefecture, Japan

Applicant after: Tianma Japan, Ltd.

Address before: Kanagawa Prefecture, Japan

Applicant before: NLT TECHNOLOGIES, Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20191122

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Applicant after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kanagawa Prefecture, Japan

Applicant before: Tianma Japan, Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant