JPWO2006090560A1 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JPWO2006090560A1
JPWO2006090560A1 JP2007504649A JP2007504649A JPWO2006090560A1 JP WO2006090560 A1 JPWO2006090560 A1 JP WO2006090560A1 JP 2007504649 A JP2007504649 A JP 2007504649A JP 2007504649 A JP2007504649 A JP 2007504649A JP WO2006090560 A1 JPWO2006090560 A1 JP WO2006090560A1
Authority
JP
Japan
Prior art keywords
terminal
potential
image display
capacitor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007504649A
Other languages
English (en)
Other versions
JP4782103B2 (ja
Inventor
親知 高杉
親知 高杉
薫 草深
薫 草深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007504649A priority Critical patent/JP4782103B2/ja
Publication of JPWO2006090560A1 publication Critical patent/JPWO2006090560A1/ja
Application granted granted Critical
Publication of JP4782103B2 publication Critical patent/JP4782103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

画像表示装置における書き込み効率の低下を防止すること。発光手段有機EL素子OLEDと、ゲート電極(制御端子)、ドレイン電極(第1端子または第2端子)、ソース電極(第1端子または第2端子)を有し、ゲート電極とソース電極との電位差に応じてソース電極とドレイン電極との間に流れる電流を制御することにより、有機EL素子OLEDの発光を制御する駆動トランジスタTdと、一方の電極が有機EL素子OLEDのゲート電極に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する画像信号線14に直接的または間接的に接続される補助容量素子Csと、画像データが画像信号線14を介して補助容量素子Csに書き込まれる書き込み期間中に、補助容量素子Csに電気的に直列に接続される追加容量素子Cs2と、を備える。

Description

本発明は、有機ELディスプレイ等の画像表示装置に関するものである。
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する電流制御型の有機EL(Electronic Luminescent)素子を用いた画像表示装置が提案されている。
この種の画像表示装置では、アモルファスシリコンや多結晶シリコン等で形成されたTFT(薄膜トランジスタ)や上述した有機EL素子等が各画素を構成しており、各画素に適切な電流値が設定されることにより、輝度が制御される。
図13は、従来の画像表示装置における1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機EL素子OLED、有機EL素子容量Coled、ドライバ手段である駆動トランジスタTd、閾値電圧検出用トランジスタTth、第1容量素子である補助容量Cs、スイッチングトランジスタT1およびスイッチングトランジスタT2を備えるように構成されている。
駆動トランジスタTdは、ゲート電極(制御電極)とソース電極(第1の電極)との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御するための制御素子である。また閾値電圧検出用トランジスタTthは、自身がオン状態となったときに、駆動トランジスタTdのゲート電極(制御電極)とドレイン電極(第2の電極)とを電気的に接続する機能を有する。閾値電圧検出用トランジスタTthがオン状態となると、駆動トランジスタTdのゲート電極からドレイン電極に向かって電流が流れ、該電流が実質的に流れなくなったときに駆動トランジスタTdのゲート電極・ソース電極間の電位差が実質的に閾値電圧Vthとなる。
有機EL素子OLEDは、アノード電極とカソード電極との間に有機EL素子OLEDの閾値電圧以上の電位差が印加されると、電流が流れ、発光する特性を有する素子である。有機EL素子OLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード層およびカソード層と、これらのアノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有する。そして、有機EL素子OLEDは、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。なお、有機EL素子容量Coledは、有機EL素子OLEDの容量を等価的に表したものである。
駆動トランジスタTd、閾値電圧検出用トランジスタTth、スイッチングトランジスタT1およびスイッチングトランジスタT2は、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタにかかるチャネルについて、特にそのタイプ(n型またはp型)を明示していないが、n型またはp型のいずれかであり、本明細書中の記載に従うものとする。
電源線10は、駆動トランジスタTdおよびスイッチングトランジスタT2に電源を供給する。Tth制御線11は、閾値電圧検出用トランジスタTthを制御するための信号を供給する。マージ線12は、スイッチングトランジスタT2を制御するための信号を供給する。走査線13は、スイッチングトランジスタT1を制御するための信号を供給する。画像信号線14は、画像信号を供給する。
上記構成において、画素回路は、準備期間、閾値電圧検出期間、書き込み期間および発光期間という4つの期間を経て動作する。すなわち、準備期間では、電源線10には所定の正電位(Vp,Vp>0)が印加され、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフ、駆動トランジスタTdがオン、スイッチングトランジスタT2がオンとなるように制御される。その結果、電源線10→駆動トランジスタTd→有機EL素子容量Coledという経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。
つぎの閾値電圧検出期間では、電源線10にはゼロ電位が印加され、閾値電圧検出用トランジスタTthがオンとなるように制御され、駆動トランジスタTdのゲート電極とドレイン電極とが接続される。これにより、補助容量Csおよび有機EL素子容量Coledに蓄積された電荷が放電され、駆動トランジスタTd→電源線10という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ドレイン電極間の電位差が、駆動トランジスタTdの駆動閾値に対応する閾値電圧Vthに達すると、駆動トランジスタTdがオフとされる。
つぎの書き込み期間では、電源線10の電位はゼロ電位を維持し、スイッチングトランジスタT1がオン、スイッチングトランジスタT2がオフとなり、有機EL素子容量Coledに蓄積された電荷が放電される。その結果、有機EL素子容量Coled→閾値電圧検出用トランジスタTth→補助容量Csという経路で電流が流れ、補助容量Csに電荷が蓄積される。すなわち、有機EL素子容量Coledに蓄積された電荷は、補助容量Csに移動する。
つぎの発光期間では、電源線10には所定の負電位(−VDD,VDD>0)が印加され、駆動トランジスタTdがオン、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフとなるように制御される。その結果、有機EL素子OLED→駆動トランジスタTd→電源線10という経路で電流が流れ、有機EL素子OLEDが発光する。
S. Ono et al., Proceedings of IDW '03, 255(2003)
ところで、駆動TFTを流れる電流Idsは、ソース電極に対するゲート電極間の電位差Vgs(ゲート電極電位Vg−ソース電極電位Vs)とTFT固有の閾値電圧Vthとの差の2乗に比例することが知られている。したがって、鮮明な画像を得るためには、このVgsを可能な限り増大させる必要がある。
一方、発光輝度が最高レベルのときと最低レベルのときの駆動TFTに印加されるVgsの電位差である「Vgs振り幅」(=ΔVgs)と呼ばれる指標や、この「Vgs振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標(ΔVdata)の比で表される「書き込み効率」(=ΔVgs/ΔVdata)と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればVgs振り幅も大きくすることができる関係にあるので、駆動ICを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。
したがって、上述のような画素表示装置における設計の容易性を確保するため、書き込み効率を高めることが求められている。
しかしながら、画像表示装置の書き込み効率を向上させることは容易ではなかった。特に、各画素回路のトランジスタに寄生容量と呼ばれる成分が存在する場合、この寄生容量に起因して低下する書き込み効率を改善することは容易ではない。
図14は、図13に示した画素回路に発生する寄生容量等を示す図である。同図に示すように、従来の画像表示装置においては、駆動トランジスタTdのゲート電極付近に寄生容量CgdTdおよび寄生容量CgsTdが存在し、さらに閾値電圧検出用トランジスタTthのゲート電極付近にも寄生容量CgdTthおよび寄生容量CgsTthが存在している。
これらの寄生容量は、有機EL素子OLEDの書き込み効率を低下させる要因となることが知られており、従来から、これらの寄生容量による悪影響を効果的に減少させる手法が切望されていた。
本発明は、上記に鑑みてなされたものであって、書き込み効率を改善することができる画像表示装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、発光手段と、制御端子、第1端子および第2端子を有し、該制御端子と該第1端子との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、一方の電極が前記ドライバ手段の制御端子に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する信号線に直接的または間接的に接続される第1容量素子と、前記画像データが前記信号線を介して前記第1容量素子に書き込まれる書き込み期間中に、前記第1容量素子に電気的に直列に接続される第2容量素子と、を備えたことを特徴とする。
また、つぎの発明によれば、上記の発明において、前記書き込み期間中に、前記第1容量素子及び前記発光手段が電気的に直列に接続されることを特徴とする。
また、つぎの発明によれば、上記の発明において、前記書き込み期間中に、前記第2容量素子及び前記発光手段が電気的に並列に接続されることを特徴とする。
また、つぎの発明によれば、上記の発明において、前記ドライバ手段の前記制御端子と前記第2容量素子との間に配置され、前記制御端子と前記第2容量素子との間の導通を制御するスイッチング素子をさらに備え、前記スイッチング素子は、前記書き込み期間中に前記ドライバ手段の前記制御端子と前記第2容量素子とを電気的に接続することを特徴とする。
また、つぎの発明によれば、上記の発明において、前記スイッチング素子は、前記発光素子の発光期間中に、前記ドライバ手段の前記制御端子と前記第2容量素子との間の電気的接続を遮断することを特徴とする。
また、つぎの発明によれば、上記の発明において、前記第2容量素子に接続され、前記書き込み期間中に電位が略一定に保持される電位線をさらに備えたことを特徴とする。
また、つぎの発明によれば、上記の発明において、前記電位線が、前記ドライバ手段の前記第1端子または前記第2端子に電気的に接続されていることを特徴とする。
また、つぎの発明によれば、上記の発明において、前記電位線が、前記スイッチング素子の駆動を制御する制御線であることを特徴とする。
また、つぎの発明によれば、上記の発明において、前記第2容量素子の容量値が、前記発光手段が有する容量値の10%以上であることを特徴とする。
また、つぎの発明によれば、上記の発明のいずれかの画像表示装置において、互いに異なる色を表示する第1〜第3の画素を有し、前記第1〜第3の各画素は、前記発光手段、前記ドライバ手段、前記第1容量素子および前記第2容量素子を少なくとも有し、前記第1〜第3の各画素における前記第2容量素子の容量値と前記発光素子の有する容量値の和をそれぞれCsum1、Csum2およびCsum3とするとき、該Csum1〜Csum3のそれぞれが、該Csum1〜Csum3の最大値の80%以上の値を有することを特徴とする。
また、つぎの発明によれば、発光手段と、制御端子、第1端子および第2端子を有し、該制御端子と該第1端子との電位差に応じて該第1端子と該第2端子との間に流れる電流量を調整することにより、前記発光手段の発光を制御するドライバ手段と、前記発光手段の発光輝度に対応する書き込み電位が信号線を介して供給されるドライバ手段の前記制御端子と前記第1端子との間または前記制御端子と前記第2端子との間のいずれかに印加される電位差を生じさせるための書き込み電位を供給する信号線と、ドライバ手段と、前記発光手段の発光輝度が最高レベルのときと最低レベルのときの前記ドライバ手段に印加される前記電位差の差分ΔVと、前記発光手段の発光輝度が最高レベルのときと最低レベルのときの前記信号線に供給される前記書き込み電位の差分ΔVdataとの比ΔV/ΔVdataを大きくする容量素子と、を備えたことを特徴とする。
また、つぎの発明によれば、上記の発明において、前記容量素子の片側の端子に供給される電位が、前記信号線に書き込み電位が供給されている間、略一定に保持されることを特徴とする。
なお、上記記載において、「間接的に接続される」の意味は、2つの構成要素(例えば、第1容量素子と第2の容量素子)間に他の構成要素(トランジスタ等)が介在された状態で、当該2つの構成要素が配線によって接続されることをいう。また「直接的に接続される」の意味は、2つの構成要素が他の構成要素が介在されずに、配線によって接続されていることをいう。
本発明によれば、画像データが書き込まれる第1容量素子に加えて、画像データの書き込み期間中に第1容量素子に直列的に接続される第2容量素子を設けることにより、第1容量素子に対して書き込んだ電位が第1容量素子に良好に反映されることとなる。その結果、画像表示装置の書き込み効率を改善することができるという効果を奏する。
図1は、本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。 図2は、実施の形態1の動作を説明するためのシーケンス図である。 図3は、図2に示した準備期間の動作を説明する図である。 図4は、図2に示した閾値電圧検出期間の動作を説明する図である。 図5は、図2に示した書き込み期間の動作を説明する図である。 図6は、図2に示した発光期間の動作を説明する図である。 図7は、本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。 図8は、本発明の実施の形態3にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。 図9は、実施の形態3の動作を説明するためのシーケンス図である。 図10は、本発明の実施の形態4にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。 図11は、図10に示した画素回路とは異なる他の構成例を示す図である。 図12は、図10および図11に示した画素回路とは異なる他の構成例を示す図である。 図13は、従来の画像表示装置の1画素に対応する画素回路の構成を示す図である。 図14は、図13に示した画素回路に発生する寄生容量等を示す図である。
符号の説明
10,40 電源線
11 Tth制御線
12 マージ線
13 走査線
14,41 画像信号線
42 Tth制御/走査線
OLED 有機EL素子
Td,Td’ 駆動トランジスタ
Tth,Tth’ 閾値電圧検出用トランジスタ
T1,T2 スイッチングトランジスタ
Cs 補助容量
Cs2 追加容量
以下に、本発明にかかる画像表示装置の各種実施の形態を図面に基づいて詳細に説明する。なお、それらの実施の形態により本発明が限定されるものではない。
(実施の形態1)
図1は、本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図においては、図14の各部に対応する部分には同一の符号を付して示している。一方、図1に示した画素回路においては、第2容量素子である追加容量Cs2を備えるように構成している。
追加容量Cs2は、前述した寄生容量等による書き込み効率の低下を防止あるいは改善するための容量であり、例えば、その一端が有機EL素子OLEDのカソード電極(駆動トランジスタTdのドレイン電極でもある)に接続され、他端が電源線10(駆動トランジスタTdのソース電極でもある)に接続されている。
つぎに、実施の形態1の動作について、図2を参照しつつ説明する。以下では、準備期間、閾値電圧検出期間、書き込み期間および発光期間という都合4つの期間の動作について説明する。なお、以下に説明する動作は、制御部(図示略)の制御の下で行われる。
(準備期間)
同図に示した準備期間では、電源線10が高電位(Vp)、マージ線12が高電位(VgH)、Tth制御線11が低電位(VgL)、走査線13が低電位(VgL)、画像信号線14がゼロ電位とされる。これにより、図3に示したように、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフ、駆動トランジスタTdがオン、スイッチングトランジスタT2がオンとされる。その結果、電源線10→駆動トランジスタTd→有機EL素子容量Coledという経路で電流I1が流れ、有機EL素子容量Coledに電荷が蓄積される。この準備期間で有機EL素子に電荷を蓄積する理由は、駆動閾値検出時にIds=0となるまで電流を供給するためである。
(閾値電圧検出期間)
つぎの閾値電圧検出期間では、電源線10がゼロ電位、マージ線12が高電位(VgH)、Tth制御線11が高電位(VgH)、走査線13が低電位(VgL)、画像信号線14がゼロ電位とされる。これにより、図4に示したように、閾値電圧検出用トランジスタTthがオンとなり、駆動トランジスタTdのゲート電極とドレイン電極とが接続される。
また、補助容量Csおよび有機EL素子容量Coledに蓄積された電荷が放電され、駆動トランジスタTd→電源線10という経路で電流I2が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差Vgsが閾値電圧Vthに達すると、駆動トランジスタTdがオフ状態とされ、駆動トランジスタTdの閾値電圧Vthが検出される。
(書き込み期間)
つぎの書き込み期間では、画像信号線からのデータ電位(−Vdata)を補助容量Csに間接的または直接的に供給することにより、駆動トランジスタTdのゲート電極電位を所望する電位に可変させることが行われる。具体的には、電源線10がゼロ電位、マージ線12が低電位(VgL)、Tth制御線11が高電位(VgH)、走査線13が高電位(VgH)、画像信号線14がデータ電位(−Vdata)とされる。また、このとき、補助容量Csと有機EL素子容量Coledとが電気的に直列に接続され、追加容量Cs2と有機EL素子容量Coledとが電気的に並列に接続される。
これにより、図5に示したように、スイッチングトランジスタT1がオン、スイッチングトランジスタT2がオフとなり、有機EL素子容量Coledに蓄積された電荷が放電される。その結果、有機EL素子容量Coled→閾値電圧検出用トランジスタTth→補助容量Csという経路で電流I3が流れ、補助容量Csに電荷が蓄積される。すなわち、有機EL素子容量Coledに蓄積された電荷は、補助容量Csに移動する。
ここで、追加容量Cs2が存在しないと仮定した場合、書き込み期間における駆動トランジスタTdのVgsは次式で表すことができる。なお、この仮定は下記(2)式〜(7)式についても及ぶものとする。
Vgs=Vth−(Cs/Call)・Vdata ・・・(1)
式(1)において、Callは閾値電圧検出用トランジスタTthの導通時の駆動トランジスタTdのゲート電極に直接的に接続される全容量であり、次式のように表すことができる。
Call=Coled+Cs+CgsTth+CgdTth+CgsTd ・・・(2)
式(2)において、Coledは有機EL素子OLEDの等価容量であり、CgsTthは閾値電圧検出用トランジスタTthのゲート電極−ソース電極間の寄生容量であり、CgdTthは閾値電圧検出用トランジスタTthのゲート電極−ドレイン電極間の寄生容量であり、CgsTdは駆動トランジスタTdのゲート電極−ソース電極間の寄生容量である。
なお、書き込み期間においては、閾値電圧検出用トランジスタTthが導通し、駆動トランジスタTdのゲート電極・ドレイン電極が接続されて両端が略同電位となるため寄生容量CgdTdが影響することはない。また、補助容量Csと有機EL素子容量Coledの関係は、Cs<Coledとすることが好ましい。
(発光期間)
つぎの発光期間では、電源線10がマイナス電位(−VDD)、マージ線12が高電位(VgH)、Tth制御線11が低電位(VgL)、走査線13が低電位(VgL)、画像信号線14がゼロ電位とされる。
これにより、図6に示したように、駆動トランジスタTdがオン、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフとなる。その結果、有機EL素子OLED→駆動トランジスタTd→電源線10という経路で電流Idsが流れ、有機EL素子OLEDが発光する。
いま、このときの電位、すなわち発光期間における駆動トランジスタTdのゲート電極−ソース電極間の電位差をVgs’とし、上記(1)式で求めた書き込み期間における駆動トランジスタTdのゲート電極−ソース電極間の電位差をVgsとするとき、上記(2)式に示される書き込み期間における全容量Call(閾値電圧検出用トランジスタTth導通時)と、下記(3)式で示される発光期間における全容量Call’(閾値電圧検出用トランジスタTth非導通時)とを用いると、下記(4)式に示される電荷保存の法則が成り立つ。
Call'=Cs+CgsTth+CgsTd+CgdTd ・・・(3)
Cs・(Vgs+Vdata)+CgsTth(Vgs−VgH)+CgsTd・Vgs
=(Cs+CgsTd)・Vgs'+CgsTth・(Vgs'−VgL)+CgdTd・(Vgs'−Vds)・・・(4)
なお、上記(4)式において、(2)式中にあるColedおよびCgdThの項が存在しないのは、発光期間においては、閾値電圧検出用トランジスタTthが非導通であり、ColedおよびCgdThに蓄積された電荷が書き込み期間に移動しないからである。
上記(4)式の関係を用いると、発光期間における駆動トランジスタTdのゲート電極−ソース電極間の電位差Vgs'は(5)式のように表すことができる。
Vgs'=((Cs+CgsTth+CgsTd)・(Vth−(Cs/Call)・Vdata)+Cs・Vdata
+CgsTth・(VgL−VgH)+CgdTd・Vds)/Call' ・・・(5)
画素信号線の振り幅(ΔVdata)と、実際のVgsの振り幅(ΔVgs)との比である書き込み効率(ΔVgs/ΔVdata)をηとすると、Vgs’がVdataに対してほぼ線形に変化する場合に、このηは
η=ΔVgs/ΔVdata≒∂Vgs'/∂Vdata ・・・(6.1)
で表される。
また、仮に、
Vgs''=Vgs'+(CgdTd/Call')Vds ・・・(6.2)
と置く。
式(6.2)のVgs’に式(5)を代入すると
Vgs''=((Cs+CgsTth+CgsTd)・(Vth−(Cs/Call)・Vdata)+Cs・Vdata
−CgsTth・VgH−CgsTth・VgL)/Call' ・・・(6.3)
となり、Vdataに依存するVdsの項が消える。
更に、ここで、
ζ=∂Vgs''/∂Vdata ・・・(6.4)
と置くと、式(6.4)ではVdataに依存するVdsの項が消えているので、
ζ=Cs・(Coled+CgdTth)/(Call・Call') ・・・(6.5)
となる。
また式(6.1)は、
η=∂Vgs'/∂Vdata
=(∂Vgs'/∂Vgs'')・(∂Vgs''/∂Vdata)
=ζ/(∂Vgs''/∂Vgs') ・・・(7)
と変形できる。
ここで、∂Vgs''/∂Vgs'は
1+(CgdTd/Call')・(∂Vds/∂Vgs')≒1
と近似できることから、η≒ζとなり、
η≒Cs・(Coled+CgdTth)/(Call・Call') ・・・(8)
となる。従って、式(8)が書き込み効率を示すことになる。
なお、駆動ICの耐圧および画素信号線電位の調整範囲を考えると、書き込み効率は大きいほうがよい。しかしながら有機EL素子OLEDを容量として使うこの種の回路では、寄生容量成分により書き込み効率を十分大きくすることができないことが(8)式から明らかとなる。
そこで、この実施の形態では、追加容量Cs2を設けることにより、かかる問題を解決するようにしている。以下、寄生容量成分の存在下における追加容量Cs2の書き込み効率改善作用について詳述する。
まず、追加容量Cs2を備えた場合の書き込み期間における駆動トランジスタTdのゲート電極−ソース電極間電位差Vgsは、下記式で表すことができる。
Vgs=Vth−(Cs/(Call+Cs2))・Vdata ・・・(9)
したがって、追加容量Cs2を備えた場合の発光期間における駆動トランジスタTdのゲート電極−ソース電極間の電位差Vgs'は、上記(9)式を上記(4)式に代入することで次式のように表すことができる。
Vgs'=Cs・(Coled+CgdTth+Cs2)/((Call+Cs2)・Call')・Vdata
+((Cs+CgsTth+CgsTd)・Vth+CgsTth・(VDD+VgL−VgH)
+CgdTd・Vds)/Call' ・・・(10)
したがって、追加容量Cs2を備えた場合の書き込み効率η’は、次式で表すことができる。
η'=Cs・(Coled+CgdTth+Cs2)/((Call+Cs2)・Call') ・・・(11)
これらの式(8)、式(11)からη'/ηを求めると、
η'/η=[(Coled+CgdTth+Cs2)/(Call+Cs2)]/[(Coled+CgdTth)/Call]
=[(Coled+CgdTth+Cs2)/(Coled+CgdTth)]/[(Call+Cs2)/Call]
=[1+Cs2/(Coled+CgdTth)]/(1+Cs2/Call) ・・・(12)
となる。
式(12)において、Call>Coled+CgdTthという関係があり、η'/ηは常に1以上となるので、追加容量Cs2を設けることにより書き込み効率が改善されていることが分かる。なお、追加容量Cs2が大きくなるほど書き込み効率が高くなるため、追加容量Cs2の容量値はColedの10%以上であることが好ましい(更に好ましくはColedの30%以上)。
いま、実際の画素回路における書き込み効率を求めてみる。例えば、典型的な値として、Coled=0.32pF,Cs=0.15pF,Cs2=0.2pF,CgdTth=CgsTth=0.01pF,CgdTd=CgsTd=0.03pFとすれば、追加容量Cs2を具備しない場合の書き込み効率ηは、(2)式、(3)式および(8)式から、η=0.433となる。
一方、追加容量Cs2を具備する場合の書き込み効率η’は、(2)式、(3)式および(11)式から、η’=0.502となる。
この例では、Cs2を具備することで書き込み効率の差分値(Δη)と追加容量Cs2を備えない場合の書き込み効率(η)との比(Δη/η)が(0.502−0.433)/0.433≒0.16となり、書き込み効率を約16%改善(上昇)させることができる。なお、追加容量Cs2の容量を可能な限り大きな値のものを用いれば、書き込み効率の改善度をさらに高めることができる。
ところで、有機EL素子OLEDの容量は、赤、緑および青の各画素で異なっているのが一般的である。そこで、書き込み効率を略等しくするためには、赤、緑および青の各有機EL素子OLEDの容量をそれぞれColedr,Coledg,Coledbとおき、赤、緑および青の追加容量をそれぞれCs2r,Cs2gおよびCs2bとおくとき、Coledr+Cs2r、Coledg+Cs2g、Coledb+Cs2bの全ての値を、これらの値の中の最大値の80%〜100%(より好ましくは95%〜100%)の範囲内に設定することが好ましい。
また各色ごとに固有な発光効率に差異が存在すると、赤、緑、および青の各画素回路における必要なVgs振り幅(ΔVgs)が異なることがある。いま、各色の書き込み効率を
ηr=(Coledr+Cs2r+CgdTth)/(Coledr+Cs2r+Cs+CgsTth+CgdTth+CgsTd)
ηg=(Coledg+Cs2g+CgdTth)/(Coledg+Cs2g+Cs+CgsTth+CgdTth+CgsTd)
ηb=(Coledb+Cs2b+CgdTth)/(Coledb+Cs2b+Cs+CgsTth+CgdTth+CgsTd)
とおき、各色の必要なΔVgsの最大値をΔVgsmaxr,ΔVgsmaxg,ΔVgsmaxbとする。
このとき、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最小値が、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最大値の90%以上(より好ましくは95%以上)となるようにCs2r,Cs2g,Cs2bを定めれば、略等しい画素信号線振り幅(ΔVdata)で各色とも所望のVgs振り幅(ΔVgs)が得られる。
以上、説明したように、この実施の形態の画像表示装置によれば、上述したような追加容量Cs2を設けるようにしているので、駆動トランジスタTd(ドライバ手段)や閾値電圧検出用トランジスタTth(閾値電圧検出手段)等に存在する寄生容量の影響を小さくし、寄生容量による書き込み効率を上昇させることができる。
なお、この実施の形態においては、閾値電圧検出手段およびドライバ手段を具現する素子としてアモルファスシリコンTFTや、多結晶TFTを用いる場合について説明したが、これに代えて、ポリシリコンTFTなどの他のTFTを用いてもよい。
(実施の形態2)
さて、前述した図1に示す実施の形態1においては、追加容量Cs2の一端が有機EL素子OLEDのカソード電極に接続され、他端が電源線10に接続されるように構成したが、この構成に限定されるものではない。例えば、追加容量Cs2の他端はTth制御線11に接続することもできる。また、Tth制御線11以外にも固定電位(定電位)である接地線などにも接続することができる。
また、上記でいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも書き込み期間において定電位が維持されていればよい。
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
なお、図7は、本発明の実施の形態2にかかる構成例であり、閾値電圧検出用トランジスタTthを制御するTth制御線11に追加容量Cs2が接続される構成例を示すものである。
また、前述した実施の形態1においては、図1に示した構成の画素回路に追加容量Cs2を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタとを有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要は、駆動トランジスタのゲート電極に実施の形態1で説明した要件を備える追加容量Cs2を接続すればよい。
(実施の形態3)
図8は、本発明の実施の形態3にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、図1に示した画素回路とは異なる構成を有している。具体的には、有機EL素子OLEDのカソード電極が電源線10に接続されるとともに、アノード電極が駆動トランジスタTdのソース電極に接続される。また、駆動トランジスタTdのドレイン電極は接地線に接続される。ゲート電極はスイッチングトランジスタT1,T2の接続部に接続されるとともにスイッチングトランジスタT1を介して画像信号線14と間接的に接続される。スイッチングトランジスタT1のゲート電極は走査線13と接続される。スイッチングトランジスタT2のゲート電極はマージ線12と接続される。駆動トランジスタTdのゲート電極とドレイン電極との間には閾値電圧検出用トランジスタTthが挿入され、そのゲート電極にはTth制御線11が接続される。補助容量Csは、スイッチングトランジスタT1,T2の接続部と有機EL素子OLEDのアノード電極との間に挿入される。さらに、上述の実施の形態でも用いた追加容量Cs2は、後述するように画像信号電位の書き込み期間において、自身と補助容量Csとが直列的に接続されるように、補助容量Csと電源線10との間に挿入される。
なお、上記の説明では、駆動トランジスタTdについては、有機EL素子OLEDのアノード電極に接続される側をソース電極とし、接地線に接続される側をドレイン電極として説明したが、これらの各電極を逆にして構成しても構わない。
つぎに、実施の形態3の動作について、図9のシーケンス図を参照しつつ説明する。なお、実施の形態1と同様に、準備期間、閾値電圧検出期間、書き込み期間および発光期間という4つの期間に分けて説明する。
(準備期間)
まず、準備期間では、電源線10が高電位(Vp)、マージ線12が高電位(VgH)、Tth制御線11が低電位(VgL)、走査線13が低電位(VgL)、画像信号線14がゼロ電位とされる。これにより、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフ、駆動トランジスタTdがオン、スイッチングトランジスタT2がオンとされる。なお、駆動トランジスタTdがオンとなるのは、スイッチングトランジスタT2のオン状態が発光期間から維持されているのに加えて、駆動トランジスタTdのゲート電極には補助容量Csからの電荷の供給が継続するからである。その結果、駆動トランジスタTdのゲート電極にはドレイン電極に対して駆動トランジスタTdの閾値電圧よりも大きな電圧が印加され、また、ドレイン電極電位よりもソース電極電位の方が高いので、駆動トランジスタTdのオン状態は維持されたままとなる。このとき、電源線10→有機EL素子容量Coled(および補助容量Cs2)→駆動トランジスタTdという経路で電流が流れ、有機EL素子容量Coledおよび補助容量Cs2に電荷が蓄積される。なお、有機EL素子OLEDあるいは補助容量Cs2に電荷を蓄積する理由は、実施の形態1と同様であり、駆動トランジスタTdの閾値電圧の検出時にIds=0となるまで電流を供給するためである。
また、図9に示すように、準備期間から閾値電圧検出期間に移行する際に、まず、マージ線12を低電位(VgL)にしてスイッチングトランジスタT2をオフしてから、Tth制御線11を高電位(VgH)にして閾値電圧検出用トランジスタTthをオンするようにしているが、この理由は、有機EL素子容量Coledに蓄積された電荷を保持するためである。
(閾値電圧検出期間)
つぎの閾値電圧検出期間では、電源線10がゼロ電位とされる一方で、マージ線12の低電位(VgL)、Tth制御線11の高電位(VgH)、走査線13の低電位(VgL)および画像信号線14のゼロ電位がそれぞれ維持される。したがって、閾値電圧検出用トランジスタTthのオン状態が維持されることで、駆動トランジスタTdのゲート電極とドレイン電極とが短絡されるとともに、ゲート電極がドレイン電極を介して接地線に接続される。このため、駆動トランジスタTdのゲート電極とドレイン電極にはゼロ電位が与えられる。ここで、有機EL素子OLEDは駆動トランジスタTdのソース電極に接続されているので、有機EL素子OLEDのアノード電極側に蓄積された負の電荷に基づいて、駆動トランジスタTdのゲート電極・ソース電極間の電位差は駆動トランジスタTdの閾値電圧Vthよりも大きくなり、駆動トランジスタTdはオン状態となる。
一方、駆動トランジスタTdのドレイン電極が接地線に電気的に接続されるとともに、駆動トランジスタTdのソース電極は負電荷が蓄積された有機EL素子OLEDに接続されている。このため、駆動トランジスタTdにおいてはゲート電極とソース電極との間に発生した電位差に基づいてドレイン電極からソース電極に向かう電流が流れる。他方、この電流が流れることによって、有機EL素子OLEDに蓄積された負電荷の絶対値は徐々に減少し、駆動トランジスタTdのゲート電極・ソース電極間の電位差も徐々に低下する。そして、駆動トランジスタTdのゲート電極・ソース電極間の電位差が閾値電圧(Vth)まで減少した時点で、駆動トランジスタTdがオフ状態となり、有機EL素子OLEDに蓄積された負電荷の絶対値の減少も停止する。また、駆動トランジスタTdのゲート電極が接地線に接続されていることから、駆動トランジスタTdがオフ状態となった時、駆動トランジスタTdのソース電極電位は(−Vth)に維持されることとなる。以上の動作により、駆動トランジスタTdの閾値電圧(Vth)が検出される。
(書き込み期間)
つぎの書き込み期間では、画像信号線14からのデータ電位(Vdata)を補助容量Csに間接的または直接的に供給することにより、駆動トランジスタTdのゲート電極電位が所望電位に可変制御される。具体的には、電源線10のゼロ電位、マージ線12の低電位(VgL)およびTth制御線11の高電位(VgH)がそれぞれ維持される一方で、走査線13が高電位(VgH)とされ、画像信号線14がデータ電位(Vdata)とされる。また、このとき、補助容量Csと有機EL素子容量Coledとが電気的に直列に接続され、追加容量Cs2と有機EL素子容量Coledとが電気的に並列に接続される。
画像信号線14は、有機EL素子OLEDの輝度に対応する電位を供給するため、電位ゼロの状態から有機EL素子OLEDの輝度に対応する電位Vdataに変化する。この電位Vdataは、走査線13を高電位(VgH)に設定することでオン状態に制御されたスイッチングトランジスタT1を介して補助容量Csに書き込まれるとともに、走査線13を低電位(VgL)に設定してスイッチングトランジスタT1をオフ状態とすることで、その書き込み電位が保持される。なお、図9に示すように、Tth制御線11の電位は高電位(VgH)の状態が維持されるが、つぎの発光期間に、マージ線12の電位が高電位(VgH)に設定されるのに備え、本書き込み期間中において、Tth制御線11の電位を低電位(VgL)に設定することが好ましい。
(発光期間)
つぎの発光期間では、電源線10がマイナス電位(−VDD)、マージ線12が高電位(VgH)とされ、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)および画像信号線14のゼロ電位がそれぞれ維持される。この制御により、駆動トランジスタTdがオン、閾値電圧検出用トランジスタTthがオフ、スイッチングトランジスタT1がオフとなり、有機EL素子OLEDが発光する。なお、有機EL素子OLEDのソース電極には、閾値電圧検出期間において検出された閾値電圧に基づいて−Vthの電位が現れる一方で、有機EL素子OLEDのゲート電極には、書き込み期間において書き込まれたデータ電位(Vdata)が印加されるため、駆動トランジスタTdのゲート電極−ソース電極間には(Vdata+Vth)の電位差が発生する。この結果、駆動トランジスタTdには、理論的には、駆動トランジスタTdの閾値電圧Vthに依存しない電流[Ids=(β/2)×(Vdata)2]が流れ、有機EL素子OLEDが発光する。
つぎに、図8に示した画素回路の書き込み効率について考察する。まず、追加容量Cs2が存在しない場合の書き込み効率をη2とすると、上述した実施の形態1における書き込み効率ηを導出したときと同様な手順により、次式のように表すことができる(詳細な導出手順については省略し、結果のみを示す)。
η2=[Cs・Coled/(Coled+Cs+CgsTdoff)+CgdT1on+CgsT2off]/Call2
・・・(13)
式(13)において、Call2は、書き込み期間において、駆動トランジスタTdのゲート電極に接続される容量であり、次式のように表すことができる。
Call2=Cs+CgdT1off+CgsTthoff+CgsT2on+CgdT2on+CgsTdon+CgdTdoff
・・・(14)
また、式(14)における各記号の意味は、つぎのとおりである。
CgdT1off
:スイッチングトランジスタT1オフ時のゲート電極−ドレイン電極間容量
CgsTthoff
:閾値電圧検出用トランジスタTthオフ時のゲート電極−ソース電極間容量
CgsT2on
:スイッチングトランジスタT2オフ時のゲート電極−ソース電極間容量
CgdT2on
:スイッチングトランジスタT2オン時のゲート電極−ドレイン電極間容量
CgsTdon
:駆動トランジスタTdオン時のゲート電極−ソース電極間容量
CgdTdoff
:駆動トランジスタTdオフ時のゲート電極−ドレイン電極間容量
一方、追加容量Cs2が存在する場合の書き込み効率をη2’とすると、式(13)と同様な、次式で表すことができる。
η2’=[Cs・(Coled+Cs2)/(Coled+Cs2+Cs+CgsTdoff)+CgdT1on+CgsT2off]/Call2
・・・(15)
ここで、上記の式(13)および式(15)における共通項を、
Ct1=Coled+Cs+CgsTdoff ・・・(16)
Ct2=CgdT1on+CgsT2off ・・・(17)
と定義した上で、追加容量Cs2が存在する場合の書き込み効率η2’と、存在しない場合の書き込み効率η2との比を式で表すと、次式のようになる。
η2'/η2=[Cs・(Coled+Cs2)/(Ct1+Cs2)+Ct2]/[Cs・Coled/Ct1+Ct2]
=[Cs・Coled/Ct1・(1+Cs2/Coled)/(1+Cs2/Ct1)+Ct2]/[Cs・Coled/Ct1+Ct2]
=[(1+Cs2/Coled)/(1+Cs2/Ct1)+Ct1・Ct2/Cs/Coled]/[1+Ct1・Ct2/Cs/Coled]
・・・(18)
式(18)において、式(16)の定義から、Ct1=Coled+Cs+CgsTdoff>Coledであり、Cs2/Coled>Cs2/Ct1となるので、式(18)におけるη2'/η2は常に1以上となる。したがって、追加容量Cs2を設けることにより書き込み効率が改善されていることが分かる。なお、追加容量Cs2が大きくなるほど書き込み効率が高くなるため、追加容量Cs2の容量値はColedの10%以上であることが好ましい(更に好ましくはColedの30%以上)。
いま、実際の画素回路における書き込み効率を求めてみる。
例えば、典型的な値として、
Coled=1.383pF
Cs=0.5pF
Cs2=0.5pF
CgsTdon=CgdTdon=0.080pF
CgsTdoff=CgdTdoff=0.043pF
CgsT1on=CgdT1on=CgsT2on=CgdT2on=0.013pF
CgsT1off=CgdT1off=CgsT2off=CgdT2off=0.005pF
とすれば、追加容量Cs2を具備しない場合の書き込み効率ηは、式(13),式(14)および式(16),式(17)に基づき、η2=0.572となる。
一方、追加容量Cs2を具備する場合の書き込み効率η2’は、式(14)〜式(17)に基づき、η2’=0.618となる。
この例では、追加容量Cs2を具備することによる書き込み効率の変化(差分値:Δη=η2’−η2)と追加容量Cs2を備えない場合の書き込み効率(η2)との比(Δη/η2)が(0.618−0.572)/0.572≒0.08となり、書き込み効率を約8%改善(上昇)させることができる。なお、追加容量Cs2の容量を可能な限り大きな値のものを用いるようにすれば、書き込み効率の改善度をさらに高めることができる。
ところで、これまで、追加容量Cs2を具備することによる書き込み効率の増加を、種々の数式を用いて定量的に説明してきた。一方、書き込み効率の増加は、以下のように定性的に説明することもできる。
まず、上記で定義したように、書き込み効率とは、Vgs振り幅(ΔVgs)と画素信号線振り幅(ΔVdata)との比で表すことができるものである。したがって、書き込み効率を増加させるためには、Vgs振り幅(ΔVgs)を画素信号線振り幅(ΔVdata)に限りなく近づけることが好ましい。一方、画像信号線14からのデータ電位(Vdata)が書き込まれる補助容量Csには、画像データの書き込み時に直列的に接続される容量成分が存在する。例えば、図8に示した画素回路では、有機EL素子容量Coledが、この容量成分の一つに該当する。なお、画素回路によっては、有機EL素子容量Coledが補助容量Csに直列的に接続されない構成となる場合もあるが、このような場合には、駆動トランジスタTd、閾値電圧検出用トランジスタTthおよびスイッチングトランジスタT1,T2の寄生容量のうち、画像データの書き込み時に補助容量Csに直列的に接続される寄生容量成分が、書き込み効率に影響を及ぼすことになる。
ここで、例えば補助容量Csと有機EL素子容量Coledとが直列的に接続されている構成において、補助容量Csと有機EL素子容量Coledとの間にV12という電圧が印加される場合を考える。この場合、補助容量Csの両端に生ずる電位差(電圧)をVsとすれば、簡単な次式で表される。
Vs=Coled/(Cs+Coled)・V12 ・・・(19)
そして、式(19)は、画像信号線14からのデータ電位(Vdata)が書き込まれる補助容量Csに対して直列に接続される容量成分が存在する場合には、補助容量Csに蓄積される電荷の一部が当該直列に接続される容量成分によって奪われ、書き込み効率の低下が生ずるということ、並びに、補助容量Csの両端に印加される電圧は、補助容量Csに直列に接続される容量成分(すなわち接続相手方の容量成分)に比例して大きくなるということの2つの観点を示唆している。
したがって、書き込み効率を増加させるための構成として、補助容量Csに付加して設けられる追加容量Cs2については、少なくともデータ電位の書き込み時において補助容量Csに直列的に接続される構成とする。また、追加容量Cs2の容量値は、補助容量Csよりも大きな容量値を有するものを選定することが好ましい。
なお、実施の形態1と同様に、有機EL素子OLEDの容量値が、赤、緑および青の各画素で異なっている場合に、各色ごとの書き込み効率を略等しくするためには、赤、緑および青の各有機EL素子OLEDの容量をそれぞれColedr,Coledg,Coledbとおき、赤、緑および青の追加容量をそれぞれCs2r,Cs2gおよびCs2bとおくとき、Coledr+Cs2r、Coledg+Cs2g、Coledb+Cs2bの全ての値を、これらの値の中の最大値の80%〜100%(より好ましくは95%〜100%)の範囲内に設定することが好ましい。
また、各色ごとに固有な発光効率に差異が存在すると、各画素回路における所要Vgs振り幅(ΔVgs)が赤、緑、および青の各色ごとに異なる場合がある。いま、各色の書き込み効率を、それぞれηr,ηg,ηbとおき、各色の必要なΔVgsの最大値をΔVgsmaxr,ΔVgsmaxg,ΔVgsmaxbとする。このとき、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最小値が、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最大値の90%以上(より好ましくは95%以上)となるようにCs2r,Cs2g,Cs2bを定めれば、略等しい画素信号線振り幅(ΔVdata)で各色とも所望のVgs振り幅(ΔVgs)が得られる。
以上、説明したように、この実施の形態の画像表示装置によれば、画像データが書き込まれる第1容量素子に加えて、画像データの書き込み期間中に第1容量素子に直列的に接続される第2容量素子を設けることにより、第1容量素子に対して書き込んだ電位が第1容量素子に良好に反映されることとなる。その結果、画像表示装置の書き込み効率を改善することができるという効果を奏する。
(実施の形態4)
さて、前述した図8に示す実施の形態3においては、追加容量Cs2の一端が有機EL素子OLEDのカソード電極に接続され、他端が電源線10に接続されるように構成したが、この構成に限定されるものではない。例えば、図10に示すように、追加容量Cs2の他端を固定電位(定電位)である接地線に接続してもよい。
なお、ここでいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも閾値電圧検出期間から書き込み期間において定電位が維持されていればよい。
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。
また、追加容量Cs2の他端は、閾値電圧検出期間から書き込み期間にかけて、略一定電位が保持されているTth制御線11(図11参照)や、マージ線12(図12参照)に接続することもできる。
また、前述した実施の形態3においては、図8に示した構成の画素回路に追加容量を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタとを有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要は、駆動トランジスタのゲート電極に実施の形態3で説明した要件を備える追加容量を接続すればよい。
以上のように、本発明にかかる画像表示装置は、画素回路における書き込み効率の低下防止に対して有用である。

Claims (12)

  1. 発光手段と、
    制御端子、第1端子および第2端子を有し、該制御端子と該第1端子との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
    一方の電極が前記ドライバ手段の制御端子に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する信号線に直接的または間接的に接続される第1容量素子と、
    前記画像データが前記信号線を介して前記第1容量素子に書き込まれる書き込み期間中に、前記第1容量素子に電気的に直列に接続される第2容量素子と、
    を備えたことを特徴とする画像表示装置。
  2. 前記書き込み期間中に、前記第1容量素子及び前記発光手段が電気的に直列に接続されることを特徴とする請求項1に記載の画像表示装置。
  3. 前記書き込み期間中に、前記第2容量素子及び前記発光手段が電気的に並列に接続されることを特徴とする請求項1または2に記載の画像表示装置。
  4. 前記ドライバ手段の前記制御端子と前記第2容量素子との間に配置され、前記制御端子と前記第2容量素子との間の導通を制御するスイッチング素子をさらに備え、
    前記スイッチング素子は、前記書き込み期間中に前記ドライバ手段の前記制御端子と前記第2容量素子とを電気的に接続することを特徴とする請求項1〜3のいずれか一つに記載の画像表示装置。
  5. 前記スイッチング素子は、前記発光素子の発光期間中に、前記ドライバ手段の前記制御端子と前記第2容量素子との間の電気的接続を遮断することを特徴とする請求項4に記載の画像表示装置。
  6. 前記第2容量素子に接続され、前記書き込み期間中に電位が略一定に保持される電位線をさらに備えたことを特徴とする請求項1〜5のいずれか一つに記載の画像表示装置。
  7. 前記電位線が、前記ドライバ手段の前記第1端子または前記第2端子に電気的に接続されていることを特徴とする請求項6に記載の画像表示装置。
  8. 前記電位線が、前記スイッチング素子の駆動を制御する制御線であることを特徴とする請求項6に記載の画像表示装置。
  9. 前記第2容量素子の容量値が、前記発光手段が有する容量値の10%以上であることを特徴とする請求項1〜8のいずれか一つに記載の画像表示装置。
  10. 請求項1〜9のいずれかに記載の画像表示装置において、
    互いに異なる色を表示する第1〜第3の画素を有し、
    前記第1〜第3の各画素は、前記発光手段、前記ドライバ手段、前記第1容量素子および前記第2容量素子を少なくとも有し、
    前記第1〜第3の各画素における前記第2容量素子の容量値と前記発光素子の有する容量値の和をそれぞれCsum1、Csum2およびCsum3とするとき、該Csum1〜Csum3のそれぞれが、該Csum1〜Csum3の最大値の80%以上の値を有することを特徴とする画像表示装置。
  11. 発光手段と、
    制御端子、第1端子および第2端子を有し、該制御端子と該第1端子との電位差に応じて該第1端子と該第2端子との間に流れる電流量を調整することにより、前記発光手段の発光を制御するドライバ手段と、
    前記発光手段の発光輝度に対応する書き込み電位が信号線を介して供給されるドライバ手段の前記制御端子と前記第1端子との間または前記制御端子と前記第2端子との間のいずれかに印加される電位差を生じさせるための書き込み電位を供給する信号線と、ドライバ手段と、
    前記発光手段の発光輝度が最高レベルのときと最低レベルのときの前記ドライバ手段に印加される前記電位差の差分ΔVと、前記発光手段の発光輝度が最高レベルのときと最低レベルのときの前記信号線に供給される前記書き込み電位の差分ΔVdataとの比ΔV/ΔVdataを大きくする容量素子と、
    を備えたことを特徴とする画像表示装置。
  12. 前記容量素子の片側の端子に供給される電位が、前記信号線に書き込み電位が供給されている間、略一定に保持されることを特徴とする請求項11に記載の画像表示装置。
JP2007504649A 2005-02-25 2006-01-31 画像表示装置 Active JP4782103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007504649A JP4782103B2 (ja) 2005-02-25 2006-01-31 画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005051137 2005-02-25
JP2005051137 2005-02-25
PCT/JP2006/301576 WO2006090560A1 (ja) 2005-02-25 2006-01-31 画像表示装置
JP2007504649A JP4782103B2 (ja) 2005-02-25 2006-01-31 画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2006090560A1 true JPWO2006090560A1 (ja) 2008-07-24
JP4782103B2 JP4782103B2 (ja) 2011-09-28

Family

ID=36927205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504649A Active JP4782103B2 (ja) 2005-02-25 2006-01-31 画像表示装置

Country Status (5)

Country Link
US (1) US9013373B2 (ja)
JP (1) JP4782103B2 (ja)
KR (1) KR100893135B1 (ja)
CN (1) CN100541578C (ja)
WO (1) WO2006090560A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893135B1 (ko) * 2005-02-25 2009-04-15 쿄세라 코포레이션 화상 표시 장치
JP4438789B2 (ja) * 2006-11-17 2010-03-24 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
TWI444967B (zh) * 2007-06-15 2014-07-11 Panasonic Corp Image display device
JP5257075B2 (ja) 2007-06-15 2013-08-07 パナソニック株式会社 画像表示装置
JP5163646B2 (ja) 2007-07-19 2013-03-13 パナソニック株式会社 画像表示装置
WO2009096479A1 (ja) * 2008-01-31 2009-08-06 Kyocera Corporation 画像表示装置
KR100922071B1 (ko) 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN102165844B (zh) * 2008-09-25 2014-01-08 赤多尼科两合股份有限公司 发光装置的操作装置和方法
JP5627175B2 (ja) * 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP2010175779A (ja) * 2009-01-29 2010-08-12 Seiko Epson Corp 単位回路の駆動方法及び電気光学装置の駆動方法
TWI410929B (zh) 2010-04-16 2013-10-01 Au Optronics Corp 有機發光二極體的畫素電路及其顯示器與驅動方法
CN101866619B (zh) * 2010-05-06 2013-01-23 友达光电股份有限公司 有机发光二极管的像素电路及其显示器与驱动方法
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
TWI425472B (zh) * 2011-11-18 2014-02-01 Au Optronics Corp 像素電路及其驅動方法
WO2013171936A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 表示装置
KR102161600B1 (ko) * 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2016099505A (ja) * 2014-11-21 2016-05-30 株式会社Joled 表示装置
US10140940B2 (en) * 2015-07-24 2018-11-27 Japan Display Inc. Display device
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN106997747B (zh) * 2017-05-27 2019-01-01 京东方科技集团股份有限公司 一种有机发光显示面板及显示装置
KR102620074B1 (ko) * 2019-03-22 2024-01-02 삼성디스플레이 주식회사 발광 표시 장치
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
JP2023088444A (ja) * 2021-12-15 2023-06-27 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978114A4 (en) * 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP3936528B2 (ja) * 2000-08-31 2007-06-27 シャープ株式会社 電気光学素子
JP3819723B2 (ja) * 2001-03-30 2006-09-13 株式会社日立製作所 表示装置及びその駆動方法
JP3972359B2 (ja) * 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
WO2004066249A1 (en) * 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
GB0307320D0 (en) * 2003-03-29 2003-05-07 Koninkl Philips Electronics Nv Active matrix display device
JP4467910B2 (ja) * 2003-05-16 2010-05-26 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
KR100536235B1 (ko) * 2003-11-24 2005-12-12 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
KR100893135B1 (ko) * 2005-02-25 2009-04-15 쿄세라 코포레이션 화상 표시 장치

Also Published As

Publication number Publication date
JP4782103B2 (ja) 2011-09-28
US20080088546A1 (en) 2008-04-17
CN101116130A (zh) 2008-01-30
KR20070092742A (ko) 2007-09-13
US9013373B2 (en) 2015-04-21
KR100893135B1 (ko) 2009-04-15
WO2006090560A1 (ja) 2006-08-31
CN100541578C (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
JP4782103B2 (ja) 画像表示装置
JP5137299B2 (ja) 画像表示装置
JP5538477B2 (ja) 画像表示装置およびその駆動方法
JP5154755B2 (ja) 画像表示装置およびその駆動方法
TWI417840B (zh) 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
US20180218677A1 (en) Pixel driving circuit, display apparatus and driving method thereof
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
JP4786437B2 (ja) 画像表示装置の駆動方法
US8692746B2 (en) Image display device for reducing the amount of time required to perform plural, consecutive threshold voltage correction operations
US11626071B2 (en) Pixel driving circuit and display panel configured to detect first and second threshold voltages of a driving module
CN1848221B (zh) 电光学装置
JP2009258330A (ja) 表示装置
KR20190081477A (ko) 유기 발광 다이오드 표시장치
WO2023142804A1 (zh) 驱动电压补偿电路、驱动电路及显示装置
WO2007040088A1 (ja) 画像表示装置およびその駆動方法
US7508364B2 (en) Image display device
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
CN100424742C (zh) 图像显示装置及其驱动方法
KR100579193B1 (ko) 유기전계발광 표시장치
JP5152560B2 (ja) 表示装置
US20220344445A1 (en) Display device and method of driving display device
TWI467537B (zh) 主動式有機發光二極體顯示器的像素的驅動電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4782103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250