CN105247377B - 用于触发器盘区域和功率优化的电路和布局技术 - Google Patents

用于触发器盘区域和功率优化的电路和布局技术 Download PDF

Info

Publication number
CN105247377B
CN105247377B CN201480030877.3A CN201480030877A CN105247377B CN 105247377 B CN105247377 B CN 105247377B CN 201480030877 A CN201480030877 A CN 201480030877A CN 105247377 B CN105247377 B CN 105247377B
Authority
CN
China
Prior art keywords
trigger
input
signal
scanning
scan pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480030877.3A
Other languages
English (en)
Other versions
CN105247377A (zh
Inventor
J·M·沙阿
C·斯瓦米纳森
A·达塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105247377A publication Critical patent/CN105247377A/zh
Application granted granted Critical
Publication of CN105247377B publication Critical patent/CN105247377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本文描述了用于减少可扫描的触发器盘中的扫描开销的技术。在一个实施例中，一种用于触发器盘的扫描电路包括三态电路，该三态电路被配置成在正常模式中将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端，以及在扫描模式中使该数据信号与触发器的输入端阻断。该扫描电路还包括传输门，该传输门被配置成在扫描模式中将扫描信号传递到触发器的输入端，以及在正常模式中使该扫描信号与触发器的输入端阻断。

Description

用于触发器盘区域和功率优化的电路和布局技术
背景
领域
本公开的各方面一般涉及可扫描的触发器盘(flop tray)，尤其涉及降低可扫描的触发器盘的扫描开销。
背景技术
触发器可以在系统中使用以捕捉(锁存)来自一个或多个数据信号的数据值以供由该系统的各个组件处理。该系统可包括扫描电路系统以验证触发器在测试期间正常工作。为此，扫描电路系统接收具有已知测试模式的扫描信号，并且使该扫描信号扫描通过触发器。在扫描信号已经被扫描通过触发器之后，将输出扫描信号与预期输出扫描信号作比较以确定该触发器是否正常工作。该预期输出扫描信号可基于输入扫描信号的已知测试模式以及该触发器的预期功能性。由于扫描电路系统消耗的芯片面积和/或功率而导致扫描电路系统向系统增加了开销。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
根据一方面，提供了一种用于触发器盘的扫描电路。该扫描电路包括三态电路，该三态电路被配置成在正常模式中将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端，以及在扫描模式中使数据信号与触发器的输入端阻断。该扫描电路还包括一传输门，该传输门被配置成在扫描模式中将扫描信号传递到触发器的输入端，以及在正常模式中使扫描信号与触发器的输入端阻断。
第二方面涉及一种用于触发器盘的扫描电路。该扫描电路包括第一三态电路，该第一三态电路被配置成在正常模式中将第一数据信号反相以及将经反相的第一数据信号输出到触发器盘的第一触发器的输入端，以及在扫描模式中使第一数据信号与第一触发器的输入端阻断。该扫描电路还包括第一传输门，该第一传输门被配置成在扫描模式中将扫描信号传递到第一触发器的输入端，以及在正常模式中使扫描信号与第一触发器的输入端阻断。该扫描电路还包括第二三态电路，该第二三态电路被配置成在正常模式中将第二数据信号反相以及将经反相的第二数据信号输出到触发器盘的第二触发器的输入端，以及在扫描模式中使第二数据信号与第二触发器的输入端阻断。该电路进一步包括第二传输门，该第二传输门被配置成在扫描模式中将来自第一触发器的输出端的扫描信号传递到第二触发器的输入端，以及在正常模式中使来自第一触发器的输出端的扫描信号与第二触发器的输入端阻断。
第三方面涉及一种用于扫描触发器盘的方法。该方法包括在正常模式中使用三态电路将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端，以及在扫描模式中使用该三态电路来使数据信号与触发器的输入端阻断。该方法还包括在扫描模式中使用传输门将扫描信号传递到触发器的输入端，以及在正常模式中使用该传输门来使该扫描信号与触发器的输入端阻断。
第四方面涉及一种用于扫描触发器盘的设备。该设备包括用于在正常模式中将输入数据信号反相以及将经反相的数据信号输出到触发器盘的触发器的输入端的装置，以及用于在扫描模式中使该数据信号与触发器的输入端阻断的装置。该设备还包括用于在扫描模式中将扫描信号传递到触发器的输入端的装置，以及用于在正常模式中使该扫描信号与触发器的输入端阻断的装置。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1示出了可扫描的触发器盘的示例。
图2示出了复用器的示例。
图3示出了根据本公开的一实施例的具有减少的开销的扫描复用器。
图4示出了根据本公开的一实施例的耦合在一个触发器的输出端与另一触发器的输入端之间的扫描复用器。
图5示出了根据本公开的一实施例的可扫描的触发器盘。
图6是解说根据本公开的某些实施例的用于以减少的扫描开销来扫描触发器盘的方法的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
图1示出了可扫描的触发器盘100的示例。触发器盘100可以在正常模式或扫描模式中工作。触发器盘100在测试期间在扫描模式中工作以测试触发器盘100的正确功能性。
触发器盘100包括第一D触发器120a、第二D触发器120b、第三D触发器120c、第四D触发器120d以及扫描电路系统115。该扫描电路系统115被用来使触发器盘100在测试期间在扫描模式中工作，如下文进一步讨论的。该扫描电路系统115包括第一扫描复用器110a、第二扫描复用器110b、第三扫描复用器110c、第四扫描复用器110d、以及极性反相的NAND门130。每一扫描复用器110a-110d耦合到D触发器120a-120d中的相应一个D触发器，其中第一扫描复用器110a耦合到第一D触发器120a的输入端，第二扫描复用器110b耦合到第二D触发器120b的输入端，以此类推。该扫描电路系统115构成触发器盘100的扫描开销。
在正常模式中，触发器盘100并行接收多个数据信号d0-d3。每一扫描复用器110a-110d在数据输入端(图1中被标记为“0”)处接收并行数据信号d0-d3之一，并且将相应的数据信号d0-d3传递到相应的D触发器120a-120d的输入端。每一D触发器120a-120d在时钟信号clk的上升沿或下降沿上捕捉来自相应数据信号d0-d3的数据值(例如，位)，并且输出所捕捉的数据值q0-q3。因而，在每一时钟周期期间，触发器盘100在时钟信号clk的上升沿或下降沿上并行捕捉来自数据信号d0-d3的多个数据值(例如，位)，并且并行输出所捕捉的数据值q0-q3。图1示出了包括四个触发器的四位触发器盘的示例。然而，要领会，本公开不限于该示例，并且可应用于包括任何数目的触发器的触发器盘。
在扫描模式中，第一扫描复用器110a将触发器盘100的扫描输入端(图1中被标记为“sin”)耦合到第一触发器120a的输入端。其余的每一个扫描复用器110b-110d将先前D触发器的nq输出端耦合到相应D触发器的输入端。例如，第二扫描复用器110b将第一D触发器120a的nq输出端耦合到第二D触发器120b的输入端，第三复用器110c将第二D触发器120b的nq输出端耦合到第三D触发器120c的输入端，以此类推。每一个复用器的扫描输入端在图1中被标记为“1”。第四D触发器120d(最后一个触发器)的nq输出端耦合到NAND门130的反相输入端。结果，当扫描信号在扫描输入端(“sin”)处被输入到触发器盘100时，该扫描信号顺序传播通过触发器盘100的D触发器120a-120d。该扫描信号最终在NAND门130的输出端(被标记为“sout”)处被输出。输出扫描信号可以取决于从触发器盘100的扫描输入端(“sin”)到扫描输出端(“sout”)的扫描路径中的反相数目来相对于输入扫描信号反相或不反相。
因而，在扫描模式中，扫描信号被扫描通过触发器盘100的D触发器120a-120d。该扫描信号可包括已知测试模式，并且触发器盘100的功能性可以通过将来自触发器盘100的输出扫描信号与基于已知测试模式的预期输出扫描信号作比较来评估。
在图1所示的示例中，触发器盘100的工作模式由在扫描模式输入端(图1中被标记为“扫描(scan)”)处接收的扫描模式信号来控制。扫描模式信号被输入至每一扫描复用器110a-110d的输入端以控制该扫描复用器是将相应的输入数据信号还是将扫描信号耦合到相应的触发器。然而，当扫描模式信号为逻辑0时，每一扫描复用器110a-110d将相应的输入数据信号耦合到相应的触发器。因而，当扫描模式信号为0时，触发器盘在正常模式中工作。当扫描模式信号为逻辑1时，每一扫描复用器110a-110d将扫描信号耦合到相应的触发器。因而，当扫描模式信号为1时，触发器盘在扫描模式中工作。扫描模式信号也可耦合到NAND门130的非反相输入端，如图1所示。当扫描模式信号为0(正常模式)时，NAND门130的输出固定为1。
图2示出了第一扫描复用器110a和第一D触发器120a的示例性实现。第一扫描复用器110a包括第一三态电路215和第二三态电路220，其中每一三态电路包括四个晶体管(例如，金属氧化物半导体(MOS)晶体管)。第一和第二三态电路215和220由在扫描模式输入端(图2中被标记为“扫描”)处接收的扫描模式信号来控制。当扫描模式信号为0时，三态电路215和220在正常模式中工作，而当扫描模式信号为1时，三态电路215和220在扫描模式中工作。
当扫描模式信号为0时，第一三态电路215将相应的输入数据信号反相，而第二三态电路220将经反相的数据信号传递到相应的D触发器120a的输入端。在图2中的示例中，D触发器120a在其输入端与q输出端之间具有奇数个反相器(即，反相器232、234和236)。奇数个反相器撤销了第一三态电路215的逻辑反相。结果，从复用器110a的数据输入端到D触发器120a的q输出端不存在逻辑反相。
当扫描模式信号为1时，第一三态电路215阻断相应的数据输入。第二三态电路220将相应的输入扫描信号反相，并且将经反相的扫描信号输入到相应的D触发器120a。在图2中的示例中，D触发器120a在其输入端与nq输出端之间具有偶数个反相器(即，反相器232和234)。结果，从复用器110a的扫描输入端到D触发器120a的nq输出端存在逻辑反相。
因而，在正常模式中，图2中的扫描复用器110a在将数据信号输出到相应的触发器120a之前使输入数据信号反相。在扫描模式中，扫描复用器110a在将扫描信号输出到相应的触发器120a之前使输入扫描信号反相。因而，图2中的扫描复用器110a是反相复用器的一个示例。
触发器盘100中的每一个其余的扫描复用器110b-110d也可使用图2所示的电路来实现。对于每一个其余的扫描复用器110b-110d，该复用器的扫描输入端(图1中被标记为“1”)耦合到前一个D触发器120a-120c的nq输出端。
构成每一个扫描复用器110a-110d的第一和第二三态电路215和220的晶体管占用芯片面积并且消耗功率。相应地，期望减少复用器中晶体管的数目以便减少扫描电路系统115的面积和/或功耗。
图3示出了根据本公开的一实施例的扫描复用器310。图3示出了一示例，其中扫描复用器310用于实现触发器盘中的第一扫描复用器，该第一扫描复用器耦合在触发器盘的扫描输入端(“sin”)与触发器盘的第一触发器120a之间。下文参考图5来讨论包括使用图3中所示的扫描复用器310来实现的扫描复用器的触发器盘的示例。
在扫描复用器310中，图2中所示的扫描复用器110a中的第二三态电路220由传输门320替代。与第二三态电路220的四个晶体管相比，传输门320包括两个晶体管，从而导致扫描复用器310中减少了两个晶体管。在图3所示的示例中，传输门320包括并行耦合的n型晶体管322和p型晶体管324，其中n型晶体管322的栅极耦合到扫描模式输入端(“扫描”)而p型晶体管324的栅极通过扫描模式反相器360耦合到扫描模式输入端(“扫描”)。因而，n型晶体管322的栅极由扫描模式信号来驱动，而p型晶体管324的栅极由扫描模式信号的逆来驱动。在扫描模式中，晶体管322和324两者均导通，而在正常模式中，晶体管322和324两者均截止。
当扫描模式信号为0(正常模式)时，第一三态电路215将输入数据信号反相，并且将经反相的数据信号输出到触发器盘的第一触发器120a的输入端。第一三态电路215在下文更详细地描述。传输门320使输入扫描信号与第一D触发器120a的输入端阻断。因而，在正常模式中，扫描复用器310在功能上等效于图2中所示的第一扫描复用器110a。
当扫描模式信号为1(扫描模式)时，第一三态电路215使输入数据信号与第一D触发器120a的输入端阻断。传输门320将输入扫描信号传递到第一D触发器120a的输入端。在扫描模式中，与图2中所示的第一复用器110a中的第二三态电路220不同，传输门320不使输入扫描信号反相。因而，在扫描模式中，扫描复用器310将扫描信号传递到第一触发器120a而无需反相。
在一个实施例中，反相器315可以耦合在触发器盘的扫描输入端(“sin”)与扫描复用器310之间以在扫描信号被输入到扫描复用器310之前使扫描信号反相。因而，扫描复用器310中的反相器315与传输门320的组合在功能上可以等效于图2中所示的第二三态电路220。
触发器盘中的每一个其余的扫描复用器也可使用图3所示的复用器310来实现。对于每一个其余的扫描复用器，传输门320的输入端可以耦合到前一个D触发器的nq输出端而没有介于中间的反相器。
就此，图4示出了一示例，其中扫描复用器310被用来实现触发器盘中的第二扫描复用器。在这一示例中，传输门320耦合到第一D触发器120a的nq输出端(如图3所示)而没有介于中间的反相器。如上所讨论的，传输门320替代了图2中所示的第二三态电路220，从而导致复用器310中减少了两个晶体管。
当扫描模式信号为0(正常模式)时，第一三态电路215将输入数据信号反相，并且将经反相的数据信号输出到触发器盘的第二D触发器120b的输入端。传输门320使输入扫描信号与第二D触发器120b的输入端阻断。
当扫描模式信号为1(扫描模式)时，第一三态电路215使输入数据信号与第二D触发器120b的输入端阻断。传输门320将扫描信号从第一D触发器120a(图3中所示)的nq输出端传递到第二D触发器120b的输入端。来自第二D触发器120b的nq输出端的扫描信号被耦合到触发器盘中的第三扫描复用器。
图5示出了根据本公开的一实施例的可扫描的触发器盘500的一示例，其中图1中的扫描电路系统115由扫描电路系统515代替。扫描电路系统515包括第一扫描复用器310a、第二扫描复用器310b、第三扫描复用器310c、以及第四扫描复用器310d，其中每一个扫描复用器310a-310d使用图3中所示的扫描复用器310来实现。扫描电路系统515还包括扫描模式反相器360，它由扫描复用器310a-310d共享。扫描模式反相器360向每一扫描复用器310a-310d提供扫描模式信号的逆。触发器盘500还包括耦合在触发器盘500的扫描输入端(“sin”)与第一扫描复用器310a的扫描输入端(被标记为“1”)之间的反相器315。
第一扫描复用器310的扫描输入端(被标记为“1”)耦合到反相器315。每一个其余的扫描复用器310b-310d的扫描输入端(被标记为“1”)耦合到前一个D触发器120a-120c的nq输出端而没有介于中间的反相器。每一个扫描复用器310a-310d的数据输入端(被标记为“0”)耦合到相应的数据信号d0-d3，而每一个扫描复用器310a-310d的输出端耦合到相应的触发器120a-120d的输入端。
在正常模式中，每一个扫描复用器310a-310d使用相应的三态电路215将相应的数据信号d0-d3反相，并且将经反相的数据信号输出到相应的D触发器120a-120d的输入端。每一D触发器120a-120d在时钟信号clk的上升沿或下降沿上捕捉来自相应数据信号d0-d3的数据值(例如，位)，并且输出所捕捉的数据值q0-q3。
在扫描模式中，反相器315将触发器盘500的扫描输入端(“sin”)处的扫描信号反相以生成经反相的输入扫描信号。第一扫描复用器310a将经反相的输入扫描信号传递到第一D触发器120a的输入端。每一个其余的扫描复用器310b-310c将来自前一个触发器120a-120c的扫描信号输出耦合到相应的触发器120b-120d的输入端而没有反相。该扫描信号最终在NAND门130的输出端(被标记为“sout”)处被输出。输出扫描信号可以取决于从触发器盘500的扫描输入端(“sin”)到扫描输出端(“sout”)的扫描路径中的反相数目来相对于输入扫描信号反相或不反相。
因而，在扫描模式中，扫描信号被扫描通过触发器盘500的D触发器120a-120d。该扫描信号可包括已知测试模式，并且触发器盘500的功能性可以通过将来自触发器盘500的输出扫描信号与基于已知测试模式的预期输出扫描信号作比较来评估。对于给定测试模式，图5中的触发器盘500的预期输出扫描信号可以与图1中的触发器盘100的预期输出扫描信号不同。这是因为，由于扫描复用器310a-310d不将扫描信号反相的事实，图5中的触发器盘500在扫描路径中具有不同数目的反相。
使用图3中所示的复用器310来实现触发器盘500的每一个扫描复用器310a-310d可以导致触发器盘500中晶体管数目的显著降低。触发器盘500中的第一扫描复用器310a可以不对晶体管数目的减少作出贡献，这是因为耦合在触发器盘500的扫描输入端(“sin”)与第一扫描复用器310a之间的反相器315。然而，触发器盘500中的每一个其余的扫描复用器310b-310d使晶体管计数减少2。这是因为，对于每一个其余的扫描复用器310b-310d，与图2中所示的第二三态电路220的四个晶体管相比，相应的传输门320使用两个晶体管。例如，对于4位触发器盘(在图5中示出了它的一个示例)，这导致与图1的触发器盘100相比减少了6个晶体管(对于三个其余的复用器310b-310d中的每一个减少两个晶体管)。对于包括8个D触发器的8位触发器盘，这导致减少了14个晶体管，而对于包括16个D触发器的16位触发器盘，这导致减少了30个晶体管。扫描电路系统515中晶体管数目的减少使得扫描电路系统所占用的芯片面积减少并且降低了功耗。
为了使每一D触发器120a-120d正确捕捉来自其输入端处的信号(例如，相应的数据信号d0-d3或扫描信号)的值，该值需要在时钟clk的上升沿或下降沿之后保持稳定达一时间段(被称为保持时间)。如果在保持时间期间信号改变了值，则发生保持时间违背，并且触发器可能进入亚稳状态。为了防止正常模式中的保持时间违背，到触发器的数据路径中的延迟可以被调节以在触发器的输入端处提供足够的保持时间余裕。保持时间余裕可以是时钟clk的上升沿或下降沿之后信号改变的预期时间与保持时间之差。较大的保持时间余裕通过提供用于工艺和操作变动的较大余裕来改善触发器的稳健性。
在扫描模式中，与图1中的第二、第三和第四触发器120b-120d相比，图5中的第二、第三和第四触发器120b-120d中的每一者的保持时间余裕被减少达约一个反相器延迟。这是因为图5中的每一个相应的复用器310b-310d不像图1中的相应复用器110b-110d那样对扫描信号进行反相。然而，即便在扫描模式中有了保持时间余裕的减少，该保持时间余裕仍然可以保持足以防止测试期间的保持时间违背。例如，当使用图2中所示的触发器来实现每一个触发器120b-120d时，已经发现扫描模式中的保持时间余裕保持足够大以防止保持时间违背。第一触发器120a的保持时间余裕可以近乎相同，因为耦合到第一复用器110a的反相器315增加了反相器延迟。
回头参考图3，现在将更详细地描述第一三态电路215。第一三态电路215是三态反相器的一个示例，并且包括第一p型晶体管330、第二p型晶体管335、第一n型晶体管350和第二n型晶体管340。晶体管330、335、340和350在电源和接地之间堆叠在彼此顶部。更具体地，第一p型晶体管330的源极耦合到电源，第二p型晶体管335的源极耦合到第一p型晶体管330的漏极，第二n型晶体管340的漏极耦合到第二p型晶体管335的漏极，第一n型晶体管350的漏极耦合到第二n型晶体管340的源极，而第一n型晶体管350的源极耦合到接地。
第一p型晶体管330的栅极耦合到扫描模式输入端(“扫描”)，而第一n型晶体管350的栅极通过扫描模式反相器360耦合到扫描模式输入端(“扫描”)，该扫描模式输入端(“扫描”)可以由扫描复用器310a-310d共享，如图5所示。因而，第一p型晶体管330的栅极由扫描模式信号来驱动，而第一n型晶体管350的栅极由扫描模式信号的逆来驱动。第二p型晶体管335的栅极和第二n型晶体管340的栅极耦合到复用器310的数据输入端。
当扫描模式信号为0(正常模式)时，第一p型晶体管330和第一n型晶体管350两者均导通。结果，第一p型晶体管330将第二p型晶体管335的源极耦合到电源，而第一n型晶体管350将第二n型晶体管340的源极耦合到接地。这使得第二p型晶体管335和第二n型晶体管340能够充当互补反相器，其中该反相器的输入端位于第二p型晶体管335的栅极和第二n型晶体管340的栅极处，而该反相器的输出端位于第二p型晶体管335的漏极和第二n型晶体管340的漏极处。该反相器使相应的数据信号反相并且将经反相的数据信号输出到相应的触发器。
当扫描模式信号为1(扫描模式)时，第一p型晶体管330和第一n型晶体管350两者均截止。这使得第二p型晶体管335的源极与电源断开连接，并且使得第二n型晶体管340的源极与接地断开连接。结果，使相应的数据信号与相应的触发器的输入端阻断。
图6是根据本公开的一实施例的用于以减少的扫描开销来扫描触发器盘的方法600的流程图。
在步骤610，在正常模式中使用三态电路，输入数据信号被反相并且被输出到触发器的输入端。例如，步骤610可以使用图3中的三态电路215来执行，其中三态电路215通过将扫描模式信号0输入到扫描模式输入端(“扫描”)来在正常模式中工作。
在步骤620，在扫描模式中使用三态电路使输入数据信号与触发器的输入端阻断。例如，步骤620可以使用图3中的三态电路215来执行，其中三态电路215通过将扫描模式信号1输入到扫描模式输入端(“扫描”)来在扫描模式中工作。
在步骤630，在扫描模式中使用传输门将扫描信号传递到触发器的输入端。例如，步骤630可以使用图3中的传输门320来执行，其中传输门320通过将扫描模式信号1输入到扫描模式输入端(“扫描”)来在扫描模式中工作。传输门320可以使用比三态电路更少的晶体管来实现，并且因此减少了扫描开销。
在步骤640，在正常模式中使用传输门将扫描信号与触发器的输入端阻断。例如，步骤640可以使用图3中的传输门320来执行，其中传输门320通过将扫描模式信号0输入到扫描模式输入端(“扫描”)来在正常模式中工作。
本领域技术人员将领会，本公开的各实施例不限于本文所述的各示例。例如，扫描复用器的扫描输入端可以耦合到前一个触发器的q输出端而非nq输出端。同样，本公开的各实施例可以在包括各种类型的触发器的触发器盘中使用，并且因此不限于图2中所示的示例性触发器。此外，本公开的各实施例可以在包括任何数目的触发器的触发器盘中使用，包括例如两个触发器、四个触发器、8个触发器、16个触发器等。
本领域技术人员将领会，本文所述的电路可以使用各种晶体管类型来实现，并且因此不限于附图中所示的特定晶体管类型。例如，可以使用各种晶体管类型，诸如双极结型晶体管、结型场效应晶体管、或任何其他晶体管类型。本领域技术人员还将领会，本文所述的电路可以用各种IC工艺技术来制造，诸如CMOS、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (22)

1.一种用于触发器盘的扫描电路，包括：
三态电路，所述三态电路被配置成在正常模式中将输入数据信号反相以及将经反相的数据信号输出到所述触发器盘的触发器的输入端，以及在扫描模式中使所述数据信号与所述触发器的输入端阻断；以及
传输门，所述传输门被配置成在扫描模式中将扫描信号传递到所述触发器的输入端，以及在正常模式中使所述扫描信号与所述触发器的输入端阻断。
2.如权利要求1所述的扫描电路，其特征在于，所述传输门包括：
n型晶体管；以及
与所述n型晶体管并行耦合的p型晶体管，其中所述p型晶体管和所述n型晶体管被配置成在扫描模式中导通以及在正常模式中截止。
3.如权利要求1所述的扫描电路，其特征在于，进一步包括耦合在所述触发器盘的扫描输入端与所述传输门之间的反相器。
4.如权利要求1所述的扫描电路，其特征在于，所述传输门耦合在所述触发器盘的另一触发器的输出端与所述触发器的输入端之间。
5.如权利要求4所述的扫描电路，其特征在于，在所述另一触发器的输出端与所述传输门之间不存在反相器。
6.如权利要求1所述的扫描电路，其特征在于，进一步包括：
第二三态电路，所述第二三态电路被配置成在正常模式中将第二数据信号反相以及将经反相的第二数据信号输出到所述触发器盘的第二触发器的输入端，以及在扫描模式中使所述第二数据信号与所述第二触发器的输入端阻断；以及
第二传输门，所述第二传输门被配置成在扫描模式中将来自所述触发器的输出端的扫描信号传递到所述第二触发器的输入端，以及在正常模式中使来自所述触发器的输出端的扫描信号与所述第二触发器的输入端阻断。
7.如权利要求6所述的扫描电路，其特征在于，在所述触发器的输出端与所述第二传输门之间不存在反相器。
8.如权利要求6所述的扫描电路，其特征在于，进一步包括耦合在所述触发器盘的扫描输入端与所述传输门之间的反相器。
9.如权利要求8所述的扫描电路，其特征在于，在所述触发器的输出端与所述第二传输门之间不存在反相器。
10.如权利要求9所述的扫描电路，其特征在于，所述第二传输门包括：
n型晶体管；以及
与所述n型晶体管并行耦合的p型晶体管，其中所述p型晶体管和所述n型晶体管被配置成在扫描模式中导通以及在正常模式中截止。
11.一种用于扫描触发器盘的方法，包括：
在正常模式中使用三态电路将输入数据信号反相以及将经反相的数据信号输出到所述触发器盘的触发器的输入端；
在扫描模式中使用所述三态电路使所述数据信号与所述触发器的输入端阻断；
在扫描模式中使用传输门将扫描信号传递到所述触发器的输入端；以及
在正常模式中使用所述传输门使所述扫描信号与所述触发器的输入端阻断。
12.如权利要求11所述的方法，其特征在于，进一步包括在扫描模式中使用另一传输门将从所述触发器输出的扫描信号传递到所述触发器盘的另一触发器的输入端。
13.如权利要求12所述的方法，其特征在于，从所述触发器输出的扫描信号被传递到所述另一触发器的输入端而不将从所述触发器输出的扫描信号反相。
14.如权利要求11所述的方法，其特征在于，进一步包括在使用所述传输门将所述扫描信号传递到所述触发器的输入端之前将所述扫描信号反相。
15.如权利要求14所述的方法，其特征在于，进一步包括在扫描模式中使用另一传输门将从所述触发器输出的扫描信号传递到所述触发器盘的另一触发器的输入端。
16.如权利要求15所述的方法，其特征在于，从所述触发器输出的扫描信号被传递到所述另一触发器的输入端而不将从所述触发器输出的扫描信号反相。
17.一种用于扫描触发器盘的设备，包括：
用于在正常模式中将输入数据信号反相以及将经反相的数据信号输出到所述触发器盘的触发器的输入端的装置；
用于在扫描模式中使所述数据信号与所述触发器的输入端阻断的装置；
用于在扫描模式中将扫描信号传递到所述触发器的输入端的装置；以及
用于在正常模式中使所述扫描信号与所述触发器的输入端阻断的装置。
18.如权利要求17所述的设备，其特征在于，进一步包括用于在扫描模式中将从所述触发器输出的扫描信号传递到所述触发器盘的另一触发器的输入端的装置。
19.如权利要求18所述的设备，其特征在于，从所述触发器输出的扫描信号被传递到所述另一触发器的输入端而不将从所述触发器输出的扫描信号反相。
20.如权利要求17所述的设备，其特征在于，进一步包括在用于将所述扫描信号传递到所述触发器的输入端的装置之前用于将所述扫描信号反相的装置。
21.如权利要求20所述的设备，其特征在于，进一步包括用于在扫描模式中将从所述触发器输出的扫描信号传递到所述触发器盘的另一触发器的输入端的装置。
22.如权利要求21所述的设备，其特征在于，从所述触发器输出的扫描信号被传递到所述另一触发器的输入端而不将从所述触发器输出的扫描信号反相。
CN201480030877.3A 2013-05-29 2014-05-28 用于触发器盘区域和功率优化的电路和布局技术 Active CN105247377B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/905,060 2013-05-29
US13/905,060 US9024658B2 (en) 2013-05-29 2013-05-29 Circuit and layout techniques for flop tray area and power otimization
PCT/US2014/039856 WO2014193998A1 (en) 2013-05-29 2014-05-28 Circuit and layout techniques for flop tray area and power optimization

Publications (2)

Publication Number Publication Date
CN105247377A CN105247377A (zh) 2016-01-13
CN105247377B true CN105247377B (zh) 2018-02-09

Family

ID=51022458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030877.3A Active CN105247377B (zh) 2013-05-29 2014-05-28 用于触发器盘区域和功率优化的电路和布局技术

Country Status (6)

Country Link
US (1) US9024658B2 (zh)
EP (1) EP3004903B1 (zh)
JP (1) JP6337099B2 (zh)
KR (1) KR20160016890A (zh)
CN (1) CN105247377B (zh)
WO (1) WO2014193998A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268461B2 (ja) * 2013-03-28 2018-01-31 セイコーエプソン株式会社 半導体装置、物理量センサー、電子機器及び移動体
US9685141B2 (en) * 2014-01-31 2017-06-20 Samsung Display Co., Ltd. MDLL/PLL hybrid design with uniformly distributed output phases
US10033359B2 (en) 2015-10-23 2018-07-24 Qualcomm Incorporated Area efficient flip-flop with improved scan hold-margin
US9966953B2 (en) 2016-06-02 2018-05-08 Qualcomm Incorporated Low clock power data-gated flip-flop
US11092646B1 (en) * 2020-02-18 2021-08-17 Qualcomm Incorporated Determining a voltage and/or frequency for a performance mode
US11500016B2 (en) * 2020-12-07 2022-11-15 Taiwan Semiconductor Manufacturing Company Ltd. Circuit screening system and circuit screening method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237164B1 (en) * 2004-04-15 2007-06-26 Marvell International Ltd. Area optimized edge-triggered flip-flop for high-speed memory dominated design
CN101610078A (zh) * 2008-06-17 2009-12-23 东部高科股份有限公司 双模边沿触发的触发器
CN101685666A (zh) * 2008-09-11 2010-03-31 Arm有限公司 状态存储电路的时钟控制
CN102062836A (zh) * 2009-11-17 2011-05-18 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444404A (en) 1994-03-03 1995-08-22 Vlsi Technology, Inc. Scan flip-flop with power saving feature
WO1995030230A2 (en) * 1994-04-28 1995-11-09 Apple Computer, Inc. Scannable d-flip-flop with system independent clocking
JPH09270677A (ja) * 1995-09-05 1997-10-14 Mitsubishi Electric Corp フリップフロップ回路及びスキャンパス並びに記憶回路
US5719878A (en) 1995-12-04 1998-02-17 Motorola Inc. Scannable storage cell and method of operation
JPH1052073A (ja) * 1996-07-31 1998-02-20 Seiko Kurotsuku Kk 超音波モータの駆動回路
JPH1194914A (ja) 1997-09-22 1999-04-09 Matsushita Electric Ind Co Ltd スキャンパス制御回路
US6708303B1 (en) 1998-03-06 2004-03-16 Texas Instruments Incorporated Method and apparatus for controlling a seperate scan output of a scan circuit
US6289477B1 (en) * 1998-04-28 2001-09-11 Adaptec, Inc. Fast-scan-flop and integrated circuit device incorporating the same
US6420894B1 (en) 1999-12-29 2002-07-16 Intel Corporation Implementation of iscan cell for self-resetting dynamic circuit
JP3928938B2 (ja) * 2002-05-28 2007-06-13 シャープ株式会社 電圧変換回路および半導体装置
JP2004069492A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp フリップフロップ回路
JP2006005661A (ja) * 2004-06-17 2006-01-05 Matsushita Electric Ind Co Ltd フリップフロップ回路
KR101076809B1 (ko) * 2004-06-18 2011-10-25 삼성전자주식회사 불필요한 전력소모를 줄일 수 있는 스캔 플립플롭 회로
US20060085707A1 (en) * 2004-09-28 2006-04-20 Texas Instruments Incorporated High speed energy conserving scan architecture
KR100604904B1 (ko) 2004-10-02 2006-07-28 삼성전자주식회사 스캔 입력을 갖는 플립 플롭 회로
US7315191B2 (en) * 2005-06-30 2008-01-01 Texas Instruments Incorporated Digital storage element architecture comprising dual scan clocks and reset functionality
US7543205B2 (en) * 2006-04-27 2009-06-02 Texas Instruments Incorporated Control signal synchronization of a scannable storage circuit
US7793178B2 (en) 2006-07-12 2010-09-07 Texas Instruments Incorporated Cell supporting scan-based tests and with reduced time delay in functional mode
US7649395B2 (en) 2007-05-15 2010-01-19 Ati Technologies Ulc Scan flip-flop with internal latency for scan input
JP4999632B2 (ja) * 2007-10-12 2012-08-15 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路
US20110181331A1 (en) * 2010-01-24 2011-07-28 Freescale Semiconductor, Inc. Integrated circuit with leakage reduction in static nets
US8427214B2 (en) * 2010-06-03 2013-04-23 Arm Limited Clock state independent retention master-slave flip-flop
KR101811019B1 (ko) * 2010-07-16 2017-12-20 마벨 월드 트레이드 리미티드 전하-주입 감지 증폭기 논리회로
US8493119B2 (en) * 2010-12-13 2013-07-23 Apple Inc. Scannable flip-flop with hold time improvements
US8502561B2 (en) * 2011-07-01 2013-08-06 Arm Limited Signal value storage circuitry with transition detector
US8578224B2 (en) * 2011-12-31 2013-11-05 Texas Instruments Incorporated High density flip-flop with asynchronous reset
CN103576082B (zh) * 2012-08-06 2018-01-12 恩智浦美国有限公司 低功率扫描触发器单元
US9020084B2 (en) * 2013-01-31 2015-04-28 Qualcomm Incorporated High frequency synchronizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237164B1 (en) * 2004-04-15 2007-06-26 Marvell International Ltd. Area optimized edge-triggered flip-flop for high-speed memory dominated design
CN101610078A (zh) * 2008-06-17 2009-12-23 东部高科股份有限公司 双模边沿触发的触发器
CN101685666A (zh) * 2008-09-11 2010-03-31 Arm有限公司 状态存储电路的时钟控制
CN102062836A (zh) * 2009-11-17 2011-05-18 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法

Also Published As

Publication number Publication date
JP2016531275A (ja) 2016-10-06
US9024658B2 (en) 2015-05-05
JP6337099B2 (ja) 2018-06-06
KR20160016890A (ko) 2016-02-15
WO2014193998A1 (en) 2014-12-04
EP3004903B1 (en) 2017-05-03
EP3004903A1 (en) 2016-04-13
CN105247377A (zh) 2016-01-13
US20140359385A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
CN105247377B (zh) 用于触发器盘区域和功率优化的电路和布局技术
CN103576082B (zh) 低功率扫描触发器单元
CN1992519B (zh) 脉冲静态触发器
US9641159B1 (en) Flip-flop circuit
CN103314530B (zh) 超大规模集成电路的触发器类型选择
US9020084B2 (en) High frequency synchronizer
CN105471409A (zh) 具有共享反相器的低面积触发器
US9979381B1 (en) Semi-data gated flop with low clock power/low internal power with minimal area overhead
DE112019002319T5 (de) Niederleistungstakt-gate-schaltung
CN106796813A (zh) 时钟选通触发器
TWI486607B (zh) 掃描測試電路
CN104022777A (zh) 工作周期校正器
US8952740B2 (en) Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof
CN101685666B (zh) 状态存储电路的时钟控制
Rem Concurrent computations and VLSI circuits
JP6430667B2 (ja) フィードバックラッチ回路
US10992289B2 (en) Dynamic flip flop and electronic device
JP2014202532A (ja) ラッチ回路、スキャンテスト対象回路、半導体集積回路、及びラッチ回路の制御方法
CN106226678A (zh) 一种基于并行施加测试激励的低功耗扫描测试方法及装置
CN104142442B (zh) 具极低功耗的三态输入检测电路及其输入状态检测方法
US11042181B2 (en) Local clock injection and independent capture for circuit test of multiple cores in clock mesh architecture
CN103983912B (zh) 适用于片上系统的扫描测试控制电路
Rajsuman et al. CMOS stuck-open fault testability
JP2020053813A (ja) フリップフロップ回路及び半導体装置
Rutten et al. Asynchronous Counters for Low Power Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant