CN104954021B - 逐次比较型模拟数字转换器以及物理量检测传感器 - Google Patents
逐次比较型模拟数字转换器以及物理量检测传感器 Download PDFInfo
- Publication number
- CN104954021B CN104954021B CN201510132276.XA CN201510132276A CN104954021B CN 104954021 B CN104954021 B CN 104954021B CN 201510132276 A CN201510132276 A CN 201510132276A CN 104954021 B CN104954021 B CN 104954021B
- Authority
- CN
- China
- Prior art keywords
- unit element
- voltage
- specific capacitance
- switch
- gradually
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
本发明提供逐次比较型模拟数字转换器以及物理量检测传感器。该逐次比较型模拟数字转换器即使为减小输入电量和电路面积而减小单位电容,也能够减轻单位电容的比精度的影响。逐次比较型模拟数字转换器(1)具有电荷再分配型数字模拟转换电路(10)、比较器(20)及控制电路(30)。电荷再分配型数字模拟转换电路具有:单位电容阵列(13),通过在公共输出线(12)上并联连接k个单位元件(11)而形成,该k个单位元件(11)的每一个通过串联连接开关(SW)和单位电容(C)而形成;选择器(15),基于DEM对经m根电压供给线(14A~14C)向k个单位元件中作为DEM对象的j个单位元件具有的开关的至少三个输入端子中的一个输入端子供给的电压之一进行选择。
Description
技术领域
本发明涉及逐次比较型模拟数字转换器、物理量检测传感器、电子设备和移动体以及逐次比较型模拟数字转换方法等。
背景技术
例如,加速度传感器等物理量检测传感器具有通过AD(模拟数字)转换器将所检测到的物理量即模拟信号转化为数字信号并输出的传感器。已知作为能够在保持面积的小型的条件下实现多位化的逐次转换型AD转换器,并用电荷再分配型DA(数字模拟)转换电路和电阻分压型DA转换电路的技术。通过电荷再分配型DA转换器,以使电容成为1:2:4:8:16:32的方式对电容进行二进制加权。如此,由于电容的比精度,在使用电荷再分配型DA转换电路的高阶位和使用电阻分压型DA转换电路的低阶位之间,转换精度将恶化。
提出了如下方案,即,不对电荷再分配型DA转换电路的电容进行加权,而是通过同一单位电容构成,并在各个单位电容上分别连接电阻分压型DA转换电路的输出电压(专利文献1)。
另一方面,提出如下方案,即,在电容被进行了二进制加权的电荷再分配型DA转换电路中应用DEM(Dynamic Element Matching,动态元件匹配)(专利文献2)。根据专利文献2,能够使电容阵列内的电容的组合模式具有随机性,从而能够提高电容阵列在表观上的电容比精度。
在专利文献1的发明中,使用电荷再分配型DA转换电路的高阶位和使用电阻分压型DA转换电路的低阶位之间的转换精度得以改善,电荷再分配型DA转换电路的单位电容的比精度的影响则很难改善。产生该问题的主要原因在于,很难制造具有所需的比精度的单位电容。虽然越增大单位电容比精度越提高,但会产生输入电量增大的问题或电路面积增大的新课题。
在专利文献2的发明中,由电荷再分配型DA转换电路构成。因此,在构成了同一分辨能力的AD转换器的情况下,会出现与并用电荷再分配型DA转换电路和电阻分压型DA转换电路的结构相比电容比增大,电路面积增加的问题。
专利文献1:日本特开平9-214344号公报(图8、0007)
专利文献2:日本特开2012-175440号公报(图2、0041、0046)
发明内容
本发明的几个方式的目的在于,提供即使减小单位电容,也能够减轻单位电容的比精度的影响的逐次比较型模拟数字转换器、物理量检测传感器、电子设备和移动体以及逐次比较型模拟数字转换方法。
本发明是为了解决上述课题的至少一部分而完成的,并能够作为以下的方式或应用例而实现。
(1)本发明的一个方式涉及一种逐次比较型模拟数字转换器,具有:电荷再分配型数字模拟转换电路;比较器,其对所述电荷再分配型数字模拟转换电路的输出电压和基准电压进行比较;控制电路,其根据所述比较器的比较结果,对所述电荷再分配型数字模拟转换电路进行控制,所述电荷再分配型数字模拟转换电路具有:单位电容阵列,其通过在公共输出线上并联连接的k个单位元件被二维排列而形成,所述k个单位元件中的每一个通过将开关和单位电容串联连接而构成,其中,k为满足4≤k的整数;选择器,其基于DEM而对经由m根电压供给线向j个单位元件所具有的所述开关的至少三个输入端子中的一个端子被供给的电压之一进行选择,所述j个单位元件为所述k个单位元件中的成为所述DEM的对象的单位元件,其中,m为满足2≤m<j的整数,j为满足4≤j≤k的整数,所述控制电路根据所述比较器的比较结果,对所述选择器和所述k个单位元件各自的所述开关进行控制,在通过所述单位电容阵列对模拟电压进行采样保持的第一期间,所述选择器选择被共同供给至所述m根电压供给线的转换对象的模拟电压,在接着所述第一期间而进行逐次比较的第二期间,所述选择器选择m个加权参考电压以作为被供给至所述m根电压供给线的电压。
根据本发明的一个方式,即使为了减小输入电量和电路面积,而减小单位电容,也能够减轻单位电容的比精度的影响。其原因在于,将DEM技术应用于通过单位电容的并联连接而具有电容比的j-m个单位电容、使被连接的参考电压具有比(权重)而不具有电容比的m个单位电容双方中。另外,单位元件个数k由希望构成的分辨能力决定,单位元件中的成为DEM对象的单位元件个数j由所需的比精度决定。
(2)在本发明的一个方式中,可以采用如下方式,即,所述加权参考电压通过电阻分压型数字模拟转换电路对参考电压进行电阻分压而生成。
由于加权参考电压为参考电压Vref的例如1/2、1/4、1/8等,因此能够通过利用电阻对参考电压进行分压而容易地生成。而且,如果使用R-2R梯形型等的电阻分压型数字模拟转换电路的电阻分压,则能够减小电阻比,从而能够实现小型。
(3)在本发明的一个方式中,可以采用如下方式,即,在所述第一期间,所述控制电路以使所述一个输入端子与所述单位电容导通的方式而对所述开关进行切换,在所述第二期间,所述控制电路以使向所述m个单位元件供给m个加权参考电压之一以及接地电压中的一方的方式而对所述开关进行切换,并以使向剩余的j-m个单位元件供给被供给至所述开关的所述一个输入端子以外的其他输入端子的所述参考电压以及所述接地电压中的一方的方式而对所述开关进行切换。
这样,在第一期间经由至少三个输入端子中的一个而将转换对象的模拟电压供给至单位元件,从而能够通过所述单位电容阵列对模拟电压进行采样保持。而且,在第二期间,能够将DEM应用于通过单位电容的并联连接而具有电容比的j-m个单位电容、使被连接的参考电压具备比(权重)而不具备电容比的m个单位电容双方中。
(4)在本发明的一个方式中,可以采用如下结构,即,所述j个单位元件被排列成M行×N列,其中,N为满足N≥2的整数,M为满足M≥m的整数,在M行的每一行,所述m根电压供给线的一根、所述参考电压的供给线、所述接地电压的供给线沿着所述M行×N列的矩阵的行方向而延伸,在N列的各列,对所述m个单位元件进行指定的至少一根控制信号线、对所述至少三个输入端子之一进行选择的m根控制信号线沿着所述M行×N列的矩阵的列方向而延伸。
这样,能够容易地对与配置为M行×N列的成为DEM对象的j个单位元件连接的电压或控制信号线进行配线。
(5)在本发明的一个方式中,可以采用如下方式,即,N>M。这样通过使行数M小于列数N,从而能够减少对m个单位元件进行指定的控制信号线的根数。而且,通过单位电容的并联连接而具有电容比的单位电容的数量j-m多于使被连接的参考电压具备比(权重)而不具备电容比的单位电容的数量m。因此,只要满足M≥m便无需使M增大到所需数量以上,所以N>M容易成立。
(6)在本发明的一个方式中,可以采用如下方式,即,M=m。这样,对m个单位元件进行指定的控制信号线只需一根便足够了。
(7)在本发明的一个方式中,可以采用如下方式,即,j<k,所述DEM的对象以外的k-j个单位元件被配置在所述M行×N列的矩阵的最端部列的旁边,向所述k-j个单位元件各自所具有的所述开关的输入端子中的一个输入所述m个加权参考电压之一,向另一个输入所述接地电压。
这样,向DEM对象以外的k-j个单位元件供给电压的配线变得极为容易。
(8)在本发明的一个方式中,可以采用如下方式,即,还具有向所述公共输出线供给公共电压的复位开关,在对所述单位电容进行复位时所述选择器选择所述公共电压,从而向所述单位电容的两端供给所述公共电压。
这样,通过对单位电容的剩余电荷进行复位,从而能够实现更高精度的数字模拟转换。
(9)在本发明的一个方式中,可以采用如下方式,即,所述电容阵列具有:通过所述k个单位元件在第一公共输出线上并联连接而形成的第一电容阵列;和通过所述k个单位元件在第二公共输出线上并联连接而形成的第二电容阵列,所述选择器具有:从两根差分信号线中的一根输入所述模拟电压并与所述第一电容阵列连接的第一选择器;和从所述两根差分信号线中的另一根输入所述模拟电压并与所述第二电容阵列连接的第二选择器,所述比较器对来自所述第一公共输出线和第二公共输出线的输出进行比较。
这样,能够将差分信号作为模拟数字转换对象,从而能够扩大逐次比较型AD转换电路的用途。
(10)本发明的其他方式涉及一种物理量检测传感器,其具有:物理量检测传感器元件;IC(Integrated Circuit,集成电路),其与所述物理量检测传感器元件连接并包括上述的逐次比较型模拟数字转换器。
根据本发明的其他方式,能够实现小型且高精度的传感器。
(11)本发明的另一其他方式涉及一种电子设备,其具有上述的物理量检测传感器。
(12)本发明的另一其他方式涉及一种移动体,其具有上述的物理量检测传感器。
(13)本发明的另一其他方式涉及一种逐次比较型模拟数字转换方法,通过DEM,在被设置于电荷再分配型数字模拟转换电路中且分别通过将开关和单位电容串联连接而构成的k个单位元件中,并且在成为所述DEM的对象的j个单位元件中,指定m个单位元件,其中,k为满足4≤k的整数,j为满足4≤j≤k的整数,m为满足2≤m<j的整数,经由分别被设置在所述m个单位元件中的所述开关的至少三个输入端子中的一个输入端子,向所述m个单位元件供给通过电阻分压型数字模拟转换电路对参考电压进行电阻分压而得到的加权参考电压,经由剩余的j-m个单位元件所具有的所述开关,向所述j-m个单位元件供给被供给至所述一个输入端子以外的其他输入端子的所述参考电压以及接地电压中的一方。
在本发明的另一其他方式所涉及的方法发明中,也可获得如下效果,即,即使为了减小输入电量和电路面积,而减小单位电容,也能够减轻单位电容的比精度的影响的效果。
(14)在本发明的另一其他方式中,可以采用如下方式,即,所述加权参考电压通过电阻分压型数字模拟转换电路对参考电压进行电阻分压而生成。
由于加权参考电压为参考电压Vref的1/2、1/4、1/8等,因此能够通过利用电阻对参考电压进行分压而容易地生成。而且,如果使用R-2R梯形型等的电阻分压型数字模拟转换电路的电阻分压,则能够减小电阻比,从而能够实现小型。
(15)在本发明的另一其他方式中,可以采用如下方式,即,通过所述DEM而以列单位从被排列成M行×N列的所述j个单位元件中指定所述m个单位元件,其中,N为满足N≥2的整数,M为满足M=m的整数。这样,仅通过针对每列而设置一根控制线,便能够通过DEM而以列单位从j个单位元件中指定m个单位元件。
(16)在本发明的另一其他方式中,可以采用如下方式,即,将指针设定于M行×N列的所述j个单位元件中的一个,根据所述指针的位置,通过所述DEM而以列单位指定所述m个单位元件。
通过使用指针,能够容易地进行对以列单位指定下次被指定的m个单位元件的控制,从而提高随机性。
附图说明
图1为表示包含电荷再分配型DA转换电路的本发明一个实施方式所涉及的逐次比较型AD转换电路的电路图。
图2为表示本发明的一个实施方式所涉及的逐次比较型AD转换电路中的电阻分压型DA转换电路的电路图。
图3为图1所示的电荷再分配型DA转换电路所具有的单位电容阵列的布局图。
图4为与单位电容连接的开关的电路图。
图5为表示经由与单位电容连接的开关而输出的电压和对开关进行切换的控制信号之间的关系的图。
图6为10位的转换结果为1010100100时的逐次比较型AD转换电路的等效电路图。
图7中的(A)、(B)为对通过DEM而进行的动态的单位电容的分配动作进行说明的图。
图8为表示被应用于差分信号中的逐次比较型AD转换电路的电路图。
图9为表示图8所示的逐次比较型AD转换电路的选择器以及开关的工作状态与控制信号之间的关系的图。
图10为表示将使被连接于不具有电容比的单位电容的参考电压具有权重的范围设定在DEM应用范围的低位的示例的图。
图11为表示将使被连接于不具有电容比的单位电容的参考电压具有权重的范围设定在DEM应用范围的中位的示例的图。
图12为能够使用逐次比较型AD转换电路的物理量检测传感器的框图。
图13为示意性地表示作为电子设备的一个具体示例的智能手机的结构的示意图。
图14为示意性地表示作为电子设备的其他具体示例的数码照相机的结构的示意图。
图15为示意性地表示作为移动体的一个具体示例的汽车的结构的示意图。
具体实施方式
以下,参考附图对本发明的一个实施方式进行说明。另外,以下所说明的本实施方式并不是对权利要求书中所记载的本发明的内容进行不当限定的方式,本实施方式中所说明的所有结构并不一定都是作为本发明的解决方法所必须的。
(1)逐次比较型AD转换电路
图1所示的例如10位逐次比较型AD转换电路1具有图1所示的电荷再分配型数字模拟(DA)转换电路10和图2所示的例如R-2R型的电阻分压型DA转换电路100。图3图示了图1所示的电荷再分配型DA转换电路10的单位电容阵列13的平面布局。
图1所示的例如10位逐次比较型AD转换电路1具有电荷再分配型DA转换电路10、电阻分压型DA转换电路100、比较器20以及控制电路30,其中,所述电阻分压型DA转换电路100如图2所示那样对参考电压Vref进行电阻分压并向电荷再分配型DA转换电路10供给加权参考电压,所述比较器20对电荷再分配型DA转换电路10的输出和基准电压(例如GND)进行逐次比较,所述控制电路30根据比较器20的比较结果,对电荷再分配型DA转换电路10进行控制。
控制电路30根据比较器20的比较结果,对电荷再分配型DA转换电路10(后述的选择器15和k个单位元件11各自的开关SW)进行控制。控制电路30还具有根据来自比较器20的比较结果而被设定寄存器值的未图示的逐次逼近寄存器SAR(Successive ApproximationRegister),根据比较器20的输出,而从最高有效位(MSB)起确定、存储输出码。
如图2所示,电阻分压型DA转换电路100通过R-2R型的分压电路来对参考电压Vref进行电阻分压,生成被进行了二进制加权的加权参考电压Vref/2、Vref/4、Vref/8、Vref/16、Vref/32、Vref/64,即共计6个加权参考电压。参考电压Vref以及作为图2的电阻分压型DA转换电路100的输出的6个加权参考电压被供给至图1所示的电荷再分配型DA转换电路10。
电荷再分配型DA转换电路10具有单位电容阵列13,该单位电容阵列13通过在公共输出线12上并联连接的k个单位元件11被二维排列而形成,k(为满足4≤k的整数,在本实施方式中k=21)个单位元件11中的每一个通过将开关SW和单位电容C串联连接而构成。在此,在图1中,将k=21个的单位电容C记载为被分配至高7位的单位电容C1_18~C1_1以及被分配至低3位的单位电容C2_3~C2_1。单位电容C1_18~C1_1和单位电容C2_3~C2_1全部具有相等的单位电容值(1C)。同样,在图1中,将k=21个的开关SW记载为开关SW1_18~SW1_1和开关SW2_3~SW2_1,其中,开关SW1_18~SW1_1与被分配至高7位的C1_18~C1_1中的各一个连接,开关SW2_3~SW2_1与被分配至低3位的单位电容C2_3~C2_1中的各一个连接。
电荷再分配型DA转换电路10还具有对转换对象的模拟电压Vin或者参考电压Vref/2、Vref/4、Vref/8中的任意一个进行选择的选择器15。在通过单位电容阵列13对转换对象的模拟电压进行采样保持的第一期间,选择器15选择被共同供给至m(为满足2≤m<j的整数,在本实施方式中m=3)根电压供给线14A、14B、14C的转换对象的模拟电压Vin。
在接着第一期间而进行逐次比较的第二期间,选择器15基于DEM而对经由m根电压供给线14A、14B、14C向j(为满足4≤m≤k的整数,在本实施方式中j=18)个单位元件所具有的开关SW的三个输入端子中的一个端子被供给的电压之一进行选择,j个单位元件为k个单位元件中的作为DEM(动态元件匹配)对象的单位元件。
k=21个的单位元件11中的成为DEM(动态元件匹配)对象的单位元件11可以设为j(为满足4≤j≤k的整数)个。在本实施方式中,设为(j=18)<(k=21),并且设为被分配至高7位的单位元件11(单位电容C1_18~C1_1、开关SW1_18~SW1_1),而被分配至低3位的单位元件11(单位电容C2_3~C2_1、开关SW2_3~SW2_1)不被设为DEM的对象。另外,也可以将j=k个的所有单位元件11设为DEM的对象。但是,如果作为DEM对象的单位电容增加,则会增加电压供给线14A、14B、14C的根数m。
成为DEM的对象并被分配至高7位的单位元件11(单位电容C1_18~C1_1、开关SW1_18~SW1_1)通过DEM而被动态地分配至高7位中的任意一位,例如,具有单位电容C1_18以及开关SW1_18的单位元件11未必始终被分配至最高有效位MSB。另一方面,未成为DEM的对象的单位元件11(单位电容C2_3~C2_1、开关SW2_3~SW2_1)始终被固定地分配至低3位。
成为DEM的对象并被分配至高7位的总计18个单位元件11(单位电容C1_18~C1_1、开关SW1_18~SW1_1)每m=3个被分为一组,m=3个为选择器15的节点(Node1~3)的数量(电压供给线14A、14B、14C的根数),从而具有总计6个单位元件组11A~11F。属于单位元件组11A~11F的各三个单位元件11中,各三个开关SW分别不同的电压供给线14A、14B、14C的一根与三个输入端子之一连接。属于单位元件组11A~11F的各三个单位元件11中,向各三个开关SW的其他两个输入端子供给参考电压Vref和接地电压GND。因此,在属于单位元件组11A~11F的各三个单位元件11中,能够通过开关SW,而对参考电压Vref、接地电压GND或者由图2所示的电阻分压型DA转换电路100供给并由选择器15选择的加权参考电压(Vref/2、Vref/4、Vref/8中的任意一个)进行切换,并连接至单位电容C。
另一方面,在未成为DEM的对象的三个单位元件11(单位电容C2_3~C2_1、开关SW2_3~SW2_1)中,向开关SW的一个输入端子供给接地电压GND,从如图2所示的电阻分压型DA转换电路100向另一个输入端子供给分别不同的加权参考电压(Vref/16、Vref/32、Vref/64中的任意一个)。
能够如图3所示那样将k=21个的单位元件11配置为矩阵,以向k=21个的单位元件11的开关SW供给各种电压。在本实施方式中,成为DEM对象的单位元件11的数量j少于单位元件11的全数k(j<k)。成为DEM对象的单位元件11(单位电容C1_18~C1_1、开关SW1_18~SW1_1)能够二维排列成M行×N列(为满足N≥2、M≥m的整数,在本实施方式中M=3、N=6)。
在本实施方式中,N=6的理由是将N列设定为与单位元件组11A~11F的数量相等。M=3的理由是将M行设定为与包含在单位元件组11A~11F的各个单位元件组中的单位电容的数量相等。如此,能够以列单位对成为DEM对象的单位元件组11A~11F中的一个进行指定。而且,能够在以列单位被指定的成为DEM对象的单位元件组11A~11F中的一个中,以行单位对与m=M个的单位电容连接的电压进行指定并设为DEM的对象。
DEM对象以外的k-j=3个的单位元件11(单位电容C2_3~C2_1、开关SW2_3~SW2_1)被配置在图3所示的M行×N列(3行×6列)的矩阵的最端部列的单位元件11(C1_3~C1_1、SW1_3~SW1_1)的旁边。这样,能够容易地将加权参考电压Vref/16、Vref/32、Vref/64供给至DEM对象以外的k-j=3个的单位元件11(单位电容C2_3~C2_1、开关SW2_3~SW2_1)。其结果为,全部21个单位元件11如图3所示那样被配置为3行×7列。3行×7列的单位电容阵列13能够在高位层配置单位电容C1_18~C1_1、C2_3~C2_1,并在单位电容的下层配置与上述单位电容成对的开关SW1_18~SW1_1、SW2_3~SW2_1。
在成为DEM对象的18个单位元件11被配置为M=3行×N=6列的区域,在M行的每一行,与选择器15的节点Node1~3连接的m=3根的电压供给线14A~14C中的一根、参考电压Vref的供给线、接地电压GND的供给线沿着行方向而延伸。而且,在N列的各列,对成为加权参考电压的供给对象的m个单位元件进行指定的控制信号线DEM_SUB[6]~DEM_SUB[1]中的一根、对开关SW的三个输入端子之一进行选择的三根控制信号线(DEM[18]~DEM[16]、DEM[15]~DEM[13]、DEM[12]~DEM[10]、DEM[9]~DEM[7]、DEM[6]~DEM[4]、DEM[3]~DEM[1]中的任意一个)沿着M行×N列的矩阵的列方向而延伸。在本实施方式中,由于将M行的数量设定为M=m,因此针对各列仅设置一根对成为加权参考电压的供给对象的m个单位元件进行指定的控制信号线(DEM_SUB[6]~DEM_SUB[1])即可,并且沿着行方向延伸的电压供给线的数量也最少。而且,沿列方向延伸的控制信号线的数量对应于沿行方向延伸的电压供给线的数量而增多,因此能够通过设为M<N而减少配线数量。
图4图示了作为DEM对象的单位元件11的电路图。虽然图4图示了具有单位电容C1_18以及开关SW1_18的单位元件11,但其他的单位元件11也具有相同的结构。开关SW1_18具有逻辑电路16A,该逻辑电路16A被输入向图3所示的列方向供给的控制信号DEM_SUB[6]以及DEM[18],并生成栅极信号CTL0、XCTL1、CTL2、XCTL2。这些栅极信号CTL0、XCTL1、CTL2、XCTL2被供给至与接地电压GND连接的MOS晶体管16B、与参考电压Vref连接的MOS晶体管16C、与节点3连接的晶体管栅极16D的栅极。
(2)逐次比较型AD转换电路的动作
如果仅通过电荷再分配型DA转换电路构成10位,则电容比最大可达到512倍,电路面积增大。在本实施方式中,通过单位电容值(1C)的并联连接而使高4位具有电容比8:4:2:1,在低6位中不具有电容比,但使与开关SW连接的参考电压具有1/2:1/4:1/8:1/16:1/32:1/64的权重。该加权参考电压通过图2所示的电阻分压DA转换电路100而生成。通过该结构,电容比被抑制为最大达到8倍,从而能够减小电路面积。
在此,与专利文献1相同,每个单位元件11的单位电容值(1C)的比精度都会对转换精度造成影响。因此,通过DEM(Dynamic Element Matching)动态地对被分配至输出位的单位元件11进行切换。通过DEM,产生电容比的单位电容并非始终由相同的单位电容组合构成,而是由各种单位电容的组合构成,从而能够提高表观上的比精度。在专利文献2中,DEM仅被应用于具有电容比的部分。但是,如果为了减小电路面积而减小单位电容,则仅将DEM应用于具有电容比的高4位并不充分,后续的3位的单位电容的比精度会对转换精度造成影响。因此,在本实施方式中,将DEM也应用于不具有电容比并被供给了加权参考电压Vref/2、Vref/4、Vref/8的单位电容。
因此,通过图3所示的控制信号线DEM_SUB[6]~DEM_SUB[1]而向6列单位元件组11A~11F中的任意一组供给加权参考电压Vref/2、Vref/4、Vref/8,而且,在各次的转换动作中选择与前次不同的一组。而且,通过图3所示的剩余的三根控制信号线(例如DEM[18]~DEM[16]),被选择的一组内的三个单位元件11与被供给至这些单位元件11的加权参考电压Vref/2、Vref/4、Vref/8的组合也能够被动态地切换。这样,能够将DEM应用于被分配至紧接着高4位之后的3位的单位元件11。
另一方面,通过图3所示的剩余的三根控制信号线(例如DEM[18]~DEM[16]),能够动态地对向未被图3所示的控制信号线DEM_SUB[6]~DEM_SUB[1]所选择的其他五组的开关SW供给参考电压Vref与接地电压GND中的哪一个进行切换。这样,能够将DEM应用于被分配至高4位的单位元件11。
图5图示了被输入至与成为DEM对象的单位电容连接的任意开关SW1_*的控制信号与被开关输出的电压之间的关系、被输入至与不为DEM对象的单位电容连接的开关SW2_1~SW2_3的控制信号LSB[1]~LSB[3]的值与被开关输出的电压之间的关系。
图6为10位的转换结果是1010100100时的逐次转换型AD转换电路1的等效电路图。当将具有单位电容值(1C)的任意单位电容标记为C1_*时,通过单位电容的并联连接,而使高4位具有电容比8(C1_*×8):4(C1_*×4):2(C1_*×2):1(C1_*×1)。对于被分配至高4位的任意单位电容,如果为0位则被供给接地电压GND,如果为1位则被供给参考电压Vref。对于被分配至紧接着高4位之后的3位的任意单位电容,如果为0位则被供给接地电压GND,如果为1位则被供给对应的加权参考电压(Vref/2、Vref/4、Vref/8中的任意一个)。对于被分配至低3位的单位电容C2_3~C2_1,如果为0位则被供给接地电压GND,如果为1位则被供给对应的加权参考电压(Vref/16、Vref/32、Vref/64中的任意一个)。
其次,假定第一次的转换结果为1010100100,第二次的转换结果也为1010100100的情况。图7(A)图示了转换结果为1010100100的电荷再分配型DA转换电路10。当转换结果为1010100100时,由CC10表示的8个单位电容(C1_18~C1_16、C1_12~C1_8)与参考电压Vref连接。由CC9表示的4个单位电容(C1_5~C1_2)与接地电压GND连接。由CC8表示的2个单位电容(C1_7~C1_6)与参考电压Vref连接。由CC7表示的1个单位电容(C1_1)与接地电压GND连接,由CC6表示的1个单位电容(C1_15)与加权参考电压Vref/2连接。由CC5表示的1个单位电容(C1_14)与接地电压GND连接。由CC4表示的1个单位电容(C1_13)与接地电压GND连接。单位电容C2_3与加权参考电压Vref/16连接。单位电容C2_2与接地电压GND连接。单位电容C2_1与接地电压GND连接。
另一方面,在图7(B)所示的第二次转换中,CC10由单位电容C1_5~C1_4、C1_18~C1_13构成,CC9由单位电容C1_10~C1_7构成,CC8由单位电容C1_12~C1_11构成,CC7由单位电容C1_6构成,CC6由单位电容C1_1构成,CC5由单位电容C1_3构成,CC4由单位电容C1_2构成。这样,通过DEM,CC10、CC9、CC8、CC7、CC6、CC5、CC4在每次转换时从单位电容中选择不同的组合而构成。因此,提高了表观上的单位电容的相对精度,也提高了转换精度。
DEM使用指针方式,在图7(A)中处于单位电容C1_18的指针P在第二次转换时,如图7(B)所示那样移动至在第一次转换中未与参考电压Vref连接的其他的单位电容C1_5,并从该单位电容C1_5起与参考电压Vref连接。在图7(A)中,在第一次转换时指针P处于单位电容C1_18,从C1_18起与基准电压连接,最终到达单位电容C1_6并与参考电压Vref连接。如图7(B)所示,在第二次转换时,由于在第一次转换时到达单位电容C1_6并与参考电压Vref连接,因此指针P向单位电容C1_5移动,并从单位电容C1_5起与参考电压Vref连接。在转换时与加权参考电压或接地电压连接的单位元件组在图7(A)所示的第一次转换中为单位元件组11B。通过控制信号DEM_SUB[*]以使成为设定有指针P的列的下一列的方式而指定了该单位元件组11B。通过该单位元件组的指定控制以及由选择器15进行的切换控制,从而DEM也被应用于所指定的单位元件组11B内的单位电容C1_15~C1_13。对比图7(A)、(B)可知,CC6、CC5、CC4在第一次转换和第二次转换中由不同的单位电容构成。
这样,根据本实施方式,可获得如下效果,即,即使为了减小输入电量和电路面积,而减小单位电容,也能够减轻单位电容的比精度的影响的效果。其原因在于,DEM技术被应用于通过单位电容的并联连接而具有电容比的j-m个单位电容、使连接的参考电压具有比(权重)而不具有电容比的m个单位电容双方中。
(3)应用于差分信号的逐次比较型AD转换电路
图8为表示应用于差分信号PIN、NIN的逐次比较型AD转换电路2的电路图。另外,在图8中对与图1所示的部件具有同一功能的部件标记了同一符号。在图8的实施方式中,作为电容阵列,具有通过k个单位元件11在第一公共输出线12A上并联连接而形成的第一电容阵列13A和通过k个单位元件11在第二公共输出线12B上并联连接而形成的第二电容阵列13B。
作为选择器,具有第一选择器15A和第二选择器15B,该第一选择器15A在采样保持时从两根差分信号线中的一根输入模拟电压PIN,并与第一电容阵列13A连接,该第二选择器15B在采样保持时从两根差分信号线中的另一根输入模拟电压MIN,并与第二电容阵列13B连接。比较器21对来自第一、第二公共输出线12A、12B的输出进行比较。
在逐次比较时,第一、第二选择器15A、15B选择经由第一至第三电压供给线14A~14C而向成为DEM对象的单位元件组11A~11H中的任意一组被供给的加权参考电压VP3~VP5,这一点与图1的实施方式相同。
在对单位元件11的单位电容进行复位时,第一、第二选择器15A、15B选择经由开关SW5而向第一、第二公共输出线12A、12B被供给的公共电压VCM。由此,公共电压VCM被供给至单位电容的两端,单位电容被复位。另外,同样地,将公共电压VCM供给至图1所示的单位电容的两端,能够将单位电容复位。
逐次比较型AD转换电路2的第一、第二选择器15A、15B以及各种开关SW1P、SW1N、SW2P、SW2N、SW3P0/N0、SW3P1/N1、SW4P、SW4N、SW5的工作状态与控制信号之间的关系如图9所示。
(4)逐次比较型AD转换电路的改变例
图10以及图11为,与图6所示的等效电路相同地,通过并联连接的单位电容而具有电容比的电荷再分配型数字模拟转换电路的等效电路图。图10图示了如下的示例,即,如上述实施方式那样,在由实线框所示的DEM应用范围内,使被连接于不具有电容比的单位电容(1C)的参考电压具有权重(比)的范围如虚线框所示那样被设置在DEM应用范围(实线框)的低位。与此不同,也可以设为图11那样。图11图示了如下的示例,即,不在DEM应用范围(实线框)的低位而是在中位设置使被连接于不具有电容比的单位电容(1C)的参考电压具有权重(比)的范围(虚线框)。
(5)物理量检测传感器
图12图示了作为物理量检测传感器的一个示例的加速度传感器300。加速度传感器300具有三轴加速度传感器元件310和IC320。三轴加速度传感器元件310设置有将X轴、Y轴以及Z轴设为各自的检测轴的第一至第三差分电容型加速度传感器元件310X、310Y、310Z。
以分时的方式从第一至第三差分电容型加速度传感器元件310X、310Y、310Z向IC320输入电荷。为了该分时驱动,而设置了被开关驱动的多路转换器330。
在多路转换器330的后段,作为模拟电路即电量检测电路而具有电荷电压转换(QV)放大器340、可编程增益放大器(PGA)350以及模拟数字转换器(ADC)360等。QV放大器340将被分时输入的来自静电电容型加速度传感器元件310X、310Y、310Z的电荷转换为电压。PGA350以针对每个轴而被设定的增益而将QV放大器340的输出放大。ADC360对PGA350的输出进行模拟数字转换。作为ADC360,能够恰当地使用图1或图8所示的逐次比较型模拟数字转换器1、2。特别是由于图12所示的三轴加速度传感器元件310的输出为差分信号,因此能够恰当地使用图8所示的逐次比较型模拟数字转换器2。
(6)电子设备以及移动体
图13简要地图示了作为电子设备的一个具体示例的智能手机401。在智能手机401中组装有物理量检测装置500,该物理量检测装置500除了具有图12所示的三轴型加速度传感器300之外,还具有三轴陀螺传感器以及与之连接的检测电路。物理量检测装置500能够检测智能手机401的姿态。执行所谓的运动传感检测。物理量检测装置500的检测信号能够向例如微电脑芯片(MPU)402供给。MPU402能够根据运动传感检测而执行各种处理。此外,这种运动传感检测能够用在移动电话、便携式游戏机、游戏控制器、汽车导航系统、定点装置、头戴式显示器、平板电脑等电子设备中。在实现运动传感检测时,能够组装物理量检测装置500。
图14简要地图示了作为电子设备的其他具体示例的数码照相机(以下称为“相机”)403。在相机403中组装有物理量检测装置500。物理量检测装置500能够检测相机403的姿态。物理量检测装置500的检测信号能够向手抖补正装置404供给。手抖补正装置404能够根据物理量检测装置500的检测信号而使例如透镜组405内的特定的透镜进行移动。这样就能够补正手抖。另外,手抖补正能够用在数码摄像机中。在实现手抖补正时,能够组装物理量检测装置500。
图15简要地图示了作为移动体的一个具体示例的汽车406。在汽车406中组装有物理量检测装置500。物理量检测装置500能够检测车身407的姿态。物理量检测装置500的检测信号能够向车身姿态控制装置408供给。车身姿态控制装置408能够根据例如车身407的姿态来控制悬架的软硬或者控制每个车轮409的制动器。另外,这种姿态控制能够用在双足步行机器人或航空器、直升机等各种移动体中。在实现姿态控制时,能够组装物理量检测装置500。
虽然对本实施方式进行了详细说明,但本领域技术人员应该能够容易地理解可进行实质上不脱离本发明的新事项以及效果的多种变形。因此,这种改变例都包含在本发明的范围中。例如,在说明书或附图中,至少一次与更广义或同义的不同的用语一同记载的用语在说明书或附图中的任何位置,均能够替换为该不同的用语。而且,电荷再分配型数字模拟转换电路10、电阻分压型数字模拟转换电路100等的结构以及动作也不限定为本实施方式所说明的内容,能够进行各种变形。
符号说明
1、2 逐次比较型模拟数字转换器;10 电荷再分配型数字模拟转换电路;11 j个单位元件;11A~11H 单位元件组;12 公共输出线;13 单位电容阵列;13A、13B 第一、第二电容阵列;14A~14C m根电压供给线;15 选择器;15A、15B 第一、第二选择器;20、21 比较器;30 控制电路;100 电阻分压型数字模拟转换电路;300 物理量检测传感器(加速度传感器)。
Claims (16)
1.一种逐次比较型模拟数字转换器,其特征在于,具有:
电荷再分配型数字模拟转换电路;
比较器,其对所述电荷再分配型数字模拟转换电路的输出电压和基准电压进行比较;
控制电路,其根据所述比较器的比较结果,对所述电荷再分配型数字模拟转换电路进行控制,
所述电荷再分配型数字模拟转换电路具有:
单位电容阵列,其通过在公共输出线上并联连接的k个单位元件被二维排列而形成,所述k个单位元件中的每一个通过将开关和单位电容串联连接而构成,其中,k为满足4≤k的整数;
选择器,其基于动态元件匹配而对经由m根电压供给线向j个单位元件所具有的所述开关的至少三个输入端子中的一个输入端子被供给的电压之一进行选择,所述j个单位元件为所述k个单位元件中的成为所述动态元件匹配的对象的单位元件,其中,m为满足2≤m<j的整数,j为满足4≤j≤k的整数,
所述控制电路根据所述比较器的比较结果,对所述选择器和所述k个单位元件各自的所述开关进行控制,
在通过所述单位电容阵列对模拟电压进行采样保持的第一期间,所述选择器选择被共同供给至所述m根电压供给线的转换对象的模拟电压,
在接着所述第一期间而进行逐次比较的第二期间,所述选择器选择m个加权参考电压以作为被供给至所述m根电压供给线的电压。
2.如权利要求1所述的逐次比较型模拟数字转换器,其特征在于,
所述加权参考电压通过电阻分压型数字模拟转换电路对参考电压进行电阻分压而生成。
3.如权利要求1所述的逐次比较型模拟数字转换器,其特征在于,
在所述第一期间,所述控制电路以使所述一个输入端子与所述单位电容导通的方式而对所述开关进行切换,
在所述第二期间,所述控制电路以使向所述j个单位元件中的m个单位元件供给m个加权参考电压之一以及接地电压中的一方的方式而对所述开关进行切换,并以使向剩余的j-m个单位元件供给被供给至所述开关的所述一个输入端子以外的其他输入端子的所述参考电压以及所述接地电压中的一方的方式而对所述开关进行切换。
4.如权利要求3所述的逐次比较型模拟数字转换器,其特征在于,
所述j个单位元件被排列成M行×N列,其中,N为满足N≥2的整数,M为满足M≥m的整数,
在M行的每一行,所述m根电压供给线中的一根、所述参考电压的供给线、所述接地电压的供给线沿着所述M行×N列的矩阵的行方向而延伸,
在N列的各列,对所述m个单位元件进行指定的至少一根控制信号线、对所述至少三个输入端子之一进行选择的m根控制信号线沿着所述M行×N列的矩阵的列方向而延伸。
5.如权利要求4所述的逐次比较型模拟数字转换器,其特征在于,
N>M。
6.如权利要求5所述的逐次比较型模拟数字转换器,其特征在于,
M=m。
7.如权利要求4至6中任一项所述的逐次比较型模拟数字转换器,其特征在于,
j<k,所述动态元件匹配的对象以外的k-j个单位元件被配置在所述M行×N列的矩阵的最端部列的旁边,
向所述k-j个单位元件各自所具有的所述开关的输入端子中的一个输入所述m个加权参考电压之一,向另一个输入所述接地电压。
8.如权利要求1所述的逐次比较型模拟数字转换器,其特征在于,
还具有向所述公共输出线供给公共电压的复位开关,在对所述单位电容进行复位时所述选择器选择所述公共电压,从而向所述单位电容的两端供给所述公共电压。
9.如权利要求1所述的逐次比较型模拟数字转换器,其特征在于,
所述单位电容阵列具有:通过所述k个单位元件在第一公共输出线上并联连接而形成的第一电容阵列;和通过所述k个单位元件在第二公共输出线上并联连接而形成的第二电容阵列,
所述选择器具有:从两根差分信号线中的一根输入所述模拟电压并与所述第一电容阵列连接的第一选择器;和从所述两根差分信号线中的另一根输入所述模拟电压并与所述第二电容阵列连接的第二选择器,
所述比较器对来自所述第一公共输出线和所述第二公共输出线的输出进行比较。
10.一种物理量检测传感器,其特征在于,具有:
物理量检测传感器元件;
集成电路,其与所述物理量检测传感器元件连接,并包括权利要求1至9中任一项所述的逐次比较型模拟数字转换器。
11.一种电子设备,其特征在于,
具有权利要求10所述的物理量检测传感器。
12.一种移动体,其特征在于,
具有权利要求10所述的物理量检测传感器。
13.一种逐次比较型模拟数字转换方法,其特征在于,
通过动态元件匹配,在被设置于电荷再分配型数字模拟转换电路中且分别通过将开关和单位电容串联连接而构成的k个单位元件中,并且在成为所述动态元件匹配的对象的j个单位元件中,指定m个单位元件,其中,k为满足4≤k的整数,j为满足4≤j≤k的整数,m为满足2≤m<j的整数,
经由分别被设置在所述m个单位元件中的所述开关的至少三个输入端子中的一个输入端子,向所述m个单位元件供给加权参考电压,
经由剩余的j-m个单位元件所具有的所述开关,向所述j-m个单位元件供给被供给至所述一个输入端子以外的其他输入端子的所述参考电压以及接地电压中的一方。
14.如权利要求13所述的逐次比较型模拟数字转换方法,其特征在于,
所述加权参考电压通过电阻分压型数字模拟转换电路对参考电压进行电阻分压而生成。
15.如权利要求13或14所述的逐次比较型模拟数字转换方法,其特征在于,
通过所述动态元件匹配而以列单位从被排列成M行×N列的所述j个单位元件中指定所述m个单位元件,其中,N为满足N≥2的整数,M为满足M=m的整数。
16.如权利要求15所述的逐次比较型模拟数字转换方法,其特征在于,
将指针设定于M行×N列的所述j个单位元件中的一个,根据所述指针的位置,通过所述动态元件匹配而以列单位指定所述m个单位元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-062507 | 2014-03-25 | ||
JP2014062507A JP6287433B2 (ja) | 2014-03-25 | 2014-03-25 | 逐次比較型アナログ−デジタル変換器、物理量検出センサー、電子機器及び移動体並びに逐次比較型アナログ−デジタル変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104954021A CN104954021A (zh) | 2015-09-30 |
CN104954021B true CN104954021B (zh) | 2019-06-28 |
Family
ID=54168413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510132276.XA Active CN104954021B (zh) | 2014-03-25 | 2015-03-24 | 逐次比较型模拟数字转换器以及物理量检测传感器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9590651B2 (zh) |
JP (1) | JP6287433B2 (zh) |
CN (1) | CN104954021B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10156596B2 (en) * | 2015-12-10 | 2018-12-18 | Microchip Technology Incorporated | Voltage measurement circuit |
JP6792137B2 (ja) * | 2016-03-03 | 2020-11-25 | ミツミ電機株式会社 | D/a変換器、及びa/d変換器 |
JP6717071B2 (ja) * | 2016-06-15 | 2020-07-01 | セイコーエプソン株式会社 | キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体 |
JP6769141B2 (ja) * | 2016-07-06 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
CN106372723B (zh) * | 2016-09-26 | 2019-02-12 | 上海新储集成电路有限公司 | 基于神经网络芯片的存储结构及其存储方法 |
JP6880905B2 (ja) * | 2017-03-28 | 2021-06-02 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
DE112018003339T5 (de) | 2017-06-28 | 2020-03-12 | Idemitsu Kosan Co., Ltd. | Harzzusammensetzung auf Polycarbonatbasis und Formgegenstand daraus |
JP7200476B2 (ja) * | 2017-12-28 | 2023-01-10 | セイコーエプソン株式会社 | 回路装置、振動デバイス、電子機器及び移動体 |
KR102567449B1 (ko) * | 2018-01-11 | 2023-08-18 | 한국전자통신연구원 | 뉴로모픽 연산 장치 및 그것의 동작 방법 |
JP7268606B2 (ja) | 2018-01-22 | 2023-05-08 | Agc株式会社 | 紫外線透過ガラスの製造方法 |
US10511316B2 (en) * | 2018-03-08 | 2019-12-17 | Analog Devices Global Unlimited Company | Method of linearizing the transfer characteristic by dynamic element matching |
US10516408B2 (en) | 2018-03-08 | 2019-12-24 | Analog Devices Global Unlimited Company | Analog to digital converter stage |
JP7288645B2 (ja) * | 2018-04-16 | 2023-06-08 | ザインエレクトロニクス株式会社 | Ad変換器 |
US10461762B1 (en) * | 2018-08-01 | 2019-10-29 | Qualcomm Incorporated | Successive approximation register analog-to-digital converter chopping |
JP7075607B2 (ja) * | 2018-09-25 | 2022-05-26 | サンケン電気株式会社 | アナログデジタル変換器 |
TWI736103B (zh) * | 2020-01-13 | 2021-08-11 | 瑞昱半導體股份有限公司 | 類比數位轉換器裝置與電容權重修正方法 |
CN116380135B (zh) * | 2023-06-06 | 2023-08-11 | 成都市晶蓉微电子有限公司 | 一种电荷转移平衡式电容到电压转换电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214344A (ja) * | 1996-01-31 | 1997-08-15 | Sony Corp | アナログデイジタル変換回路及びデイジタルアナログ変換回路 |
CN102291137A (zh) * | 2010-04-15 | 2011-12-21 | 株式会社电装 | A/d变换装置和信号处理单元 |
CN102792594A (zh) * | 2010-03-09 | 2012-11-21 | 松下电器产业株式会社 | 逐次比较型ad转换器、移动体无线装置 |
CN103580692A (zh) * | 2012-08-06 | 2014-02-12 | 瑞昱半导体股份有限公司 | 连续渐进式模拟数字转换器与模拟数字转换方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3104952B2 (ja) | 1994-05-27 | 2000-10-30 | 株式会社日立製作所 | アナログ・ディジタル変換器及びそれを搭載したマイクロコンピュータ |
JPH1070463A (ja) * | 1996-08-26 | 1998-03-10 | Sony Corp | アナログ/ディジタル変換回路 |
JPH1075176A (ja) | 1996-08-30 | 1998-03-17 | Philips Japan Ltd | アナログ−デジタル変換器 |
JP2000059220A (ja) | 1998-08-03 | 2000-02-25 | Mitsubishi Electric Corp | アナログ/ディジタル変換器制御方法 |
JP4353811B2 (ja) * | 2004-01-07 | 2009-10-28 | セイコーNpc株式会社 | デルタシグマ方式d/a変換器 |
JP4519475B2 (ja) | 2004-02-02 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | A/dコンバータ |
US6924760B1 (en) * | 2004-02-27 | 2005-08-02 | Standard Microsystems Corporation | Highly accurate switched capacitor DAC |
JP2006050202A (ja) * | 2004-08-04 | 2006-02-16 | Sanyo Electric Co Ltd | Dem処理装置、d/a変換装置、dem処理方法 |
US7746262B2 (en) * | 2005-12-19 | 2010-06-29 | Silicon Laboratories Inc. | Coding method for digital to analog converter of a SAR analog to digital converter |
JP4836736B2 (ja) * | 2006-09-29 | 2011-12-14 | 株式会社東芝 | デジタル・アナログ変換回路 |
WO2008142486A1 (en) * | 2007-05-18 | 2008-11-27 | Nokia Corporation | Analogue-to-digital converter |
DE102007033689B4 (de) * | 2007-07-19 | 2009-03-19 | Texas Instruments Deutschland Gmbh | Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich |
JP2010063055A (ja) * | 2008-09-08 | 2010-03-18 | Sony Corp | 逐次比較型a/d変換器、逐次比較型a/d変換器の制御方法、固体撮像装置および撮像装置 |
US8305246B2 (en) * | 2009-11-05 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Amplifier with digital input and digital PWM control loop |
JP5699674B2 (ja) * | 2011-02-22 | 2015-04-15 | セイコーエプソン株式会社 | D/a変換回路、a/d変換回路及び電子機器 |
US8638248B2 (en) * | 2011-10-07 | 2014-01-28 | Nxp, B.V. | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter |
EP2890070B1 (en) * | 2013-12-24 | 2019-04-10 | Nxp B.V. | A phase estimator |
-
2014
- 2014-03-25 JP JP2014062507A patent/JP6287433B2/ja active Active
-
2015
- 2015-03-24 CN CN201510132276.XA patent/CN104954021B/zh active Active
- 2015-03-24 US US14/666,778 patent/US9590651B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214344A (ja) * | 1996-01-31 | 1997-08-15 | Sony Corp | アナログデイジタル変換回路及びデイジタルアナログ変換回路 |
CN102792594A (zh) * | 2010-03-09 | 2012-11-21 | 松下电器产业株式会社 | 逐次比较型ad转换器、移动体无线装置 |
CN102291137A (zh) * | 2010-04-15 | 2011-12-21 | 株式会社电装 | A/d变换装置和信号处理单元 |
CN103580692A (zh) * | 2012-08-06 | 2014-02-12 | 瑞昱半导体股份有限公司 | 连续渐进式模拟数字转换器与模拟数字转换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104954021A (zh) | 2015-09-30 |
JP6287433B2 (ja) | 2018-03-07 |
US20150280730A1 (en) | 2015-10-01 |
JP2015186137A (ja) | 2015-10-22 |
US9590651B2 (en) | 2017-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104954021B (zh) | 逐次比较型模拟数字转换器以及物理量检测传感器 | |
US20170024039A1 (en) | Capacitance detecting method, integrated circuit, touch sensor system, and electronic device | |
CN1913364B (zh) | 数字/模拟转换器 | |
EP2809008B1 (en) | Analog-digital converter and solid-state image capture device | |
JP2015186137A5 (zh) | ||
CN103227642A (zh) | 逐次逼近寄存器模数转换器 | |
US8604961B1 (en) | Ratiometric ADC circuit arrangement | |
CN110365338B (zh) | 用于跳过复位的模数转换器(adc)和模数转换方法 | |
CN110247658A (zh) | 通过动态元素匹配来线性化传递特性的方法 | |
JPH0456519A (ja) | A/d変換器 | |
JP4428349B2 (ja) | デジタル/アナログ変換回路 | |
JP2008299716A (ja) | 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム | |
EP3955466A1 (en) | Analog-to-digital conversion circuit with improved linearity | |
JP6650788B2 (ja) | 半導体装置 | |
CN106339121B (zh) | 消除电容式触摸屏面板的偏移电容的电路及包含其的装置 | |
EP3138202B1 (en) | Reference voltage generator for an analog-digital converter and method for analog-digital conversion | |
CN101534115A (zh) | 全二进制权电容的分段电容阵列 | |
JP2014022763A (ja) | A/d変換器、a/d変換方法 | |
JP5865791B2 (ja) | A/d変換器、半導体装置 | |
CN1671054B (zh) | 用于低非线性度模-数转换器的器件与方法 | |
KR102408954B1 (ko) | 정전용량식 터치 스크린 패널의 오프셋 커패시턴스를 제거하는 회로와 이를 포함하는 장치 | |
CN107171667B (zh) | 逐次逼近型模数转换器及其自检测方法 | |
KR20120112166A (ko) | 반도체 장치 및 그 구동 방법 | |
JP5903988B2 (ja) | A/d変換回路及び電子機器 | |
US20230421165A1 (en) | Successive approximation analog to digital conversion circuit and method having optimized linearity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |