CN104904108B - 信号传递电路 - Google Patents

信号传递电路 Download PDF

Info

Publication number
CN104904108B
CN104904108B CN201480003913.7A CN201480003913A CN104904108B CN 104904108 B CN104904108 B CN 104904108B CN 201480003913 A CN201480003913 A CN 201480003913A CN 104904108 B CN104904108 B CN 104904108B
Authority
CN
China
Prior art keywords
mentioned
circuit
signal
current potential
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480003913.7A
Other languages
English (en)
Other versions
CN104904108A (zh
Inventor
赤羽正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104904108A publication Critical patent/CN104904108A/zh
Application granted granted Critical
Publication of CN104904108B publication Critical patent/CN104904108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Abstract

具备：输出电路，其设置于高侧电路，根据多个信号的优先级来选择性地生成多种脉冲信号并输出上述多种脉冲信号；开关元件，其通过从该输出电路输出的脉冲信号被进行导通截止驱动，通过导通截止以将上述高侧电路的电源电压传递到低侧电路；电压变换电路，其设置于上述低侧电路，将通过上述开关元件传递的上述电源电压变换为该低侧电路中的脉冲信号；以及信号分析电路，其对通过该电压变换电路得到的上述脉冲信号进行分析来复原上述多个信号。

Description

信号传递电路
技术领域
本发明涉及一种适于将高侧电路中的多种警报信号进行电平下调后传递到低侧电路的信号传递电路。
背景技术
作为对交流负载进行驱动的电力变换器，已知一种具备两个开关元件Q1、Q2的电力变换器，该两个开关元件Q1、Q2进行图腾柱(totem pole)连接来形成半桥电路，交替地进行导通截止(ON/OFF)动作来切换直流电压。作为这种电力变换器的驱动电路，例如使用具备高侧电路(high side circuit)和低侧电路(low side circuit)的高电压集成电路HVIC，该高侧电路包括对上臂侧的开关元件Q1进行导通截止驱动的高侧驱动器，该低侧电路包括对下臂侧的开关元件Q2进行导通截止驱动的低侧驱动器。
附带地说，上述高侧电路构成为以作为第一电位的上述半桥电路的中点电位VS为基准电位，接收规定的电源电压VB(>VS)来进行动作。另外，上述低侧电路构成为以低于上述中点电位(第一电位)VS的上述半桥电路的接地电位(第二电位)GND为基准电位，接收规定的电源电压VCC(>GND)来进行动作。
另外，在上述高侧电路和上述低侧电路中，设置有检测上述开关元件Q1、Q2的过电流、过热等异常来保护该开关元件Q1、Q2的保护电路、将异常检测信号通知给上述高侧电路和上述低侧电路的控制电路部的信号输出电路。然而，上述高侧电路如前所述那样构成为以上述半桥电路的中点电位VS为基准电位来进行动作。因此，为了向以接地电位GND为基准电位来进行动作的上述控制电路部传递上述异常检测信号，需要将该异常检测信号进行电平下调。
因此，以往例如图20所示那样，通过电压/电流变换器将作为上述高侧的异常检测信号的电压信号Vin变换为电流，将该电流经由由晶体管ND1构成的高耐压电阻传递到低侧。然后，在低侧通过电流/电压变换器对经由上述高耐压电阻传递的上述电流进行电压变换，从而得到电平下调后的输出电压Vout。例如在专利文献1中详细介绍了该方法。
另外，例如在专利文献2中提倡了以下方案：通过包括根据高侧的异常检测信号被进行导通截止驱动的PMOS晶体管以及与该PMOS晶体管的漏极连接的电阻的源极接地放大电路来将上述异常检测信号传递到低侧，将上述电阻处产生的电压取入到低侧。
专利文献1：日本特开2003-32102号公报
专利文献2：日本特许第2886495号公报
发明内容
发明要解决的问题
然而，在使用专利文献1、2所介绍的结构的电平下调电路的情况下，为了传递高侧的多种信号，需要与该信号数相应的数量的电平下调电路。而且设置于电平下调电路的上述高侧的所谓高侧电路通常进行浮动(floating)动作。因此，由于上述高侧电路的电源电压变动(dV/dt)而容易产生与上述PMOS晶体管的寄生电容的充放电相伴的电位变动，存在上述电平下调电路进行误动作的担忧。
本发明是考虑这种情况而完成的，其目的在于提供一种能够不受高侧电路中的电源电压的变动的影响地将上述高侧电路中的多种异常检测信号进行电平下调后可靠地传递到低侧电路的结构简易的信号传递电路。
用于解决问题的方案
为了达到上述目的，本发明所涉及的信号传递电路的特征在于，具备：
输出电路，其设置于以第一电位为基准电位来进行动作的高侧电路，根据例如表示异常检测信号的多个信号的优先级来选择性地生成多种脉冲信号并输出上述多种脉冲；
例如包括MOS晶体管的开关元件，其通过从该输出电路输出的脉冲信号被进行导通截止驱动，通过导通截止以将上述高侧电路的电源电压传递到以低于上述第一电位的第二电位为基准电位来进行动作的低侧电路；
电压变换电路，其设置于上述低侧电路，将通过上述开关元件传递的上述电源电压变换为以上述第二电位为基准电位的规定电压的脉冲信号；以及
信号分析电路，其对通过该电压变换电路得到的上述脉冲信号进行分析来复原上述多个信号。
优选的是，上述输出电路例如选择性地生成使并联设置的多个上述开关元件择一地导通的多种脉冲信号，另外，上述电压变换电路将通过各上述开关元件选择性地传递的电压分别变换为以上述第二电位为基准电位的脉冲信号后将上述多种脉冲信号并行地输出。
而且，上述信号分析电路中构成为并联地具备多级锁存电路，该多级锁存电路以与基于从上述电压变换电路并行地输出的上述多种脉冲信号而生成的时钟信号同步的方式分别依次锁存该多种脉冲信号，该信号分析电路对这些锁存电路中分别保持的信号电平进行分析来复原上述多个信号。
具体地说，上述时钟信号例如被生成为与从上述电压变换电路并行地输出的上述多种脉冲信号中的任一种脉冲信号的反转定时同步的信号。
另外，期望的是，上述信号分析电路具备以下功能：在各上述锁存电路中分别保持的信号电平表示多个上述开关元件处于同时导通状态时，该信号分析电路判定为接收错误处理。
或者，将上述输出电路例如构成为：根据上述多个信号的优先级，与信号的类型相应地生成脉宽不同的脉冲信号来对上述开关元件进行导通截止驱动。而且，将上述电压变换电路构成为：将通过各上述开关元件选择性地传递的电压变换为以上述低侧电路中的上述第二电位为基准电位的脉冲信号，在该脉冲信号的脉宽内对电容器进行充电。并且，在上述信号分析电路中，构成为判定上述电容器的充电电压来复原上述多个信号，这样也是优选的。
另外，将上述输出电路例如构成为：根据上述多个信号的优先级，与信号的类型相应地生成脉冲数不同的脉冲信号列来对上述开关元件进行导通截止驱动。而且，将上述电压变换电路构成为：将通过各上述开关元件选择性地传递的电压变换为以上述低侧电路中的上述第二电位为基准电位的脉冲信号，在固定时间内每当检测出上述脉冲信号就对电容器进行充电。而且，在上述信号分析电路中，构成为判定上述固定时间后的上述电容器的充电电压来复原上述多个信号，这样也是期望的。
发明的效果
根据上述结构的信号传递电路，根据高侧电路中的多种异常检测信号的优先级来选择性地生成多种脉冲信号，将该脉冲信号传递到电平下调的低侧电路，因此，不会受到进行浮动动作的上述高侧电路的电源电压的变动的影响。而且，通过根据上述脉冲信号而择一地进行导通动作的开关元件来传递该脉冲信号，因此能够不受例如共模噪声等的影响地正确地传递上述脉冲信号。
另外，本发明所涉及的信号传递电路是以下的结构：根据多种异常检测信号的优先级来选择性地生成使并联设置的多个开关元件择一地导通的多种脉冲信号，或者与上述异常检测信号的类型相应地生成脉宽或脉冲数不同的脉冲信号，并将该脉冲信号传递到低侧电路。因而，能够简单地构成包括上述开关元件和上述电压变换电路的电平下调电路。而且，能够使用逻辑电路、比较器等来简易地构建上述输出电路和上述信号分析电路。因而，起到以下的效果等：能够廉价且简易地实现包括上述高侧电路和上述低侧电路的整体结构。
附图说明
图1是构成为具备本发明所涉及的信号传递电路的电力变换器的概要结构图。
图2是本发明的第一实施方式所涉及的信号传递电路的主要部分概要结构图。
图3是表示仲裁电路的处理功能的图。
图4是表示由脉冲生成电路根据仲裁电路的输出而生成的脉冲信号的例子的图。
图5是表示图2所示的信号传递电路的信号传递的方式的时序图。
图6是表示图2所示的电压变换电路的结构例的图。
图7是表示图2所示的电压变换电路的变形例的图。
图8是表示图2所示的锁存电路的结构例的图。
图9是表示图2所示的信号分析电路的结构例的图。
图10是表示图2所示的警报输出电路的结构例的图。
图11是表示图2所示的警报输出电路的动作的时序图。
图12是表示本发明的第二实施方式所涉及的信号传递的概念的图。
图13是本发明的第二实施方式所涉及的信号传递电路的主要部分概要结构图。
图14是表示图13所示的信号传递电路的信号传递的方式的时序图。
图15是表示本发明的第三实施方式所涉及的信号传递的概念的图。
图16是本发明的第三实施方式所涉及的信号传递电路的主要部分概要结构图。
图17是表示图16所示的计时电路的结构例的图。
图18是表示图16所示的解码器的结构例的图。
图19是表示图16所示的信号传递电路的信号传递的方式的时序图。
图20是表示以往的信号传递电路的一例的结构图。
具体实施方式
下面，参照附图来说明本发明的实施方式所涉及的信号传递电路。
图1是构成为具备本发明所涉及的信号传递电路的电力变换器的主要部分概要结构图。在图1中，HQ、LQ是例如由IGBT构成的开关元件，HQ、LQ进行图腾柱连接来形成半桥电路，交替地进行导通截止动作来切换直流电压E。
由高侧驱动器HD对上述上臂侧的开关元件HQ进行导通截止驱动，该高侧驱动器HD接收来自控制电路CONT的控制信号来进行动作。另外，由低侧驱动器LD对下臂侧的开关元件LQ进行导通截止驱动，该低侧驱动器LD接收来自上述控制电路CONT的控制信号来进行动作。此外，上述控制电路CONT、上述高侧驱动器HD以及上述低侧驱动器LD例如在高电压集成电路HVIC中被集成一体化。
附带地说，上述高侧驱动器HD构成为以作为第一电位的上述半桥电路的中点电位VS为基准电位，接收规定的电源电压VB(>VS)来进行动作。另外，上述低侧驱动器LD和上述控制电路CONT分别构成为以低于上述中点电位VS的作为第二电位的上述半桥电路的接地电位GND为基准电位，接收规定的电源电压VCC(>GND)来进行动作。因而，在此将上述高侧驱动器HD称为高侧电路，另外将上述低侧驱动器LD和上述控制电路CONT称为低侧电路。
在此，上述高侧驱动器HD和上述低侧驱动器LD负责对上述开关元件HQ、LQ分别进行导通截止驱动。并且，上述高侧驱动器HD和上述低侧驱动器LD具备对分别流过上述开关元件HQ、LQ的电流及其动作温度进行监视的功能。上述电流的检测是例如通过设置于各上述开关元件HQ、LQ的电流检测用发射极来进行的。另外，上述温度的检测是例如通过与各上述开关元件HQ、LQ组装为一体的温度检测用二极管来进行的。
而且，上述高侧驱动器HD和上述低侧驱动器LD具备以下功能：在检测出过电流、过热等异常时，通过停止驱动各上述开关元件HQ、LQ来保护该开关元件HQ、LQ，并且将其异常检测信号通知给上述控制电路CONT。此时，需要将从作为高侧电路的上述高侧驱动器HD向上述控制电路CONT通知的上述异常检测信号电平下调至该控制电路CONT的基准电位。
图2是本发明的第一实施方式所涉及的信号传递电路1的主要部分概要结构图，10是设置于前述的HVIC的高侧电路，20是低侧电路。该信号传递电路1负责将在上述高侧电路10(具体地说高侧驱动器HD)中检测的多种异常检测信号OHE、OCE、UVE进行电平下调后传递到上述低侧电路20。上述异常检测信号OHE是表示由过热检测部11检测出的过热的信号，上述异常检测信号OCE是表示由过电流检测部12检测出的过电流的信号，然后上述异常检测信号UVE是表示由电压降低检测部13检测出的电压降低的信号。
上述信号传递电路1具备仲裁(arbiter)电路14，该仲裁电路14将从各上述检测部11、12、13输入的多种异常检测输入OHIN、OCIN、UVIN与其优先级相应地进行输出。该仲裁电路14基本上按照先到优先来与上述异常检测输入OHIN、OCIN、UVIN相应地输出异常检测信号OHE、OCE、UVE。但是，在上述多种异常检测输入OHIN、OCIN、UVIN同时产生的情况下，上述仲裁电路14例如像图3所示那样按[OHIN>UVIN>OCIN]的优先顺序来输出上述异常检测信号OHE、UVE、OCE。
另外，上述信号传递电路1具备脉冲生成电路15，该脉冲生成电路15与从上述仲裁电路14输出的上述异常检测信号OHE、OCE、UVE相应地生成脉冲信号。并且，上述信号传递电路1中并联地具备用于将上述异常检测信号OHE、OCE、UVE传递到上述低侧电路20的两个开关元件16、17。这些开关元件16、17例如包括高耐压的作为p沟道型MOS-FET的PM1、PM2。这些开关元件16、17分别将其源极连接于上述电源电压VB，将漏极连接于上述低侧电路20的后述的电压变换电路。上述脉冲生成电路15以各上述开关元件16、17不会同时导通的定时生成与各上述异常检测信号OHE、OCE、UVE相应的多个脉冲信号，并将该脉冲信号施加到上述开关元件16、17的各栅极。
具体地说，例如图4所示那样，在输出表示过热的上述异常检测信号OHE时，上述脉冲信号由使上述开关元件17以第一周期连续地进行导通截止动作的连续脉冲信号构成。另外，在输出表示过电流的上述异常检测信号OCE时，上述脉冲信号由使上述开关元件16以第一周期连续地进行导通截止动作的连续脉冲信号构成。而且，在输出表示电压降低的上述异常检测信号UVE时，上述脉冲信号由使上述两个开关元件16、17以比上述第一周期长的第二周期交替地进行导通截止动作的脉冲信号构成。
即，上述仲裁电路14与过热异常、过电流异常以及电压降低异常的产生状况相应地生成异常检测信号OHE、OCE、UVE。然后，上述脉冲生成电路15例如图5所示那样在上述仲裁电路14的管理下与上述异常检测信号OHE、OCE、UVE相应地生成分别对上述开关元件16、17进行导通截止驱动的脉冲信号。
具体地说，在仅产生了过热异常时，如图5中区间A所示那样只有上述开关元件17以第一周期被进行导通截止驱动。另外，在仅产生了电压降低异常的情况下，如区间B所示那样上述开关元件16、17以第二周期被交替地进行导通截止驱动。而且，在上述过热异常与电压降低异常同时产生了的情况下，如区间C所示那样，上述过热异常优先于上述电压降低异常，只有上述开关元件17以第一周期被进行导通截止驱动。
另外，在仅产生了过电流异常时，如图5中区间D所示那样只有上述开关元件16以第一周期被进行导通截止驱动。另外，在除了过电流异常以外还同时产生了上述过热异常的情况下，如区间E所示那样优先于上述开关元件16的驱动而只有上述开关元件17以第一周期被进行导通截止驱动。另外，在上述过电流异常与上述电压降低异常同时产生了的情况下，如区间F所示那样上述开关元件16、17以第二周期被交替地进行导通截止驱动。而且，在电压降低异常与上述过热异常及过电流异常一起同时产生了的情况下，如区间G所示那样上述过热异常优先，只有上述开关元件17以第一周期被进行导通截止驱动。
另一方面，上述低侧电路20具备电压变换电路21，该电压变换电路21将通过上述开关元件16、17传递的上述脉冲信号进行电压变换后取入，生成以作为该低侧电路20的基准电位的接地电位GND为基准的脉冲信号。该电压变换电路21例如图6所示那样构成为具备电压变换部21a和共模噪声滤波器21b，实现为具备复原上述脉冲信号的脉冲生成功能的电路。
具体地说，上述电压变换电路21中的上述电压变换部21a例如图6所示那样包括电阻R1、R2和齐纳二极管ZD1、ZD2，该电阻R1、R2与上述开关元件16、17的各漏极串联连接，该齐纳二极管ZD1、ZD2与这些各电阻R1、R2分别并联连接，对该电阻R1、R2处产生的电压进行钳位。而且，上述电压变换部21a构成为以上述接地电位GND为基准将上述电阻R1、R2处产生的电压作为上述脉冲信号来复原。
此外，也能够例如图7所示那样，使用一对由n沟道型MOS-FET构成的第一电流镜电路CM11、CM21以及一对由p沟道型MOS-FET构成的第二电流镜电路CM12、CM22来构成上述电压变换部21a。在该情况下，通过上述齐纳二极管ZD1、ZD2对上述第一电流镜电路CM11、CM21的漏极/源极间电压进行钳位。
而且，通过上述第一电流镜电路CM11、CM21的输出来驱动上述第二电流镜电路CM12、CM22，通过该第二电流镜电路CM12、CM22的输出电流来在上述电阻R1、R2处产生电压。因而，在这样构成的上述电压变换部21a中，也以上述接地电位GND为基准，通过上述开关元件16、17传递的脉冲信号被复原为上述电阻R1、R2处产生的电压。
另外，上述共模噪声滤波器21b例如图6和图7所分别示出的那样构成为开关电路SW1、SW2，该开关电路SW1、SW2是将p沟道型MOS-FET和n沟道型MOS-FET各两级、共计四级进行图腾柱连接而成的。第一开关电路SW1中的第一级的作为p沟道型MOS-FET的PM11和第三级的作为n沟道型MOS-FET的NM11在各栅极处被输入从上述电阻R2得到的脉冲信号来互补地进行导通截止动作。另外，第二级的作为p沟道型MOS-FET的PM12和第四级的作为n沟道型MOS-FET的NM12在各栅极被输入从上述电阻R1得到并通过非电路NOT1进行了反转的脉冲信号来互补地进行导通截止动作。
因而，在通过上述开关元件16、17同时对上述第一开关电路SW1输入了脉冲信号时，该第一开关电路SW1禁止这些脉冲信号的输出。而且，在仅通过上述开关元件16对该第一开关电路SW1输入了上述脉冲信号时，该第一开关电路SW1输出该脉冲信号。像这样被共模滤波处理后在上述作为p沟道型MOS-FET的PM12与第三级的作为n沟道型MOS-FET的NM11的连接点处得到的脉冲信号经由输出放大器AMP1而作为异常检测信号ER1输出。
另外，同样地，上述第二开关电路SW2中的第一级的作为p沟道型MOS-FET的PM21和第三级的作为n沟道型MOS-FET的NM21在各栅极处被输入从上述电阻R1得到的脉冲信号来互补地进行导通截止动作。另外，第二级的作为p沟道型MOS-FET的PM22和第四级的作为n沟道型MOS-FET的NM22在各栅极处被输入从上述电阻R2得到并通过非电路NOT2进行了反转的脉冲信号来互补地进行导通截止动作。
因而，与上述第一开关电路SW1同样地，在通过第一上述开关元件16、17同时对上述第二开关电路SW2输入了脉冲信号时，该第二开关电路SW2禁止这些脉冲信号的输出。而且，在仅通过上述开关元件17对该第二开关电路SW2输入了上述脉冲信号时，该第二开关电路SW2输出该脉冲信号。像这样被共模滤波处理后在上述第二级的作为p沟道型MOS-FET的PM22与第三级的作为n沟道型MOS-FET的NM21的连接点处得到的脉冲信号经由输出放大器AMP2而作为异常检测信号ER2输出。
在此，回到上述低侧电路20的结构的说明，如图2所示，上述低侧电路20具备锁存电路22，该锁存电路22锁存由上述电压变换电路21进行电压变换而复原的脉冲信号。另外，上述低侧电路20具备信号分析电路23，该信号分析电路23对上述锁存电路22中锁存的上述脉冲信号进行分析来判定前述的异常检测信号的类型。并且，上述低侧电路20具备警报输出电路24，该警报输出电路24根据作为上述信号分析电路23的输出的信号分析结果来输出警报信号ALM。
具体地说，上述锁存电路22例如图8所示那样并联地具备分别锁存前述的由脉冲信号构成的上述异常检测信号ER1、ER2的两级结构的锁存器LT11、LT12和锁存器LT21、LT22。这些锁存器LT11、LT12、LT21、LT22接收被输入上述异常检测信号ER1、ER2的脉冲生成电路PG所生成的时钟信号CLK来进行锁存动作。
附带地说，上述脉冲生成电路PG构成为：在分别形成上述异常检测信号ER1、ER2的脉冲信号中的一方发生反转时，与该反转同步地生成上述时钟信号CLK。然后，上述第一级的锁存器LT11、LT21接收上述时钟信号CLK来分别锁存上述异常检测信号ER1、ER2。另外，上述第二级的锁存器LT12、LT22分别锁存上述第一级的锁存器LT11、LT21中保持的异常检测信号。
因而，在前述的两级结构的上述锁存器LT11、LT12和上述锁存器LT21、LT22中，锁存表示上述异常检测信号ER1、ER2的变化的状态的信号。而且，上述锁存器LT11、LT12和上述锁存器LT21、LT22中分别锁存而保持的共计2位的信号作为分别表示过热和过电流的异常检测信号OHR、OCR而分别输出。此外，各上述锁存器LT11、LT12、LT21、LT22接收后述的清除信号CLR而一齐被复位从而初始化。
对这样构成的上述锁存电路22中保持的上述异常检测信号ER1、ER2进行分析的上述信号分析电路23例如按照图9所示的逻辑并根据上述异常检测信号ER1、ER2的历时性的转移状态变化来判定该异常检测信号ER1、ER2所表示的异常的类型。即，在上述异常检测信号OHR、OCR为[00]、[00]时，上述信号分析电路23将其判定为不存在异常。而且，在上述异常检测信号OHR为[11]且上述异常检测信号OCR为[00]时，上述信号分析电路23将其判定为处于过热异常。
另外，在上述异常检测信号OHR为[00]且上述异常检测信号OCR为[11]时，上述信号分析电路23将其判定为处于过电流异常。而且，在上述异常检测信号OHR为[01]或[10]且上述异常检测信号OCR为[10]或[01]时，上述信号分析电路23将其判定为处于低电压异常。该低电压异常的判定是基于：如前所述，在输出上述异常检测信号UVE时，上述两个开关元件16、17以比检测出上述过热和过电流时长的周期交替地进行导通截止动作。即，是基于：在该情况下，上述锁存电路22中保持的信号在第一级和第二级中不同、且在上述异常检测信号ER1、ER2之间互不相同。
而且，由于如前所述那样以不会使上述开关元件16、17同时导通为条件来生成上述脉冲信号，因此在上述异常检测信号OHR、OCR作为[10(11)]、[11(10)]而共同表示相同的值时，将该状态判定为接收异常。在该情况下，生成上述清除信号CLR来使上述锁存电路22复位。像这样对上述异常检测信号OHR和上述异常检测信号OCR进行分析的上述信号分析电路23实现为存储器，该存储器被输入上述异常检测信号OHR和上述异常检测信号OCR，选择性地输出作为其分析结果的表示异常的类型的信号ERDET、OHER、OCER、UVER、RXER。
那么，被输入这种分析结果、即上述信号ERDET、OHER、OCER、UVER、RXER的上述警报输出电路24例如如图10所示那样具备触发器FF，该触发器FF被输入上述异常检测信号ERDET而被置位。而且，构成为通过该触发器FF的置位输出对作为n沟道型MOS-FET的NM31进行导通驱动，由此输出警报信号ALM。
另外，上述警报输出电路24中并联地具备接收上述触发器FF的置位输出来分别锁存上述信号OHER、OCER、UVER、RXER的四个锁存器LT1、LT2、LT3、LT4。并且，上述警报输出电路24中并联地具备与作为p沟道型MOS-FET的PM30之间形成电流镜电路的、作为恒流源的四个作为p沟道型MOS-FET的PM31、PM32、PM33、PM34。而且，与这些各作为p沟道型MOS-FET的PM31、PM32、PM33、PM34分别串联地连接有作为开关的四个作为p沟道型MOS-FET的PM41、PM42、PM43、PM44。
这些作为p沟道型MOS-FET的PM41、PM42、PM43、PM44通过上述锁存器LT1、LT2、LT3、LT4的各输出而被选择性地导通，负责利用包括上述作为p沟道型MOS-FET的PM31、PM32、PM33、PM34的恒流源对电容器C1进行充电。然后，随着上述电容器C1的充电而在该电容器C1中产生的充电电压被提供至比较器COMP，与基准电压Vref进行比较。而且，在上述电容器C1的充电电压超过了上述基准电压Vref时，上述比较器COMP发出用于指示停止输出警报信号的结束信号TEND。
通过该结束信号TEND，借助延迟电路而与上述电容器C1并联连接的作为n沟道型MOS-FET的NM32被导通驱动，上述电容器C1中充入的电荷被放出而该电容器C1被复位。另外，上述结束信号TEND被施加到上述触发器FF的复位端子，并且被输入到设置于该触发器FF的置位端子的前级的与门电路。该与门电路负责仅在上述触发器FF处于复位状态、且上述结束信号TEND未输出时对该触发器FF的置位端子施加上述异常检测信号ERDET。
因而，上述触发器FF如图11所示那样在被输入上述异常检测信号ERDET的定时被置位，随之上述电容器C1的充电开始，之后在该电容器C1的充电电压超过上述基准电压Vref而输出了上述结束信号TEND时上述触发器FF被复位。其结果，在上述触发器FF被置位的整个期间t内输出上述警报信号ALM。
此时，只要对分别设定给上述作为p沟道型MOS-FET的PM31、PM32、PM33、PM34的固定电流值进行加权，上述电容器C1的充电电流就会与上述信号OHER、OCER、UVER、RXER的类型相应地变化。其结果，在该电容器C1的充电电压达到上述基准电压Vref为止的期间t、即生成上述结束信号TEND的定时上产生时间差。因而，能够与上述信号OHER、OCER、UVER、RXER的类型相应地改变上述警报信号ALM的输出时间。然后，通过辨别该警报信号ALM的输出时间，能够判定上述异常检测的类型。
就这样，根据这样构成的信号传递电路1，与在高侧电路10中产生的多种(在本例中为三种)异常检测信号OHIN、OCIN、UVIN相应地，按规定的优先顺序生成表示异常的类型的信号OHER、OCER、UVER。然后，与这些信号OHER、OCER、UVER相应地生成使前述的两个开关元件16、17的一方连续地进行导通截止动作的脉冲信号或者使上述开关元件16、17交替地导通的脉冲信号。然后，将这些脉冲信号通过上述开关元件16、17传递到低侧电路20。
因而，能够不受上述高侧电路10中的电源电压变动(dV/dt)的影响地向上述低侧电路20传递信号。另外，上述开关元件16、17不会被同时进行导通驱动，因此能够简易且有效地去除该两个开关元件16、17中混入的共模噪声的影响，来分别可靠地检测各上述脉冲信号。
因此，在上述低侧电路20中，能够根据分别通过上述开关元件16、17传递的脉冲信号来正确地判别上述高侧电路10中产生的异常的类型。特别是，能够使用上述两个开关元件16、17来简易且可靠地将上述高侧电路10中产生的三种异常的类型以及不存在异常的状态传递到上述低侧电路20，其实用上的优点极大。
此外，也能够构成为：并联地设置三个开关元件PM1、PM2、PM3，生成使这些开关元件PM1、PM2、PM3择一地导通的脉冲信号来从上述高侧电路10向上述低侧电路20传递信号。在该情况下，只要与上述高侧电路10中产生的异常的类型相应地例如生成仅使上述开关元件PM1、PM2、PM3中的一个以第一周期进行导通截止动作的脉冲信号、以及使上述开关元件PM1、PM2、PM3中的两个交替地进行导通截止动作的第二周期的脉冲信号即可。这样一来，能够传递将不存在异常的状态包括在内的六种异常的类型。
接着，说明本发明的第二实施方式所涉及的信号传递电路1。
本实施方式与通过前述的仲裁电路14根据信号类型的优先级所得到的异常检测信号OHE、OCE、UVE相应地，生成例如图12所示那样脉宽不同的三种脉冲信号。而且，构成为该脉冲信号例如图13所示那样仅通过一个开关元件16传递到低侧电路20。附带地说，上述三种脉冲信号的脉宽T1、T2、T3例如图12所示那样被设定为[T2＝2·T1]、[T3＝2·T2＝4·T1]。
例如使用对规定频率的基准时钟信号进行计数的3位的计数器18以及选择该计数器18的输出的多路复用器19来生成这种与异常信号的类型相应的脉宽T1、T2、T3的脉冲信号。具体地说，通过如下方式来生成：与例如由2位数据[01]、[10]、[11]构成的表示异常信号的类型的上述异常检测信号OHE、OCE、UVE相应地，控制上述计数器18和上述多路复用器19的各动作。然后，使用上述脉宽T1、T2、T3的脉冲信号来连续地对上述开关元件16进行导通截止驱动。
另一方面，在上述低侧电路20中，使用通过上述电压变换部21a进行电压变换后得到的脉冲信号，在该脉冲信号的脉宽时间内对电容器C2进行充电。然后，在脉宽检测电路25中，通过并联设置的三个比较器CMP1、CMP2、CMP3将上述电容器C2的充电电压与基准电压Vref1、Vref2、Vref3分别进行比较，来分别求出与各上述脉宽相当的输出ALM1、ALM2、ALM3。之后，上述脉宽检测电路25通过与门电路AND1、AND2对各上述比较器CMP1、CMP2、CMP3的输出ALM1、ALM2、ALM3进行掩蔽(masking)处理，选择性地输出上述输出ALM1、ALM2、ALM3中的一个。
附带地说，在本例中构成为按[ALM1<ALM2<ALM3]的优先顺序来输出警报信号。另外，在图13中与上述电容器C2并联连接的作为n沟道型MOS-FET的NM31根据通过非电路反转后的上述脉冲信号被进行导通驱动，以负责放出上述电容器C2的充电电荷。
就这样，根据这样构成的信号传递电路1，如图14所示的其动作定时那样，与异常检测信号的类型相应地变更对上述开关元件PM1进行导通驱动的脉冲信号的脉宽T1、T2、T3，因此随之上述电容器C2的充电电压发生变化。而且，在上述电容器C2的充电电压超过了上述基准电压Vref1、Vref2、Vref3时，上述比较器CMP1、CMP2、CMP3依次使其输出A1、A2、A3反转。
而且，对于各上述比较器CMP1、CMP2、CMP3的输出A1、A2、A3，从上述基准电压被设定得高的上级的比较器CMP2、CMP3的输出A2、A3起依序掩蔽。其结果，只要在上述电容器C2被复位的定时提取各上述比较器CMP1、CMP2、CMP3的输出A1、A2、A3，就能够由此择一地求出与上述异常的类型相应的异常检测输出ALM1、ALM2、ALM3。
因而，通过如上所述那样通过上述开关元件16传递与异常的类型相应的脉宽T1、T2、T3的脉冲信号，也能够与之前的实施方式同样地简易且可靠地向上述低侧电路20传递高侧电路10中产生的异常的类型。而且，仅使用一个开关元件16就能够可靠地传递表示异常的类型的信号。但是，不能否认的是，在本实施方式的情况下，根据上述脉冲信号的脉宽T1、T2、T3的设定条件，从该信号传递到该脉冲信号的分析为止要耗费时间。因而，期望的是，与根据异常的类型而决定的紧急度相应地将上述脉宽T1、T2、T3设定为最佳，这是不言而喻的。
另外，也能够如下那样实施本发明。
该第三实施方式与通过前述的仲裁电路14根据信号类型的优先级所得到的异常检测信号OHE、OCE、UVE相应地，生成例如图15所示那样脉冲数n不同的三种脉冲信号列。而且，将该脉冲信号列例如图16所示那样通过一个开关元件16传递到低侧电路20。附带地说，脉冲数不同的上述三种脉冲信号列例如图15所示那样，在隔着固定的休止期间Tb而设定的固定的信号输出期间Ta内输出的脉冲数n不同。
在该图15所示的例子中，与上述异常检测信号OHE、OCE、UVE相应地将上述信号输出期间Ta内的脉冲数n设定为4脉冲、6脉冲、8脉冲。这种脉冲信号列是通过如下方式生成的：例如图16所示那样，在通过分频器31对基准时钟信号CLK进行分频之后，通过3位的计数器32进行计数。然后，通过比较器33将该计数器32的计数值与表示上述异常检测信号OHE、OCE、UVE的2位的警报信息进行比较，根据其比较结果来控制与门电路34以掩蔽上述基准时钟信号CLK。
其结果，与上述异常检测信号OHE、OCE、UVE的类型相应地对通过上述与门电路34提供给上述开关元件16的上述基准时钟信号CLK的脉冲数进行限制。而且，上述开关元件16在上述计数器32的一个动作周期(Ta+Tb)内仅以通过了上述与门电路34的上述基准时钟信号CLK的脉冲数被进行导通截止驱动。
另外，在接收像这样从上述高侧电路10传递的脉冲信号的上述低侧电路20中，只要如下那样根据上述脉冲信号的脉冲数来分析上述异常检测信号的类型即可。即，通过4位的计数器36对通过上述电压变换部21a进行电压变换而得到的脉冲信号进行计数，通过锁存电路37锁存其计数值。此时，通过计时电路38来控制上述计数器36的计数动作以及上述锁存电路37的锁存定时。
附带地说，上述计时电路38例如图17所示那样具备触发器(FF)38a，该触发器38a接收从上述电压变换部21a得到的脉冲信号而被置位。另外，上述计时电路38具备第一计时器38b，该第一计时器38b通过第一比较器CMP11将接收上述触发器38a的置位输出来充电的电容器C11的充电电压与规定的基准电压Vref11进行比较。而且，构成为由该第一计时器38b求出上述脉冲信号的输出期间Ta。
并且，上述计时电路38具备第二计时器38c，该第二计时器38c通过第二比较器CMP12将通过上述第一比较器CMP11的输出来充电的电容器C12的充电电压与规定的基准电压Vref12进行比较。而且，构成为通过该第二计时器38c来求出上述脉冲信号的休止期间Tb。在此基础上，上述计时电路38构成为通过作为上述第二计时器38c的上述第二比较器CMP12的输出来使上述触发器38a复位，由此将上述第一计时器38b和第二计时器38c分别初始化。
根据这样构成的上述计时电路38，在接收到通过上述电压变换部21a从上述高侧电路10传递的脉冲信号的时间点，上述触发器38a被置位。因而，上述第一计时器38b以上述脉冲信号的接收定时为起点来开始计时动作，在经过上述期间Ta的时间点使上述计数器36的计数器动作停止。因而，上述计数器36对在上述期间Ta内接收到的脉冲信号进行计数。换言之，在上述计数器36中求出与上述异常检测信号OHE、OCE、UVE的类型相应地从上述高侧电路10传递的脉冲信号的脉冲数。
之后，在经过上述休止期间Tb的时间点上述锁存电路37被上述第二计时器38c启动，对在上述计数器36中求出的上述脉冲信号的脉冲数进行锁存。然后，作为上述锁存电路37中保持的计数值的脉冲数被提供至解码器39，求出与该脉冲数相应的警报输出。附带地说，上述解码器39构成为根据例如图18所示那样上述锁存电路37中保持的计数值来改变其输出ALM1、ALM2、ALM3。
因而，根据如上所述那样构成的信号传递电路1，如图19所示的其动作定时那样，与异常检测信号的类型相应地变更对上述开关元件16进行导通驱动的脉冲信号的固定期间Ta内的输出脉冲数n。因此，在上述低侧电路20中，通过上述计数器36对在上述固定期间Ta内检测出的脉冲信号的脉冲数进行计数，对其计数值进行分析，由此能够与之前的实施方式同样地判定出高侧电路10中产生的异常的类型。
特别是，根据本实施方式所涉及的信号传递电路1，只要与上述异常检测信号的类型相应地变更在固定期间Ta内通过上述开关元件16传递的脉冲信号的脉冲数n即可，因此能够简易且可靠地向上述低侧电路20传递该异常检测信号的类型。而且，与之前的实施方式同样地，仅使用一个开关元件16就能够可靠地传递表示异常的类型的信号。因此，起到与之前的各实施方式同样的效果。
此外，本发明并不限定于上述的各实施方式。例如也能够将第一实施方式中的信号传递的控制与第二或第三实施方式的信号传递的控制一并使用来进行信号传递。具体地说，也可以与上述异常检测信号的类型相应地改变使上述两个开关元件16、17的一方连续地进行导通截止动作的连续脉冲信号的周期，或者与上述异常检测信号的类型相应地改变使上述两个开关元件16、17交替地进行导通截止动作的脉冲信号的周期。这样一来，能够将更多类型的信号从上述高侧电路10传递到上述低侧电路20。
另外，关于前述的各实施方式中的脉冲信号的周期等，只要根据从上述高侧电路10向上述低侧电路20传递的信号的产生频度、信号传递的紧急性等标准来设定即可。除此以外，本发明能够在不脱离其宗旨的范围内进行各种变形来实施。
附图标记说明
HQ、LQ：高耐压开关元件；HVIC：高电压集成电路；HD：高侧驱动器；LD：低侧驱动器；CONT：控制电路；1：信号传递电路；10：高侧电路；11：过热检测部；12：过电流检测部；13：电压降低检测部；14：仲裁电路；15：脉冲生成电路；16：开关元件(PM1)；17：开关元件(PM2)；18：计数器；19：多路复用器；20：低侧电路；21：电压变换电路；21a：电压变换部；21b：共模噪声滤波器；22：锁存电路；23：信号分析电路；24：警报输出电路；25：脉宽检测电路；31：分频器；32：计数器；33：比较器；34：与门电路；36：计数器；37：锁存电路；38：计时电路；39：解码器。

Claims (6)

1.一种信号传递电路，其特征在于，具备：
输出电路，其设置于以第一电位为基准电位来进行动作的高侧电路，根据多个信号的优先级来选择性地生成多种脉冲信号并输出上述多种脉冲信号；
开关元件，其通过从该输出电路输出的脉冲信号被进行导通截止驱动，以将上述高侧电路的电源电压传递到以低于上述第一电位的第二电位为基准电位来进行动作的低侧电路；
电压变换电路，其设置于上述低侧电路，将通过上述开关元件传递的上述电源电压变换为以上述第二电位为基准电位的规定电压的脉冲信号；以及
信号分析电路，其对通过该电压变换电路得到的上述脉冲信号进行分析来复原上述多个信号，
其中，上述输出电路选择性地生成使并联设置的多个上述开关元件择一地导通的多种脉冲信号，
上述电压变换电路将通过各上述开关元件选择性地传递的电压分别变换为以上述第二电位为基准电位的规定电压的脉冲信号后将上述多种脉冲信号并行地输出，
上述信号分析电路中并联地具备多级锁存电路，该多级锁存电路以与基于从上述电压变换电路并行地输出的上述多种脉冲信号而生成的时钟信号同步的方式分别依次锁存该多种脉冲信号，该信号分析电路对这些锁存电路中分别保持的信号电平进行分析来复原上述多个信号。
2.根据权利要求1所述的信号传递电路，其特征在于，
上述多个信号是多种异常检测信号。
3.根据权利要求1所述的信号传递电路，其特征在于，
上述时钟信号被生成为与从上述电压变换电路并行地输出的上述多种脉冲信号中的任一种脉冲信号的反转定时同步的信号。
4.根据权利要求1所述的信号传递电路，其特征在于，
在各上述锁存电路中分别保持的信号电平表示多个上述开关元件处于同时导通状态时，上述信号分析电路判定为接收错误处理。
5.一种信号传递电路，其特征在于，具备：
输出电路，其设置于以第一电位为基准电位来进行动作的高侧电路，根据多个信号的优先级来选择性地生成多种脉冲信号并输出上述多种脉冲信号；
开关元件，其通过从该输出电路输出的脉冲信号被进行导通截止驱动，以将上述高侧电路的电源电压传递到以低于上述第一电位的第二电位为基准电位来进行动作的低侧电路；
电压变换电路，其设置于上述低侧电路，将通过上述开关元件传递的上述电源电压变换为以上述第二电位为基准电位的规定电压的脉冲信号；以及
信号分析电路，其对通过该电压变换电路得到的上述脉冲信号进行分析来复原上述多个信号，
其中，上述输出电路根据上述多个信号的优先级，与信号的类型相应地生成脉宽不同的脉冲信号来对上述开关元件进行导通截止驱动，
上述电压变换电路将通过上述开关元件选择性地传递的电压变换为以上述低侧电路中的上述第二电位为基准电位的脉冲信号，在该脉冲信号的脉宽内对电容器进行充电，
上述信号分析电路判定上述电容器的充电电压来复原上述多个信号。
6.一种信号传递电路，其特征在于，具备：
输出电路，其设置于以第一电位为基准电位来进行动作的高侧电路，根据多个信号的优先级来选择性地生成多种脉冲信号并输出上述多种脉冲信号；
开关元件，其通过从该输出电路输出的脉冲信号被进行导通截止驱动，以将上述高侧电路的电源电压传递到以低于上述第一电位的第二电位为基准电位来进行动作的低侧电路；
电压变换电路，其设置于上述低侧电路，将通过上述开关元件传递的上述电源电压变换为以上述第二电位为基准电位的规定电压的脉冲信号；以及
信号分析电路，其对通过该电压变换电路得到的上述脉冲信号进行分析来复原上述多个信号，
其中，上述输出电路根据上述多个信号的优先级，与信号的类型相应地生成脉冲数不同的脉冲信号列来对上述开关元件进行导通截止驱动，
上述电压变换电路将通过上述开关元件选择性地传递的电压变换为以上述低侧电路中的上述第二电位为基准电位的脉冲信号，在固定时间内每当检测出上述脉冲信号就对电容器进行充电，
上述信号分析电路判定上述固定时间后的上述电容器的充电电压来复原上述多个信号。
CN201480003913.7A 2013-06-25 2014-05-27 信号传递电路 Active CN104904108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013133228 2013-06-25
JP2013-133228 2013-06-25
PCT/JP2014/063929 WO2014208249A1 (ja) 2013-06-25 2014-05-27 信号伝達回路

Publications (2)

Publication Number Publication Date
CN104904108A CN104904108A (zh) 2015-09-09
CN104904108B true CN104904108B (zh) 2017-06-30

Family

ID=52141601

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480003913.7A Active CN104904108B (zh) 2013-06-25 2014-05-27 信号传递电路
CN201480003914.1A Active CN104904121B (zh) 2013-06-25 2014-06-25 信号传递电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480003914.1A Active CN104904121B (zh) 2013-06-25 2014-06-25 信号传递电路

Country Status (5)

Country Link
US (2) US10050525B2 (zh)
EP (2) EP2937997B1 (zh)
JP (2) JP6015858B2 (zh)
CN (2) CN104904108B (zh)
WO (2) WO2014208249A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051655A1 (ja) * 2014-10-01 2016-04-07 富士電機株式会社 レベルシフト回路
WO2016072180A1 (ja) 2014-11-06 2016-05-12 富士電機株式会社 半導体素子の駆動装置
JP6566555B2 (ja) * 2015-07-14 2019-08-28 三菱重工サーマルシステムズ株式会社 電力変換装置及び空調機
JP6398949B2 (ja) * 2015-11-05 2018-10-03 三菱電機株式会社 半導体素子の駆動装置
EP3386089B1 (en) * 2016-07-13 2020-01-01 Fuji Electric Co., Ltd. Power module
US10348303B2 (en) * 2016-08-26 2019-07-09 Semiconductor Components Industries, Llc Differential level shift circuit
CN109831191B (zh) * 2016-09-13 2021-10-26 华为技术有限公司 一种多路时钟分发电路及电子设备
US10181813B2 (en) 2016-10-27 2019-01-15 Power Integrations, Inc. Half-bridge inverter modules with advanced protection through high-side to low-side control block communication
US10386912B2 (en) 2017-01-12 2019-08-20 International Business Machines Corporation Operating pulsed latches on a variable power supply
CN109981084B (zh) * 2017-12-27 2023-06-30 一诺仪器（中国）有限公司 基于fpga的窄脉冲输出系统及方法
US11121617B2 (en) * 2018-07-24 2021-09-14 Gd Midea Air-Conditioning Equipment Co., Ltd. Driver IC circuit of intelligent power module, intelligent power module, and air conditioner
US10862483B2 (en) 2019-01-25 2020-12-08 Infineon Technologies Austria Ag Low power cycle to cycle bit transfer in gate drivers
US11183835B2 (en) * 2019-07-16 2021-11-23 Infineon Technologies Austria Ag Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
JP7443692B2 (ja) * 2019-07-29 2024-03-06 株式会社デンソーウェーブ 産業用制御装置の入力モジュール
JP2021082887A (ja) * 2019-11-15 2021-05-27 富士電機株式会社 スイッチング制御回路
CN111781871B (zh) * 2020-06-30 2021-10-01 镇江宇诚智能装备科技有限责任公司 一种智能体结构及其多外设模块拼接与识别方法
CN111836409B (zh) * 2020-06-30 2023-06-09 镇江宇诚智能装备科技有限责任公司 一种多智能体系统结构及其控制方法
JP7438091B2 (ja) 2020-12-15 2024-02-26 三菱電機株式会社 半導体デバイス駆動回路
CN115473521B (zh) * 2022-11-02 2023-01-24 深圳大学 基于新颖仲裁器的超低功耗强物理不可克隆函数电路结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798596A (en) * 1970-10-27 1974-03-19 Nippon Denso Co Centralized warning system for vehicles
US5543994A (en) * 1995-02-27 1996-08-06 International Rectifier Corporation MOSFET driver with fault reporting outputs

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531812B2 (ja) * 1989-12-13 1996-09-04 茨城日本電気株式会社 電源異常監視回路
JP3325697B2 (ja) * 1994-01-20 2002-09-17 三菱電機株式会社 パワーデバイスの制御装置およびモータの駆動制御装置
JP3429937B2 (ja) * 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JPH1117508A (ja) * 1997-06-20 1999-01-22 Toshiba Corp パワーモジュール及び電力変換装置
US6208280B1 (en) * 1999-01-11 2001-03-27 Seagate Technology Llc Converting a pulse-width modulation signal to an analog voltage
JP2001147243A (ja) * 1999-11-24 2001-05-29 Mitsubishi Electric Corp アナログ信号検出回路及び半導体電力変換装置の交流側電流検出器
JP4792655B2 (ja) * 2000-05-01 2011-10-12 富士電機株式会社 インテリジェントパワーモジュール
US6934139B2 (en) * 2000-05-01 2005-08-23 Fuji Electric Device Technology Co., Ltd. Intelligent power module
JP4311887B2 (ja) * 2001-04-18 2009-08-12 三菱電機株式会社 信号処理装置
JP4319362B2 (ja) 2001-07-12 2009-08-26 三菱電機株式会社 逆レベルシフト回路およびパワー用半導体装置
JP3711257B2 (ja) 2001-10-30 2005-11-02 三菱電機株式会社 電力用半導体装置
JP2003324937A (ja) * 2002-05-09 2003-11-14 Mitsubishi Electric Corp 駆動装置
US7061195B2 (en) * 2002-07-25 2006-06-13 International Rectifier Corporation Global closed loop control system with dv/dt control and EMI/switching loss reduction
JP3911268B2 (ja) 2003-12-22 2007-05-09 松下電器産業株式会社 レベルシフト回路
JP4600226B2 (ja) * 2005-09-16 2010-12-15 株式会社日立製作所 電動機の駆動制御装置
WO2008101548A1 (en) * 2007-02-22 2008-08-28 Mueta B.V. Level shift circuit
JP5082574B2 (ja) * 2007-05-07 2012-11-28 三菱電機株式会社 半導体装置
JP5326927B2 (ja) * 2009-08-19 2013-10-30 富士電機株式会社 レベルシフト回路
JP5402852B2 (ja) 2009-12-04 2014-01-29 富士電機株式会社 レベルシフト回路
US8405422B2 (en) 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
JP5677129B2 (ja) * 2011-02-22 2015-02-25 ローム株式会社 信号伝達回路及びこれを用いたスイッチ駆動装置
CN202171760U (zh) * 2011-06-08 2012-03-21 京微雅格（北京）科技有限公司 一种时钟动态切换电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798596A (en) * 1970-10-27 1974-03-19 Nippon Denso Co Centralized warning system for vehicles
US5543994A (en) * 1995-02-27 1996-08-06 International Rectifier Corporation MOSFET driver with fault reporting outputs

Also Published As

Publication number Publication date
EP2930846B1 (en) 2020-12-02
CN104904121B (zh) 2017-08-08
EP2937997A4 (en) 2016-09-14
JPWO2014208249A1 (ja) 2017-02-23
WO2014208249A1 (ja) 2014-12-31
EP2930846A1 (en) 2015-10-14
US20150303811A1 (en) 2015-10-22
EP2930846A4 (en) 2016-08-03
WO2014208624A1 (ja) 2014-12-31
US10050525B2 (en) 2018-08-14
JP6015858B2 (ja) 2016-10-26
CN104904108A (zh) 2015-09-09
JPWO2014208624A1 (ja) 2017-02-23
EP2937997A1 (en) 2015-10-28
EP2937997B1 (en) 2018-11-28
US9685859B2 (en) 2017-06-20
CN104904121A (zh) 2015-09-09
US20150303797A1 (en) 2015-10-22
JP6024825B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
CN104904108B (zh) 信号传递电路
AU2012247027B2 (en) Method for operating a converter and a switching cell and a converter
TWI392203B (zh) 具有縮短停滯時間之電源轉換驅動電路及系統
TWI339000B (zh)
KR100933651B1 (ko) 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템
CN100411286C (zh) 直流-直流变换器
CN102064807A (zh) 具有过电流检测功能的开关电路
JP6468399B2 (ja) 半導体素子の駆動装置
CN103460588A (zh) 电力转换装置的控制装置
JP2020120572A (ja) ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送
US8994437B2 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
JP3831355B2 (ja) ゲート駆動方法、ゲート駆動回路及びゲート駆動用パワーｉｃ
JP2005110366A (ja) ドライブ回路
RU2414787C1 (ru) Многоканальный твердотельный контроллер нагрузки
US9842480B2 (en) Alarm processing circuit
KR100845780B1 (ko) 반도체 메모리 장치의 클럭 생성 회로
JP2021176253A (ja) ゲート駆動装置および複合ゲート駆動装置
CN106953512B (zh) 驱动电路、转换器及驱动方法
CN108155902A (zh) 置位和重置脉冲发生器电路
CN216290166U (zh) 半导体电路
JP7342573B2 (ja) 電力変換装置
JP2018182899A (ja) ゲート駆動回路および電力変換装置
WO2017122053A1 (en) Gate control system and method thereof for providing control over voltage and current transition
KR101046570B1 (ko) 부트스트랩 다이오드 및 래치신호를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
SU1647881A2 (ru) Цифровой широтно-импульсный модул тор

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant