JP2020120572A - ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 - Google Patents
ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 Download PDFInfo
- Publication number
- JP2020120572A JP2020120572A JP2020009942A JP2020009942A JP2020120572A JP 2020120572 A JP2020120572 A JP 2020120572A JP 2020009942 A JP2020009942 A JP 2020009942A JP 2020009942 A JP2020009942 A JP 2020009942A JP 2020120572 A JP2020120572 A JP 2020120572A
- Authority
- JP
- Japan
- Prior art keywords
- side region
- low
- termination
- gate driver
- event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 23
- 230000005540 biological transmission Effects 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 32
- 230000000295 complement effect Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 10
- 230000011664 signaling Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 16
- 230000006870 function Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 230000001976 improved effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010411 postconditioning Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Abstract
Description
ここで添付の図面を参照しながら実施形態について説明する。
Claims (22)
- ゲートドライバであって、前記ゲートドライバは、
第1の電圧ドメイン内で動作するハイサイド領域と、
前記第1の電圧ドメインよりも低い第2の電圧ドメイン内で動作するローサイド領域と、
前記ハイサイド領域と前記ローサイド領域との間に挿入され、前記第1の電圧ドメインを前記第2の電圧ドメインから分離するように構成された終端領域と、
前記ハイサイド領域内に配置され、ハイサイド電力トランジスタを駆動するように構成されたハイサイドゲートドライバと、
前記ローサイド領域内に配置され、ローサイド電力トランジスタを駆動するように構成されたローサイドゲートドライバと、
前記終端領域内に配置され、前記ハイサイド領域と前記ローサイド領域との間で情報ビットを伝送するように構成された複数の終端ダイオードと、
を有し、
前記複数の終端ダイオードの各々は、前記ローサイド領域に結合されたアノードと、前記ハイサイド領域に結合されたカソードと、を含む、
ゲートドライバ。 - 前記複数の終端ダイオードは、前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されているときに、前記ハイサイド領域と前記ローサイド領域との間で情報ビットを伝送するように構成されており、
前記複数の終端ダイオードは、前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されていないときに、前記ハイサイド領域と前記ローサイド領域との間の前記情報ビットの伝送を阻止するように構成されている、
請求項1記載のゲートドライバ。 - 前記第1の電圧ドメインと前記第2の電圧ドメインとは、前記ローサイド電力トランジスタがターンオンされている間は整合されており、
前記第1の電圧ドメインと前記第2の電圧ドメインとは、前記ハイサイド電力トランジスタがターンオンされている間は整合されていない、
請求項2記載のゲートドライバ。 - 前記複数の終端ダイオードの第1の終端ダイオードペアは、前記ローサイド領域から前記ハイサイド領域へ差動シグナリングを介して第1の情報ビットを伝送するように構成されており、
前記複数の終端ダイオードの第2の終端ダイオードペアは、前記ハイサイド領域から前記ローサイド領域へ差動シグナリングを介して第2の情報ビットを伝送するように構成されている、
請求項1記載のゲートドライバ。 - 前記第1の情報ビットは、電流パルス情報を含み、前記ハイサイドゲートドライバは、前記第1の情報ビットを受信し、前記電流パルス情報に基づき前記ハイサイド電力トランジスタを駆動するために用いられる電流パルスの電流レベルをセットするように構成されている、
請求項4記載のゲートドライバ。 - 前記第2の情報ビットは、前記ハイサイド電力トランジスタと前記ローサイド電力トランジスタとが結合されたインバータレッグに対応する診断情報を含む、
請求項4記載のゲートドライバ。 - 前記診断情報は、前記インバータレッグにおける過電流状態を表す、
請求項6記載のゲートドライバ。 - 前記ローサイド領域は、マイクロコントローラに結合されており、前記ローサイド領域は、前記マイクロコントローラから前記第1の情報ビットを受信し、前記第2の情報ビットを前記マイクロコントローラに伝送するように構成されている、
請求項4記載のゲートドライバ。 - 前記ローサイド領域は、前記マイクロコントローラへの前記第2の情報ビットの伝送に応答して、前記マイクロコントローラから少なくとも1つの制御信号を受信するように構成されており、前記少なくとも1つの制御信号は、前記ハイサイドゲートドライバおよび前記ローサイドゲートドライバを制御するように構成されている、
請求項8記載のゲートドライバ。 - 前記ゲートドライバは、さらに、
前記終端領域内に配置された第1の擾乱検出ダイオードと、
前記ハイサイド領域内に配置された第1のイベントセンサと、
前記終端領域内に配置された第2の擾乱検出ダイオードと、
前記ローサイド領域内に配置された第2のイベントセンサと、
を有し、
前記第1の擾乱検出ダイオードは、少なくとも1つの擾乱イベント中、前記ローサイド領域から前記ハイサイド領域へ第1のイベント検出電流が流れるのを許可し、前記少なくとも1つの擾乱イベントが存在しないときは、前記ローサイド領域から前記ハイサイド領域へ前記第1のイベント検出電流が流れるのを阻止するように構成されており、
前記第1のイベントセンサは、前記第1のイベント検出電流を検出し、前記第1のイベント検出電流の検出に応答して、前記複数の終端ダイオードのうち少なくとも1つの終端ダイオードを介して受信される前記ハイサイド領域への伝送を阻止するように構成されており、
前記第2の擾乱検出ダイオードは、前記少なくとも1つの擾乱イベント中、前記ローサイド領域から前記ハイサイド領域へ第2のイベント検出電流が流れるのを許可し、前記少なくとも1つの擾乱イベントが存在しないときは、前記ローサイド領域から前記ハイサイド領域へ前記第2のイベント検出電流が流れるのを阻止するように構成されており、
前記第2のイベントセンサは、前記第2のイベント検出電流を検出し、前記第2のイベント検出電流の検出に応答して、前記複数の終端ダイオードのうち少なくとも1つの別の終端ダイオードを介して受信される前記ローサイド領域への伝送を阻止するように構成されている、
請求項1記載のゲートドライバ。 - 前記少なくとも1つの擾乱イベントは、負のVsイベントおよび下降するdVs/dtイベントのうちの少なくとも一方を含み、Vsは、ハイサイドアース電圧である、
請求項10記載のゲートドライバ。 - 前記ゲートドライバは、さらに、
前記ローサイド領域内に配置され、少なくとも1つのアップリンク情報ビットを伝送するように構成されたローサイド送信機と、
前記ハイサイド領域内に配置され、前記ローサイド送信機から前記少なくとも1つのアップリンク情報ビットを受信するように構成されたハイサイド受信機と、
前記ハイサイド領域内に配置され、少なくとも1つのダウンリンク情報ビットを伝送するように構成されたハイサイド送信機と、
前記ローサイド領域内に配置され、前記ハイサイド送信機から前記少なくとも1つのダウンリンク情報ビットを受信するように構成されたローサイド受信機と、
を有する、
請求項1記載のゲートドライバ。 - 前記ハイサイド受信機は、前記少なくとも1つのアップリンク情報ビットの1つのアップリンク情報ビットを格納するように構成された第1のセット/リセット(SR)フリップフロップを含み、
前記ローサイド受信機は、前記少なくとも1つのダウンリンク情報ビットの1つのダウンリンク情報ビットを格納するように構成された第2のセット/リセット(SR)フリップフロップを含む、
請求項12記載のゲートドライバ。 - 前記ハイサイド受信機は、2つのアップリンク信号を有する差動シグナリングを介して、前記アップリンク情報ビットを受信し、前記2つのアップリンク信号が互いに相補的な値であるという状態では、前記アップリンク情報ビットを前記第1のSRフリップフロップに格納し、前記2つのアップリンク信号が互いに相補的な値ではないという状態では、前記アップリンク情報ビットを無視するように構成されており、
前記ローサイド受信機は、2つのダウンリンク信号を有する差動シグナリングを介して、前記ダウンリンク情報ビットを受信し、前記2つのダウンリンク信号が互いに相補的な値であるという状態では、前記ダウンリンク情報ビットを前記第2のSRフリップフロップに格納し、前記2つのダウンリンク信号が互いに相補的な値ではないという状態では、前記ダウンリンク情報ビットを無視するように構成されている、
請求項13記載のゲートドライバ。 - 前記ハイサイド受信機は、第1のイベントセンサを含み、前記第1のイベントセンサは、少なくとも1つの擾乱イベントを検出し、前記少なくとも1つの擾乱イベントの検出に応答して、前記第1のSRフリップフロップにおける前記アップリンク情報ビットの格納を阻止するように構成されており、
前記ローサイド受信機は、第2のイベントセンサを含み、前記第2のイベントセンサは、前記少なくとも1つの擾乱イベントを検出し、前記少なくとも1つの擾乱イベントの検出に応答して、前記第2のSRフリップフロップにおける前記ダウンリンク情報ビットの格納を阻止するように構成されている、
請求項13記載のゲートドライバ。 - 前記ハイサイド受信機は、第1のイベントセンサを含み、前記第1のイベントセンサは、少なくとも1つの擾乱イベントを検出し、前記少なくとも1つの擾乱イベントの検出に応答して、前記複数の終端ダイオードのうち少なくとも1つの終端ダイオードを介して受信される前記ハイサイド領域への伝送を阻止するように構成されており、
前記ローサイド受信機は、第2のイベントセンサを含み、前記第2のイベントセンサは、前記少なくとも1つの擾乱イベントを検出し、前記少なくとも1つの擾乱イベントの検出に応答して、前記複数の終端ダイオードのうち少なくとも1つの別の終端ダイオードを介して受信される前記ローサイド領域への伝送を阻止するように構成されている、
請求項12記載のゲートドライバ。 - ゲートドライバのハイサイド領域とローサイド領域との間の終端領域を介して、情報ビットを伝送する方法であって、前記方法は、
第1の電圧ドメイン内で前記ハイサイド領域を動作させるステップと、
前記第1の電圧ドメインよりも低い第2の電圧ドメイン内で前記ローサイド領域を動作させるステップと、
前記終端領域内に配置された複数の終端ダイオードを介して、前記ハイサイド領域と前記ローサイド領域との間で前記情報ビットを伝送するステップと、
を有し、
前記複数の終端ダイオードの各々は、前記ローサイド領域に結合されたアノードと、前記ハイサイド領域に結合されたカソードと、を含む、
方法。 - 前記方法は、さらに、
前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されている状態では、複数の終端ダイオードを介して前記ハイサイド領域と前記ローサイド領域との間で情報ビットを伝送するステップと、
前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されていない状態では、前記ハイサイド領域と前記ローサイド領域との間で前記情報ビットの伝送を阻止するステップと、
を有する、
請求項17記載の方法。 - 前記方法は、さらに、
前記複数の終端ダイオードのうち第1の終端ダイオードペアを用い、差動シグナリングを介して前記ローサイド領域から前記ハイサイド領域へ第1の情報ビットを伝送するステップと、
前記複数の終端ダイオードのうち第2の終端ダイオードペアを用い、差動シグナリングを介して前記ハイサイド領域から前記ローサイド領域へ第2の情報ビットを伝送するステップと、
を有する、
請求項17記載の方法。 - 前記方法は、さらに、
少なくとも1つの擾乱イベントを検出するステップと、
前記少なくとも1つの擾乱イベントの検出に応答して、前記ハイサイド領域と前記ローサイド領域との間で前記情報ビットの伝送を阻止するステップと、
を有する、
請求項17記載の方法。 - 集積回路であって、前記集積回路は、
第1の電圧ドメイン内で動作するハイサイド領域と、
前記第1の電圧ドメインよりも低い第2の電圧ドメイン内で動作するローサイド領域と、
前記ハイサイド領域と前記ローサイド領域との間に挿入され、前記第1の電圧ドメインを前記第2の電圧ドメインから分離するように構成された終端領域と、
前記ハイサイド領域内に配置されたハイサイド回路と、
前記ローサイド領域内に配置されたローサイド回路と、
前記終端領域内に配置され、前記ハイサイド領域と前記ローサイド領域との間で情報ビットを伝送するように構成された複数の終端ダイオードと、
を有し、
前記複数の終端ダイオードの各々は、前記ローサイド領域に結合されたアノードと、前記ハイサイド領域に結合されたカソードと、を含む、
集積回路。 - 前記複数の終端ダイオードは、前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されているときに、前記ハイサイド領域と前記ローサイド領域との間で情報ビットを伝送するように構成されており、
前記複数の終端ダイオードは、前記第1の電圧ドメインと前記第2の電圧ドメインとが整合されていないときに、前記ハイサイド領域と前記ローサイド領域との間の前記情報ビットの伝送を阻止するように構成されている、
請求項21記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/257,871 | 2019-01-25 | ||
US16/257,871 US10862483B2 (en) | 2019-01-25 | 2019-01-25 | Low power cycle to cycle bit transfer in gate drivers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120572A true JP2020120572A (ja) | 2020-08-06 |
JP7385482B2 JP7385482B2 (ja) | 2023-11-22 |
Family
ID=69374135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020009942A Active JP7385482B2 (ja) | 2019-01-25 | 2020-01-24 | ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10862483B2 (ja) |
EP (2) | EP4243287A3 (ja) |
JP (1) | JP7385482B2 (ja) |
KR (1) | KR20200093454A (ja) |
CN (1) | CN111490668A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11050418B2 (en) * | 2019-01-11 | 2021-06-29 | Infineon Technologies Ag | Gate level triggered desaturation blanking |
CN110994961B (zh) * | 2019-12-24 | 2020-11-20 | 浙江大学 | 功率开关管串联运行门极电压幅值补偿均压方法和电路 |
EP3993249A1 (en) * | 2020-10-28 | 2022-05-04 | NXP USA, Inc. | Advanced power supply to insure safe behavior of an inverter application |
DE102021208168A1 (de) * | 2021-07-29 | 2023-02-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Steuervorrichtung für ein Antriebssystem, Antriebssystem, Verfahren |
CN114537196B (zh) * | 2022-02-11 | 2024-03-05 | 上海临港电力电子研究有限公司 | 车用电驱系统的多目标控制充电优化方法及装置 |
US11916544B2 (en) * | 2022-03-01 | 2024-02-27 | Infineon Technologies Austria Ag | Short circuit detection and limiting channel current in transistor before turn off in short circuit condition |
CN114421906B (zh) * | 2022-03-14 | 2023-05-02 | 深圳市汇顶科技股份有限公司 | D类放大器及相关芯片和电子装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410815A (en) * | 1981-09-24 | 1983-10-18 | Sperry Corporation | Gallium arsenide to emitter coupled logic level converter |
US4616189A (en) * | 1985-04-26 | 1986-10-07 | Triquint Semiconductor, Inc. | Gallium arsenide differential amplifier with closed loop bias stabilization |
US5852367A (en) * | 1992-09-01 | 1998-12-22 | International Business Machines Corporation | Speed enhanced level shifting circuit utilizing diode capacitance |
US5304856A (en) * | 1992-12-17 | 1994-04-19 | At&T Bell Laboratories | Article comprising a balanced driver circuit with less power dissipation than conventional circuit |
JP3872594B2 (ja) * | 1998-05-21 | 2007-01-24 | 株式会社アドバンテスト | 半導体試験装置 |
EP1047149A3 (en) * | 1999-04-21 | 2003-02-12 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting/receiving apparatus |
JP4326638B2 (ja) | 1999-10-13 | 2009-09-09 | 富士電機デバイステクノロジー株式会社 | 半導体双方向スイッチ用信号伝送回路 |
US7671638B2 (en) | 2007-06-28 | 2010-03-02 | International Rectifier Corporation | Negative N-epi biasing sensing and high side gate driver output spurious turn-on prevention due to N-epi P-sub diode conduction during N-epi negative transient voltage |
JP6048052B2 (ja) | 2012-10-11 | 2016-12-21 | 富士電機株式会社 | 信号伝送装置およびスイッチング電源装置 |
JP6015858B2 (ja) | 2013-06-25 | 2016-10-26 | 富士電機株式会社 | 信号伝達回路 |
US10069439B2 (en) * | 2015-12-22 | 2018-09-04 | Renesas Electronics Corporation | Power conversion system, power module, and semiconductor device with diode coupling |
-
2019
- 2019-01-25 US US16/257,871 patent/US10862483B2/en active Active
-
2020
- 2020-01-17 CN CN202010052432.2A patent/CN111490668A/zh active Pending
- 2020-01-22 KR KR1020200008510A patent/KR20200093454A/ko not_active Application Discontinuation
- 2020-01-23 EP EP23182216.4A patent/EP4243287A3/en active Pending
- 2020-01-23 EP EP20020037.6A patent/EP3687066B1/en active Active
- 2020-01-24 JP JP2020009942A patent/JP7385482B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP4243287A3 (en) | 2023-10-25 |
US20200244265A1 (en) | 2020-07-30 |
JP7385482B2 (ja) | 2023-11-22 |
EP4243287A2 (en) | 2023-09-13 |
EP3687066B1 (en) | 2023-08-30 |
US10862483B2 (en) | 2020-12-08 |
EP3687066A1 (en) | 2020-07-29 |
CN111490668A (zh) | 2020-08-04 |
KR20200093454A (ko) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7385482B2 (ja) | ゲートドライバにおける低電力のサイクル・トゥー・サイクルビット転送 | |
EP3767315A1 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
KR101863014B1 (ko) | 자기 소호형 반도체 소자의 단락 보호 회로 | |
KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
US9979272B2 (en) | Semiconductor device | |
US8633745B1 (en) | Circuits and related techniques for driving a high side of a half bridge circuit | |
TW201334418A (zh) | 用於電壓驅動器的位準位移系統及方法 | |
JPWO2017208668A1 (ja) | 半導体素子の駆動装置 | |
US20190363626A1 (en) | Switch circuit | |
CN111527684B (zh) | 驱动电路内置型功率模块 | |
JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP3900178B2 (ja) | レベルシフト回路 | |
EP3902163B1 (en) | An isolation barrier communication system in a package for isolated gate driver communication | |
JP4218221B2 (ja) | 電力変換器の駆動回路 | |
JP2020028031A (ja) | トーテムポール回路用駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7385482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |