CN104900250A - 放大电路和包括该放大电路的半导体存储器件 - Google Patents

放大电路和包括该放大电路的半导体存储器件 Download PDF

Info

Publication number
CN104900250A
CN104900250A CN201410855347.4A CN201410855347A CN104900250A CN 104900250 A CN104900250 A CN 104900250A CN 201410855347 A CN201410855347 A CN 201410855347A CN 104900250 A CN104900250 A CN 104900250A
Authority
CN
China
Prior art keywords
sensing
signal
amplifying unit
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410855347.4A
Other languages
English (en)
Other versions
CN104900250B (zh
Inventor
金成镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104900250A publication Critical patent/CN104900250A/zh
Application granted granted Critical
Publication of CN104900250B publication Critical patent/CN104900250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

本发明涉及一种放大电路，其包括：第一感测放大单元，其适于感测并放大在输入/输出线路上的数据；第二感测放大单元，其适于感测并放大在所述输入/输出线路上的所述数据或所述第一感测放大单元的输出信号；以及控制单元，其适于在激活操作的初始操作周期期间激活所述第一感测放大单元并且在所述初始操作周期之后去活所述第一感测放大单元，其中所述第二感测放大单元在所述初始操作周期期间基于所述第一感测放大单元的所述输出信号执行感测和放大操作，以及在所述初始操作周期之后基于在所述输入/输出线路上的所述数据执行感测和放大操作。

Description

放大电路和包括该放大电路的半导体存储器件
相关申请的交叉引用
本申请要求于2014年3月5日提交的申请号为10-2014-0025938的韩国专利申请的优先权，该韩国专利申请以参阅方式全文并入本申请。
技术领域
本发明的示意性实施例涉及一种放大电路和包括该放大电路的半导体存储器件，以感测并放大在局部输入/输出线路和全局(global)输入/输出线路之间传送的数据。
背景技术
通常，数据输入/输出线路用于在半导体存储器件中传送数据。用于在数据输入/输出焊盘和存储单元区域之间传送数据的输入/输出线路被称为全局数据线路。全局数据线路联接至位于存储单元区域中的多个内存库。位线放大器的输出经由局部数据线路从存储单元区域被传送至全局数据线路。因此，需要在全局数据线路和局部数据线路之间传送数据的电路。与动态随机存储器(DRAM)一起，输入/输出感测放大器(IOSA)用于在读取操作期间将数据从局部数据线路传送至全局数据线路，并且写入驱动器用于在写入操作期间将数据从全局数据线路传送至局部数据线路。
半导体存储器件总是争取更大的存储容量和更低的操作电压。在大容量存储设备中，在数据线路对上存在升高的负载电容。随着操作电压继续降低，在数据线路对之间的差分电压差也减小。该差分电压的减小使放大电路越来越难感测并放大来自数据线路对的数据。
具有短的RAS至CAS延迟时间(tRCD)是高速半导体设备操作的核心要求。当为了高速操作而将RAS至CAS延迟时间(tRCD_min)降为最小时，如果位线电压电平下降并且没有恢复至足够的电平，那么一对局部输入/输出线路可能不具有足够的电位差来正确地传送和接收数据。换句话说，在激活操作之后，当应用读取命令信号时，由于位线感测放大器不能正确地操作，所以在一对局部输入/输出线路上的电压电平差变弱。因此，需要一种用于感测和放大最小电压电平差的感测放大单元。已经提出了在高速操作期间多阶段放大方案来提高数据传输效率。使用多阶段放大方案的感测放大单元在两个阶段中放大一对局部输入/输出线路的数据。由于多阶段放大操作响应于单独的选通脉冲信号被顺序地驱动，所以改善了输入信号的偏置特征。因此，在一对局部输入/输出线路中的小的电位差(例如，100mV)可以被放大并且传送至全局数据线路。也就是，使用多阶段放大方案的输入/输出感测放大单元可以以最小的RAS至CAS延迟时间tRCD_min改善数据传输效率，但是其可能还会增加电流消耗。
发明内容
本发明的示意性实施例涉及一种放大电路和包括该放大电路的半导体存储器件以感测并放大在局部输入/输出线路和全局输入/输出线路之间传送的数据。
放大电路和包括该放大电路的半导体存储器件通过控制输入/输出线路感测放大单元可以改善操作特性并且减少其电流消耗。
根据本发明的示意性实施例，一种放大电路可以包括：第一感测放大单元，其适于感测并放大在输入/输出线路上的数据；第二感测放大单元，其适于感测并放大在输入/输出线路上的数据或第一感测放大单元的输出信号；以及控制单元，其适于在激活操作的初始操作周期期间激活第一感测放大单元并且在初始操作周期之后去活第一感测放大单元，其中第二感测放大单元在初始操作周期期间基于第一感测放大单元的输出信号执行感测和放大操作以及在初始操作周期之后基于在输入/输出线路上的数据执行感测和放大操作。
初始操作周期是可以从应用激活命令信号直到驱动第二感测放大单元。
控制单元可以包括：启用信号生成单元，其适于生成在初始操作周期期间被激活的启用信号；第一选通脉冲信号生成单元，其适于延迟在读取操作期间被激活的列选择信号，并且生成第一选通脉冲信号；以及第二选通脉冲信号生成单元，其适于延迟列选择信号并且生成第二选通脉冲信号，其中第一感测放大单元基于启用信号被控制。
第一选通脉冲信号和第二选通脉冲信号可以被顺序地生成。
第一感测放大单元可以基于启用信号和第一选通脉冲信号被驱动，并且第二感测放大单元可以基于第二选通脉冲信号被驱动。
输入/输出线路可以是局部输入/输出线路。
根据本发明的另一个示意性实施例，一种半导体存储器件可以包括：位线感测放大器，其适于感测并放大存储在存储单元中的数据；数据传送单元，其适于基于列选择信号将由位线感测放大器放大的数据传送至第一输入/输出线路；控制单元，其适于生成在应用激活命令信号后在初始操作周期期间被激活的启用信号；第一感测放大单元，其适于基于启用信号感测并放大在第一输入/输出线路上的数据；第二感测放大单元，其适于在初始操作周期期间感测并放大从第一放大单元输出的数据，并且在初始操作周期之后感测和放大在第一输入/输出线路上的数据；以及输出驱动单元，其适于将感测放大单元的输出传送至第二输入/输出线路。
控制单元可以包括：启用信号生成单元，其适于生成启用信号；第一选通脉冲信号生成单元，其适于延迟列选择信号并且生成第一选通脉冲信号；以及第二选通脉冲信号生成单元，其适于延迟列选择信号并且生成第二选通脉冲信号，其中列选择信号在读取操作期间被激活。
第一选通脉冲信号和第二选通脉冲信号可以被顺序地生成。
第一感测放大单元可以基于启用信号和第一选通脉冲信号被驱动，并且第二感测放大单元可以基于第二选通脉冲信号被驱动。
第一输入/输出线路可以是局部输入/输出线路并且第二输入/输出线路可以是全局输入/输出线路。
根据本发明的另一个示意性实施例，一种半导体存储器件可以包括：位线感测放大器，其适于感测并放大存储在存储单元中的数据；数据传送单元，其适于基于列选择信号将由位线感测放大器放大的数据传送至第一输入/输出线路；控制单元，其适于延迟列选择信号，顺序地生成第一选通脉冲信号和第二选通脉冲信号，以及生成启用信号，该启用信号在从应用激活命令信号时直到生成第二选通脉冲信号的初始操作周期期间被激活；第一感测放大单元，其适于基于启用信号和第一选通脉冲信号感测和放大在第一输入/输出线路上的数据；第二感测放大单元，其适于在初始操作周期期间感测并放大从第一感测放大单元输出的数据，并且在初始操作周期之后基于第二选通脉冲信号感测和放大在第一输入/输出线路上的数据；以及输出驱动单元，其适于将第二感测放大单元的输出传送至第二输入/输出线路。
控制单元可以包括：启用信号生成单元，其适于生成启用信号；第一选通脉冲信号生成单元，其适于延迟列选择信号并且生成第一选通脉冲信号；和第二选通脉冲信号生成单元，其适于延迟列选择信号并且生成第二选通脉冲信号，其中列选择信号在读取操作期间被激活。
启用信号生成单元可以联接至第二选通脉冲信号生成单元，并且可以接收第二选通脉冲信号。
第一输入/输出线路可以是局部输入/输出线路并且第二输入/输出线路可以是全局输入/输出线路。
附图说明
图1是说明根据本发明的示意性实施例的半导体存储器件的框图。
图2是说明根据本发明的另一个示意性实施例的半导体存储器件的框图。
图3是说明包括根据本发明的示意性实施例的在图2中示出的控制单元和感测放大单元的框图。
图4是说明在图3中示出的放大电路的操作的时序图。
图5是说明在图3中示出的放大电路的第一感测放大单元的详细电路图。
图6是说明在图3中示出的放大电路的第二感测放大单元的详细电路图。
图7是说明根据本发明的另一个示意性实施例的在图2中示出的包括控制单元和感测放大单元的放大电路的框图。
图8是说明在图7中示出的放大电路的操作的时序图。
具体实施方式
下文将参照附图更详细地描述本发明的示意性实施例。但是，本发明可以以不同的形式实现，而不应被理解为限制于本文所提出的实施例。而是，提供这些实施例来使本文全面和完整，并且将向本领域技术人员完整地表达本发明的范围。贯穿全文，相同的附图标记直接对应于本发明各个附图和实施例中的相同部件。
附图不是必须按比例，并且在一些情况下，为了清楚地说明实施例的特征，夸大了比例。在本说明书中，使用了特定的术语。这些术语被用来描述本发明，并且不用来限定观念或限制本发明的范围。
还应注意，在本说明书中，“和/或”表示包括设置在“和/或”前和后的一个或更多个部件。另外，“连接/联接”不但指一个部件直接联接另一个部件，而且指一个部件通过中间部件而不直接联接另一个部件。此外，只要在一个句子中没有特别说明，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或加入一个或更多个部件、步骤、操作和元件。
图1是说明根据本发明的示意性实施例的半导体存储器件的框图。
参照图1，半导体存储器件1000可以包括存储单元阵列110、控制单元130、感测放大单元150、写入驱动器170和数据输入/输出缓冲器190。感测放大单元150可以包括第一感测放大单元152和第二感测放大单元154。
存储单元阵列110可以包括联接至字线和位线的多个存储单元。
在激活操作的初始阶段期间，控制单元130控制第一感测放大单元152使得第二感测放大单元154响应于第一感测放大单元152的输出信号被驱动。控制单元130控制第一感测放大单元152使其在初始阶段之后被停用，使得第二感测放大单元154响应于第一输入/输出线路LIOT和LIOB上的数据被驱动。
感测放大单元150在数据的读取操作期间被驱动。感测放大单元150的第一感测放大单元152和第二感测放大单元154在启用信号被激活时感测并且放大在第一输入/输出线路LIOT和LIOB上的数据。当启用信号被去活(inactivate)时，不驱动第一感测放大单元152。
更具体地，当启用信号在初始操作周期期间被激活时，第一感测放大单元152操作，并且在第一输入/输出线路LIOT和LIOB上的数据首先被第一感测放大单元152放大，然后被第二感测放大单元154放大。如果启用信号被去活，第一感测放大单元152停止操作，第二感测放大单元154放大在输入/输出线路LIOT和LIOB上的数据。由第二感测放大单元154放大的数据可以被传送至第二输入/输出线路GIO。在第二输入/输出线路GIO上的数据被传送至数据输入/输出缓冲器109并且经由第二输入/输出焊盘输出。第一输入/输出线路LIOT和LIOB可以是局部输入/输出线路，并且第二输入/输出线路GIO可以是全局输入/输出线路。下文中，第一输入/输出线路LIOT和LIOB被称为局部输入/输出线路并且第二输入/输出线路GIO被称为全局输入/输出线路。
写入驱动器170在数据的写入操作期间被驱动。经由数据输入/输出缓冲器190输入的数据被提供至写入驱动器170。然后，数据被传送至由写入驱动器170选择的存储单元。
图2是说明根据本发明的另一个示意性实施例的半导体存储器件的框图。
参照图2，半导体存储器件2000可以包括存储单元阵列210、位线感测放大单元220、列控制单元230、数据传送单元240、控制单元250、感测放大单元260和输出驱动单元270。
存储单元阵列210可以包括联接至字线和位线的多个存储单元。
位线感测放大单元220感测并放大存储在存储单元阵列210上的数据。
列控制单元230响应于读取命令信号RD和地址信号ADD激活列选择信号YI和对应于地址信号ADD的传送激活信号LSAEN。
数据传送单元240响应于列选择信号YI将由位线感测放大单元220放大的数据传送至局部输入/输出线路LIOT和LIOB。数据传送单元240可以包括开关单元241和局部感测放大器243。开关单元241响应于列选择信号YI被开启。如果开关单元241被开启，那么在位线上的数据被传送至区段输入/输出线路SIOT和SIOB。局部感测放大器243响应于被激活的传送激活信号LASEN被驱动。局部感测放大器243将在区段输入/输出线路SIOT和SIOB上的数据传送至局部输入/输出线路LIOT和LIOB。也就是，局部感测放大器243感测在区段输入/输出线路SIOT和SIOB之间的电压差，并且将电压差放大并且传送至局部输入/输出线路LIOT和LIOB。
控制单元250可以控制感测放大单元260的操作。下文将参照图3详细描述。
感测放大单元260响应于控制单元250在初始操作周期期间的输出信号在两个阶段中感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。在初始化操作周期之后，通过第二阶段的感测和放大操作而在第一阶段无感测和放大操作，感测放大单元260感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。下文将参照图3详细描述感测放大单元260。
输出驱动单元270可以将从感测放大单元260输出的数据经由输出线路LIOT1和LIOB1传送至全局输入/输出线路GIO。
图3是说明包括根据本发明的示意性实施例在图2中示出的控制单元250和感测放大单元260的框图。
控制单元250可以包括启用信号生成单元251、第一选通脉冲信号生成单元253和第二选通脉冲信号生成单元255。感测放大单元260可以包括第一感测放大单元261和第二感测放大单元263。
启用信号生成单元251生成启用信号EN，该信号在预定的初始操作周期期间在接收到激活命令时被激活。第一选通脉冲信号生成单元253延迟在读取操作期间被激活的列选择信号YI，并且生成第一选通脉冲信号IOSTBP1。也就是，第一选通脉冲信号生成单元253接收并且延迟列选择信号YI，并且生成第一选通脉冲信号IOSTBP1。
第二选通脉冲信号生成单元255延迟列选择信号YI并且生成第二选通脉冲信号IOSTBP2。第二选通脉冲信号生成单元255调整第二选通脉冲信号IOSTBP2的输出时序使得第二感测放大单元263在第一感测放大单元261的放大操作之后操作。第一选通脉冲信号IOSTBP1和第二选通脉冲信号IOSTBP2被顺序地生成并且应用至第一感测放大单元261和第二感测放大单元263。
初始操作周期可以根据半导体存储器件的特征被设置为最小RAS至CAS延迟时间(tRCD_min)。如上所述，感测放大单元的操作特性会在最小RAS至CAS延迟时间中劣化。因此，启用信号EN在最小RAS至CAS延迟时间的周期期间被激活，并且在最小RAS至CAS延迟时间的周期之后被停用。
第一感测放大单元261响应于启用信号EN和第一选通脉冲信号IOSTBP1感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。
第二感测放大单元263响应于第二选通脉冲信号IOSTBP2感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。
更具体地，应用激活命令信号ACT，并且在最小RAS至CAS延迟时间期间激活启用信号EN。通过使用读取命令信号RD延迟生成的列选择信号YI以生成第一选通脉冲信号IOSTBP1。第一感测放大单元261响应于启用信号EN和第一选通脉冲信号IOSTBP1感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。第二感测放大单元263响应于第二选通脉冲信号IOSTBP2感测并且放大由第一感测放大单元261放大的数据。也就是，感测放大单元260执行两个阶段的感测和放大操作。在经过最小RAS至CAS延迟时间之后，启用信号EN被去活并且第一感测放大单元261停止操作。因此，响应于读取命令信号RD生成第二选通脉冲信号IOSTBP2。第二感测放大单元263响应于第二选通脉冲信号IOSTBP2感测并放大在局部输入/输出线路LIOT和LIOB上的数据。
图4是说明在图3中示出的放大电路的操作的时序图。
参照图4，应用激活命令信号ACT，并且激活启用信号EN。启用信号EN在最小RAS至CAS延迟时间期间被激活，并且在经过最小RAS至CAS延迟时间之后被去活。由于应用读取命令信号RD，所以列选择信号YI被启用。在列选择信号YI被延迟预定时间后，第一选通脉冲信号IOSTBP1被启用，并且第二选通脉冲信号IOSTBP2被顺序地启用。当激活启用信号EN时，第一感测放大单元261和第二感测放大单元263响应于第一选通脉冲信号IOSTBP1和第二选通脉冲信号IOSTBP2被驱动，并且这可以由输出线路LIOT1和LIOB1的电压电平差确认。当去活启动信号EN时，第二感测和放大单元261响应于第二选通脉冲信号IOSTBP2被驱动，并且这可以由输出线路LIOT1和LIOB1的电压电平差确认。
也就是，根据本发明的实施例的放大电路在最小RAS至CAS延迟时间期间通过在最小RAS至CAS延迟时间期间驱动第一感测放大单元261和第二感测放大单元263并在最小RAS至CAS延迟时间之后驱动第二感测放大单元263，来感测并放大在局部输入/输出线路上的数据。因此，放大电路可以在最小RAS至CAS延迟时间期间改善操作特性，并且在最小RAS至CAS延迟时间之后可以通过只驱动第二感测放大单元而减少电流消耗。
图5是说明在图3中示出的放大电路的第一感测放大单元261的详细电路图。
参照图5，第一感测放大单元261可以包括第一锁存单元510和第一电流槽单元520。第一锁存单元510可以包括第一反相器单元511和第二反相器单元513。
第一锁存单元510和第一电流槽单元520在电源电压VDD端和接地电压VSS端之间联接。第一节点N1在第一锁存单元510和第一电流槽单元520之间联接。第一反相器单元511在电源电压VDD端和第一节点N1之间联接。第二反相器单元513在电源电压VDD端和第一节点N1之间联接。
第一锁存单元510具有交叉耦合结构并且放大和输出经由局部输入/输出线路LIOT和LIOB输入的差分信号。第一反相器单元511包括在电源电压VDD端和第一节点N1之间基于第三节点N3的电压驱动的第一PMOS晶体管MP1和第一NMOS晶体管MN1。第一PMOS晶体管MP1具有在电源电压VDD端和第二节点N2之间联接的源-漏路径，并且经由其栅极接收第三节点N3的电压。第一NMOS晶体管MN1具有在第一节点N1和第二节点N2之间联接的源-漏路径，并且经由其栅极接收第三节点N3的电压。
第二反相器单元513可以包括在电源电压VDD端和第一节点N1之间基于第二节点N2的电压被驱动的第二PMOS晶体管MP2和第二NMOS晶体管MN2。第二PMOS晶体管MP2具有联接在电源电压VDD和第三节点N3之间的源-漏路径，并且经由其栅极接收第二节点N2的电压。第二NMOS晶体管MN2具有联接在第一节点N1和第三节点N3之间的源-漏路径，并且经由其栅极接收第二节点的电压。
第一电流槽单元520可以包括在第一节点N1和接地电压VSS端串联联接的第三NMOS晶体管MN3和第四NMOS晶体管MN4。第三NMOS晶体管MN3和第四NMOS晶体管MN4可以具有在第一节点N1和接地电压VSS端之间联接的源-漏路径。第三NMOS晶体管MN3的栅极接收启用信号EN。第四NMOS晶体管MN4的栅极接收第一选通脉冲信号IOSTBP1。
下文中，将描述第一反相器单元511和第二反相器单元513的操作。
在局部输入/输出线路LIOT和LIOB上的数据经由第二节点N2和第三节点N3输入。第一反相器单元511的栅极和第二反相器单元513的栅极基于局部输入/输出线路的电压电平被驱动。例如，当数据的高逻辑电平经由正输入/输出线路LIOT被应用并且数据的低逻辑电平经由负输入/输出线路LIOB被应用时，第二反相器单元513的第二NMOS晶体管MN2和第一反相器单元511的第一PMOS晶体管MP1被驱动。当应用激活的启动信号EN并且应用第一选通脉冲信号时，第三NMOS晶体管MN3和第四NMOS晶体管MN4被驱动。因此，由于电流路径在第二NMOS晶体管MN2和接地电压VSS端之间形成，第三节点N3的电压电平比第三节点N3之前的电压电平更低。此外，由于电流路径在电源电压VDD端和第一PMOS晶体管MP1之间形成，所以第二节点N2的电压电平比第二节点N2之前的电压电平更高。也就是，与初始电压电平差相比，在正局部输入/输出线路LIOT和负局部输入/输出线路LIOB之间的电压电平差增大。
另一方面，由于当启用信号EN被去活时，不驱动第三NMOS晶体管MN3，不形成电流路径。因此，如果启用信号EN被去活，第一感测放大单元261不操作。
图6是说明在图3中示出的放大电路的第二感测放大单元263的详细电路图。
参照图6，第二放大单元263可以包括第二锁存单元530、信号输入单元540和第二电流槽单元550。第二锁存单元530可以包括第三反相器单元531和第四反相器单元533。
第二锁存单元530、信号输入单元540和第二电流槽单元550在接地电压VSS端和电源电压VDD端之间联接。第四节点N4联接在信号输入单元540和第二电流槽单元550之间。第五节点N5和第六节点N6联接在第二锁存单元530和信号输入单元540之间。
第二锁存单元530具有含第三反相器单元531和第四反相器单元533的交叉耦合结构并且放大且输出差分信号。
第三反相器单元531可以包括在电源电压VDD端和第五节点N5之间基于第八节点N8的电压被驱动的第三PMOS晶体管MP3和第五NMOS晶体管MN5。第三PMOS晶体管MP3具有在电源电压VDD端和第七节点N7之间联接的源-漏路径，并且经由其栅极接收第八节点N8的电压。第五NMOS晶体管MN5具有联接在第五节点N5和第七节点N7之间的源-漏路径，并且经由其栅极接收第八节点N8的电压。
第四反相器单元533可以包括在电源电压VDD端和第六节点N6之间基于第七节点N7的电压驱动的第四PMOS晶体管MP4和第六NMOS晶体管MN6。第四PMOS晶体管MP4具有在电源电压VDD端和第八节点N8之间联接的源-漏路径，并且经由其栅极接收第七节点N7的电压。第六NMOS晶体管MN6具有联接在第六节点N6和第八节点N8之间的源-漏路径，并且经由其栅极接收第七节点N7的电压。
信号输入单元540可以包括第七NMOS晶体管MN7和第八NMOS晶体管MN8。第七NMOS晶体管MN7具有联接在第四节点N4和第五节点N5之间的源-漏路径，并且经由其栅极接收正局部输入/输出线路LIOT的信号。第八NMOS晶体管MN8具有联接在第四节点N4和第六节点N6之间的源-漏路径，并且经由其栅极接收负局部输入/输出线路LIOB的信号。
电流槽单元550可以包括第九NMOS晶体管MN9。第九NMOS晶体管MN9具有联接在接地电压VSS端和第四节点N4之间的源-漏路径，并且经由其栅极接收第二选通脉冲信号IOSTBP2。
将描述第二感测放大单元263的操作。输入信号被应用至信号输入单元540的局部输入/输出线路LIOT和LIOB。第二锁存单元530通过响应于第二选通脉冲信号IOSTBP2和输入信号差分放大第五节点N5和第六节点N6的电压而将输出信号输出至联接至第七节点N7和第八节点N8的输出线路LIOT1和LIOB1。
参照图5和6，当启动信号EN被激活时，第一感测放大单元261响应于第一选通脉冲信号IOSTBP1放大并输出在局部输入/输出线路LIOT和LIOB上的数据，并且放大的数据被应用于第二感测放大单元263的信号输入单元540。第二感测放大单元263接下来放大应用的数据并且响应于第二选通脉冲信号IOSTBP2将放大的数据输出至输出线路LIOT1和LIOB1。另一方面，当启用信号EN被去活时，第一感测放大单元261不操作，并且第二感测放大单元263响应于第二选通脉冲信号IOSTBP2将局部输入/输出线路LIOT和LIOB上的数据输出至输出线路LIOT1和LIOB1。
图7是说明根据本发明的另一个示意性实施例的在图2中示出的包括控制单元250和感测放大单元260的放大电路的框图。
控制单元250可以包括启用信号生成单元252、第一选通脉冲信号生成单元253和第二选通脉冲信号生成单元256。感测放大单元260可以包括第一感测放大单元261和第二感测放大单元263。
更具体地，控制单元250延迟列选择信号YI并且顺序地生成第一选通脉冲信号IOSTBP1和第二选通脉冲信号IOSTBP2。控制单元250在初始操作周期期间生成启用信号EN。初始操作周期表示从应用激活命令信号ACT的时间到生成第二选通脉冲信号ISOTBP2的时间的周期。
启用信号生成单元252生成启用信号EN，当应用激活命令信号ACT时，启用该启用信号EN，并且当应用第二选通脉冲信号IOSTBP2时，停用该启用信号EN。启用信号生成单元252接收来自第二选通脉冲信号生成单元256的第二选通脉冲信号IOSTBP2。也就是，第二选通脉冲信号IOSTBP2被反馈至启用信号生成单元252。换句话说，初始操作周期表示应用第一读取命令信号RD时的周期。
由于除了第二选通脉冲信号生成单元256将第二选通脉冲信号IOSTBP2反馈至启用信号生成单元252以外，在图7中示出的第一选通脉冲信号生成单元253和第二选通脉冲信号生成单元256的结构与在图3中示出的第一选通脉冲信号生成单元253和第二选通脉冲信号生成单元255的结构相同，因此省略了图7所示的第一选通脉冲信号生成单元253和第二选通脉冲信号生成单元256的详细描述。此外，由于在图7中所示的感测放大单元260的结构与在图3中示出的感测放大单元260的结构相同，省略了图7所示的感测放大单元260的详细描述。
下文中将描述放大电路的操作。
当应用激活命令信号ACT时激活启用信号EN。通过延迟列选择信号YI生成第一选通脉冲信号IOSTBP1，列选择信号YI响应于读取命令信号RD被生成。第一感测放大单元261响应于启用信号EN和第一选通脉冲信号IOSTBP1首先感测并放大在局部输入/输出线路LIOT和LIOB上的数据。然后，第二感测放大单元263响应于第二选通脉冲信号IOSTBP2感测并放大首先由第一感测放大单元261放大的数据。第二选通脉冲信号IOSTBP2被应用至启用信号生成单元252并且启用信号EN被去活。因此，第一感测放大单元261停止操作。然后，如果读取命令信号RD被应用，第二感测放大单元263响应于第二选通脉冲信号IOSTBP2感测并放大在局部输入/输出线路LIOT和LIOB上的数据。
因此，当启用信号EN被应用至第一感测放大单元261并且应用第一读取命令信号RD时，驱动第一感测放大单元261和第二感测放大单元263。也就是，执行两阶段感测放大操作。然后，使用读取命令信号RD生成第二选通脉冲信号IOSTBP2，并且响应于第二选通脉冲信号IOSTBP2仅第二感测放大单元263操作。
图8是说明在图7中示出的放大电路的操作的时序图。
参照图8，启用信号EN响应于激活命令信号ACT被激活。直到，启用信号EN被激活，直到应用第二选通脉冲信号IOSTBP2为止。如果应用第二选通脉冲信号IOSTBP2，启用信号EN被去活。列选择信号YI响应于读取命令信号RD被启用。在列选择信号YI被延迟预定量之后，第一选通脉冲信号IOSTBP1被激活，并且然后第二选通脉冲信号IOSTBP2被顺序地激活。第一感测放大单元和第二感测放大单元分别响应于第一选通脉冲信号IOSTBP1和第二选通脉冲信号IOSTBP2被驱动，并且这可以由接收来自感测放大单元的数据的输出线路LIOT1和LIOB1的电压电平差确认。启用信号EN响应于第二选通脉冲信号IOSTBP2被去活。当应用读取命令信号READ时，仅第二感测放大单元响应于第二选通脉冲信号IOSTBP2被驱动，并且这可以通过接收来自感测放大单元的数据的输出线路LIOT1和LIOB1的电压电平差确认。
当首先应用读取命令信号时，根据本发明的实施例的放大电路驱动第一感测放大单元和第二感测放大单元。然后，通过仅驱动第二感测放大单元，放大电路感测并且放大在局部输入/输出线路LIOT和LIOB上的数据。因此，根据本发明的实施例的放大电路可以改善感测放大单元的操作特性并且通过在经过预定时间后仅驱动第二感测放大单元来减少电流消耗。
尽管参照特定实施例描述了本发明，但是对本领域技术人员明显的是，在不偏离随附权利要求书限定的本发明精神和范围的情况下，可以进行各种修改和变型。

Claims (8)

1.一种放大电路，其包括：
第一感测放大单元，其适于感测并放大在输入/输出线路上的数据；
第二感测放大单元，其适于感测并放大在所述输入/输出线路上的所述数据或所述第一感测放大单元的输出信号；以及
控制单元，其适于在激活操作的初始操作周期期间激活所述第一感测放大单元并且在所述初始操作周期之后去活所述第一感测放大单元，
其中所述第二感测放大单元在所述初始操作周期期间基于所述第一感测放大单元的所述输出信号执行感测和放大操作，以及在所述初始操作周期之后基于在所述输入/输出线路上的所述数据执行感测和放大操作。
2.根据权利要求1所述的放大电路，其中所述初始操作周期是从应用激活命令信号直到驱动所述第二感测放大单元的周期。
3.根据权利要求1所述的放大电路，其中所述控制单元包括：
启用信号生成单元，其适于生成在所述初始操作周期期间被激活的启用信号；
第一选通脉冲信号生成单元，其适于延迟在读取操作期间被激活的列选择信号，并且生成第一选通脉冲信号；以及
第二选通脉冲信号生成单元，其适于延迟所述列选择信号并且生成第二选通脉冲信号，
其中所述第一感测放大单元基于所述启用信号被控制。
4.根据权利要求3所述的放大电路，其中所述第一选通脉冲信号和所述第二选通脉冲信号被顺序地生成。
5.根据权利要求3所述的放大电路，其中所述第一感测放大单元基于所述启用信号和所述第一选通脉冲信号被驱动，并且所述第二感测放大单元基于所述第二选通脉冲信号被驱动。
6.根据权利要求1所述的放大电路，其中所述输入/输出线路是局部输入/输出线路。
7.一种半导体存储器件，其包括：
位线感测放大器，其适于感测并放大存储在存储单元中的数据；
数据传送单元，其适于基于列选择信号将由所述位线感测放大器放大的数据传送至第一输入/输出线路；
控制单元，其适于生成在应用激活命令信号后在初始操作周期期间被激活的启用信号；
第一感测放大单元，其适于基于所述启用信号而感测并放大在所述第一输入/输出线路上的数据；
第二感测放大单元，其适于在所述初始操作周期期间感测并放大从所述第一放大单元输出的数据，并且在所述初始操作周期之后感测和放大在所述第一输入/输出线路上的数据；以及
输出驱动单元，其适于将所述感测放大单元的输出传送至第二输入/输出线路。
8.一种半导体存储器件，其包括：
位线感测放大器，其适于感测并放大存储在存储单元中的数据；
数据传送单元，其适于基于列选择信号将由所述位线感测放大器放大的数据传送至第一输入/输出线路；
控制单元，其适于延迟所述列选择信号，顺序地生成第一选通脉冲信号和第二选通脉冲信号，以及生成启用信号，所述启用信号在从应用激活命令信号直到生成所述第二选通脉冲信号的初始操作周期期间被激活；
第一感测放大单元，其适于基于所述启用信号和所述第一选通脉冲信号感测和放大在所述第一输入/输出线路上的数据；
第二感测放大单元，其适于在所述初始操作周期期间感测并放大从所述第一感测放大单元输出的数据，并且在所述初始操作周期之后基于所述第二选通脉冲信号感测和放大在所述第一输入/输出线路上的数据；以及
输出驱动单元，其适于将所述第二感测放大单元的输出传送至第二输入/输出线路。
CN201410855347.4A 2014-03-05 2014-12-31 放大电路和包括该放大电路的半导体存储器件 Active CN104900250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140025938A KR102163523B1 (ko) 2014-03-05 2014-03-05 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
KR10-2014-0025938 2014-03-05

Publications (2)

Publication Number Publication Date
CN104900250A true CN104900250A (zh) 2015-09-09
CN104900250B CN104900250B (zh) 2019-04-02

Family

ID=54017998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410855347.4A Active CN104900250B (zh) 2014-03-05 2014-12-31 放大电路和包括该放大电路的半导体存储器件

Country Status (3)

Country Link
US (1) US9455002B2 (zh)
KR (1) KR102163523B1 (zh)
CN (1) CN104900250B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719680A (zh) * 2016-01-11 2016-06-29 安徽大学 一种新型高速自启动型灵敏放大器电路
CN107039065A (zh) * 2017-05-17 2017-08-11 西安紫光国芯半导体有限公司 一种快速回写电路和方法
CN107221352A (zh) * 2017-05-17 2017-09-29 西安紫光国芯半导体有限公司 一种优化tRCD参数的方法
CN110379446A (zh) * 2018-04-12 2019-10-25 华邦电子股份有限公司 输出入多工器
WO2023134023A1 (zh) * 2022-01-14 2023-07-20 长鑫存储技术有限公司 一种感应放大电路、方法和半导体存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779800B2 (en) 2015-09-16 2017-10-03 Micron Technology, Inc. Timing control circuit shared by a plurality of banks
KR102381862B1 (ko) * 2015-12-10 2022-04-01 삼성전자주식회사 데이터 통신 장치
KR102515457B1 (ko) * 2016-03-02 2023-03-30 에스케이하이닉스 주식회사 센스앰프 및 이를 이용하는 메모리 장치
KR102518873B1 (ko) 2016-05-03 2023-04-07 에스케이하이닉스 주식회사 데이터 입출력 회로 및 이를 포함하는 반도체 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064613A (en) * 1998-12-28 2000-05-16 Etron Technology, Inc. Pre-sense amplifier with reduced output swing
US20020060946A1 (en) * 2000-11-20 2002-05-23 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device and method for operating same
US6611446B2 (en) * 1999-09-17 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor memory with multistage local sense amplifier
CN1967710A (zh) * 2005-09-28 2007-05-23 海力士半导体有限公司 半导体存储装置
CN102081966A (zh) * 2009-11-26 2011-06-01 上海宏力半导体制造有限公司 灵敏放大器装置及其输出控制方法
CN102543146A (zh) * 2012-01-19 2012-07-04 北京大学 Flash灵敏放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095254A (ja) * 2005-09-28 2007-04-12 Hynix Semiconductor Inc 半導体メモリ装置
KR20070073426A (ko) * 2006-01-05 2007-07-10 삼성전자주식회사 선택적으로 증폭단을 조절하는 데이터 라인 센스 앰프
KR100845782B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 증폭 회로
KR20090037249A (ko) 2007-10-11 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 전달 회로
KR20130072052A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 증폭기 회로, 집적회로 및 메모리

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064613A (en) * 1998-12-28 2000-05-16 Etron Technology, Inc. Pre-sense amplifier with reduced output swing
US6611446B2 (en) * 1999-09-17 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor memory with multistage local sense amplifier
US20020060946A1 (en) * 2000-11-20 2002-05-23 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device and method for operating same
CN1967710A (zh) * 2005-09-28 2007-05-23 海力士半导体有限公司 半导体存储装置
CN102081966A (zh) * 2009-11-26 2011-06-01 上海宏力半导体制造有限公司 灵敏放大器装置及其输出控制方法
CN102543146A (zh) * 2012-01-19 2012-07-04 北京大学 Flash灵敏放大器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719680A (zh) * 2016-01-11 2016-06-29 安徽大学 一种新型高速自启动型灵敏放大器电路
CN107039065A (zh) * 2017-05-17 2017-08-11 西安紫光国芯半导体有限公司 一种快速回写电路和方法
CN107221352A (zh) * 2017-05-17 2017-09-29 西安紫光国芯半导体有限公司 一种优化tRCD参数的方法
CN107221352B (zh) * 2017-05-17 2023-09-12 西安紫光国芯半导体有限公司 一种优化tRCD参数的方法
CN107039065B (zh) * 2017-05-17 2024-03-22 西安紫光国芯半导体有限公司 一种快速回写电路和方法
CN110379446A (zh) * 2018-04-12 2019-10-25 华邦电子股份有限公司 输出入多工器
CN110379446B (zh) * 2018-04-12 2021-05-11 华邦电子股份有限公司 输出入多工器
WO2023134023A1 (zh) * 2022-01-14 2023-07-20 长鑫存储技术有限公司 一种感应放大电路、方法和半导体存储器

Also Published As

Publication number Publication date
US20150255128A1 (en) 2015-09-10
KR20150104333A (ko) 2015-09-15
CN104900250B (zh) 2019-04-02
US9455002B2 (en) 2016-09-27
KR102163523B1 (ko) 2020-10-08

Similar Documents

Publication Publication Date Title
CN104900250A (zh) 放大电路和包括该放大电路的半导体存储器件
US20100315893A1 (en) Semiconductor memory device
US7616511B2 (en) Input/output line sense amplifier and semiconductor memory device using the same
US8953400B2 (en) Data control circuit
JP2011076696A (ja) 半導体メモリ装置及びビットライン感知増幅回路の駆動方法
KR102087439B1 (ko) 반도체 장치 및 이를 이용한 집적회로
KR100954112B1 (ko) 반도체 메모리 소자
US20080285361A1 (en) Input/output line sense amplifier and semiconductor device having the same
CN100428362C (zh) 包括有源负载电路的集成电路存储器件及其相关方法
CN110277111B (zh) 感测放大器和使用感测放大器的半导体存储装置
JP2009151914A (ja) センスアンプ電源電圧供給回路およびその駆動方法
KR20140029587A (ko) 반도체 장치 및 이를 위한 데이터 출력 회로
US7764557B2 (en) Sense amplifier driving circuit and semiconductor device having the same
US8750054B2 (en) Data input/output circuit and semiconductor memory device
KR100753418B1 (ko) 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US8767479B2 (en) Semiconductor memory device and driving method thereof
KR102652188B1 (ko) 전류 래치 센스 앰프 및 메모리 장치
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
KR20130140418A (ko) 입출력센스앰프
KR20130072057A (ko) 데이터 전달회로 및 이를 포함하는 반도체 메모리 장치
KR20130131996A (ko) 센스 앰프 제어 회로 및 이를 포함하는 반도체 메모리 장치
KR20140083294A (ko) 반도체 집적회로 및 그 방법
US20150124540A1 (en) Semiconductor integrated circuit
KR20120121240A (ko) 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant