JP2009151914A - センスアンプ電源電圧供給回路およびその駆動方法 - Google Patents

センスアンプ電源電圧供給回路およびその駆動方法 Download PDF

Info

Publication number
JP2009151914A
JP2009151914A JP2008202444A JP2008202444A JP2009151914A JP 2009151914 A JP2009151914 A JP 2009151914A JP 2008202444 A JP2008202444 A JP 2008202444A JP 2008202444 A JP2008202444 A JP 2008202444A JP 2009151914 A JP2009151914 A JP 2009151914A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
sense amplifier
voltage
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008202444A
Other languages
English (en)
Inventor
Shunki Sai
俊 基 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009151914A publication Critical patent/JP2009151914A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

【課題】 センスアンプの駆動時に、発生するピーク電流によって電源電圧に降下が生じることを、抑制するセンスアンプ電源電圧供給回路およびその駆動方法を提供する。
【解決手段】 センスアンプ電源電圧供給回路は、第１用途の電源電圧と接地電圧とが供給されてビットラインに載せられたデータをセンシングし増幅するセンスアンプ回路、前記第１用途の電源電圧と前記接地電圧とを前記センスアンプ回路に提供する電源電圧供給部、および、第２用途の電源によって、前記センスアンプの動作始点とその後の一定時間を含む期間に保持されるデカップリングノイズを生成し、前記デカップリングノイズを前記第１用途の電源電圧に提供するデカップリング部を備える。
【選択図】 図３

Description

本発明は半導体メモリ装置に関するものであって、より詳細には、センスアンプが動作する時、電源電圧に発生するノイズを任意に発生させたカップリングノイズで補償して、センスアンプに供給される電源電圧を安定化させるセンスアンプ動作電源電圧供給回路に関するものである。
ＤＲＡＭで特定のワードラインをオンにすると、そのワードラインがゲートに連結された多数のセルトランジスタが動作する。セルトランジスタの動作によって、セルトランジスタのストレージノードに充電されたチャージはビットラインにシェアされる。その後センスアンプが駆動され、センスアンプはビットラインにシェアされたチャージを感知し増幅する。
図１を参照して、一般的なセンスアンプの動作を説明する。
プルアップ駆動制御信号ＳＡＥＰとプルダウン駆動制御信号ＳＡＥＮがハイに転移されると、プルアップ駆動用トランジスタＮ１０とプルダウン駆動用トランジスタＮ１２がオンになる。
プルアップ駆動用トランジスタＮ１０とプルダウン駆動用トランジスタＮ１２がオンにされると、センスアンプ１０のプルアップ駆動端ＲＴＯとプルダウン駆動端ＳＢに、それぞれ電源電圧ＶＤＤと接地電圧ＶＳＳが印加される。この時、均等化回路１２は動作しない。均等化回路１２は、ビットラインイコライズ制御信号ＢＬＥＱによってスイッチングされる多数のトランジスタで構成され、ビットラインイコライズ制御信号ＢＬＥＱはセンスアンプ１０が駆動される場合にディスエイブルの状態を維持する。
センスアンプ１０は、プルアップ駆動端ＲＴＯとプルダウン駆動端ＳＢに電源電圧ＶＤＤと接地電圧ＶＳＳが供給されると、ビットラインＢＬ、ＢＬｂの電圧差を感知して増幅する。
センスアンプ１０において、ビットラインＢＬｂがビットラインＢＬよりも所定差△Ｖだけ低くなると、センスアンプ１０内のＰＭＯＳトランジスタＭＰ１は、ソースのプルアップ駆動端ＲＴＯに対するゲート−ソース間の電圧差Ｖｇｓが△Ｖだけ生じるため、オンになり始めて、ビットラインプリチャージ電圧レベルを有するビットラインＢＬの電圧レベルを徐々に高める。
ビットラインＢＬの電圧レベルが高くなると、センスアンプ１０のＰＭＯＳトランジスタＭＰ２がオフになり始め、ＮＭＯＳトランジスタＭＮ２は、ソースのプルダウン駆動端ＳＢに対するゲート−ソース間の電圧差Ｖｇｓが△Ｖだけ生じるため、オンになり始めてビットラインＢＬｂの電圧レベルを徐々に下げる。
このようなポジティブフィードバック方式で、ＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ２はオンにされ、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２はオフにされる。
よって、センスアンプ１０は、ビットラインＢＬがプルアップ駆動端ＲＴＯに印加される電源電圧ＶＤＤのレベルに到達するまで、そしてビットラインＢＬｂがプルダウン駆動端ＳＢに印加される接地電圧ＶＳＳのレベルに到達するまで、動作する。
ビットラインＢＬ，ＢＬｂが電源電圧ＶＤＤまたは接地電圧ＶＳＳのレベルに到達する過程において、電流Ｉ１，Ｉ２が生成される。これらの電流は電源電圧ＶＤＤの印加端と接地電圧ＶＳＳの印加端との間に直接に流れる電流であり、ビットラインＢＬ，ＢＬｂに印加された電圧がＶＤＤ／２であるときに、最も大きなピーク電流値を有する。
この際に発生する電流は、ＤＲＡＭ動作において最も大きなピーク電流であり、また最も大きな電流消費の要素でもある。
前述したように、一本のワードラインが活性化されると、それに関連した多数のセンスアンプ１０が動作し、センスアンプ１０の動作によってセルに充電されたチャージに応じて、ビットラインＢＬ，ＢＬｂは、電源電圧ＶＤＤおよび接地電圧ＶＳＳのレベル、または接地電圧ＶＳＳおよび電源電圧ＶＤＤのレベルで、増幅される。
この際、一本のワードラインに関連した多数のセンスアンプが動作することによる電流が、電源電圧ＶＤＤの印加端と接地電圧ＶＳＳの印加端との間に流れ、それによって電源電圧ＶＤＤは、図２の期間Ａでのように、一時的にドロップ降下し、接地電圧ＶＳＳは一時的に上昇する。
これを防止するために電源電圧ＶＤＤ印加端と接地電圧ＶＳＳ印加端との間にキャパシタＭＣ１を構成すれば、センスアンプ１０の動作時に瞬間的に必要になるチャージがキャパシタＭＣ１から供給されるため、ピーク電流によって形成される電源電圧ＶＤＤ上のノイズを減少させることができる。
一方、ＤＲＡＭテスト時には、テスト時間を短縮するために、バンク圧縮モード（Bank
Compress Mode）が用いられる。バンク圧縮モードは、1つのバンク単位で動作を行ってセルのフェール如何を検査するのではなく、複数個（一例として４つずつ）のバンクを同時に動作させてセルのフェール如何を検査するものである。
したがって、バンク圧縮モードにおいては、複数個のバンクのデータが圧縮されて１つのデータ出力ポートに出力され、それによってテスト時間を既存の方法の１／４程度に減少させることができる。
しかし、この場合、複数個のバンクのセンスアンプが同時に動作するため、電源電圧ＶＤＤの降下が、１つのバンクが動作する場合よりも複数倍増加して、ラストゥカス遅延時間ｔＲＣＤ（RAS to CAS Delay）が増加する現象が生じる。
現在、電源電圧ＶＤＤはＤＲＡＭ ＤＤＲ２において１.８Ｖで供給されているが、ＤＤＲ３においては１.５Ｖで供給され、これからは１.２Ｖ以下に低くなる見通しである。前述した理由で電源電圧ＶＤＤが減少することによってセンスアンプが動作する時に電源電圧ＶＤＤの過度の降下が発生すると、交流特性が劣化し、デバイス安定化が阻害される。
本発明は、センスアンプが駆動される時に、発生するピーク電流によって電源電圧に降下が生じることを、抑制するセンスアンプ電源電圧供給回路およびその駆動方法を提供する。
本発明によるセンスアンプ電源電圧供給回路は、第１用途の電源電圧と接地電圧の供給を受けてビットラインに載せられたデータをセンシングし増幅するセンスアンプ回路、および、第２用途の電源電圧によって、前記センスアンプの動作始点とその後の一定時間を含む期間に保持されるデカップリングノイズを生成し、前記デカップリングノイズを前記第１用途の電源電圧に提供するデカップリング部を備えることを特徴とする。
前記デカップリング部は、前記第２用途の電源電圧と接地電圧としてのデータ出力バッファ用電源電圧と接地電圧とで駆動され、または前記第２用途の電源電圧と接地電圧としてのＤＬＬ回路用電源電圧と接地電圧とで駆動される。
前記デカップリング部は、前記第２用途の電源電圧と接地電圧とによって駆動され、前記センスアンプの動作始点とその後の一定時間を含む期間にレベルがハイに転移される入力信号を駆動して出力する駆動回路、および、前記駆動回路と前記駆動回路の出力とによって電圧を充電して、前記入力信号のレベルがハイに転移される期間に対応して前記電源電圧供給部の前記第１用途の電源電圧に前記デカップリングノイズを提供するキャパシタを含む。
ここで、前記駆動回路は、直列に連結され、前記第２用途の電源電圧と接地電圧とによって駆動され、前記入力信号を駆動して前記キャパシタに出力する複数のインバータを含む。
前記駆動回路は、２段のインバータで構成され、前記キャパシタは、前記電源電圧供給部の前記第１用途の電源電圧がゲートに印加され、ソース、ドレインおよびウェルが前記駆動回路の出力に連結されるＮＭＯＳトランジスタ型キャパシタで構成される。
本発明によるセンスアンプの電源供給回路の駆動方法は、センスアンプの動作を制御する命令が生成されるステップ、前記命令に同期して前記センスアンプの動作始点とその後の一定時間を含む期間にハイレベルに転移される入力信号が提供されるステップ、ならびに、前記センスアンプの動作に用いられる電源電圧および接地電圧とは別の用途の電源電圧および接地電圧によって前記入力信号を駆動して、デカップリングノイズを前記センスアンプの動作に用いられる電源電圧に提供するステップを備えることを特徴とする。
ここで、前記デカップリングノイズは、データ出力バッファ用電源電圧および接地電圧またはＤＬＬ回路用電源電圧および接地電圧で駆動される。
前記デカップリングノイズは、前記センスアンプの駆動に用いられる電源電圧および接地電圧とは別の用途の電源電圧および接地電圧によって前記入力信号を駆動するステップ、および、駆動された前記入力信号を充電して前記センスアンプの駆動に用いられる電源電圧に印加するステップによって生成される。
したがって、本発明によると、センスアンプが駆動される時に生成されるデカップリングノイズによって、電源電圧上のピーク電流によって形成されるノイズが補償されるため、電源電圧に降下が生じることが抑制される。
このため、低電圧電源電圧で駆動されるＤＲＡＭにおけるRAS to CAS遅延時間ｔＲＣＤの劣化、およびバンク圧縮モードのようなパラレルテスト（Parallel Test）時に発生するRAS to CAS遅延時間ｔＲＣＤの劣化を、補償することができる。
本発明は、ＤＲＡＭにおいてセンスアンプが動作する時に、センスアンプの駆動に用いられる電源とは用途が異なる独立した電源でデカップリングノイズを生成し、センスアンプの動作始点にセンスアンプの動作のために印加される電源電圧上に形成されるノイズを、デカップリングノイズで補償する技術を開示する。
図３を参照すれば、本発明は、センスアンプ回路３０、電源電圧供給部３２、およびデカップリング部３４とを備え、センスアンプ回路３０はイコライズ部３６を介して電源電圧供給部３２と連結される。
より具体的には、センスアンプ回路３０はプルアップ駆動端ＲＴＯとプルダウン駆動端ＳＢを備え、プルアップ駆動端ＲＴＯとプルダウン駆動端ＳＢとの間にプルアップ用ＰＭＯＳトランジスタＭＰ１，ＭＰ２とプルダウン用ＮＭＯＳトランジスタＭＮ１，ＭＮ２が構成される。プルアップ用ＰＭＯＳトランジスタＭＰ１とプルダウン用ＮＭＯＳトランジスタＭＮ１は、共通ドレインを介して連結され、プルアップ用ＰＭＯＳトランジスタＭＰ２とプルダウン用ＮＭＯＳトランジスタＭＮ２は、別の共通ドレインを介して連結される。また、プルアップ用ＰＭＯＳトランジスタＭＰ１とプルダウン用ＮＭＯＳトランジスタＭＮ１の各ゲートは、プルアップ用ＰＭＯＳトランジスタＭＰ２とプルダウン用ＮＭＯＳトランジスタＮＭ２の共通ドレインに結合され、プルアップ用ＰＭＯＳトランジスタＭＰ２とプルダウン用ＮＭＯＳトランジスタＭＮ２の各ゲートは、プルアップ用ＰＭＯＳトランジスタＭＰ１とプルダウン用ＮＭＯＳトランジスタＮＭ１の共通ドレインに結合される。すなわち、センスアップ回路３０は、内部のトランジスタがクロスカップルされたラッチ構造を有する。プルアップ用ＰＭＯＳトランジスタＭＰ１とプルダウン用ＮＭＯＳトランジスタＭＮ１との間の共通ドレインは、ビットラインＢＬに連結され、プルアップ用ＰＭＯＳトランジスタＭＰ２とプルダウン用ＮＭＯＳトランジスタＭＮ２との間の共通ドレインは、ビットラインＢＬｂに連結される。
センスアンプ回路３０のプルアップ駆動端ＲＴＯと電源電圧ＶＤＤ印加端との間には、プルアップ電圧駆動用スイッチング素子であるＮＭＯＳトランジスタＮ２０が構成され、センスアンプ回路３０のプルダウン駆動端ＳＢと接地電圧ＶＢＢ印加端との間には、プルダウン電圧駆動用スイッチング素子であるＮＭＯＳトランジスタＮ２２が構成される。また、電源電圧ＶＤＤ印加端と接地電圧ＶＳＳ印加端との間には、ＮＭＯＳトランジスタ型キャパシタＭＣ１が構成される。ここで、ＮＭＯＳトランジスタＮ２０、ＮＭＯＳトランジスタＮ２２、およびＮＭＯＳトランジスタ型キャパシタＭＣ１は、センスアンプ回路３０の動作に必要な電源電圧ＶＤＤと接地電圧ＶＳＳとを提供する電源電圧供給部３２をなす。
センスアンプ回路３０とＮＭＯＳトランジスタＮ２０、Ｎ２２の間に均等化回路３６が構成され、均等化回路３６は、プルアップ駆動端ＲＴＯとプルダウン駆動端ＳＢとの間の連結をスイッチングする多数のトランジスタが、ビットラインイコライズ制御信号ＢＬＥＱによって制御される構成を有する。
また、電源電圧供給部３２の電源電圧ＶＤＤ印加端には、デカップリング部３４が構成されている。デカップリング部３４は、入力信号ＩＮを駆動する駆動回路であって、２段の直列連結されたインバータＩＶ１，ＩＶ２と、駆動された入力信号によって電圧を充電して、電源電圧ＶＤＤ印加端に形成されるノイズを補償するためのデカップリングノイズを提供するキャパシタＭＣ２が構成される。
駆動回路をなすインバータＩＶ１，ＩＶ２は、センスアンプ回路３０に提供される電源電圧（電源電圧ＶＤＤおよび接地電圧ＶＳＳ）とは別の用途（独立した）の電源電圧によって駆動され、一例として、データ出力バッファ用の電源電圧ＶＤＤＱと接地電圧ＶＳＳＱがインバータＩＶ１，ＩＶ２に提供されるものが例示されている。インバータＩＶ１，ＩＶ２の駆動のための電源電圧としては、センスアンプ回路３０に供給される電源電圧とはノイズを共有しない独立したものを用いることができ、もう１つの例として、ＤＬＬ回路用の電源電圧ＶＤＤＬと接地電圧ＶＳＳＬが挙げられる。
キャパシタＭＣ２は、電源電圧ＶＤＤ印加端がゲートに連結され、ソース、ドレイン、およびウェルがインバータＩＶ２の出力端に連結されるＮＭＯＳトランジスタ型キャパシタで構成される。
ここで、入力信号ＩＮは、図４に示すように、センスアンプ回路３０が駆動される始点にレベルがハイにシフトされ、その後一定時間保持された後、レベルがローにシフトされる。この際、入力信号ＩＮのハイレベルの保持時間は設計者によって任意に設定される。
ここで、入力信号ＩＮは、センスアンプ回路３０に駆動電圧を提供するプルアップ駆動制御信号ＳＡＥＰとプルダウン駆動制御信号ＳＡＥＮがイネイブルされる時点に同期して、ハイレベルにシフトされることが望ましい。
すなわち、プルアップ駆動制御信号ＳＡＥＰとプルダウン駆動制御信号ＳＡＥＮがイネイブル（ハイレベルに転移）にされる間に、電源電圧供給部３２のＮＭＯＳトランジスタＮ２０、Ｎ２２がオンにされると、一定期間（期間Ａ）、ピーク電流によって、センスアンプ回路３０に供給される電源電圧ＶＤＤは降下し、接地電圧ＶＳＳは上昇する。つまり、ノイズが形成される。
ノイズは、バンク圧縮モードのように複数のバンクのセルのフェール如何を確認するための場合のように、多数のセンスアンプが駆動される場合に、さらに激しく発生する。
電源電圧ＶＤＤに形成されるノイズは、センスアンプ回路３０の駆動と同時に入力信号ＩＮによってデカップリング部３４から提供されるデカップリングノイズによって、図４の点線に示されたように補償される。
すなわち、入力信号ＩＮがハイレベルに転移されると、デカップリング部３４のインバータＩＶ１，ＩＶ２が駆動されて、キャパシタＭＣ２にチャージを供給し、デカップリング部３４のキャパシタＭＣ２からチャージが電源電圧ＶＤＤ印加端に供給されると、電源電圧ＶＤＤ印加端のレベルは上昇する。
この際、デカップリング部３４のインバータＩＶ１，ＩＶ２は、センスアンプ回路３０を駆動するための電源（電源電圧ＶＤＤおよび接地電圧ＶＳＳ）とは独立した電源によって駆動されるから、電源電圧ＶＤＤに形成されるノイズを共有しない。
つまり、パッケージ内において別途の電源として使用される電源によってデカップリングノイズが生成され、このデカップリングノイズによって、センスアンプ回路３０に印加される電源電圧ＶＤＤのノイズを補償できる。
本発明の動作を整理すれば、センスアンプ回路３０の動作を制御する命令が生成され、それによってプルアップ駆動制御信号ＳＡＥＰとプルダウン駆動制御信号ＳＡＥＮがイネイブルされる。これと同時に前記命令に同期して前記センスアンプ回路３０の動作始点とその後の一定時間を含む期間（期間Ａ）に、ハイレベルに転移される入力信号ＩＮがデカップリング部３４に提供される。
そうすると、デカップリング部３４が動作し、デカップリングノイズを生成して電源電圧ＶＤＤ印加端に提供し、デカップリングノイズによって、センスアンプ回路３０に印加される電源電圧ＶＤＤに形成されたノイズが補償される。
以上のように、本発明に従えば、センスアンプ回路が動作する時に発生する電源電圧ＶＤＤの降下を補償することができる。また、低電源電圧ＶＤＤにおけるロートゥカラム遅延時間ｔＲＣＤの劣化が防止され、パラレルテスト（Parallel Test）の時に発生するロートゥカラム遅延時間ｔＲＣＤの劣化も補償することができる。
一般的なセンスアンプ回路の回路図である。 図１のセンスアンプ回路の波形図である。 本発明によるセンスアンプ電源供給回路の実施形態を示す回路図である。 本発明によるセンスアンプ電源供給回路の駆動方法を説明する波形図である。
符号の説明
３０ センスアンプ回路
３２ 電源電圧供給部
３４ デカップリング部
３６ 均等化回路
ＲＴＯ プルアップ駆動端
ＳＢ プルダウン駆動端
ＭＰ１，ＭＰ２ ＰＭＯＳトランジスタ
ＭＮ１，ＭＮ２ ＮＭＯＳトランジスタ
Ｎ２０，Ｎ２２ ＮＭＯＳトランジスタ
ＭＣ１ ＮＭＯＳトランジスタ型キャパシタ
ＢＬ，ＢＬｂ ビットライン
ＩＶ１，ＩＶ２ インバータ
ＭＣ２ キャパシタ

Claims (13)

  1. 第１用途の電源電圧としてビットラインに載せられたデータをセンシングし増幅するセンスアンプ回路、
    前記第１用途の電源電圧を前記センスアンプ回路に提供する電源電圧供給部、および
    第２用途の電源電圧によって、前記センスアンプの動作始点とその後の一定時間を含む期間に保持されるデカップリングノイズを生成し、前記デカップリングノイズを前記第１用途の電源電圧に提供するデカップリング部
    を備えることを特徴とするセンスアンプ電源電圧供給回路。
  2. 前記デカップリング部は、前記センスアンプの動作始点からその後の一定時間の間に、前記デカップリングノイズを提供することを特徴とする請求項１に記載のセンスアンプ電源電圧供給回路。
  3. 前記デカップリング部は、前記第２用途の電源電圧と接地電圧としてのデータ出力バッファ用電源電圧と接地電圧とで駆動されることを特徴とする請求項１に記載のセンスアンプ電源電圧供給回路。
  4. 前記デカップリング部は、前記第２用途の電源電圧と接地電圧としてのＤＬＬ回路用電源電圧と接地電圧とで駆動されることを特徴とする請求項１に記載のセンスアンプ電源電圧供給回路。
  5. 前記デカップリング部は、
    前記第２用途の電源電圧と接地電圧とによって駆動され、前記センスアンプの動作始点とその後の一定時間を含む期間にレベルがハイに転移される入力信号を駆動して出力する駆動回路、および
    前記駆動回路と前記駆動回路の出力とによって電圧を充電して、前記入力信号のレベルがハイに転移される期間に対応して前記電源電圧供給部の前記第１用途の電源電圧に前記デカップリングノイズを提供するキャパシタを含むことを特徴とする請求項１に記載のセンスアンプ電源電圧供給回路。
  6. 前記駆動回路は、直列に連結され、前記第２用途の電源電圧と接地電圧とによって駆動され、前記入力信号を駆動して前記キャパシタに出力する複数のインバータを含むことを特徴とする請求項５に記載のセンスアンプ電源電圧供給回路。
  7. 前記駆動回路は、２段のインバータで構成されることを特徴とする請求項６に記載のセンスアンプ電源電圧供給回路。
  8. 前記キャパシタは、前記電源電圧供給部の前記第１用途の電源電圧がゲートに印加され、ソース、ドレインおよびウェルが前記駆動回路の出力に連結されるＮＭＯＳトランジスタ型キャパシタで構成されることを特徴とする請求項５に記載のセンスアンプ電源電圧供給回路。
  9. センスアンプの動作を制御する命令が生成されるステップ、
    前記命令に同期して前記センスアンプの動作始点とその後の一定時間を含む期間にハイレベルに転移される入力信号が提供されるステップ、ならびに
    前記センスアンプの動作に用いられる電源電圧および接地電圧とは別の用途の電源電圧および接地電圧によって前記入力信号を駆動して、デカップリングノイズを前記センスアンプの動作に用いられる電源電圧に提供するステップを備えることを特徴とするセンスアンプ電源電圧供給回路の駆動方法。
  10. 前記デカップリングノイズは、データ出力バッファ用電源電圧および接地電圧で駆動されることを特徴とする請求項９に記載のセンスアンプ電源電圧供給回路の駆動方法。
  11. 前記デカップリングノイズは、ＤＬＬ回路用電源電圧および接地電圧で駆動されることを特徴とする請求項９に記載のセンスアンプ電源電圧供給回路の駆動方法。
  12. 前記デカップリングノイズは、
    前記センスアンプの駆動に用いられる電源電圧および接地電圧とは別の用途の電源電圧および接地電圧によって前記入力信号を駆動するステップ、および
    駆動された前記入力信号を充電して前記センスアンプの駆動に用いられる電源電圧に印加するステップ
    によって生成されることを特徴とする請求項９に記載のセンスアンプ電源電圧供給回路の駆動方法。
  13. 前記入力信号の駆動は、２段のインバーティングからなることを特徴とする請求項１２に記載のセンスアンプ電源電圧供給回路の駆動方法。
JP2008202444A 2007-12-20 2008-08-05 センスアンプ電源電圧供給回路およびその駆動方法 Pending JP2009151914A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134036A KR100925368B1 (ko) 2007-12-20 2007-12-20 센스앰프 전압 공급 회로 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
JP2009151914A true JP2009151914A (ja) 2009-07-09

Family

ID=40788443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202444A Pending JP2009151914A (ja) 2007-12-20 2008-08-05 センスアンプ電源電圧供給回路およびその駆動方法

Country Status (4)

Country Link
US (2) US7825733B2 (ja)
JP (1) JP2009151914A (ja)
KR (1) KR100925368B1 (ja)
TW (1) TWI452573B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012027250A1 (en) * 2010-08-27 2012-03-01 Rambus Inc. Memory methods and systems with adiabatic switching
KR101282722B1 (ko) * 2011-03-09 2013-07-04 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 테스트 방법
US8320211B1 (en) * 2011-05-16 2012-11-27 National Tsing Hua University Current-sense amplifier with low-offset adjustment and method of low-offset adjustment thereof
US8378716B2 (en) * 2011-07-08 2013-02-19 National Tsing Hua University Bulk-driven current-sense amplifier and operating method thereof
KR102076602B1 (ko) 2013-02-19 2020-02-13 삼성전자주식회사 센스앰프회로 및 반도체 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154758A (en) * 1979-05-21 1980-12-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS57115859A (en) * 1981-01-10 1982-07-19 Mitsubishi Electric Corp Semiconductor device
JP2000030458A (ja) * 1998-06-02 2000-01-28 Texas Instr Inc <Ti> 増加したドライブ電流能力を有するセンス増幅器
JP2002112455A (ja) * 2000-09-28 2002-04-12 Kawasaki Microelectronics Kk 電源補強回路
JP2006004585A (ja) * 2004-06-18 2006-01-05 Samsung Electronics Co Ltd 共有ディカップリングキャパシタンス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508965A (en) * 1993-09-14 1996-04-16 Fujitsu Limited Semiconductor memory device
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
US6643200B2 (en) * 2000-04-05 2003-11-04 Intel Corporation Sense amplifier having integrated y multiplexor and method therefor
US6920312B1 (en) * 2001-05-31 2005-07-19 Lam Research Corporation RF generating system with fast loop control
JP4386619B2 (ja) * 2002-05-20 2009-12-16 株式会社ルネサステクノロジ 半導体装置
KR100562497B1 (ko) * 2003-01-22 2006-03-21 삼성전자주식회사 디커플링 커패시터를 포함하는 반도체 메모리 장치
KR100541367B1 (ko) * 2003-07-15 2006-01-11 주식회사 하이닉스반도체 오버드라이빙 구조를 가진 반도체 메모리 소자
KR100869541B1 (ko) * 2006-05-26 2008-11-19 삼성전자주식회사 오픈 비트라인 구조의 메모리 장치 및 이 장치의 비트라인데이터 센싱 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154758A (en) * 1979-05-21 1980-12-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS57115859A (en) * 1981-01-10 1982-07-19 Mitsubishi Electric Corp Semiconductor device
JP2000030458A (ja) * 1998-06-02 2000-01-28 Texas Instr Inc <Ti> 増加したドライブ電流能力を有するセンス増幅器
JP2002112455A (ja) * 2000-09-28 2002-04-12 Kawasaki Microelectronics Kk 電源補強回路
JP2006004585A (ja) * 2004-06-18 2006-01-05 Samsung Electronics Co Ltd 共有ディカップリングキャパシタンス

Also Published As

Publication number Publication date
TW200929213A (en) 2009-07-01
US20090161463A1 (en) 2009-06-25
TWI452573B (zh) 2014-09-11
KR20090066480A (ko) 2009-06-24
KR100925368B1 (ko) 2009-11-09
US20110006839A1 (en) 2011-01-13
US7825733B2 (en) 2010-11-02
US8203387B2 (en) 2012-06-19

Similar Documents

Publication Publication Date Title
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
US7158430B2 (en) Bit line sense amplifier control circuit
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
CN106067315B (zh) 感测放大器及包括其的半导体器件
US7196965B2 (en) Over driving control signal generator in semiconductor memory device
JP2011014222A (ja) センスアンプ及びこれを用いた半導体集積回路
KR20150104333A (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
JP2009004076A (ja) 入／出力ライン感知増幅器及びそれを用いた半導体メモリ装置
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
KR20100052885A (ko) 반도체 메모리 장치
US9478265B2 (en) Semiconductor memory device
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
US8169837B2 (en) Semiconductor memory device and method for generating bit line equalizing signal
KR20150071937A (ko) 반도체 장치 및 이를 이용한 집적회로
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
US9299413B1 (en) Semiconductor systems
US8971142B2 (en) Semiconductor memory device and method of operating the same
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
US8368460B2 (en) Internal voltage generation circuit and integrated circuit including the same
US7417912B2 (en) Bit-line sense amplifier driver
KR100827512B1 (ko) 반도체 메모리 장치
KR101069731B1 (ko) 반도체 메모리 장치
KR20100038000A (ko) 센스 앰프 회로
KR20040082638A (ko) 비트라인 절연 회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702