CN107039065B - 一种快速回写电路和方法 - Google Patents
一种快速回写电路和方法 Download PDFInfo
- Publication number
- CN107039065B CN107039065B CN201710348677.8A CN201710348677A CN107039065B CN 107039065 B CN107039065 B CN 107039065B CN 201710348677 A CN201710348677 A CN 201710348677A CN 107039065 B CN107039065 B CN 107039065B
- Authority
- CN
- China
- Prior art keywords
- inverter
- data line
- local data
- write back
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 claims description 48
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供了一种快速回写电路，包括：第一级灵敏放大器，对数据进行放大，并且将经放大的数据传送到局部数据线上；第二级灵敏放大器，对所述经放大的数据进行进一步放大；回写模块，将所述进一步放大的数据写回局部数据线上。本发明还提供了对应于上述快速回写电路的一种快速回写方法。根据本发明的快速回写电路和方法更快且更具有可行性。
Description
技术领域
本发明涉及一种快速回写电路和方法。更具体而言，本发明涉及一种基于DRAM的第二级灵敏放大器的快速回写电路和方法。
背景技术
在执行读操作时的回写，尤其是在执行连续读操作中的第一个读操作时的回写，对以下的情况非常有帮助：
1.由于tRCD(Time of RAS to CAS Delay)非常关键，所以在发生第一次读操作正确，而对同一地址的第二次读操作却错误的情况。
2.高温下的无缝读操作，以及位线BL电压比列选信号CSL或者预充均衡信号的电压低很多的情况，都会加重错误发生的可能性。
3.即使tRCD的值在规范的要求之内，但性能较弱的第一级灵敏放大器也会导致第一次读操作正确，而对同一地址的第二次读操作却发生错误的情况。
在本发明的发明人的专利“一种优化tRCD参数的方法”中提出了一种在读操作的时候回写以优化tRCD参数的方法，而本发明在此基础上，通过修改第二级灵敏放大器得到一种更快的更有可行性的方案。
发明内容
根据本发明的第一方面，提供了一种快速回写电路，包括：
第一级灵敏放大器，对数据进行放大，并且将经放大的数据传送到局部数据线上；
第二级灵敏放大器，对所述经放大的数据进行进一步放大；
回写模块，将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。
根据本发明的第一方面的快速回写电路更快且更具有可行性。
根据本发明的快速回写电路的一个优选实施方案，所述第二级灵敏放大器还具有锁存功能，对所述经放大的数据进行进一步放大且锁存。
根据本发明的快速回写电路的一个优选实施方案，所述回写模块将所述进一步放大且锁存的数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，所述回写模块还具有锁存功能，对所述进一步放大的数据进行锁存。
根据本发明的快速回写电路的一个优选实施方案，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，当所述回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入。
根据本发明的快速回写电路的一个优选实施方案，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写电路的一个优选实施方案，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。
根据本发明的第二方面，提供了一种快速回写方法，包括：
通过第一级灵敏放大器对数据进行放大，并且将经放大的数据传送到局部数据线上；
通过第二级灵敏放大器对所述经放大的数据进行进一步放大；
通过回写模块将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。
根据本发明的第二方面的快速回写方法更快且更具有可行性。
根据本发明的快速回写方法的一个优选实施方案，在通过第二级灵敏放大器对所述经放大的数据进行进一步放大之后，通过所述第二级灵敏放大器或者所述回写模块对所述进一步放大的数据进行锁存。
根据本发明的快速回写方法的一个优选实施方案，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，当所述回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，通过所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，通过所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。
根据本发明的快速回写方法的一个优选实施方案，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。
附图说明
图1例示了根据本发明的快速回写电路的一个优选实施方案的方框图。
图2例示了根据本发明的快速回写电路的另一优选实施方案的方框图。
图3A例示了根据本发明的快速回写电路的一个具体实施例。
图3B例示了根据本发明的快速回写电路的另一具体实施例。
具体实施方式
下面结合附图来描述本发明。
图1例示了根据本发明的快速回写电路的一个优选实施方案的方框图。
如图1中所示，该快速回写电路包括：第一级灵敏放大器SA、第二级灵敏放大器SSA以及回写模块。
如从图1中的箭头所标识的数据流向可以看到，当执行读操作时，第一级灵敏放大器SA将数据传送到局部信号线mdq/mdq_n上，第二级灵敏放大器SSA放大并锁存mdq/mdq_n上的数据。之后，回写电路启动，将放大并锁存的正确数据写回mdq/mdq_n，从而写回SA。
需要说明的是，图1中所示的回写电路能够在以下多个方面进行改型：
1.SSA可带锁存功能。如果SSA未带锁存功能，则在回写模块中带上锁存功能。
2.回写模块的开启可通过额外的回写使能信号控制(图1中未示出)，也可用SSA的输出信号来直接控制。
3.回写模块可回写任意电平的数据，包括高电平、低电平、中间电平等。
4.回写模块可以存在控制信号来关闭回写功能(图1中未示出)。
图2例示了根据本发明的快速回写电路的另一优选实施方案的方框图。
考虑到在实际电路中，下拉到‘0’的过程更快，所以可以修改第二级灵敏放大器SSA和回写模块，使其只驱动回写‘0’。图2给出了只回写‘0’的结构，其与图1的区别是回写模块只回写‘0’，也就是只下拉局部信号线mdq/mdq_n。
需要说明的是，图2中所示的回写电路能够在以下多个方面进行改型：
1.SSA可带锁存功能。如果SSA未带锁存功能，则在回写模块中带上锁存功能。
2.回写模块的开启可通过额外的回写使能信号控制(图2中未示出)，也可用SSA的输出信号来直接控制。
3.回写模块只回写低电平。
4.回写模块可以存在控制信号来关闭回写功能(图2中未示出)。
图3A和图3B例示了根据本发明的快速回写电路的具体实施例。图3A和图3B的具体工作过程如下：
1.当读操作开始之前，mdq/mdq_n均被预充到‘1’。一个最简单的两个输入输出互相连接的反相器表示的第二级灵敏放大器SSA这时候处于待机状态，其输入输出端分别为ma/ma_n。
2.当读操作的时候，控制信号rd_start打开连接mdq/mdq_n与ma/ma_n的管子。假设需要读出‘0’，则mdq的电压会被第一级灵敏放大器SA(图3A和图3B中未标示)拉低。由于SA比较弱且mdq的负载较大，mdq的电压只有一个较小的降低。假设mdq的电压变为‘1-d’，则由于ma/ma_n与mdq/mdq_n相连，ma的电压也相应地一起变为‘1-d’。
3.当ma/ma_n的压差足够SSA放大正确信号的时候，rd_start可以关掉mdq/mdq_n与ma/ma_n的通路。由于SSA的能力较强，能很快地将ma往下拉，直到拉到‘0’。
4.当SSA的放大完成后，数据锁存住，就能进行回写操作。如果此时列选信号CSL依然有效，就能把写回的值传输到第一级灵敏放大器SA里。
对于图3A中例示的实施例来说，当ma/ma_n的值被SSA放大后，回写使能信号en_write_back就可以开启。对于支路1来说，由于ma_n为‘1’，两个串联的N管可以很快地把mdq从‘1-d’拉到‘0’。对于支路2来说，由于ma为‘0’，支路2上与其相连的N管关闭，不改变mdq_n的值。
对于图3B中例示的实施例来说，不需要回写使能信号的控制。对于支路3来说，当ma降低到‘0’后，会把与其相连的反相器的输出翻转为‘1’，此反相器的输出会打开与mdq相连的N管，然后把mdq很快地从‘1-d’拉到‘0’。对于支路4来说，ma_n依然为‘1’，与其相连的反相器的输出为‘0’，不能打开支路4上与mdq_n相连的N管。
需要说明的是，以上的具体工作过程是以读‘0’为例的。如果读‘1’，则其过程类似。
Claims (21)
1.一种快速回写电路，其特征在于，包括：
第一级灵敏放大器，在读操作期间对数据进行放大，并且将经放大的数据传送到局部数据线上；
第二级灵敏放大器，在读操作期间对所述经放大的数据进行进一步放大；
回写模块，在读操作期间将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。
2.根据权利要求1所述的快速回写电路，其特征在于，所述第二级灵敏放大器还具有锁存功能，对所述经放大的数据进行进一步放大且锁存。
3.根据权利要求2所述的快速回写电路，其特征在于，所述回写模块将所述进一步放大且锁存的数据写回局部数据线上。
4.根据权利要求1所述的快速回写电路，其特征在于，所述回写模块还具有锁存功能，对所述进一步放大的数据进行锁存。
5.根据权利要求1所述的快速回写电路，其特征在于，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。
6.根据权利要求1所述的快速回写电路，其特征在于，当回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。
7.根据权利要求1所述的快速回写电路，其特征在于，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。
8.根据权利要求1所述的快速回写电路，其特征在于，所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。
9.根据权利要求1所述的快速回写电路，其特征在于，所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。
10.根据权利要求9所述的快速回写电路，其特征在于，
所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入。
11.根据权利要求10所述的快速回写电路，其特征在于，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。
12.根据权利要求10所述的快速回写电路，其特征在于，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。
13.一种快速回写方法，其特征在于，包括在执行读操作时：
通过第一级灵敏放大器对数据进行放大，并且将经放大的数据传送到局部数据线上；
通过第二级灵敏放大器对所述经放大的数据进行进一步放大；
通过回写模块将所述进一步放大的数据写回局部数据线上，从而写回第一级灵敏放大器。
14.根据权利要求13所述的快速回写方法，其特征在于，在通过第二级灵敏放大器对所述经放大的数据进行进一步放大之后，通过所述第二级灵敏放大器或者所述回写模块对所述进一步放大的数据进行锁存。
15.根据权利要求13所述的快速回写方法，其特征在于，当回写使能信号有效时，所述回写模块将所述进一步放大的数据写回局部数据线上。
16.根据权利要求13所述的快速回写方法，其特征在于，当回写使能信号无效时，禁止所述回写模块将所述进一步放大的数据写回局部数据线上。
17.根据权利要求13所述的快速回写方法，其特征在于，通过第二级灵敏放大器的输出信号来控制是否将所述进一步放大的数据写回局部数据线上。
18.根据权利要求13所述的快速回写方法，其特征在于，通过所述回写模块将所述进一步放大的高电平数据、低电平数据或者中间电平数据写回局部数据线上。
19.根据权利要求13所述的快速回写方法，其特征在于，通过所述回写模块仅将所述进一步放大的低电平数据写回局部数据线上。
20.根据权利要求13所述的快速回写方法，其特征在于，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第一组串联的N沟道场效应管的第一栅极和第二组串联的N沟道场效应管的第一栅极，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，所述第一组串联的N沟道场效应管的第一漏极还连接至所述第二局部数据线，且所述第二组串联的N沟道场效应管的第一漏极还连接至所述第一局部数据线，所述第一组串联的N沟道场效应管的第二栅极和第二组串联的N沟道场效应管的第二栅极还分别连接至回写使能信号，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，开启回写使能信号，将所述进一步放大的数据写回局部数据线上。
21.根据权利要求13所述的快速回写方法，其特征在于，所述第二级灵敏放大器为相互连接的两个反相器，所述两个反相器为第一反相器和第二反相器，所述第一反相器的输入连接至所述第二反相器的输出，所述第一反相器的输出连接至所述第二反相器的输入，所述第一反相器和所述第二反相器的输入分别连接至一对局部数据线即分别连接至第一局部数据线和第二局部数据线，并且分别连接至同一控制信号，以及分别连接至第三反相器的输入和第四反相器的输入，其中所述同一控制信号控制能够关断或者接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，第三反相器的输出连接至第一N沟道场效应管的第一栅极，且第四反相器的输出连接至第二N沟道场效应管的第一栅极，所述第一N沟道场效应管的第一源极连接至所述第一局部数据线，所述第二N沟道场效应管的第一源极连接至所述第二局部数据线，其中当开始读操作时，所述同一控制信号接通所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，并且当所述第二级灵敏放大器能够放大正确的数据时，所述同一控制信号关断所述第一反相器的输入与第一局部数据线以及所述第二反相器的输入与第二局部数据线之间的通路，其中
当列选信号有效时，在所述第二级灵敏放大器对数据进行放大后，直接将所述进一步放大的数据写回局部数据线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710348677.8A CN107039065B (zh) | 2017-05-17 | 2017-05-17 | 一种快速回写电路和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710348677.8A CN107039065B (zh) | 2017-05-17 | 2017-05-17 | 一种快速回写电路和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107039065A CN107039065A (zh) | 2017-08-11 |
| CN107039065B true CN107039065B (zh) | 2024-03-22 |
Family
ID=59537600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710348677.8A Active CN107039065B (zh) | 2017-05-17 | 2017-05-17 | 一种快速回写电路和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107039065B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1765070A (zh) * | 2004-02-16 | 2006-04-26 | 日本电信电话株式会社 | 比特率自动控制电路 |
| CN101335043A (zh) * | 2007-06-25 | 2008-12-31 | 海力士半导体有限公司 | 输入/输出线读出放大器和使用其的半导体存储设备 |
| CN103021455A (zh) * | 2012-12-04 | 2013-04-03 | 西安华芯半导体有限公司 | 一种适用于大容量静态随机存储器写操作的电路及方法 |
| CN104900250A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 放大电路和包括该放大电路的半导体存储器件 |
| CN206921478U (zh) * | 2017-05-17 | 2018-01-23 | 西安紫光国芯半导体有限公司 | 一种快速回写电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935720B1 (ko) * | 2007-05-17 | 2010-01-08 | 주식회사 하이닉스반도체 | 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치 |
| US8081530B2 (en) * | 2010-02-26 | 2011-12-20 | Elite Semiconductor Memory Technology Inc. | Semiconductor memory device and associated local sense amplifier |
-
2017
- 2017-05-17 CN CN201710348677.8A patent/CN107039065B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1765070A (zh) * | 2004-02-16 | 2006-04-26 | 日本电信电话株式会社 | 比特率自动控制电路 |
| CN101335043A (zh) * | 2007-06-25 | 2008-12-31 | 海力士半导体有限公司 | 输入/输出线读出放大器和使用其的半导体存储设备 |
| CN103021455A (zh) * | 2012-12-04 | 2013-04-03 | 西安华芯半导体有限公司 | 一种适用于大容量静态随机存储器写操作的电路及方法 |
| CN104900250A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 放大电路和包括该放大电路的半导体存储器件 |
| CN206921478U (zh) * | 2017-05-17 | 2018-01-23 | 西安紫光国芯半导体有限公司 | 一种快速回写电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107039065A (zh) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505343B2 (en) | Sense amplifier circuit in semiconductor memory device and driving method thereof | |
| US20100315893A1 (en) | Semiconductor memory device | |
| US7477558B2 (en) | Semiconductor memory device, a local precharge circuit and method thereof | |
| JP2008159248A (ja) | 半導体メモリ装置のセンスアンプ回路及びその動作方法 | |
| KR102163523B1 (ko) | 증폭기 회로 및 이를 포함하는 반도체 메모리 장치 | |
| JP2976195B2 (ja) | ラッチ型感知増幅部及びメモリ読出回路 | |
| KR100546188B1 (ko) | 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법 | |
| KR100881197B1 (ko) | 프리차지 시간을 감소시키는 반도체 메모리 장치 | |
| CN107039065B (zh) | 一种快速回写电路和方法 | |
| CN206921478U (zh) | 一种快速回写电路 | |
| US20080048727A1 (en) | Sense amplifier-based latch | |
| KR100621772B1 (ko) | 반도체 메모리 장치의 리드아웃 회로 및 그의 디세이블제어방법 | |
| KR100771551B1 (ko) | 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법 | |
| KR100801309B1 (ko) | 라이트레벨링 동작을 하는 메모리장치. | |
| JPH04177693A (ja) | 半導体メモリ装置 | |
| US7525859B2 (en) | Sense amplifier of semiconductor memory device | |
| US9019789B2 (en) | Semiconductor integrated circuit having differential signal transmission structure and method for driving the same | |
| US6114881A (en) | Current mirror type sense amplifier | |
| US8730749B2 (en) | Data transmission circuit and semiconductor apparatus using the same | |
| KR101286237B1 (ko) | 반도체 메모리 장치의 비트라인 센스앰프회로 및 그에 따른제어방법. | |
| JP3186204B2 (ja) | 半導体ダイナミックｒａｍ | |
| KR20070084781A (ko) | 오픈드 비트라인 구조를 갖는 반도체 메모리 장치의 센스증폭 회로 및 그의 구동 방법 | |
| US8971142B2 (en) | Semiconductor memory device and method of operating the same | |
| KR20070084782A (ko) | 폴디드 비트라인 구조를 갖는 반도체 메모리 장치의 센스증폭 회로 및 그의 구동 방법 | |
| KR100377169B1 (ko) | 데이터 버스라인 센스앰프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |