KR20120121240A - 증폭기 - Google Patents

증폭기 Download PDF

Info

Publication number
KR20120121240A
KR20120121240A KR1020110039100A KR20110039100A KR20120121240A KR 20120121240 A KR20120121240 A KR 20120121240A KR 1020110039100 A KR1020110039100 A KR 1020110039100A KR 20110039100 A KR20110039100 A KR 20110039100A KR 20120121240 A KR20120121240 A KR 20120121240A
Authority
KR
South Korea
Prior art keywords
voltage
output terminal
amplifier
positive
activation signal
Prior art date
Application number
KR1020110039100A
Other languages
English (en)
Inventor
이우영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110039100A priority Critical patent/KR20120121240A/ko
Publication of KR20120121240A publication Critical patent/KR20120121240A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Amplifiers (AREA)

Abstract

증폭기가 개시된다. 증폭기는, 정입력단과 부입력단의 전압을 정출력단과 부출력단으로 전달하는 전달부; 상기 정출력단과 상기 부출력단 중 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동하는 제1증폭부; 및 상기 정출력단과 상기 부출력단 중 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동하는 제2증폭부를 포함한다.

Description

증폭기{Amplifier}
본 발명은 신호(데이터)를 증폭하는 증폭기에 관한 것이다.
각종 집적회로에서는 신호(데이터)가 칩 내의 여러 회로들 간에 전달되는데, 신호의 원활한 전달 또는 신호 레벨의 정확한 감지를 위해 증폭기가 사용된다. 메모리장치의 경우에는 메모리셀에서 독출된 데이터가 비트라인(BL/BLB)에서 세그먼트 버스(SIO/SIOB)로, 다시 세그먼트 버스(SIO/SIOB)에서 로컬 버스(LIO/LIOB)로, 그리고 로컬 버스(LIO/LIOB)에서 글로벌 버스(GIO/GIOB)로 전달되는데, 비트라인(BL/BLB)의 데이터를 증폭해 세그먼트 버스(SIO/SIOB)로 전달하기 위해 비트라인 센스엠프(BLSA: BitLine Sense Amplifier)가 사용되고, 세그먼트 버스(SIO/SIOB)의 데이터를 로컬 버스(LIO/LIOB)로 전달하기 위해 로컬 센스앰프(LSA: Local Sense Amplifier)가 사용되며, 로컬 버스(LIO/LIOB)의 데이터를 증폭해 글로벌 버스(GIO/GIOB)로 전달하기 위해 입/출력 센스앰프(IOSA: I/O Sense Amplifier)가 사용된다.
도 1은 종래의 메모리장치에서 사용되는 증폭기인 로컬 센스앰프를 도시한 도면이다.
도 1을 참조하면, 증폭기는 전달부(210)와 증폭부(220)를 포함한다.
전달부(210)는 전달 활성화신호(TRAN_EN)에 응답하여 활성화되며, 활성화시에 정/부입력단(SIO, SIOB)의 전압을 정/부출력단(LIO, LIOB)으로 전달한다. 전달 활성화신호(TRAN_EN)가 '하이(High)' 레벨로 활성화되면, 트랜지스터(212, 213)가 턴온되므로 정/부입력단(SIO, SIOB)의 전압이 그대로 정/부출력단(LIO, LIOB)으로 전달된다.
증폭부(220)는 증폭 활성화신호(AMP_EN)에 응답하여 활성화되며, 활성화시에 정/부출력단(LIO, LIOB) 중 상대적으로 더 낮은 전압을 갖는 출력단을 접지전압(VSS)으로 구동한다. 전달 활성화신호(TRAN_EN)가 '하이'로 활성화되어 있는 동안에 트랜지스터(226, 227)가 턴온되고, 전달 활성화신호(TRAN_EN)의 활성화 구간 동안에 증폭 활성화신호(AMP_EN)가 '하이'로 활성화되면 트랜지스터(224)가 턴온된다. 그리고 정/부입력단(SIO, SIOB) 중 정입력단(SIO)이 상대적으로 더 높은 전압을 갖는 경우에는 트랜지스터(222)가 턴온되어 접지전압(VSS)이 부출력단(LIOB)으로 전달되고, 정/부입력단(SIO, SIOB) 중 부입력단(SIOB)이 상대적으로 더 높은 전압을 갖는 경우에는 트랜지스터(223)가 턴온되어 접지전압(VSS)이 정출력단(LIO)으로 전달된다.
도 1의 로컬 센스앰프는 로컬 센스앰프의 동작 이전에 정/부출력단(LIO, LIOB)인 로컬 버스가 '하이' 레벨인 코어전압(VCORE, 메모리의 코어 영역에서 사용되는 전원전압)으로 프리차지(Precharge)된다는 전제 하에서 동작한다. 그로 인해, 로컬 센스앰프는 정/부출력단(LIO, LIOB)을 '로우(LOW)' 레벨로만 증폭한다.
그런데, 메모리장치의 로컬 버스에 대한 프리차지 스킴은 언제든지 변경 가능하며, 만약 로컬 버스가 '하이' 레벨로 프리차지되어 있지 않다면, 종래의 로컬 센스앰프는 안정적인 증폭 동작을 할 수 없다는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 출력단의 다양한 프리차지 스킴에 대응할 수 있는 증폭기를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명의 일실시예에 따른 증폭기는, 정입력단과 부입력단의 전압을 정출력단과 부출력단으로 전달하는 전달부; 상기 정출력단과 상기 부출력단 중 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동하는 제1증폭부; 및 상기 정출력단과 상기 부출력단 중 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동하는 제2증폭부를 포함한다.
상기 제1증폭부는 제1증폭 활성화신호에 응답하여 활성화되고, 상기 제2증폭부는 제2증폭 활성화신호에 응답하여 활성화되며, 상기 제2증폭 활성화신호는 상기 제1증폭 활성화신호보다 늦게 활성화되는 것을 특징으로 할 수 있다.
상기 전달부는 전달 활성화신호에 응답하여 활성화되고, 상기 전달 활성화신호는 상기 제1증폭 활성화신호와 상기 제2증폭 활성화신호 보다 먼저 활성화되는 것을 특징으로 할 수 있다.
상기 전달 활성화신호의 활성화 이전에, 상기 정출력단과 상기 부출력단은 동일한 레벨의 전압으로 프리차지되는 것을 특징으로 할 수 있다.
또한, 상기 증폭기는 메모리장치의 로컬 센스엠프이고, 상기 정입력단과 상기 부입력단은 정세그먼트 입/출력라인과 부세그먼트 입/출력라인이고, 상기 정출력단과 상기 부출력단은 정로컬 입/출력라인과 부로컬 입/출력라인이고, 상기 풀다운 전압은 접지 전압이고, 상기 풀업 전압은 코어 전압인 것을 특징으로 할 수 있다.
본 발명은 제1증폭부가 풀다운 레벨로, 제2증폭부가 풀업 레벨로 증폭동작을 수행하므로 출력단의 다양한 프리차지 스킴에 대응할 수 있다.
또한, 제1증폭부와 제2증폭부 중 어느 하나가 먼저 활성화되고, 그 이후에 나머지가 활성화됨으로써, 증폭 동작이 더욱 안정적으로 이루어질 수 있다.
도 1은 종래의 메모리장치에서 사용되는 증폭기인 로컬 센스앰프를 도시한 도면.
도 2는 본 발명에 따른 증폭기의 일실시예 구성도.
도 3은 도 2에서 도시된 제1증폭부(220), 전달부(210) 및 제2증폭부(230)가 활성화되는 구간을 나타내는 도면.
도 4는 도 2의 증폭기의 동작에 의해 정/부 입력단(SIO, SIOB)과 정/부 출력단(LIO, LIOB)의 전압이 변화되는 것을 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 증폭기의 일실시예 구성도이다.
설명의 편의를 위해, 도 2에서는 메모리장치에서 세그먼트 버스(SIO, SIOB)의 데이터를 증폭해 로컬 버스(LIO, LIOB)로 전달하기 위해 사용되는 로컬 센스앰프를 예시하여 본 발명의 증폭기에 대해 설명하기로 한다. 본 발명은 메모리장치에 사용되는 로컬 센스앰프뿐만이 아니라, 입력단과 출력단이 디퍼런셜(Differential) 타입인 일반적인 증폭기에 적용될 수 있다.
증폭기는 전달부(210), 제1증폭부(220) 및 제2증폭부(230)를 포함할 수 있다.
전달부(210)는 전달 활성화신호(TRAN_EN)에 응답하여 활성화되며, 활성화시에 정/부입력단(SIO, SIOB)의 전압을 정/부출력단(LIO, LIOB)으로 전달한다. 전달 활성화신호(TRAN_EN)가 '하이' 레벨로 활성화되면 트랜지스터(212, 213)가 턴온되므로, 정/부입력단(SIO, SIOB)의 전압이 그대로 정/부출력단(LIO, LIOB)으로 전달된다.
제1증폭부(220)는 정/부출력단(LIO, LIOB) 중 상대적으로 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동한다. 구체적으로 제1증폭부(220)는 제1증폭 활성화신호(AMP_EN1)에 응답하여 활성화된다. 구체적으로 살펴보면, 도 2에 도시된 바와 같이, 전달 활성화 신호(TRAN_EN)가 '하이'로 활성화되어 있는 동안에 트랜지스터(226, 227)가 턴온되고, 전달 활성화신호(TRAN_EN)의 활성화 구간 동안에 제1증폭 활성화신호(AMP_EN1)가 '하이'로 활성화되면, 트랜지스터(224)가 턴온된다. 그리고 정/부입력단(SIO, SIOB) 중 정입력단(SIO)이 상대적으로 더 높은 레벨의 전압을 갖는 경우에는 트랜지스터(222)가 턴온되어 풀다운 전압(도 2에서는 접지전압(VSS))이 부출력단(LIOB)으로 전달되고, 정/부입력단(SIO, SIOB) 중 부입력단(SIOB)이 상대적으로 더 높은 레벨의 전압을 갖는 경우에는 트랜지스터(223)가 턴온되어 풀다운 전압(도 2에서는 접지전압(VSS))이 정출력단(LIO)으로 전달된다.
제2증폭부(230)는 정/부출력단(LIO, LIOB) 중 상대적으로 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동한다. 구체적으로, 제2증폭부(230)는 제2증폭 활성화신호(AMP_EN2)에 응답하여 활성화된다. 구체적으로 살펴보면, 도 2에 도시된 바와 같이, 전달 활성화신호(TRAN_EN)의 활성화 구간 동안에 제2증폭 활성화신호(AMP_EN2)가 '로우'로 활성화되면, 트랜지스터(234)가 턴온된다. 그리고 정/부출력단(LIO, LIOB) 중 정출력단(LIO)이 상대적으로 더 낮은 레벨의 전압을 갖는 경우에는 트랜지스터(232)가 턴온되어 풀업 전압(도 2에서는 코어전압(VCORE))이 부출력단(LIOB)으로 전달되고, 정/부출력단(LIO, LIOB) 중 부출력단(LIOB)이 상대적으로 더 낮은 레벨의 전압을 갖는 경우에는 트랜지스터(233)가 턴온되어 풀업 전압(도 2에서는 코어전압(VCORE))이 정출력단(LIO)으로 전달된다.
한편, 도 2에서는 설명의 편의를 위하여 풀다운 전압이 접지전압(VSS)이고, 풀업 전압이 코어전압(VCORE)인 경우를 도시하였지만, 풀업 전압이 풀다운 전압보다 높은 레벨의 전압이라면 본 발명에 따른 증폭기가 적용될 수 있음은 물론이다.
도 3은 도 2에서 도시된 제1증폭부(220), 전달부(210) 및 제2증폭부(230)가 활성화되는 구간을 나타내는 도면이다.
도 3에서 도시된 바와 같이, 전달 활성화신호(TRAN_EN)가 활성화되는 구간 내에서 제1증폭 활성화신호(AMP_EN1)와 제2증폭 활성화신호(AMP_EN2)가 활성화된다. 왜냐하면 전달 활성화신호(TRAN_EN)에 의해 전달부(210)가 활성화되어야만 증폭된 정/부입력단(SIO, SIOB)의 전압을 정/부출력단(LIO, LIOB)으로 전달할 수 있기 때문이다. 따라서 전달 활성화신호(TRAN_EN)는 제1증폭 활성화신호(AMP_EN1)와 제2증폭 활성화신호(AMP_EN2) 보다 먼저 활성화됨이 바람직하다. 제1증폭 활성화신호(AMP_EN1)와 제2증폭 활성화신호(AMP_EN2)가 활성화되는 시기에 차이를 둠으로써, 보다 안정적으로 정/부입력단(SIO, SIOB)의 전압을 증폭할 수 있다. 구체적으로, 도 3에 도시된 바와 같이, 제1증폭 활성화신호(AMP_EN1)가 먼저 활성화되어 제1증폭부(220)에 의해, 정/부출력단(LIO, LIOB) 중 더 낮은 레벨의 전압을 가지는 출력단이 풀다운 전압(도 2에서는 접지전압(VSS))으로 구동하게 된다. 그로 인해, 정/부출력단(LIO, LIOB)의 전압 차이가 더욱 커짐으로써(더욱 분명해짐으로써), 그 후 제2증폭 활성화신호(AMP_EN2)가 활성화되면 제2증폭부(230)에 의해, 정/부출력단(LIO, LIOB) 중 더 높은 레벨의 전압을 가지는 출력단의 전압이 풀업 전압(도 2에서는 코어전압(VCORE))으로 더욱 안정되게 증폭할 수 있게 된다. 도 3에서는 제1증폭 활성화신호(AMP_EN1)가 제2증폭 활성화신호(AMP_EN2) 보다 먼저 활성화되는 경우를 도시하였으나, 활성화 순서가 바뀐 경우에도 본 발명이 적용될 수 있음은 물론이다.
도 4는 도 2의 증폭기의 동작에 의해 정/부 입력단(SIO, SIOB)과 정/부 출력단(LIO, LIOB)의 전압이 변화되는 것을 도시한 도면이다.
정/부출력단(LIO, LIOB)은 전달 활성화신호(TRAN_EN)의 활성화 이전에, 동일한 레벨의 전압으로 프리차지될 수 있다. 도 4에서는 전달 활성화신호(TRAN_EN)가 활성화되기 이전에, 정/부출력단(LIO, LIOB)은 비트라인 프리차지 전압(VBLP: Voltage BitLine Precharge)으로 프리차지되어 있는 경우를 도시하였다. 그리고 정/부입력단(SIO, SIOB) 중 정입력단(SIO)이 더 높은 레벨의 전압을 가지고, 부입력단(SIOB)이 더 낮은 레벨의 전압을 가지며, 풀업 전압은 코어전압(VCORE)이고 풀다운 전압은 접지전압(VSS)인 경우를 도시하였다. 구체적으로 살펴보면, 먼저 전달 활성화신호(TRAN_EN)가 활성화되면, 정/부입력단(SIO, SIOB)의 전압이 정/부출력단(LIO, LIOB)으로 전달되게 된다. 따라서 정입력단(SIO)의 전압은 정입력단(SIO)과 정출력단(LIO)의 전압(도 4에서는 비트라인 프리차지 전압)의 평균값(이하 '평균값1')까지 낮아지며, 정출력단(LIO)의 전압은 평균값1까지 높아지게 된다. 반면, 부입력단(SIOB)의 전압은 대략 부입력단(SIOB)과 부출력단(LIOB)의 전압(도 4에서는 비트라인 프리차지 전압)의 평균값(이하 '평균값2')까지 높아지며, 부출력단(LIOB)의 전압은 평균값2까지 낮아지게 된다. 그 후, 제1증폭 활성화신호(AMP_EN1)가 활성화되면, 제1증폭부(220)는 정/부입력단(SIO, SIOB) 중 더 높은 레벨의 전압을 가지는 입력단(도 4에서는 정입력단(SIO))에 응답하여, 정/부출력단(LIO/LIOB) 중 더 낮은 레벨의 전압을 가지는 출력단(도 4에서는 부출력단(LIOB))의 전압을 풀다운 전압(도 4에서는 접지전압(VSS))으로 증폭시킨다. 그로 인해, 부입력단(SIOB)과 부출력단(LIOB)의 전압은 접지전압(VSS)까지 낮아지게 된다. 반면, 이 구간동안에는 정입력단(SIO)과 정출력단(LIO)의 전압은 변화가 없다. 그 후, 제2증폭 활성화신호(AMP_EN2)가 활성화되면, 제2증폭부(230)는 정/부출력단(LIO, LIOB) 중 더 낮은 레벨의 전압을 가지는 출력단(도 4에서는 부출력단(LIOB))에 응답하여, 정/부출력단(LIO, LIOB) 중 더 높은 레벨의 전압을 가지는 출력단(도 4에서는 정출력단(LIO))의 전압을 풀업 전압(도 4에서는 코어전압(VCORE))으로 증폭시킨다. 그로 인해, 정입력단(SIO)과 정출력단(LIO)의 전압은 코어전압(VCORE)까지 높아지게 된다. 반면, 이 구간동안에는 부입력단(SIOB)과 부출력단(LIOB)의 전압은 변화가 없다. 결국, 전달 활성화신호(TRAN_EN)가 활성화되기 전에 정/부출력단(LIO, LIOB)이 '하이'레벨로 프리차지되어 있지 않더라도, 정/부출력단(LIO, LIOB)의 전압을 안정적으로 증폭시킬 수 있다.
도 4에서는 정/부출력단(LIO, LIOB)이 전달 활성화신호(TRAN_EN)가 활성화되기 이전에 비트라인 프리차지 전압(VBLP)으로 프리차지된 경우를 도시하였으나, 본 발명은 풀업 전압과 풀다운 전압의 중간 레벨의 전압( (풀업 전압+풀다운 전압)/2 )으로 프리차지된 경우에도 적용될 수 있음은 물론이다.
한편, 본 발명에 따른 증폭기는, 제1증폭부(220)와 제2증폭부(230)의 순서가 바뀐 경우에도 적용될 수 있음은 물론이다. 즉, 제1증폭부(220)는 정/부출력단(LIO, LIOB) 중 상대적으로 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동하고, 제2증폭부(230)는 정/부출력단(LIO, LIOB) 중 상대적으로 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동하도록 증폭기는 설계될 수 있다. 제1증폭부(220)와 제2증폭부(230)의 순서가 바뀐 경우라도 본 발명에 따른 증폭기는 위에서 설명한 바와 같이 출력단의 다양한 프리차지 스킴에 대응할 수 있다. 또한, 위에서 설명한 바와 같이 제1증폭부와 제2증폭부 중 어느 하나가 먼저 활성화되고 그 이후에 나머지가 활성화되도록 함으로써, 증폭기는 증폭 동작을 더욱 안정적으로 할 수 있게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 전달부
220: 제 1 증폭부
230: 제 2 증폭부

Claims (11)

  1. 정입력단과 부입력단의 전압을 정출력단과 부출력단으로 전달하는 전달부;
    상기 정출력단과 상기 부출력단 중 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동하는 제1증폭부; 및
    상기 정출력단과 상기 부출력단 중 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동하는 제2증폭부를 포함하는 증폭기.
  2. 제 1 항에 있어서,
    상기 제1증폭부는 상기 정입력단과 상기 부입력단 중 더 높은 레벨의 전압을 가지는 입력단에 응답하여, 상기 풀다운 전압을 구동하는 증폭기.
  3. 제 2 항에 있어서,
    상기 제2증폭부는 상기 정출력단과 상기 부출력단 중 더 낮은 레벨의 전압을 가지는 출력단에 응답하여, 상기 풀업 전압을 구동하는 증폭기.
  4. 제 1 항에 있어서,
    상기 제1증폭부는 제1증폭 활성화신호에 응답하여 활성화되고, 상기 제2증폭부는 제2증폭 활성화신호에 응답하여 활성화되며,
    상기 제2증폭 활성화신호는 상기 제1증폭 활성화신호보다 늦게 활성화되는 증폭기.
  5. 제 4 항에 있어서,
    상기 전달부는 전달 활성화신호에 응답하여 활성화되고,
    상기 전달 활성화신호는 상기 제1증폭 활성화신호와 상기 제2증폭 활성화신호 보다 먼저 활성화되는 증폭기.
  6. 제 5 항에 있어서,
    상기 전달 활성화신호의 활성화 이전에, 상기 정출력단과 상기 부출력단은 동일한 레벨의 전압으로 프리차지되는 증폭기.
  7. 제 6 항에 있어서,
    상기 동일한 레벨의 전압은 상기 풀업 전압과 상기 풀다운 전압의 중간 레벨의 전압인 증폭기.
  8. 제 6 항에 있어서,
    상기 동일한 레벨의 전압은 비트라인 프리차지 전압인
    증폭기.
  9. 제 1항에 있어서,
    상기 증폭기는 메모리장치의 로컬 센스엠프이고,
    상기 정입력단과 상기 부입력단은 정세그먼트 입/출력라인과 부세그먼트 입/출력라인이고,
    상기 정출력단과 상기 부출력단은 정로컬 입/출력라인과 부로컬 입/출력라인이고,
    상기 풀다운 전압은 접지 전압이고, 상기 풀업 전압은 코어 전압인
    증폭기.
  10. 정입력단과 부입력단의 전압을 정출력단과 부출력단으로 전달하는 전달부;
    상기 정출력단과 상기 부출력단 중 더 높은 레벨의 전압을 가지는 출력단을 풀업 전압으로 구동하는 제1증폭부; 및
    상기 정출력단과 상기 부출력단 중 더 낮은 레벨의 전압을 가지는 출력단을 풀다운 전압으로 구동하는 제2증폭부
    를 포함하는 증폭기.
  11. 제 10항에 있어서,
    상기 제1증폭부는 제1증폭 활성화신호에 응답하여 활성화되고, 상기 제2증폭부는 제2증폭 활성화신호에 응답하여 활성화되며,
    상기 제2증폭 활성화신호는 상기 제1증폭 활성화신호보다 늦게 활성화되는
    증폭기.
KR1020110039100A 2011-04-26 2011-04-26 증폭기 KR20120121240A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039100A KR20120121240A (ko) 2011-04-26 2011-04-26 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039100A KR20120121240A (ko) 2011-04-26 2011-04-26 증폭기

Publications (1)

Publication Number Publication Date
KR20120121240A true KR20120121240A (ko) 2012-11-05

Family

ID=47507723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039100A KR20120121240A (ko) 2011-04-26 2011-04-26 증폭기

Country Status (1)

Country Link
KR (1) KR20120121240A (ko)

Similar Documents

Publication Publication Date Title
KR101143471B1 (ko) 센스앰프 및 이를 포함하는 반도체 장치
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US7616511B2 (en) Input/output line sense amplifier and semiconductor memory device using the same
KR102163523B1 (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
JP2011076696A (ja) 半導体メモリ装置及びビットライン感知増幅回路の駆動方法
US7477558B2 (en) Semiconductor memory device, a local precharge circuit and method thereof
US8953400B2 (en) Data control circuit
KR20100052885A (ko) 반도체 메모리 장치
KR20120086067A (ko) 반도체 메모리 장치
KR100935720B1 (ko) 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
KR20180058478A (ko) 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법
KR20150064880A (ko) 반도체 장치 및 그의 구동방법
KR20140029587A (ko) 반도체 장치 및 이를 위한 데이터 출력 회로
KR102043265B1 (ko) 센스앰프 및 이를 포함하는 반도체 장치
US8830768B2 (en) Data sensing circuit and memory device including the same
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
KR20120121240A (ko) 증폭기
KR20110011832A (ko) 센스앰프 장치 및 그 구동방법
CN105680844A (zh) 能够改善放大性能的缓冲电路
KR100377169B1 (ko) 데이터 버스라인 센스앰프
KR20110060416A (ko) 반도체 메모리 장치
KR20010059962A (ko) 반도체 메모리 장치
KR20140024670A (ko) 반도체메모리장치
KR100728568B1 (ko) 반도체 메모리 장치의 데이터 입출력 회로
KR20080001277A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination