KR20130140418A - 입출력센스앰프 - Google Patents

입출력센스앰프 Download PDF

Info

Publication number
KR20130140418A
KR20130140418A KR1020120063806A KR20120063806A KR20130140418A KR 20130140418 A KR20130140418 A KR 20130140418A KR 1020120063806 A KR1020120063806 A KR 1020120063806A KR 20120063806 A KR20120063806 A KR 20120063806A KR 20130140418 A KR20130140418 A KR 20130140418A
Authority
KR
South Korea
Prior art keywords
precharge
signal
data
node
output
Prior art date
Application number
KR1020120063806A
Other languages
English (en)
Inventor
이유성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120063806A priority Critical patent/KR20130140418A/ko
Publication of KR20130140418A publication Critical patent/KR20130140418A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 기술에 따른 입출력센스앰프는 데이터를 입력받고 스트로브 신호에 응답하여 제 1 및 제 2 노드에 상기 데이터를 출력하는 데이터입력부; 상기 제 1 및 제 2 노드에 연결되며 상기 데이터를 증폭하여 출력단에 출력하는 앰프부; 및 프리차지 신호에 응답하여 상기 제 1 및 제 2 노드에 프리차지 전압을 공급하는 노이즈제거부를 포함한다.

Description

입출력센스앰프{Input Output Sense Amplifier}
본 발명은 반도체 장치에 관한 것으로, 상세하게는 입출력센스앰프에 관한 것이다.
일반적으로 반도체 장치의 내부는 신호를 전송하기 위한 수많은 전송 라인이 구비되어 있다. 또한, 반도체 장치의 내부를 기능 또는 구조 등으로 다양하게 구분하여 계층적인 블록 형태로 표현할 수 있다. 즉 반도체 장치를 일정 수의 서브블록을 포함한 다수의 메인블록으로 구분할 수 있다. 이때 일반적으로 서브블록 간의 신호를 전송하는 라인을 로컬 전송 라인(LIO)이라고 지칭하고, 메인블록 간의 신호를 전송하는 라인을 글로벌 전송 라인(GIO)이라고 지칭한다. 또한, 반도체 메모리 장치와 같이 메모리 셀 영역에 저장된 데이터를 외부로 출력하거나 외부의 데이터를 메모리 셀 영역으로 전송하기 위한 주 배선을 글로벌 전송 라인(GIO)이라고 지칭한다.
일반적으로 리드 동작시 입출력센스앰프는 로컬 전송 라인(LIO)을 통해 전송된 내부 데이터를 증폭하여 글로벌 전송 라인(GIO)으로 전송하며, 라이트 동작시 글로벌 전송 라인(GIO)을 통해 전송된 외부 데이터는 입출력센스앰프에 연결된 로컬 전송 라인(LIO)를 통해 전송된다.
도 1에는 종래 기술에 따른 입출력센스앰프(10)가 도시되어 있다.
도 1을 참조하여 종래 기술에 따른 입출력센스앰프(10)를 설명하면 다음과 같다. 종래 기술에 따른 입출력센스앰프(10)는 앰프부(11), 프리차지부(12) 및 데이터입력부(13)를 포함한다. 앰프부(11)는 구동전압(VDD)과 제 1 노드(n1) 사이에 연결되고 제 2 노드(n2)의 출력신호를 입력받는 제 1 PMOS 트랜지스터(P1), 구동전압(VDD)과 제 2 노드(n2) 사이에 연결되고 제 1 노드(n1)의 출력신호를 입력받는 제 2 PMOS 트랜지스터(P2), 제 1 노드(n1)와 제 3 노드(n3) 사이에 연결되고 제 2 노드(n2)의 출력신호를 입력받는 제 1 NMOS 트랜지스터(N1) 및 제 2 노드(n2)와 제 4 노드(n4)사이에 연결되고 제 1 노드(n1)의 출력신호를 입력받는 제 2 NMOS 트랜지스터(N2)를 포함한다. 제 1 노드(n1)는 제 2 출력단(OUTB)에 연결되고, 제 2 노드(n2)는 제 1 출력단(OUT)에 연결된다.
프리차지부(12)는 구동전압(VDD)과 제 1 노드(n1) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 3 PMOS 트랜지스터(P3) 및 구동전압(VDD)과 제 2 노드(n2) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 4 PMOS 트랜지스터(P4)를 포함한다.
데이터입력부(13)는 제 3 노드(n3)와 제 5 노드(n5) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호를 입력받는 제 3 NMOS 트랜지스터(N3), 제 3 노드(n3)와 제 5 노드(n5) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호를 입력받는 제 4 NMOS 트랜지스터(N4) 및 제 5 노드(n5)와 접지전압(VSS)사이에 연결되며 스트로브 신호(STB)를 입력받는 제 5 NMOS 트랜지스터를 포함한다. 반도체 장치의 리드 동작시에는 메모리 셀의 데이터가 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)을 통해 입출력센스앰프에 전달되고, 라이트 동작시에는 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)을 통해 데이터가 메모리 셀로 전달된다.
종래 기술에 따른 입출력센스앰프(10)는 리드 동작시 스트로브 신호(STB)가 인에이블되고 프리차지 신호(PRE)가 디스에이블된다. 이때, 메모리 셀의 데이터가 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)을 통해 입력되면 데이터를 증폭하여 제 1 및 제 2 출력단(OUT, OUTB)에 데이터를 출력한다. 또, 입출력센스앰프(10)는 라이트 동작시 스트로브 신호(STB)가 디스에이블되고 프리차지 신호(PRE)가 인에이블 된다. 이때, 제 1 로컬 전송 라인(LIO)과 제 2 로컬 전송 라인(LIOB)을 통해 데이터를 메모리 셀로 전달된다.
그러나, 라이트 동작시 데이터입력부(13)의 제 3 및 제 4 NMOS 트랜지스터(N3, N4)의 결합 캐패시터(Coupling Capasitor)에 의해 제 3 노드(n3) 및 제 4 노드(n4)에 노이즈가 발생한다. 이때, 생성된 노이즈는 축적되어 입출력센스앰프(10)가 다시 리드 동작을 수행할 때 데이터 감지 능력을 저하시키는 문제점이 발생하였다.
본 발명은 입출력센스앰프를 변경함으로써, 결합 캐패시터에 의한 노이즈를 제거하는데 그 목적이 있다.
본 발명의 실시예에 따른 입출력센스앰프는 데이터를 입력받고 스트로브 신호에 응답하여 제 1 및 제 2 노드에 상기 데이터를 출력하는 데이터입력부; 상기 제 1 및 제 2 노드에 연결되며 상기 데이터를 증폭하여 출력단에 출력하는 앰프부; 및 프리차지 신호에 응답하여 상기 제 1 및 제 2 노드에 프리차지 전압을 공급하는 노이즈제거부를 포함한다.
본 발명의 다른 실시예에 따른 입출력센스앰프는 소오스가 스트로브 신호에 응답하여 전류를 접지전압 방향으로 전달하는 싱크부와 연결되고 제 1 로컬 전송 라인의 출력신호를 입력받는 제 1 NMOS 트랜지스터 및 소오스가 상기 싱크부와 연결되고 제 2 로컬 전송 라인의 출력신호를 입력받는 제 2 NMOS 트랜지스터를 포함하는 데이터입력부; 및 프리차지 신호에 응답하여 상기 제 1 NMOS 트랜지스터의 드레인 및 상기 제 2 NMOS 트랜지스터의 드레인에 프리차지 전압을 공급하는 노이즈제거부를 포함한다.
본 발명에 의하면, 입출력센스앰프의 결합 캐패시터에 의한 노이즈를 제거하여 반도체 장치의 신뢰성을 높이고, 반도체 장치의 수율을 향상할 수 있다.
도 1은 종래 기술에 따른 입출력센스앰프의 회로도,
도 2는 본 발명의 실시예에 따른 입출력센스앰프의 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 입출력센스앰프(100)의 회로도이다.
도 2를 참조하여 본 발명의 실시예에 따른 입출력센스앰프(100)를 설명하면 다음과 같다. 본 발명의 실시예에 따른 입출력센스앰프(100)는 앰프부(110), 프리차지부(120), 데이터입력부(130) 및 노이즈제거부(140)를 포함한다.
앰프부(110)는 구동전압(VDD)과 제 6 노드(n6) 사이에 연결되고 제 7 노드(n7)의 출력신호를 입력받는 제 5 PMOS 트랜지스터(P5), 구동전압(VDD)과 제 7 노드(n7) 사이에 연결되고 제 6 노드(n6)의 출력신호를 입력받는 제 6 PMOS 트랜지스터(P6), 제 6 노드(n6)와 제 8 노드(n8) 사이에 연결되고 제 7 노드(n7)의 출력신호를 입력받는 제 6 NMOS 트랜지스터(N6) 및 제 7 노드(n7)와 제 9 노드(n9) 사이에 연결되고 제 6 노드(n6)의 출력신호를 입력받는 제 7 NMOS 트랜지스터를 포함한다. 제 6 노드(n6)는 제 2 출력단(OUTB)에 연결되고, 제 7 노드(n7)는 제 1 출력단(OUT)에 연결된다.
프리차지부(120)는 구동전압(VDD)과 제 6 노드(n6) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 7 PMOS 트랜지스터(P7) 및 구동전압(VDD)과 제 7 노드(n7) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 8 PMOS 트랜지스터(P8)를 포함한다.
데이터입력부(130)는 싱크부(131)를 포함한다. 데이터입력부(130)는 제 8 노드(n8)와 제 10 노드(n10) 사이에 연결되고 제 1 로컬 전송 라인(LIO)의 출력신호를 입력받는 제 8 NMOS 트랜지스터(N8), 제 9 노드(n9)와 제 10 노드(n10) 사이에 연결되고 제 2 로컬 전송 라인(LIOB)의 출력신호를 입력받는 제 9 NMOS 트랜지스터(N9)를 포함한다. 싱크부(131)는 제 10 노드(n10)와 접지전압(VSS) 사이에 연결되고 스트로브 신호(STB)를 입력받는 제 10 NMOS 트랜지스터(N10)를 포함한다.
노이즈제거부(140)는 구동전압(VDD)과 제 8 노드(n8) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 9 PMOS 트랜지스터(P9) 및 구동전압(VDD)과 제 9 노드(n9) 사이에 연결되고 프리차지 신호(PRE)를 입력받는 제 10 PMOS 트랜지스터(P10)를 포함한다.
도 2를 참조하여 본 발명의 실시예에 따른 입출력센스앰프(100)의 동작을 설명하면 다음과 같다.
프리차지부(120)는 반도체 장치가 리드 동작이 아닐 때에는 인에이블된 프리차지 신호(PRE)에 응답하여 제 1 및 제 2 출력단(OUT, OUTB)에 프리차지 전압을 공급한다. 본 발명의 실시예에서 프리차지 신호(PRE)의 인에이블 상태는 로직 로우이다. 프리차지부(120)는 반도체 장치가 리드 동작을 수행하면 디스에이블된 프리차지 신호(PRE)에 응답하여 프리차지 전압의 출력을 중단한다. 본 발명의 실시예에서 프리차지 신호(PRE)의 디스에이블 상태는 로직 하이이다. 데이터입력부(130)는 로컬 전송 라인 쌍(LIO, LIOB)을 통해 데이터를 입력받는다. 데이터입력부(130)는 반도체 장치가 리드 동작을 수행하면 인에이블되는 스트로브 신호(STB)에 응답하여 제 1 및 제 2 로컬 전송 라인(LIO, LIOB)를 통해 전달되는 데이터를 감지하여 제 8 노드(n8) 및 제 9 노드(n9)에 신호를 출력한다. 즉, 데이터입력부(130)는 반도체 장치가 리드 동작을 수행하면 로컬 전송 라인 쌍(LIO, LIOB)을 통해 데이터의 입력여부를 감지하여 앰프부(110)에 데이터를 전달한다. 반도체 장치가 리드 동작을 수행하지 않을 때, 예를 들어, 라이트 동작시에는 스트로브 신호(STB)는 디스에이블된다. 이때, 글로벌 전송 라인(GIO)통해 입력된 데이터가 로컬 전송 라인 쌍(LIO, LIOB)으로 전송된다.
스트로브 신호(STB)는 칩 셀렉트 신호(CS), 로우 어드레스 스트로브 신호(RAS), 컬럼 어드레스 스트로브 신호(CAS) 및 라이트 인에이블 신호(WE) 명령어 조합으로 생성되는 리드 동작 제어 신호이다. 스트로브 신호(STB)는 반도체 장치가 리드 동작을 수행하면 인에이블되며, 본 발명의 실시예에서 스트로브 신호(STB)의 인에이블 상태는 로직 하이이다. 스트로브 신호(STB)는 반도체 장치가 리드 동작을 수행하지 않을 때에는 디스에이블되며, 본 발명의 실시예에서 스트로브 신호(STB)의 디스에이블 상태는 로직 로우이다.
노이즈제거부(140)는 반도체 장치가 리드 동작을 수행하지 않을 때, 예를 들어, 라이트 동작시 프리차지 신호(PRE)에 응답하여 앰프부(110)와 데이터입력부(130)를 연결하는 제 8 노드(n8) 및 제 9 노드(n9)에 프리차지 전압을 공급한다. 즉, 노이즈제거부(140)는 반도체 장치가 라이트 동작을 수행할 때, 앰프부(110)와 데이터입력부(130)을 연결하는 제 8 노드(n8) 및 제 9 노드(n9)에 프리차지 전압을 공급하여 입출력센스앰프(100)의 결합 캐패시터에 의해 생성되는 노이즈를 제거한다.
노이즈제거부(140)는 반도체 장치가 리드 동작을 수행할 때, 디스에이블된 프리차지 신호(PRE)에 응답하여 제 9 PMOS 트랜지스터(P9) 및 제 10 PMOS 트랜지스터를 턴오프(Turn Off)하여, 데이터입력부(130)에서 감지된 데이터를 제 8 노드(n8) 및 제 9 노드(n9)를 통해 앰프부(110)에 전달할 수 있게 프리차지 전압의 공급을 중단한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 100: 입출력센스앰프 11, 110: 앰프부
12, 120: 프리차지부 13, 130: 데이터입력부
140: 노이즈제거부

Claims (6)

  1. 데이터를 입력받고 스트로브 신호에 응답하여 제 1 및 제 2 노드에 상기 데이터를 출력하는 데이터입력부;
    상기 제 1 및 제 2 노드에 연결되며 상기 데이터를 증폭하여 출력단에 출력하는 앰프부; 및
    프리차지 신호에 응답하여 상기 제 1 및 제 2 노드에 프리차지 전압을 공급하는 노이즈제거부를 포함하는 입출력센스앰프.
  2. 제 1항에 있어서,
    상기 입출력센스앰프는,
    상기 프리차지 신호에 응답하여 상기 출력단에 상기 프리차지 전압을 공급하는 프리차지부를 더 포함하는 입출력센스앰프.
  3. 제 2항에 있어서,
    상기 노이즈제거부는,
    상기 프리차지 신호를 입력받고 구동전압과 상기 제 1 노드 사이에 연결되는 제 1 PMOS 트랜지스터; 및
    상기 프리차지 신호를 입력받고 상기 구동전압과 상기 제 2 노드 사이에 연결되는 제 2 PMOS 트랜지스터를 포함하는 입출력센스앰프.
  4. 소오스가 스트로브 신호에 응답하여 전류를 접지전압 방향으로 전달하는 싱크부와 연결되고 제 1 로컬 전송 라인의 출력신호를 입력받는 제 1 NMOS 트랜지스터 및 소오스가 상기 싱크부와 연결되고 제 2 로컬 전송 라인의 출력신호를 입력받는 제 2 NMOS 트랜지스터를 포함하는 데이터입력부; 및
    프리차지 신호에 응답하여 상기 제 1 NMOS 트랜지스터의 드레인 및 상기 제 2 NMOS 트랜지스터의 드레인에 프리차지 전압을 공급하는 노이즈제거부를 포함하는 입출력센스앰프.
  5. 제 4항에 있어서,
    상기 입출력센스앰프는,
    상기 제 1 및 제 2 NMOS 트랜지스터의 드레인에 연결되고 상기 제 1 및 제 2 로컬 전송라인의 출력신호를 증폭하여 출력단에 출력하는 앰프부; 및
    상기 프리차지 신호에 응답하여 상기 출력단에 상기 프리차지 전압을 공급하는 프리차지부를 더 포함하는 입출력센스앰프.
  6. 제 5항에 있어서,
    상기 노이즈제거부는,
    상기 프리차지 신호를 입력받고 구동전압과 상기 제 1 NMOS 트랜지스터의 드레인 사이에 연결되는 제 1 PMOS 트랜지스터; 및
    상기 프리차지 신호를 입력받고 상기 구동전압과 상기 제 2 NMOS 트랜지스터의 드레인 사이에 연결되는 제 2 PMOS 트랜지스터를 포함하는 입출력센스앰프.
KR1020120063806A 2012-06-14 2012-06-14 입출력센스앰프 KR20130140418A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120063806A KR20130140418A (ko) 2012-06-14 2012-06-14 입출력센스앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063806A KR20130140418A (ko) 2012-06-14 2012-06-14 입출력센스앰프

Publications (1)

Publication Number Publication Date
KR20130140418A true KR20130140418A (ko) 2013-12-24

Family

ID=49985041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063806A KR20130140418A (ko) 2012-06-14 2012-06-14 입출력센스앰프

Country Status (1)

Country Link
KR (1) KR20130140418A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673758B2 (en) 2015-06-22 2017-06-06 SK Hynix Inc. Differential amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673758B2 (en) 2015-06-22 2017-06-06 SK Hynix Inc. Differential amplifier circuit

Similar Documents

Publication Publication Date Title
US10348252B2 (en) Amplifier circuit
US8300485B2 (en) Sense amplifier and semiconductor apparatus including the same
US9455002B2 (en) Amplifying circuit and semiconductor memory device including the same
KR100930384B1 (ko) 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
CN106067315B (zh) 感测放大器及包括其的半导体器件
US8953400B2 (en) Data control circuit
CN110277111B (zh) 感测放大器和使用感测放大器的半导体存储装置
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
US9368192B2 (en) Semiconductor device and method for driving the same
US8908447B2 (en) Semiconductor device and data output circuit therefor
KR20130140418A (ko) 입출력센스앰프
US7808852B2 (en) Semiconductor memory device and layout method thereof
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US8890576B2 (en) Input/output sense amplifier
US8730749B2 (en) Data transmission circuit and semiconductor apparatus using the same
KR20140019943A (ko) 반도체 장치
KR20160091746A (ko) 센스앰프 및 이를 포함하는 반도체 장치
US20110007584A1 (en) Semiconductor device
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
US8767479B2 (en) Semiconductor memory device and driving method thereof
US8750063B2 (en) Sense amplifier control circuit and semiconductor memory device including the same
KR20120053439A (ko) 반도체 장치
KR20110076691A (ko) 감지증폭기를 포함하는 반도체 장치 및 반도체 메모리 장치
KR20080047331A (ko) 고집적 반도체 장치
KR20140080379A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination