CN107221352B - 一种优化tRCD参数的方法 - Google Patents

一种优化tRCD参数的方法 Download PDF

Info

Publication number
CN107221352B
CN107221352B CN201710349534.9A CN201710349534A CN107221352B CN 107221352 B CN107221352 B CN 107221352B CN 201710349534 A CN201710349534 A CN 201710349534A CN 107221352 B CN107221352 B CN 107221352B
Authority
CN
China
Prior art keywords
voltage difference
amplified
difference data
data line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710349534.9A
Other languages
English (en)
Other versions
CN107221352A (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201710349534.9A priority Critical patent/CN107221352B/zh
Publication of CN107221352A publication Critical patent/CN107221352A/zh
Application granted granted Critical
Publication of CN107221352B publication Critical patent/CN107221352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Dram (AREA)

Abstract

本发明涉及一种回写方法和一种存储器。所述回写方法包括：步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；其中，步骤c发生在列选信号CSL有效时。正确数据的回写阻止了灵敏放大器中的错误翻转，并且还能帮助灵敏放大器很快地把错误翻转的值拉回到正确值上，以消除列选信号开启带来的噪声对位线和参考位线及SA的影响。

Description

一种优化tRCD参数的方法
技术领域
本发明涉及一种优化tRCD(Time of RAS to CAS Delay)参数的方法。具体而言，本发明涉及一种在读操作的时候进行回写操作以优化tRCD参数的方法。
背景技术
tRCD是动态随机存取存储器(Dynamic Random Access Memory，DRAM)的一个规定参数，其定义为RAS(行地址选通脉冲)至CAS(列地址选通脉冲)的一个延迟时间，即从ACT(activation)激活操作到内部读写操作的一个延迟时间。当激活操作开始后，会有一根对应地址下的字线(Word Line)被激活，经过tRCD的时间后，内部的读写操作才被允许进行。
然而，由于一些原因(例如使用者违反时序要求的操作，或者存储单元的退化，或者SA的退化等)，如果tRCD没有被重视或者给得不够，则可能会读出一个错误的结果。
另外，也有可能当发生第一个读操作的时候，读出的数据还是正确的，但是由于列选信号CSL在选择相应的列以读出此地址下的数据时所带来的噪声，使得SA中的数据会在第一个读出操作后进行错误的翻转，进而改写存储单元的值，则当再对同一地址进行读操作的时候，就会读出一个被错误翻转的数据。
在进行DRAM测试时，一般会选用比标准更严格的tRCD值以及连续的两个或者更多个的对同一地址的读操作，然而，这会对测试提出更多的要求以及损失更多的良率。
因此，亟需一种解决上述问题的方法。
发明内容
本发明提出了一种在进行读操作时的回写方法，其中正确数据的回写阻止了灵敏放大器中的错误翻转，并且还能帮助灵敏放大器很快地把错误翻转的值拉回到之前的正确值上，以消除列选信号CSL开启带来的噪声对BL和ref_BL以及SA的影响。
根据本发明的一方面，提供了一种在进行读操作时的回写方法包括如下步骤：
步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；
步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；
步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；
其中，步骤c发生在列选信号CSL有效时。
本发明的在进行读操作时的回写方法简单但切实有效并可行，易于实现。此外，本发明的在进行读操作时的回写方法绕开对全局信号线的驱动，加快了回写的速度。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，该回写方法还包括在第一次读操作之前将计数器设置为1，并且在发生步骤c之后将计数器设置为0；其中步骤c发生在计数器为1时。
这样，只回写一次激活操作下的第一个读操作，因为对于之后的在同一激活过程同一WL下的读操作，其tRCD就没有那么关键。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，在步骤b和步骤c之间还包括：
步骤d：第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送到全局数据线上；
其中步骤c中经由全局数据线将步骤b中经放大并锁存的电压差数据回写到局部数据线上。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，在步骤d中，第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送入存储器读操作路径上的三态缓冲器，并且当存储器读操作路径上的三态缓冲器有效时，将步骤b中经放大并锁存的电压差数据送入全局数据线上。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，该回写方法在步骤d之后还包括步骤e：将全局数据线上的经放大并锁存的电压差数据送入存储器写操作路径上的三态缓冲器，并且当存储器写操作路径上的三态缓冲器有效时，执行步骤c。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，当存储器写操作路径上的三态缓冲器被禁用时，步骤c被屏蔽。
这样，根据本发明的回写方法可利用存储器原有的电路结构，用很少的改动就达到了优化tRCD的目的。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，步骤c所对应的读操作(即，上面所述的步骤a中的第一级灵敏放大器将位线和参考位线之间的电压差放大的操作)发生在第一级灵敏放大器能够稳定操作之前，即发生在位线和参考位线之间的电压差被放大成全摆幅之前。
根据本发明的在进行读操作时的回写方法的一个优选实施方案，步骤c所对应的读操作发生在tRCD关键区域。
本说明书中所提及的“tRCD关键区域”准确而言指的是如附图中所标识的“tRCD关键区域”。“tRCD关键区域”大体上指的是第一级灵敏放大器能够稳定操作之前，即在位线和参考位线之间的电压差被放大成全摆幅之前。
根据本发明的另一方面，提供了对应于上述回写方法的在进行读操作时回写的存储器，包括：
第一级灵敏放大器，该第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；
第二级灵敏放大器，该第二级灵敏放大器从局部数据线接收所述经放大的电压差数据，并且对所述经放大的电压差数据进行放大并锁存；
用于实现在列选信号CSL有效时将所述经放大并锁存的电压差数据回写到局部数据线上的装置。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，该存储器还包括用于执行如下操作的装置，所述操作为：在第一次读操作之前将计数器设置为1，并且在将所述经放大并锁存的电压差数据回写到局部数据线上之后将计数器设置为0；其中所述将所述经放大并锁存的电压差数据回写到局部数据线上发生在计数器为1时。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，第二级灵敏放大器将所述经放大并锁存的电压差数据送到全局数据线上，并且所述用于实现在列选信号CSL有效时将所述经放大并锁存的电压差数据回写到局部数据线上的装置经由全局数据线将所述经放大并锁存的电压差数据回写到局部数据线上。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，第二级灵敏放大器将所述经放大并锁存的电压差数据送入存储器读操作路径上的三态缓冲器，并且当存储器读操作路径上的三态缓冲器有效时，将所述经放大并锁存的电压差数据送入全局数据线上。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，该存储器包括存储器写操作路径上的三态缓冲器，所述存储器写操作路径上的三态缓冲器接收全局数据线上的所述经放大并锁存的电压差数据，并且当存储器写操作路径上的三态缓冲器有效时，将所述经放大并锁存的电压差数据回写到局部数据线上。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，当存储器写操作路径上的三态缓冲器被禁用时，不能够将所述经放大并锁存的电压差数据回写到局部数据线上。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，在所述存储器中，将所述经放大并锁存的电压差数据回写到局部数据线上所对应的读操作(即，上面所述的步骤a中的第一级灵敏放大器将位线和参考位线之间的电压差放大的操作)发生在第一级灵敏放大器能够稳定操作之前，即发生在位线和参考位线之间的电压差被放大成全摆幅之前。
根据本发明的在进行读操作时回写的存储器的一个优选实施方案，在该存储器中，将所述经放大并锁存的电压差数据回写到局部数据线上所对应的读操作发生在tRCD关键区域。
附图说明
图1是现有技术中的DRAM的存储单元结构的示意图。
图2是现有技术中的DRAM的存储单元结构的激活操作原理图。
图3是对于现有技术中的DRAM的存储单元结构进行读操作的时序图。
图4是现有技术中的DRAM的存储单元结构中的位线和数据线进行电荷分享过程的示意图。
图5是根据本发明的一个具体实施方案。
具体实施方式
下面结合附图来描述本发明。
图1是现有技术中的DRAM的存储单元结构的示意图。如图1所示，DRAM的存储单元由一个晶体管N0和一个电容C0构成。数据存储在电容上，即电容C0上存储的电荷决定了该存储单元结构存储的值是‘1’还是‘0’。
图2是现有技术中的DRAM的存储单元结构的激活操作原理图。如图2中示出的，在激活操作前，字线WL电压为低，位线BL及参考位线ref_BL电压分别为一个中间电压。
假设存储单元存储的值为‘0’，则激活操作有效后，行地址译码会选中相应的字线，其电压升高使得晶体管N0导通，由于电容的极板电压和位线电压不同，所以电容C0和位线进行电荷分享，位线电压逐渐降低。
如果C0上存储的值是‘1’，则位线电压逐渐升高。由于参考位线连接的存储单元的字线没有被选中，所以参考位线保持在中间电压，这样位线跟参考位线之间的电压差会越来越大。当这个电压差足够大时，第一级灵敏放大器SA(SA的控制信号为图2中的SA_EN)被开启，位线和参考位线之间的电压差被SA放大成全摆幅，字线开启到SA开启的时间叫做信号建立时间。
SA的驱动能力很弱，所以需要BL和ref_BL稳定后，读写操作才可以进行。如果读写操作被过早地执行，存储器可能会读出一个错误的数据。而tRCD就是为了保证在进行读写操作的时候的安全可靠而设置的。经过一定的时间之后，激活操作可以结束，字线WL关闭。在字线WL关闭之前，SA有足够的时间去改写存储单元的值。
图3示出了对于现有技术中的DRAM的存储单元结构进行读操作的时序图。
图3a为安全的读操作。在图3a中例示了tRCD的关键区域。如果按照图3a中所示的读操作发生在tRCD关键区域以外，则读操作是安全的。此时，列选信号CSL开启的时候BL和ref_BL已经被放大到全摆幅，CSL带来的噪声只会让BL和ref_BL抖动，但不足以导致SA中BL和ref_BL的错误翻转。当噪声过后，SA又会把BL和ref_BL拉回正确值。
图3b为不安全的读操作。在图3b中例示了一个在tRCD关键区域进行的读操作。此操作虽然会读出一个正确的值出去，但是CSL开启所带来的噪声使得BL和ref_BL进行了错误的翻转，第一级灵敏放大器SA对错误的值进行了放大。
图3c为连续两次的读操作。在图3c中的第一次操作为图3b中的不安全的读操作。如果此时存在对同一地址的更多的读操作，即如图3c中的第二次读操作，则读出的数据就会是BL和ref_BL进行了错误的翻转之后被灵敏放大器SA放大的错误值，而这个错误值还会被写入存储单元。
图4是现有技术中的DRAM的存储单元结构中的位线和数据线进行电荷分享过程的示意图。
图4说明了bl/bl_n和mdq/mdq_n的电荷分享过程，图4中的bl/bl_n对应图1中的BL/ref_BL。
在图4a中，第一级灵敏放大器SA已经准备好，bl/bl_n的值被放大，列选信号CSL此时关闭，mdq/mdq_n被预充到‘1’。
在图4b中，读操作开始执行，CSL开启，由于bl/bl_n与mdq/mdq_n的电压差异，电荷将在两者间分享。
在图4c中，电荷分享已经进行一段时间，‘0’的传递导致bl_n有一个小幅度的电压的暂时升高，但最终还是使得bl_n维持为‘0’；对于mdq_n则是一个小幅度的电压降低，第二级灵敏放大器SSA就是通过此压差去放大数据。由于两者的电容不一样，所以升高和降低的绝对值不一样。
由之前的描述可知，当读操作第一次执行的时候，即使位于tRCD关键区域，也可能会读出正确数据。只是在执行对同一地址的第二次及更多的读操作的时候才会读出被BL和ref_BL错误地翻转并被灵敏放大器SA放大的错误值。
因此，本发明提出了一种在进行读操作时的回写方法，包括如下步骤：
步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；
步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；
步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；
其中，步骤c发生在列选信号CSL有效时。
优选地，该回写方法还包括在在第一次读操作之前将计数器设置为1，并且在发生步骤c之后将计数器设置为0；以及步骤c发生在计数器为1时。
优选地，在步骤b和步骤c之间还包括：
步骤d：第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送到全局数据线上；
其中步骤c中经由全局数据线将步骤b中经放大并锁存的电压差数据回写到局部数据线上。
优选地，在步骤d中，第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送入存储器读操作路径上的三态缓冲器，并且当存储器读操作路径上的三态缓冲器有效时，将步骤b中经放大并锁存的电压差数据送入全局数据线上。
优选地，该回写方法在步骤d之后还包括步骤e：将全局数据线上的经放大并锁存的电压差数据送入存储器写操作路径上的三态缓冲器，并且当存储器写操作路径上的三态缓冲器有效时，执行步骤c。
这样，根据本发明的回写方法可利用存储器原有的电路结构，用很少的改动就达到了优化tRCD的目的。
优选地，所述位线和参考位线之间的电压差使得在读操作时第一级灵敏放大器能够稳定操作之前指的是位线和参考位线之间的电压差被放大成全摆幅之前。
上述回写方法在第一次读操作的同时把读出的正确数据回写到局部数据线，以消除列选信号CSL开启带来的噪声对BL和ref_BL以及SA的影响。
具体而言，该回写方法可按以下的顺序进行：
1.激活字线WL，使其打开晶体管N0，然后存储单元C0和位线BL进行电荷分享。
2.经过信号建立时间以后，SA_EN信号开启，第一级灵敏放大器SA放大BL和ref_BL上的较小压差。
3.当读操作命令执行时，列选信号CSL开启，数据从BL/ref_BL上传递到相应的局部数据线mdq/mdq_n上。
4.mdq/mdq_n上的差值达到一定程度后，被第二级灵敏放大器SSA放大，放大后的数据被锁存住。
5.数据立即被传输到全局数据线上。
6.全局数据线与写路径直接相连，此时数据就可以被写回mdq/mdq_n，就像进行一个正常的写操作一样。
因此，正确数据的回写阻止了SA中的错误翻转，并且还能帮助SA很快地把错误翻转的值拉回到之前的正确值上。
此外，可以用一个计时器或计数器去记录，只回写一次激活操作下的第一个读操作，因为对于之后的在同一激活过程同一WL下的读操作，其tRCD就没有那么关键。
另外，可以用一个计时器或计数器去记录，回写只发生在tRCD关键区域。
现在参照图5来描述本发明的一个具体实施例。
1.mdq/mdq_n是从第一级灵敏放大器SA输出而来的局部数据线。
2.en_rd是第二级灵敏放大器SSA的使能信号，当en_rd有效的时候，会放大mdq/mdq_n的电压差。
3.rd_local_data是被放大和锁存的数据。
4.en_rd_2phery是读路径上的三态缓冲tri-buffer的使能信号，当其有效的时候，可把被放大和锁存的数据rd_local_data送到全局数据线上。
5.en_wr&dm控制写路径上的三态缓冲tri-buffer，以把全局数据线上的数据写到局部数据线mdq/mdq_n上，当屏蔽功能被激活时还能通过en_wr&dm去屏蔽此功能。
其具体流程如下：
1.列选信号CSL有效，数据从第一级灵敏放大器SA传输到局部数据线mdq/mdq_n上。
2.第二级灵敏放大器SSA打开，放大并锁存数据。
3.数据被传送到全局数据线上，之后回写过程可以实施。
4.数据回写到局部数据线mdq/mdq_n上。
本发明的方法简单切实有效并可行，易于实现。此外，可利用存储器原有的电路结构，用很少的改动就达到优化tRCD的目的。

Claims (12)

1.一种在进行读操作时的回写方法，其特征在于，包括如下步骤：
步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；
步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；
步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；
其中，步骤c发生在列选信号CSL有效时；
其中该回写方法在步骤b和步骤c之间还包括步骤d：第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送到全局数据线上；其中步骤c中经由全局数据线将步骤b中经放大并锁存的电压差数据回写到局部数据线上；其中，在步骤d中，第二级灵敏放大器将步骤b中经放大并锁存的电压差数据送入存储器读操作路径上的三态缓冲器，并且当存储器读操作路径上的三态缓冲器有效时，将步骤b中经放大并锁存的电压差数据送入全局数据线上。
2.根据权利要求1所述的回写方法，其特征在于，该回写方法还包括在第一次读操作之前将计数器设置为1，并且在发生步骤c之后将计数器设置为0；
其中步骤c发生在计数器为1时。
3.根据权利要求1所述的回写方法，其特征在于，该回写方法在步骤d之后还包括步骤e：将全局数据线上的经放大并锁存的电压差数据送入存储器写操作路径上的三态缓冲器，并且当存储器写操作路径上的三态缓冲器有效时，执行步骤c。
4.根据权利要求3所述的回写方法，其特征在于，当存储器写操作路径上的三态缓冲器被禁用时，步骤c被屏蔽。
5.根据权利要求1所述的回写方法，其特征在于，步骤c所对应的读操作发生在第一级灵敏放大器能够稳定操作之前，即发生在位线和参考位线之间的电压差被放大成全摆幅之前。
6.根据权利要求1所述的回写方法，其特征在于，步骤c所对应的读操作发生在tRCD关键区域。
7.一种在进行读操作时回写的存储器，其特征在于，包括：
第一级灵敏放大器，该第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；
第二级灵敏放大器，该第二级灵敏放大器从局部数据线接收所述经放大的电压差数据，并且对所述经放大的电压差数据进行放大并锁存；
用于实现在列选信号CSL有效时将所述经放大并锁存的电压差数据回写到局部数据线上的装置；
其中第二级灵敏放大器将所述经放大并锁存的电压差数据送到全局数据线上，并且所述用于实现在列选信号CSL有效时将所述经放大并锁存的电压差数据回写到局部数据线上的装置经由全局数据线将所述经放大并锁存的电压差数据回写到局部数据线上；且其中第二级灵敏放大器将所述经放大并锁存的电压差数据送入存储器读操作路径上的三态缓冲器，并且当存储器读操作路径上的三态缓冲器有效时，将所述经放大并锁存的电压差数据送入全局数据线上。
8.根据权利要求7所述的存储器，其特征在于，该存储器还包括用于执行如下操作的装置，所述操作为：在第一次读操作之前将计数器设置为1，并且在将所述经放大并锁存的电压差数据回写到局部数据线上之后将计数器设置为0；其中所述将所述经放大并锁存的电压差数据回写到局部数据线上发生在计数器为1时。
9.根据权利要求7所述的存储器，其特征在于，该存储器包括存储器写操作路径上的三态缓冲器，所述存储器写操作路径上的三态缓冲器接收全局数据线上的所述经放大并锁存的电压差数据，并且当存储器写操作路径上的三态缓冲器有效时，将所述经放大并锁存的电压差数据回写到局部数据线上。
10.根据权利要求9所述的存储器，其特征在于，当存储器写操作路径上的三态缓冲器被禁用时，不能够将所述经放大并锁存的电压差数据回写到局部数据线上。
11.根据权利要求7所述的存储器，其特征在于，在所述存储器中，将所述经放大并锁存的电压差数据回写到局部数据线上所对应的读操作发生在第一级灵敏放大器能够稳定操作之前，即发生在位线和参考位线之间的电压差被放大成全摆幅之前。
12.根据权利要求7所述的存储器，其特征在于，在该存储器中，将所述经放大并锁存的电压差数据回写到局部数据线上所对应的读操作发生在tRCD关键区域。
CN201710349534.9A 2017-05-17 2017-05-17 一种优化tRCD参数的方法 Active CN107221352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710349534.9A CN107221352B (zh) 2017-05-17 2017-05-17 一种优化tRCD参数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710349534.9A CN107221352B (zh) 2017-05-17 2017-05-17 一种优化tRCD参数的方法

Publications (2)

Publication Number Publication Date
CN107221352A CN107221352A (zh) 2017-09-29
CN107221352B true CN107221352B (zh) 2023-09-12

Family

ID=59945273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710349534.9A Active CN107221352B (zh) 2017-05-17 2017-05-17 一种优化tRCD参数的方法

Country Status (1)

Country Link
CN (1) CN107221352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827868B (zh) * 2019-10-31 2021-10-22 西安紫光国芯半导体有限公司 一种改善灵敏放大器读稳定性的回写电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747066A (zh) * 2004-08-03 2006-03-15 三星电子株式会社 具有带有开/关控制的局部读出放大器的半导体存储器件
WO2011106054A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Multilevel dram
CN104900250A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 放大电路和包括该放大电路的半导体存储器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618844B1 (ko) * 2004-07-13 2006-09-01 삼성전자주식회사 개선된 동작 주파수를 가지는 로컬 센스 증폭 회로 및반도체 메모리 장치
KR100763253B1 (ko) * 2006-05-30 2007-10-04 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 프리차아지 방법
US8081530B2 (en) * 2010-02-26 2011-12-20 Elite Semiconductor Memory Technology Inc. Semiconductor memory device and associated local sense amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747066A (zh) * 2004-08-03 2006-03-15 三星电子株式会社 具有带有开/关控制的局部读出放大器的半导体存储器件
WO2011106054A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Multilevel dram
CN104900250A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 放大电路和包括该放大电路的半导体存储器件

Also Published As

Publication number Publication date
CN107221352A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
US9990251B2 (en) Semiconductor system with a column control circuit
JP5294535B2 (ja) 半導体メモリ装置
KR102003894B1 (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR101622922B1 (ko) 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US6459635B1 (en) Apparatus and method for increasing test flexibility of a memory device
US7477558B2 (en) Semiconductor memory device, a local precharge circuit and method thereof
US7248517B2 (en) Semiconductor memory device having local data line pair with delayed precharge voltage application point
KR102660417B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
CN114639434B (zh) 存储芯片的测试方法、装置、设备及存储介质
KR102247026B1 (ko) 반도체 메모리 장치 및 그의 테스트 방법
CN207165238U (zh) 一种在进行读操作时回写的存储器
CN107221352B (zh) 一种优化tRCD参数的方法
US20090021995A1 (en) Early Write Method and Apparatus
US9368192B2 (en) Semiconductor device and method for driving the same
US6341089B1 (en) Semiconductor memory device allowing effective detection of leak failure
US8908447B2 (en) Semiconductor device and data output circuit therefor
US6826114B2 (en) Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
US6947348B2 (en) Gain cell memory having read cycle interlock
KR20100091769A (ko) 개선된 글로벌 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR100892727B1 (ko) 반도체 메모리 장치 및 그의 비트라인 감지 증폭 방법
KR100939117B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치 및 그방법
KR20070078215A (ko) 반도체 메모리 장치
US9570151B1 (en) Semiconductor device and semiconductor system
KR100772724B1 (ko) 반도체 메모리 장치
KR20080054374A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant