KR20130072052A - 증폭기 회로, 집적회로 및 메모리 - Google Patents

증폭기 회로, 집적회로 및 메모리 Download PDF

Info

Publication number
KR20130072052A
KR20130072052A KR1020110139599A KR20110139599A KR20130072052A KR 20130072052 A KR20130072052 A KR 20130072052A KR 1020110139599 A KR1020110139599 A KR 1020110139599A KR 20110139599 A KR20110139599 A KR 20110139599A KR 20130072052 A KR20130072052 A KR 20130072052A
Authority
KR
South Korea
Prior art keywords
data
bus
activation signal
local
line
Prior art date
Application number
KR1020110139599A
Other languages
English (en)
Inventor
김동휘
윤태식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139599A priority Critical patent/KR20130072052A/ko
Publication of KR20130072052A publication Critical patent/KR20130072052A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Dram (AREA)

Abstract

본 기술은 리드 동작시 각 센스앰프를 활성화 또는 비활성화하는 타이밍을 최적화하고, 소모 전류를 감소시키기 위한 것으로, 본 발명에 따른 증폭기 회로는 증폭 활성화 신호에 응답하여 활성화되고, 입력 데이터 버스에 실린 데이터를 증폭해 출력 데이터 버스로 전달하는 증폭부; 및 상기 입력 데이터 버스의 전압을 감지해 상기 증폭 활성화 신호를 생성하는 감지부를 포함한다.

Description

증폭기 회로, 집적회로 및 메모리{AMPLIFIER CIRCUIT, INTERGRATED CIRCUIT AND MEMORY}
본 발명은 증폭기 회로, 집적회로 및 메모리에 관한 것이다.
메모리에서 리드 명령(read command)에 대응하여 메모리 셀의 데이터가 글로벌 버스까지 전달되는 과정은 다음과 같다. 먼저 워드라인(word line)이 활성화되면 메모리 셀의 데이터가 비트라인(bit line)에 실린다. 비트라인에 실린 데이터는 비트라인 센스앰프(bit line sense amplifier)에 의해 세그먼트 버스(segment bus)에 실린다. 세그먼트 버스에 실린 데이터는 로컬 센스앰프(local sense amplifier)에 의해 로컬 버스(local bus)에 실린다. 로컬 버스에 실린 데이터는 입/출력 센스앰프(input/output sense amplifier)에 의해 글로벌 버스(global bus)에 실린다. 글로벌 버스에 실린 데이터는 데이터 출력회로(data output circuit)를 통해 메모리의 외부로 출력된다. 여기서 메모리 셀의 데이터를 글로벌 버스까지 전달하는데 다수의 센스앰프가 사용되는 이유 중 하나는 메모리 셀부터 글로벌 버스까지의 경로가 매우 길기 때문에 데이터 버스를 통과하면서 데이터가 소실되는 것을 막기 위함이다. 이하 도 1을 참조하여 종래의 메모리에서 데이터가 출력되는 과정에 대해서 보다 자세하게 설명한다.
도 1은 종래의 메모리의 구성도이다.
도 1에 도시된 바와 같이, 메모리는 셀 어레이(110), 비트라인 센스앰프(120), 스위치(130), 세그먼트 버스(SIO/SIOB), 로컬 센스앰프(140), 입/출력 센스앰프(150) 및 컬럼 제어부(160)를 포함한다. 여기서 버스는 하나 이상의 데이터라인을 포함한다. 이하에서 세그먼트 버스는 정/부세그먼트 라인(SIO/SIOB)를 포함하고, 로컬 버스는 정/부로컬 라인(LIO/LIOB)을 포함한다. 정데이터 라인(SIO, LIO)과 부데이터 라인(SIOB, LIOB)는 한쌍을 이루며 데이터가 실렸을 때 서로 반전된 논리값에 대응하는 전압레벨을 가진다. 글로벌 버스는 글로벌 라인(GIO)을 포함한다.
도 1을 참조하여 종래의 메모리의 데이터 출력 동작에 대해 설명한다.
데이터를 리드할 메모리 셀에 대응하는 워드라인(도 1에 미도시됨)이 활성화되어 셀 어레이(110)의 데이터가 정/부비트라인(BL/BLB)에 전달된다. 비트라인 센스앰프(120)는 정/부비트라인(BL/BLB)에 실린 데이터를 증폭한다.
리드 명령(RD) 및 어드레스(ADD<0:A>)가 인가되면 컬럼 제어부(160)는 어드레스(ADD<0:A>)에 대응하는 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 활성화하고 일정한 시간 뒤에 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화한다.
스위치(130)는 활성화된 컬럼 선택신호(YI)에 응답하여 턴온되며 스위치(130)가 턴온되면 정/부비트라인(BL/BLB)에 실린 데이터가 정/부세그먼트 라인(SIO/SIOB)으로 전달된다. 스위치(130)는 일단 및 타단이 각각 정비트라인(BL) 및 정 세그먼트 라인(SIO)에 접속되며 컬럼 선택신호(YI)가 활성화되면 턴온되는 제1트랜지스터(N1)와 일단 및 타단이 각각 부비트라인(BLB) 및 부세그먼트 라인(SIOB)에 접속되며 컬럼 선택신호(YI)가 활성화되면 턴온되는 제2트랜지스터(N2)를 포함한다.
로컬 센스앰프(140)는 활성화된 로컬 센스앰프 활성화 신호(LSAEN)에 응답하여 활성화되며, 정/부세그먼트 라인(SIO/SIOB)에 실린 데이터를 정/부로컬 라인(LIO/LIOB)으로 전달한다. 활성화된 로컬 센스앰프(140)는 정 세그먼트 라인(SIO)과 부세그먼트 라인(SIOB)의 전압차이를 감지하고, 이러한 전압차이를 증폭하여 정/부로컬 라인(LIO/LIOB)으로 전달한다.
입/출력 센스앰프(150)는 활성화된 입/출력 센스앰프 활성화 신호(IOSTB)에 응답하며 활성화되며, 정/부로컬 라인(LIO/LIOB)에 실린 데이터를 글로벌 라인(GIO)으로 전달한다. 활성화된 입/출력 센스앰프(150)는 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이를 감지하고, 이러한 전압차이를 증폭하여 '하이' 또는 '로우' 전위를 글로벌 라인(GIO)으로 전달한다. 여기서 입/출력 센스앰프(150)가 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이를 감지하기 위해서는 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이가 소정의 전압 이상으로 커져야 하며 이러한 소정의 전압을 오프셋 전압(offset voltage)이라고 한다.
정/부세그먼트 라인(SIO/SIOB)의 데이터가 정/부로컬 라인(LIO/LIOB)로 전달되어 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이가 오프셋 전압보다 커지기 위해서는 로컬 센스앰프(140)가 활성화된 시점으로부터 소정의 시간이 지나야 한다. 따라서 컬럼 제어부(160)는 로컬 센스앰프 활성화 신호(LSAEN)가 활성화된 시점으로부터 고정된 시간이 지난 후에 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화 한다.
그런데 입/출력 센스앰프 활성화 신호(IOSTB)를 로컬 센스앰프 활성화 신호(LSAEN)가 활성화된 시점으로부터 고정된 시간이 지난 후에 활성화하는 경우 입/출력 센스앰프 활성화 신호(IOSTB)가 활성화되는 시점을 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이가 오프셋 전압보다 커지는 시점과 관련하여 최적화 할 수 없다는 문제점이 있다.
본 발명은 증폭기의 동작 타이밍을 최적화하고, 소모 전류를 줄인 증폭기 회로, 집적회로 및 메모리를 제공한다.
본 발명에 따른 증폭기 회로는 증폭 활성화 신호에 응답하여 활성화되고, 입력 데이터 버스에 실린 데이터를 증폭해 출력 데이터 버스로 전달하는 증폭부; 및상기 입력 데이터 버스의 전압을 감지해 상기 증폭 활성화 신호를 생성하는 감지부를 포함할 수 있다.
상기 입력 데이터 버스는 로컬 버스이고, 상기 출력 데이터 버스는 글로벌 버스일 수 있다.
또한 본 발명에 따른 집적회로는 전달 활성화 신호에 응답하여 데이터를 제1데이터 버스에 실어주는 데이터 전달부; 증폭 활성화 신호에 응답하여 활성화되고, 상기 제1데이터 버스에 실린 데이터를 증폭해 제2데이터 버스로 전달하는 증폭부; 및 상기 제1데이터 버스의 전압 변화를 감지해 상기 증폭 활성화 신호를 활성화하고, 상기 전달 활성화 신호를 비활성화하는 감지부를 포함할 수 있다.
상기 제1데이터 버스는 서로 반전된 데이터를 전달하는 정 제1데이터 라인 및 부 제1데이터 라인을 포함할 수 있고, 상기 감지부는 상기 정 제1데이터 라인 및 상기 부 제1데이터 라인 중 하나의 데이터 라인의 전압 변화시 상기 증폭 활성화 신호를 활성화하고, 상기 증폭 활성화 신호에 응답하여 상기 전달 활성화 신호가 비활성화 되도록 할 수 있다.
상기 감지부는 상기 정 제1데이터 라인 및 상기 부 제1데이터 라인 중 하나의 데이터 라인의 전압 변화시 상기 증폭 활성화 신호를 활성화하는 전압 감지부; 및 상기 증폭 활성화 신호에 응답하여 상기 전달 활성화 신호가 비활성화되도록하는 비활성화부를 포함할 수 있다.
또한 본 발명에 따른 집적회로는 제1증폭 활성화 신호에 응답하여 데이터를 증폭해 제1데이터 버스로 실어주는 제1증폭부; 제2증폭 활성화 신호에 응답하여 상기 제1데이터 버스의 데이터를 증폭해 제2데이터 버스로 실어주는 제2증폭부; 및 상기 제1데이터 버스의 전압변화를 감지해, 전압 변화시 상기 제2증폭 활성화 신호를 활성화하고 상기 제1증폭 활성화신호를 비활성화하는 감지부를 포함할 수 있다.
상기 제1데이터 버스는 서로 반전된 데이터를 전달하는 정 제1데이터 라인 및 부 제1데이터 라인을 포함할 수 있고, 상기 제2증폭부는 상기 정 제1데이터 라인과 상기 부 제1데이터 라인의 전압 변화시 상기 제2증폭 활성화 신호를 활성화하고, 상기 제2증폭 활성화 신호에 응답하여 상기 제1증폭 활성화 신호가 비활성화되도록 할 수 있다.
상기 감지부는 상기 정 제1데이터 라인 및 상기 부 제1데이터 라인 중 하나의 데이터 라인의 전압 변화시 상기 제2증폭 활성화 신호를 활성화하는 전압 감지부; 및 상기 제2증폭 활성화 신호에 응답하여 상기 제1증폭 활성화 신호가 비활성화되도록하는 비활성화부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 비트라인의 데이터를 증폭하는 비트라인 센스앰프; 컬럼 선택신호에 응답하여 상기 비트라인의 데이터를 세그먼트 버스로 전달하는 스위치; 상기 세그먼트 버스의 데이터를 증폭해 로컬 버스로 전달하는 로컬 센스앰프; 상기 로컬 버스의 데이터를 증폭해 글로벌 버스로 전달하는 입/출력 센스앰프; 및 상기 로컬 버스의 전압변화를 감지해, 전압 변화시 상기 입/출력 센스앰프를 활성화하고 상기 컬럼 선택신호를 비활성화하는 감지부를 포함할 수 있다.
상기 로컬 센스앰프는 상기 컬럼 선택신호와 함께 활성화되는 로컬 센스앰프 활성화 신호에 응답하여 활성화될 수 있고, 상기 입/출력 센스앰프는 입/출력 센스앰프 활성화 신호에 응답하여 활성화될 수 있다.
상기 로컬 버스는 정 로컬 라인 및 부 로컬 라인을 포함할 수 있고, 상기 감지부는 상기 정 로컬 라인 및 상기 부 로컬 라인 중 하나의 로컬 라인 전압 변화시에 상기 입/출력 센스앰프 활성화 신호를 활성화하고, 상기 입/출력 센스앰프 활성화 신호에 응답하여 상기 컬럼 선택신호 및 상기 로컬 센스앰프 활성화 신호가 비활성화되도록 할 수 있다.
상기 감지부는 상기 정 로컬 라인 및 상기 부 로컬 라인 중 하나의 로컬 라인의 전압 변화시 상기 입/출력 센스앰프 활성화 신호를 활성화하는 전압 감지부; 및 상기 입/출력 센스앰프 활성화 신호에 응답하여 상기 컬럼 선택 신호 및 상기 로컬 센스앰프 활성화 신호가 비활성화되도록하는 비활성화부를 포함할 수 있다.
본 기술은 증폭기의 동작 타이밍을 최적화하고, 소모 전류를 줄일 수 있다.
도 1은 종래의 메모리의 구성도,
도 2은 본 발명의 일 실시예에 따른 메모리의 구성도,
도 3는 도 2의 메모리의 동작을 설명하기 위한 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2은 본 발명의 일 실시예에 따른 메모리의 구성도이다.
도 2에 도시된 바와 같이, 메모리는 셀어레이(210), 비트라인(BL/BLB)의 데이터를 증폭하는 비트라인 센스앰프(220), 컬럼 선택신호(YI)에 응답하여 비트라인(BL/BLB)의 데이터를 세그먼트 버스(SIO/SIOB)로 전달하는 스위치(230), 세그먼트 버스(SIO/SIOB)의 데이터를 증폭해 로컬 버스(LIO/LIOB)로 전달하는 로컬 센스앰프(240), 로컬 버스(LIO/LIOB)의 데이터를 증폭해 글로벌 버스(GIO)로 전달하는 입/출력 센스앰프(250) 및 로컬 버스(LIO/LIOB)의 전압변화를 감지해, 전압 변화시 입/출력 센스앰프(250)를 활성화하고 컬럼 선택신호(YI)를 비활성화하는 감지부(260) 및 컬럼 제어부(270)를 포함한다. 이하에서 세그먼트 버스는 정/부세그먼트 라인(SIO/SIOB)를 포함하고, 로컬 버스는 정/부로컬 라인(LIO/LIOB)을 포함하는 경우에 대해 설명한다. 정데이터 라인(SIO, LIO)과 부데이터 라인(SIOB, LIOB)는 쌍을 이루며 서로 반전 관계에 있는 데이터를 전달한다. 즉 정 세그먼트 라인(SIO)과 부세그먼트 라인(SIOB)이 한쌍을 이루고 데이터가 실렸을 때 서로 반전된 논리값에 대응하는 전압레벨을 가진다. 정 로컬 라인(LIO)과 부로컬 라인(LIOB)도 마찬가지이다. 글로벌 버스는 글로벌 라인(GIO)을 포함한다.
도 2를 참조하여 메모리의 데이터 출력 동작에 대해 설명한다.
데이터를 리드할 메모리 셀에 대응하는 워드라인(도 2에 미도시됨)이 활성화되어 셀 어레이(210)의 데이터가 정/부비트라인(BL/BLB)에 전달된다. '하이'인 데이터를 리드하는 경우에 대해 생각해 보자. 메모리 셀에 저장된 데이터가 '하이'이면 정 비트라인(BL)의 전압은 '하이'에 대응하는 레벨이 되고, 부 비트라인(BLB)이 전압은 '로우'에 대응하는 레벨이 된다. 비트라인 센스앰프(220)는 정/부비트라인(BL/BLB)의 전압차이를 증폭하여 정 비트라인(BL)의 전압을 코어전압 레벨(Vcore)로 만들고, 부 비트라인(BLB)의 전압을 기저전압 레벨(VSS)로 만든다('로우'인 데이터를 리드하는 경우 위와 반대가 됨).
리드 명령(RD) 및 어드레스(ADD<0:A>)가 인가되면 컬럼 제어부(270)는 어드레스(ADD<0:A>)에 대응하는 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 활성화한다. 여기서 어드레스(ADD<0:A>)는 컬럼 어드레스(column address)일 수 있다.
스위치(230)는 활성화된 컬럼 선택신호(YI)에 응답하여 턴온되며 스위치(230)가 턴온되면 정/부비트라인(BL/BLB)에 실린 데이터가 정/부세그먼트 라인(SIO/SIOB)으로 전달된다. 스위치(230)는 일단 및 타단이 각각 정비트라인(BL) 및 정 세그먼트 라인(SIO)에 접속되며 컬럼 선택신호(YI)가 활성화되면 턴온되는 제1트랜지스터(N1)와 일단 및 타단이 각각 부비트라인(BLB) 및 부세그먼트 라인(SIOB)에 접속되며 컬럼 선택신호(YI)가 활성화되면 턴온되는 제2트랜지스터(N2)를 포함한다. 정/부세그먼트 라인(SIO/SIOB)은 리드 동작 이전에 코어전압 레벨(Vcore)로 프리차지된 상태이며 컬럼 선택신호(YI)가 활성화되어 정/부비트라인(BL/BLB)과 연결되면 전하 공유에 의해 전압레벨이 달라진다. '하이'인 데이터를 리드하는 경우 정 세그먼트 라인(SIO)의 전압은 코어전압 레벨을 유지하고, 부세그먼트 라인(SIOB)의 전압은 '로우'에 대응하는 전압레벨로 하강한다('로우'인 데이터를 리드하는 경우 위와 반대가 됨).
로컬 센스앰프(240)는 활성화된 로컬 센스앰프 활성화 신호(LSAEN)에 응답하여 활성화되며, 정/부세그먼트 라인(SIO/SIOB)에 실린 데이터를 정/부로컬 라인(LIO/LIOB)으로 전달한다. 활성화된 로컬 센스앰프(240)는 정 세그먼트 라인(SIO)과 부세그먼트 라인(SIOB)의 전압차이를 감지하고, 이러한 전압차이를 증폭하여 정/부로컬 라인(LIO/LIOB)으로 전달한다. 정/부로컬 라인(LIO/LIOB)도 정/부세그먼트 라인(SIO/SIOB)과 같이 리드 동작 이전에 코어전압 레벨(Vcore)로 프리차지된 상태이며 활성화된 로컬 센스앰프(240)에 의해 증폭된 정/부세그먼트 라인(SIO/SIOB)의 전압이 전달되면 전압레벨이 달라진다. '하이'인 데이터를 리드하는 경우 정 로컬 라인(LIO)의 전압은 코어전압 레벨을 유지하고, 부로컬 라인(LIOB)의 전압은 '로우'에 대응하는 전압레벨로 하강한다('로우'인 데이터를 리드하는 경우 위와 반대가 됨).
감지부(260)는 정 로컬 라인(LIO)과 부 로컬 라인(LIOB)의 전압변화를 감지하여 정 로컬 라인(LIO)과 부 로컬 라인(LIOB) 중 하나의 로컬라인의 전압이 하강하기 시작하면(즉 변하기 시작하면) 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화한다. 상술한 바와 같이 '하이'인 데이터를 리드하는 경우 부로컬 라인(LIOB)의 전압이 '로우'에 대응하는 전압레벨로 하강하고, '로우'인 데이터를 리드하는 경우 정로컬 라인(LIO)의 전압이 '로우'에 대응하는 전압레벨로 하강한다. 감지부(260)는 이러한 로컬 버스(LIO/LIOB)의 전압 변화시 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화함으로써 입/출력 센스앰프(250)의 활성화 타이밍을 최적화 할 수 있다.
즉 로컬 버스(LIO/LIOB)를 통해 데이터가 전달되는 속도에 관계 없이 정로컬 라인(LIO)과 부로컬 라인(LIOB) 중 하나의 로컬 라인의 전압변화가 시작되었을 때 이를 감지하여 입/출력 센스앰프(250)를 활성화할 수 있다. 예를 들어 로컬 버스(LIO/LIOB)에 데이터가 빠르게 전달된 경우 정로컬 라인(LIO) 또는 부로컬 라인(LIOB)의 전압이 변하는 시점이 빨라지므로 이에 응답해 입/출력 센스앰프(250)를 빠른 시점에 활성화 할 수 있다. 반대로 로컬 버스(LIO/LIOB)에 데이터가 느리게 전달된 경우 정로컬 라인(LIO) 또는 부로컬 라인(LIOB)의 전압이 변하는 시점이 느려지므로 이에 응답해 입/출력 센스앰프(250)를 느린 시점에 활성화 할 수 있다.
또한 감지부(260)는 입/출력 센스앰프 활성화 신호(IOSTB)에 응답하여 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)가 비활성화되도록 할 수 있다. 감지부(260)는 입/출력 센스앰프 활성화 신호(IOSTB)의 활성화를 감지하여 제어부(270)로 하여금 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 비활성화하도록 하는 비활성화 신호(DIS)를 생성한다. 즉 제어부(270)는 비활성화 신호(DIS)에 응답하여 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 비활성화한다. 입/출력 센스앰프 활성화 신호(IOSTB)의 활성화에 응답하여 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 비활성화되면 로컬 버스(LIO/LIOB)의 전압이 데이터에 의해 변화하는 구간을 적절하게 조절함으로써 동작 오류를 방지하면서 전류 소모를 줄일 수 있다.
로컬 버스(LIO/LIOB)의 전압이 변화하는 구간이 너무 짧으면 정로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압 차이가 입/출력 센스앰프(250)의 오프셋 전압보다 작아서 데이터가 제대로 전달되지 않을 가능성이 있고, 반대로 로컬 버스(LIO/LIOB)의 전압이 변화하는 구간이 너무 길면 '로우'에 대응하는 레벨의 전압을 가지는 로컬 버스의 전압이 너무 낮아서 프리차지시 많은 전류를 소모한다.
그러나 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 비활성화하는 시점을 고정시점으로 하지않고, 입/출력 센스앰프 활성화 신호(IOSTB)의 활성화에 연동되는 시점으로 하는 경우 로컬 버스(LIO/LIOB)의 전압이 변화하는 구간을 가장 적절한 크기로 조절할 수 있다.
이러한 동작을 위해 감지부(260)는 정로컬 라인(LIO) 및 부로컬 라인(LIOB) 중 하나의 로컬 라인의 전압 변화시 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화하는 전압 감지부(261) 및 입/출력 센스앰프 활성화 신호(IOSTB)에 응답하여 컬럼 선택 신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)가 비활성화되도록하는 비활성화부(262)를 포함한다. 전압 감지부(261)는 정로컬 라인(LIO) 및 부로컬 라인(LIOB)의 전압이 하강하면(즉 변화하면) 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화하고, 비활성화부(262)는 입/출력 센스앰프 활성화 신호(IOSTB)의 활성화를 감지하여 제어부(270)로 하여금 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)를 비활성화하도록 하는 비활성화 신호(DIS)를 생성한다.
입/출력 센스앰프(250)는 활성화된 입/출력 센스앰프 활성화 신호(IOSTB)에 응답하며 활성화되며, 정/부로컬 라인(LIO/LIOB)에 실린 데이터를 글로벌 라인(GIO)으로 전달한다. 활성화된 입/출력 센스앰프(250)는 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이를 감지하고, 이러한 전압차이를 증폭하여 글로벌 라인(GIO)의 전압이 '하이' 또는 '로우'에 대응하는 레벨을 갖도록 한다. 여기서 입/출력 센스앰프(250)가 정 로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이를 감지하기 위해서는 정로컬 라인(LIO)과 부로컬 라인(LIOB)의 전압차이가 소정의 전압 이상으로 커져야 하며 이러한 소정의 전압을 오프셋 전압(offset voltage)이라고 한다.
본 발명에 따른 메모리는 상술한 바와 같이, 입/출력 센스앰프(250)의 활성화 시점을 최적화하면서, 오작동을 방지하고, 소모 전류를 줄일 수 있다.
이하 도 2를 다시 참조하여 본 발명의 일 실시예에 따른 증폭기 회로에 대해 설명한다. 본 발명의 일 실시예에 따른 증폭기 회로는 상술한 메모리의 구성 중 입/출력 센스앰프(250) 및 감지부(260)를 포함한다.
증폭기 회로는 증폭 활성화 신호에 응답하여 활성화되고, 입력 데이터 버스에 실린 데이터를 증폭해 출력 데이터 버스로 전달하는 증폭부 및 입력 데이터 버스의 전압을 감지해 증폭 활성화 신호를 생성하는 감지부를 포함한다.
여기서 증폭부는 상술한 입/출력 센스앰프(250)에 대응하고, 감지부는 상술한 감지부(260)에 대응한다. 따라서 증폭 활성화 신호는 상술한 입/출력 센스앰프 활성화 신호(IOSTB)에 대응하고, 입력 데이터 버스는 상술한 로컬 버스(LIO/LIOB)에 대응하고, 출력 데이터 버스는 상술한 글로벌 버스(GIO)에 대응한다. 따라서 입력 데이터 버스(LIO/LIOB)는 정 입력 데이터 라인(LIO) 및 부 입력 데이터 라인(LIOB)을 포함하고, 출력 데이터 버스(GIO)는 출력 데이터 라인(GIO)을 포함한다.
본 발명에 따른 증폭기 회로는 증폭부(250)가 활성화되는 시점이 고정된 시점이 아니고, 증폭부(250)에 데이터를 전달하는 입력 데이터 버스(LIO/LIOB)의 전압 변화에 따라 결정된다. 이를 위해 감지부(260)는 입력 데이터 버스(LIO/LIOB)의 전압 변화시 증폭 활성화 신호(IOSTB)를 활성화 한다.
활성화된 증폭부(250)는 정 입력 데이터 라인(LIO)과 부 입력 데이터 라인(LIOB)의 전압차이가 오프셋 전압 이상이 되면 이러한 전압차이를 증폭해서 '하이' 또는 '로우' 전위를 출력 데이터 라인(GIO)으로 전달한다.
본 발명에 따른 증폭기 회로는 증폭부(250)가 활성화 되는 시점을 입력 데이터 버스(LIO/LIOB)에 데이터가 전달되는 시점에 따라 최적화 할 수 있다.
이하 도 2를 다시 참조하여 본 발명의 일 실시예에 따른 집적회로에 대해 설명한다. 본 발명의 일 실시예에 따른 집적회로는 상술한 메모리의 구성 중 로컬 센스앰프(240), 입/출력 센스앰프(250) 및 감지부(260)를 포함한다.
집적회로는 전달 활성화 신호에 응답하여 데이터를 제1데이터 버스에 실어주는 데이터 전달부, 증폭 활성화 신호에 응답하여 활성화되고, 제1데이터 버스에 실린 데이터를 증폭해 제2데이터 버스로 전달하는 증폭부 및 제1데이터 버스의 전압 변화를 감지해 증폭 활성화 신호를 활성화하고, 전달 활성화 신호를 비활성화하는 감지부를 포함한다.
여기서 데이터 전달부는 상술한 로컬 센스앰프(240)에 대응하고, 증폭부는 상술한 입/출력 센스앰프(250)에 대응하고, 감지부는 상술한 감지부(260)에 대응한다. 따라서 전달 활성화 신호(LSAEN)는 상술한 로컬 센스앰프 활성화 신호(LSAEN)에 대응하고, 증폭 활성화 신호는 상술한 입/출력 센스앰프 활성화 신호(IOSTB)에 대응하고, 제1데이터 버스는 상술한 로컬 버스(LIO/LIOB)에 대응하고, 제2데이터 버스는 상술한 글로벌 버스(GIO)에 대응한다.
따라서 제1데이터 버스(LIO/LIOB)는 서로 반전된 데이터를 전달하는 정 제1데이터 라인(LIO) 및 부 제1데이터 라인(LIOB)을 포함하고 제2데이터 버스(GIO)는 제2데이터 라인(GIO)을 포함하며, 감지부(260)는 정 제1데이터 라인(LIO) 및 부 제1데이터 라인(LIOB) 중 하나의 데이터 라인의 전압 변화시 증폭 활성화 신호(IOSTB)를 활성화하고, 증폭 활성화 신호(IOSTB)에 응답하여 전달 활성화 신호(IOSTB)가 비활성화되도록 한다. 이를 위해 감지부(260)는 정 제1데이터 라인(LIO) 및 부 제1데이터 라인(LIOB) 중 하나의 데이터 라인의 전압 변화시 증폭 활성화 신호(IOSTB)를 활성화하는 전압 감지부(261), 및 증폭 활성화 신호(IOSTB)에 응답하여 전달 활성화 신호(LSAEN)가 비활성화되도록하는 비활성화부(LSAEN)를 포함한다.
본 발명에 따른 집적회로는 증폭부(250)가 활성화되는 시점이 고정된 시점이 아니고, 증폭부(250)에 데이터를 전달하는 제1데이터 버스(LIO/LIOB)의 전압 변화에 따라 결정된다. 이를 위해 감지부(260)는 제1데이터 버스(LIO/LIOB)의 전압 변화시 증폭 활성화 신호(IOSTB)를 활성화 한다. 또한 전달 활성화 신호(LSAEN)가 활성화되는 구간을 최적화하기 위해 전달 활성화 신호(LSAEN)가 비활성화되는 시점이 고정된 시점이 아니라 증폭 활성화 신호(IOSTB)가 활성화되는 시점에 따라 결정된다.
활성화된 증폭부(250)는 정 제1데이터 라인(LIO)과 부 제1데이터 라인(LIOB)의 전압차이가 오프셋 전압 이상이 되면 이러한 전압차이를 증폭해서 '하이' 또는 '로우' 전위를 제2데이터 라인(GIO)으로 전달한다.
본 발명에 따른 증폭기 회로는 증폭부(250)가 활성화 되는 시점을 입력 데이터 버스(LIO/LIOB)에 데이터가 전달되는 시점에 따라 최적화하고, 전달 활성화 신호(LSAEN)가 활성화 되는 구간을 최적화함으로써 동작 오류를 방지하고, 전류 소모를 줄일 수 있다.
상술한 집적회로에서 데이터 전달부(240)를 또 하나의 증폭부로 본다면 2단의 증폭부를 포함하는 집적회로가 된다. 이러한 집적회로는 제1증폭 활성화 신호(LSAEN)에 응답하여 데이터를 증폭해 제1데이터 버스(LIO/LIOB)로 실어주는 제1증폭부(240), 제2증폭 활성화 신호(IOSTB)에 응답하여 제1데이터 버스(LIO/LIOB)의 데이터를 증폭해 제2데이터 버스(GIO)로 실어주는 제2증폭부(250) 및 제1데이터 버스(LIO/LIOB)의 전압변화를 감지해, 전압 변화시 제2증폭 활성화 신호(IOSTB)를 활성화하고 제1증폭 활성화신호(LSAEN)를 비활성화하는 감지부(260)를 포함한다.
여기서 데이터 전달부(240)는 제1증폭부(240)로, 증폭부(250)는 제2증폭부(250)로, 전달 활성화 신호(LSAEN)는 제1증폭 활성화 신호(LSAEN)로, 증폭 활성화 신호(IOSTB)는 제2증폭 활성화 신호(IOSTB)로 명칭만 바뀌었을 뿐 그 구성 및 동작은 상술한 집적회로와 동일하다.
도 2에서는 감지부(260)가 제어부(270)와 다른 구성인 경우에 대해서 도시하였으나 본 발명의 다른 일 실시예에 따른 메모리에서 감지부(260)는 제어부(270)에 포함될 수 있다.
이러한 메모리는 셀 어레이(210), 비트라인(BL/BLB)의 데이터를 증폭하는 비트라인 센스앰프(220), 컬럼 선택신호(YI)에 응답하여 비트라인(BL/BLB)의 데이터를 세그먼트 버스(SIO/SIOB)로 전달하는 스위치(230), 세그먼트 버스(SIO/SIOB)의 데이터를 증폭해 로컬 버스(LIO/LIOB)로 전달하는 로컬 센스앰프(240), 로컬 버스(LIO/LIOB)의 데이터를 증폭해 글로벌 버스(GIO)로 전달하는 입/출력 센스앰프(250) 및 리드 명령(RD) 및 어드레스(ADD<0:A>)에 응답하여 컬럼 선택신호(YI) 및 로컬 센스앰프(240)를 활성화하고, 로컬 버스(LIO/LIOB)의 전압변화를 감지해, 전압 변화시에 입/출력 센스앰프(250)를 활성화하고, 컬럼 선택신호(YI)를 비활성화하는 제어부(260 및 270을 포함함)를 포함할 수 있다.
메모리의 구성 및 동작은 제어부가 상술한 감지부(260) 및 제어부(270)를 포함한다는 것을 제외하고는 도 2의 설명에서 상술한 바와 동일하다.
도 3는 도 2의 메모리의 동작을 설명하기 위한 파형도이다.
액티브 명령(ACT)이 인가되면 먼저 워드라인(WL)이 '하이'레벨로 활성화된다. 워드라인(WL)이 활성화되면 셀 어레이(210)에 포함된 메모리 셀 중 활성화된 워드라인(WL)에 대응하는 메모리 셀의 데이터가 비트라인(BL/BLB)으로 전달되고, 비트라인 센스앰프(220)에 의해 비트라인(BL/BLB)의 전압이 증폭된다.
그 후 리드 명령(RD)이 인가되면 리드 명령(RD)과 함께 인가된 어드레스(ADD<0:A>)에 대응하는 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)가 함께 활성화(301)된다. 컬럼 선택신호(YI)가 활성화되면 비트라인(BL/BLB)과 세그먼트 버스(SIO/SIOB, 도 3에 미도시 됨)가 연결되어 코어전압 레벨(Vcore)로 프리차지 되어 있던 세그먼트 버스(SIO/SIOB) 중 하나의 세그먼크 라인의 전압이 떨어진다.
다음으로 활성화된 로컬 센스앰프 활성화 신호(LSAEN)에 응답하여 로컬 센스앰프(240)가 활성화되어 정 세그먼트 라인(SIO) 및 부 세그먼트 라인(SIOB)의 전압을 증폭하여 로컬 버스(LIO/LIOB)로 전달한다. 이에 따라 세그먼트 버스(LIO/LIOB)와 마찬가지로 코어전압 레벨(Vcore)로 프리차지 되어있던 로컬 버스(LIO/LIOB) 중 하나 로컬 라인의 전압이 떨어진다.
감지부(260)는 로컬 버스(LIO/LIOB)의 전압변화를 감지하여 입/출력 센스앰프 활성화 신호(IOSTB)를 활성화(302)하고, 입/출력 센스앰프 활성화 신호(IOSTB)의 활성화에 응답하여 컬럼 선택신호(YI) 및 로컬 센스앰프 활성화 신호(LSAEN)가 비활성화(303)되도록 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (5)

  1. 증폭 활성화 신호에 응답하여 활성화되고, 입력 데이터 버스에 실린 데이터를 증폭해 출력 데이터 버스로 전달하는 증폭부; 및
    상기 입력 데이터 버스의 전압을 감지해 상기 증폭 활성화 신호를 생성하는 감지부
    를 포함하는 증폭기 회로.
  2. 전달 활성화 신호에 응답하여 데이터를 제1데이터 버스에 실어주는 데이터 전달부;
    증폭 활성화 신호에 응답하여 활성화되고, 상기 제1데이터 버스에 실린 데이터를 증폭해 제2데이터 버스로 전달하는 증폭부; 및
    상기 제1데이터 버스의 전압 변화를 감지해 상기 증폭 활성화 신호를 활성화하고, 상기 전달 활성화 신호를 비활성화하는 감지부
    를 포함하는 집적회로.
  3. 제1증폭 활성화 신호에 응답하여 데이터를 증폭해 제1데이터 버스로 실어주는 제1증폭부;
    제2증폭 활성화 신호에 응답하여 상기 제1데이터 버스의 데이터를 증폭해 제2데이터 버스로 실어주는 제2증폭부; 및
    상기 제1데이터 버스의 전압변화를 감지해, 전압 변화시에 상기 제2증폭 활성화 신호를 활성화하고 상기 제1증폭 활성화신호를 비활성화하는 감지부
    를 포함하는 집적회로.
  4. 비트라인의 데이터를 증폭하는 비트라인 센스앰프;
    컬럼 선택신호에 응답하여 상기 비트라인의 데이터를 세그먼트 버스로 전달하는 스위치;
    상기 세그먼트 버스의 데이터를 증폭해 로컬 버스로 전달하는 로컬 센스앰프;
    상기 로컬 버스의 데이터를 증폭해 글로벌 버스로 전달하는 입/출력 센스앰프; 및
    상기 로컬 버스의 전압변화를 감지해, 전압 변화시에 상기 입/출력 센스앰프를 활성화하고 상기 컬럼 선택신호를 비활성화하는 감지부
    를 포함하는 메모리.
  5. 제 4항에 있어서,
    상기 로컬 버스는 정로컬 라인 및 부로컬 라인을 포함하고, 상기 입/출력 센스앰프는 상기 정로컬 라인 및 부로컬 라인의 전압차이가 오프셋 전압 이상이 되어야 감지하는 메모리.
KR1020110139599A 2011-12-21 2011-12-21 증폭기 회로, 집적회로 및 메모리 KR20130072052A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139599A KR20130072052A (ko) 2011-12-21 2011-12-21 증폭기 회로, 집적회로 및 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139599A KR20130072052A (ko) 2011-12-21 2011-12-21 증폭기 회로, 집적회로 및 메모리

Publications (1)

Publication Number Publication Date
KR20130072052A true KR20130072052A (ko) 2013-07-01

Family

ID=48986899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139599A KR20130072052A (ko) 2011-12-21 2011-12-21 증폭기 회로, 집적회로 및 메모리

Country Status (1)

Country Link
KR (1) KR20130072052A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104333A (ko) * 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
US9311974B1 (en) 2014-10-21 2016-04-12 SK Hynix Inc. Input/output strobe pulse control circuit and semiconductor memory device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104333A (ko) * 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
US9311974B1 (en) 2014-10-21 2016-04-12 SK Hynix Inc. Input/output strobe pulse control circuit and semiconductor memory device including the same

Similar Documents

Publication Publication Date Title
US8339872B2 (en) Semiconductor memory apparatus and method of driving bit-line sense amplifier
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
KR20110054773A (ko) 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
KR20150104333A (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
KR102259905B1 (ko) 반도체 메모리 장치
KR20180058478A (ko) 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법
KR20130081472A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
US9368192B2 (en) Semiconductor device and method for driving the same
KR100889311B1 (ko) 비트라인 감지증폭기를 포함하는 반도체메모리소자
US8908447B2 (en) Semiconductor device and data output circuit therefor
US9552850B2 (en) Sense amplifier driving device and semiconductor device including the same
KR20130072052A (ko) 증폭기 회로, 집적회로 및 메모리
CN110047524B (zh) 半导体存储器件
US20070104003A1 (en) Memory device with auxiliary sensing
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
KR100853486B1 (ko) 비트라인 쌍의 프리차지 제어를 위한 반도체메모리소자
US20180040383A1 (en) Semiconductor device
KR102468819B1 (ko) 전압 공급 회로, 반도체 메모리 장치 및 그의 동작 방법
US9275693B1 (en) Semiconductor devices and semiconductor systems including the same
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
CN111583980B (zh) 半导体存储器装置
US20150371717A1 (en) Semiconductor memory device
KR20140024670A (ko) 반도체메모리장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination