CN104885216A - 在射频屏蔽应用中的轨道设计 - Google Patents

在射频屏蔽应用中的轨道设计 Download PDF

Info

Publication number
CN104885216A
CN104885216A CN201380046169.4A CN201380046169A CN104885216A CN 104885216 A CN104885216 A CN 104885216A CN 201380046169 A CN201380046169 A CN 201380046169A CN 104885216 A CN104885216 A CN 104885216A
Authority
CN
China
Prior art keywords
track
package module
module
region
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380046169.4A
Other languages
English (en)
Other versions
CN104885216B (zh
Inventor
H.E.陈
M.S.里德
H.M.古延
A.J.洛比安科
G.张
D.V.霍格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN104885216A publication Critical patent/CN104885216A/zh
Application granted granted Critical
Publication of CN104885216B publication Critical patent/CN104885216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本公开的多个方面涉及确定轨道的布局，该轨道形成封装模块的RF隔离结构的和所产生的RF隔离结构的一部分。可以识别可调节(例如，窄化)和/或移除的轨道的位置，而不显著地降低RF隔离结构的EMI性能。在某些实施例中，可移除轨道的一部分以创造中断和/或可窄化在选定区域中的轨道的一部分。

Description

在射频屏蔽应用中的轨道设计
相关申请
本申请要求于2012年6月13日提交的、标题为“RACETRACK DESIGNIN RADIO FREQUENCY SHIELDING APPLICATIONS”的美国临时专利申请No.61/671,594在35U.S.C§119(e)下的优先权，该临时专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及封装半导体结构，并且更特别地涉及配置为提供射频(RF)隔离的结构。
背景技术
封装半导体模块可包括集成屏蔽技术。为形成屏蔽，也可以被称作“法拉第笼”，顶导电层可通过其它导电特征电连接至轨道。轨道可以是在基板中沿着该基板的周边的导电特征。轨道可以配置为处在接地电位。轨道可通过过孔电连接至在基板的不同层中的导电特征。在基板中的一个或者多个层可各自包括轨道。
例如，轨道可电连接至接地面并且形成在顶导电层和接地面之间的电连接的一部分。轨道本身可以作为屏蔽的一部分的使用。然而，轨道消耗在封装模块中的区域。同时，轨道能影响屏蔽的接地连接的强度。
发明内容
权利要求中描述的创新各自具有几个方面，其单一方面不对期望的属性单独地负责。现将简要讨论一些显著特征，而不是限制本发明的范围。
本公开的一方面是封装模块，该封装模块包括配置为容纳至少一个部件的基板、与基板的主表面耦合的射频(RF)部件以及RF隔离结构。该RF隔离结构包括布置在基板的主表面下方的轨道、布置在RF部件上方的导电层以及布置在轨道和导电层之间的一个或者多个导电特征。该一个多个导电特征配置为提供从轨道到该导电层的电连接的至少一部分。轨道配置为处在接地电位并且布置在基板中的RF部件周围。轨道具有中断和/或窄化区。
该中断或者窄化区可布置在该封装模块的低辐射区域中。在某些实现方式中，封装模块的低辐射区域可与在封装模块的周边的周围的最小辐射相关联。根据一些实现方式，相对于封装模块的其它区域，低辐射区域具有低活性因数。
在某些实现方式中，轨道可具有至少一中断和至少一窄化区。根据一些实现方式，轨道可包括多个窄化区。根据多个实现方式，轨道可具有多个中断。
根据多个实现方式，轨道可沿着封装模块的周边布置。在不同的实现方式中，该一个或者多个导电特征包括引线键合。
根据某些实现方式，RF隔离结构还可包括附加轨道，该附加的轨道被布置在该基板的该主表面的下方，通过多个过孔电连接至该轨道。附加轨道可具有中断和/或窄化区。
根据不同的实现方式，该RF部件包括功率放大器。
本公开的另一方面是封装模块，所述封装模块包括配置为容纳至少一个部件的基板、与该基板的主表面耦合的射频(RF)部件和RF隔离结构。RF隔离结构包括布置在基板的主表面的下方并在RF部件的周边周围的轨道。轨道被配置为接地电位。该轨道相比于在对应于封装模块的热点的轨道的区中的第二宽度，具有在对应于封装模块的低辐射区域的区中较窄的第一宽度。RF隔离结构也包括布置在RF部件上方的导电层和布置在轨道和导电层之间的导电特征。导电特征配置为提供从轨道到导电层的电连接的至少一部分。
本公开的另一方面是无线设备，该无线设备包括配置为促进射频(RF)信号发送和/或接收的天线、与天线通信的封装模块和与封装模块通信的其它电子模块。封装模块包括配置为容纳多个部件的基板；耦合至基板的主表面的射频(RF)部件。封装模块还包括在该基板中的轨道，被布置在该RF部件周围、该基板的主表面下方。轨道被配置为接地电位。轨道具有区域，该区域具有中断或者比轨道的其它部分更窄的宽度。封装模块还包括布置在RF部件上方的导电层。封装模块电连接至轨道，使得轨道和导电层在RF部件周围形成RF隔离结构的至少一部分。
在某些实现方式中，包括中断或者窄宽度的区可布置在封装模块的低辐射区域中。根据这些实现方式的一些，RF部件可配置为相比封装模块的其它区域，向封装模块的低辐射区域发射较少的电磁辐射。替换地或者附加地，封装模块可配置为相比在封装模块的其它区域，在该封装模块的低辐射区域处接收较少的来自该其它电子模块的电磁辐射。
轨道可具有一个或者多个中断或者一个或者多个窄化区。
根据一些实现方式，封装模块还可包括引线键合，配置为提供轨道和导电层之间的电连接的至少一部分，其中RF隔离结构包括该引线键合。
本公开的又一方面是确定轨道布局的方法。该方法包括识别模块的低辐射区域，该模块包括耦合至基板的主表面的射频(RF)组件；以及基于该识别确定轨道布局。轨道布置在该基板的主表面下方，并且被包括在RF部件周围的RF隔离结构中，RF隔离结构也包括在RF部件上方的导电层。
根据某些实现方式，确定的轨道布局可以包括在模块的识别的低辐射区域中的区，相比于在确定的轨道布局的其它区中的宽度，其具有减少的宽度。替换地或者附加地，确定后的轨道布局可包括在模块的识别的低辐射区域中的中断。
在一些实现方式中，RF隔离结构还可包括引线键合，配置为提供在轨道和在RF部件上方的导电层之间的电连接的至少一部分。
根据多个实现方式，确定后的轨道布局可被包括在基板中的至少两个隔开的层中。
根据不同的实现方式，该方法还可包括获得用于该模块的电磁干扰数据，以及基于该获得的电磁干扰数据识别低辐射区域。在这些实现方式的一些中，获得电磁干扰数据可包括获得用于RF的操作的至少两个不同模式的电磁干扰数据。
出于总结本公开的目的，本文已经描述了本发明的某些方面、优点和创新特征。应理解的是，根据本发明的任何特定实施例，并不一定可以实现所有这样的优点。因此，可以以实现或者最优化如本文教导的一个优点或者一组优点的方式具体化或者实现本发明，而不必实现在此教导或者建议的其它优点。
附图说明
图1A是示意的封装模块的俯视图。
图1B示出了图1A的封装模块沿着图1A的1B-1B线的截面。
图2示出了可实施为制备包括具有集成电路(IC)的封装模块的工艺。
图3A1和3A2示出了配置为容纳用于形成封装模块的多个裸芯的示例的叠层面板的前侧和后侧。
图3C示出了具有可以被切割以用于安装在叠层基板上的多个裸芯的制备的半导体晶片的示例。
图3D描述了独立裸芯，所述独立裸芯示出了当安装在叠层基板上时，用于促进连接性的示例的电接触焊盘。
图3E1和3E2示出了准备用于安装示例的表面安装技术(SMT)器件的叠层基板的各种视图。
图3F1和3F2示出了安装在叠层基板上的示例的SMT器件的各种视图。
图3G1和3G2示出了准备用于安装示例的裸芯的叠层基板的各种视图。
图3H1和3H2示出了安装在叠层基板上的示例的裸芯的各种视图。
图3I1和3I2示出了通过示例的引线键合电连接于叠层基板的裸芯的各种视图。
图3J1和3J2示出了形成在叠层基板上并且配置为促进在由引线键合限定的区域和在该引线键合外侧的区域之间的电磁(EM)隔离的引线键合各种视图。
图3K示出了用于将模塑料引入在叠层基板上方的区域的模制配置的侧视图。
图3L示出了经由图3K的模制配置形成的上模的侧视图。
图3M示出了具有上模的面板的前侧。
图3N示出了如何移除上模的上部以暴露EM隔离引线键合的上部的侧视图。
图3O示出了面板的一部分的照片，其中上模的一部分移除了它的上部以更好地暴露EM隔离引线键合的上部。
图3P示出了导电层的侧视图，该导电层形成在上模上方，使得该导电层与该EM隔离引线键合的暴露的上部电接触。
图3Q示出了面板的照片，其中导电层可以是喷涂的金属涂料。
图3R示出了从面板切割下来的独立的封装模块。
图3S1至3S3示出了独立的封装模块的各种视图。
图3T示出了安装在无线电话板上的模块的一个或者多个可以包括如此处描述的一个或者多个特征。
图4A示出了可实施为将具有如此处描述的一个或者多个特征的封装模块安装在例如图3T的电话板的电路板上的工艺。
图4B示意地描述了具有封装模块安装在其上的电路板。
图4C示意地描述了具有封装模块安装在其上的电路板的无线设备。
图4D示意地描述了具有射频(RF)隔离结构的电子设备。
图5A是根据一个实施例确定轨道布局的示意性的工艺的流程示意图。
图5B是根据另一个实施例确定轨道布局的示意性的工艺的流程示意图。
图6A至6G示出了根据某些实施例的在基板中的轨道布局的沿着图1B的线140-140的截面图。
参考以上总结的附图将描述装置、系统和方法的特征。贯穿附图，参考数字被重复使用以表示参考元件之间的一致性。应理解的是，所有的附图并不一定成比例。附图、相关联的描述和具体实现方式被提供为用于示意性的目的，而不意欲限制本公开的范围。
具体实施方式
在RF部件周围的RF隔离结构可将RF部件从外部辐射隔离和/或将外部部件从由该RF部件发射的辐射隔离。RF隔离结构可包括轨道、导电特征和布置在RF部件上方的导电层。在一些实现方式中，轨道可提供在接地面和顶导电层之间的电连接的一部分。例如引线键合的导电特征可提供在轨道和布置在RF部件上方的导电层之间的电连接的至少一部分。所期望的是具有RF隔离结构的强接地连接。RF隔离结构的强度可基于接地连接的强度。较厚的轨道可提供较强的接地连接。在之前的设计中，具有均匀宽度的连续轨道被包括为沿着封装模块的周边。这样的轨道消耗裸芯区域并且增加封装模块的成本。
在本公开中，认识到可基于例如EMI探针数据和/或近场扫描数据的电磁干扰(EMI)数据确定轨道布局。在本公开中也认识了涉及与RF信号相关联的隔离的特定特征。此处描述的一个或者多个特征涉及选择性地窄化和/或移除轨道的一部分，使得RF隔离结构提供期望的RF隔离，而不消耗过多的裸芯区域。例如，可获得来自特定环境的EMI数据，并且基于这样的数据可确定轨道布局。
大体描述，本公开的方面涉及确定作为RF隔离结构的一部分的轨道的布局。轨道布局可具有非均匀的宽度，以根据包括至少一个RF部件的模块的RF隔离的需要，匹配在所选区域中的RF隔离结构的相对强度。
从仿真和/或EMI数据，可确定封装模块的“热点”和/或“低辐射区域”的位置。“热点”可以是发射相对高的量的电磁辐射的封装模块的区域和/或接收相对高的量的外部电磁辐射的封装模块的区域。“低辐射区域”可以是发射相对低的量的电磁辐射的封装模块的区域和/或接收相对低的量的外部电磁辐射的封装模块的区域。
基于热点和/或低辐射区域的位置，轨道可包括在封装模块的一个或者多个选定区域中的中断，而不显著降低RF隔离结构的EMI性能。代替地或者附加地，基于热点和/或度辐射区域的位置，可窄化作为在封装模块的一个或者多个选定区域中的RF隔离结构的一部分的轨道的宽度，而不显著降低RF隔离结构的EMI性能。更具体地，轨道可包括在封装模块的低辐射区域中的中断和/或窄化区。
代替地或者附加地，可确定封装模块对外部辐射的敏感度。基于敏感度数据，轨道可包括在一个或者多个选定区域中的中断和/或具有窄化宽度的区。
通过在轨道中包括中断和/或轨道的窄化区，RF隔离结构可以在基板的一个或者多个层中的消耗更少的区域。结果，封装模块可以更小、更便宜、消耗更少功率、或者其组合。按照特定RF隔离的需要定制轨道可减少用来制造封装模块的金属的总量，而不显著降低EMI性能。这降低了包括轨道的封装模块的总成本。在生产中，当制造大量的封装模块时，这些成本节约可以是显著的。
此处描述的是涉及制备具有射频(RF)电路和基于引线键合的电磁的(EM)隔离结构的封装模块的系统、装置、设备结构、材料和/或方法的各种示例。尽管描述在RF电路的上下文中，此处描述的一个或者多个特征也可用在涉及非RF部件的封装应用中。类似地，此处描述的一个或者多个特征也可用在没有EM隔离功能的封装应用中。也将理解的是，此处描述的一个或者多个特征应用于不包括引线键合的隔离结构。
出于描述的目的，将理解的是，RF隔离可包括阻止RF信号或噪音进入或者离开给定的屏蔽区域。因此，出与描述的目的，将理解的是，术语隔离和屏蔽可合适地相互替换。例如，RF部件的被屏蔽可以包括来自另一源的RF信号的一些或者基本上全部被阻挡进入该RF部件的情形。作为另一示例，RF部件的被隔离可包括RF信号(例如，噪音或者有源地产生的信号)的一些或者基本上全部被阻挡进入另一个设备的情形。除非上下文另有说明，将理解的是，术语屏蔽和隔离的每一个可以包括前述功能的一个或者两者。
图1A是示意性的封装模块1的俯视图。封装模块1可包括一个或者多个电路元件。在多个实施例中，该一个或者多个电路元件包括RF电路元件。封装模块1可包括RF隔离结构，该RF隔离结构包括一个或者多个轨道。封装模块1可以是封装集成电路。示出的封装模块1包括射频(RF)隔离结构2和包括高频段部分3和低频段部分4的RF部件。尽管出于清晰的目的未在图1A中示出，封装模块1可包括多个其它结构。
RF隔离结构2可起法拉第笼的作用。RF隔离结构2可包括在至少一个RF部件周围的导电特征。在某些实现方式中，在基板上方的导电特征可包括配置为结合轨道提供RF隔离的多个引线键合51。例如参考图3J1和3J2，稍后将提供该多个引线键合51的更多细节。在一些其它的实现方式中，导电特征可包括例如固态金属容器的其它结构。
示出的封装模块1是封装功率放大器集成电路(IC)，其中高频段部分3包括高频段功率放大器电路，并且低频段部分4包括低频段功率放大器电路。功率放大器可用于增大相对弱的RF信号的振幅。此后，增大的RF信号可用于各种目的，包括，例如在RF系统中的驱动天线、开关、混合器、滤波器等、或者其任意组合。在例如多频段系统的一些电子系统中，不同的功率放大器结构可用于放大不同频率的RF信号。在示出的配置中，封装模块1包括用于放大相对较高频率的RF信号的高频段功率放大器电路和用于放大相对较低频率的RF信号的低频段功率放大器电路。
尽管封装模块1示出了本文所用的封装IC的一示例，但是此处描述的方法和装置可实现为与封装模块中的各种其它隔离结构相联系。
图1B示出了沿着图1A的线1B-1B的封装模块1的截面和在封装模块1下的系统电路板9。示出的截面示出了RF隔离结构2的侧视图。如所示的，封装模块1包括印刷电路板8、引线键合51、上模结构(overmold)59和形成在该上模结构59上方的导电层71。系统板9可包括基板系统板基板5和可以是接地面的电参考面30。印刷电路板8可以是例如叠层基板的基板。印刷电路板8可包括输入输出(I/O)焊盘(例如，接地接触焊盘29)、多个过孔6和一个或者多个轨道7。该多个过孔6和该一个或者多个轨道7可将接地接触焊盘29电连接至引线键合焊盘26，从而将参考面30电连接至引线键合51。印刷电路板8还可包括接地面。引线键合51可以图1B示出的方向布置在印刷电路板8上方。上模结构59可包封引线键合51。将例如参考图3L-3M，稍后提供关于上模结构59的更多细节。引线键合51可电连接至导电层71。
如所示的，封装模块1的RF隔离结构2包括接地接触焊盘29、轨道7、多个过孔6、引线键合51和导电层71。例如，轨道7可提供来自由在RF隔离结构2中的RF电路的和/或在RF隔离结构2外部产生的RF信号的RF隔离。在图1B示出的实现方式中，结合多个过孔6，轨道7可阻挡沿着封装模块1的基板的侧壁的RF信号的功率的大部分。可根据此处描述的一个或者多个特征确定轨道7的布局。
尽管图1B的示意性的截面示出了在三层中的轨道7，将理解的是，此处描述的一个或者多个特征可被应用到在任何合适数目的基板的层中包括轨道7的RF隔离结构。例如，在其它的实现方式中，可以有单一的轨道7。作为另一示例，在某些实现方式中，在四个或者更多的层的每一个中可以有轨道7。在具有两个或者多个金属层中的轨道7布线在基板中的实现方式中，轨道7在不同的层中可具有相同的布局和/或不同的布局。
图2示出了可实施为制备封装模块1的工艺10，例如具有和/或借由此处描述的一个或者多个特征的封装模块。图2示出了与图2的工艺10的相关联的各种操作的各种部分和/或阶段。
在图2的方框12a中，可提供封装基板和待安装在该封装基板上的部分。这样的部分可例如是一个或者多个表面安装技术(SMT)部件和具有集成电路(IC)的一个或者多个切割的裸芯。图3A1和3A2示出了在一些实施例中，封装基板可包括叠层面板16。图3A1示出了示例的叠层面板16的前侧；而图3A2示出了示例的叠层面板16的后侧。叠层面板16可包括排列成有时称为阵列18的组的多个独立模块基板20。尽管图3A1、3A2、3M和3Q示出了四个分开的模制的区域，但是在本申请中描述的任何特征可应用于例如不具有中断的单阵列模帽的其它合适的布置。
图3B1-3B3分别示出了独立模块基板20的示例的配置的前视图、侧视图和后视图。出于示意性的目的，边界22可限定由在面板16上的模块基板20占据的区域。在边界22内，模块基板20可包括前表面21和后表面27。在前表面21上示出的是示例的安装区域23，被做成容纳裸芯(未示出)的尺寸。多个示例的接触焊盘24被排列在容纳裸芯的区域23的周围，使得允许在裸芯和排列在后表面27上的接触焊盘28之间的引线键合的形成。尽管未示出，可以以多种方式配置在引线键合接触焊盘24和模块的接触焊盘28之间的电连接。也在边界22内的是两套示例的接触焊盘25，该接触焊盘25配置为允许例如无源SMT器件(未示出)的安装。接触焊盘可电连接至模块的接触焊盘和/或布置在后表面27上的接地接触焊盘29的一些。也在边界22内的是多个引线键合焊盘26，该引线键合焊盘26配置为允许多个EM隔离引线键合(未示出)的形成。引线键合焊盘26可电连接至电参考面(例如接地面)30。可以以多种方式实现在引线键合焊盘26和接地面30之间的连接(虚线31所描述)。例如，如图1B所示，多个过孔6和/或一个或者多个轨道7可形成在引线键合焊盘26和接地面30之间的电连接的至少一部分。过孔6和/或一个或多个轨道7可形模制块中的RF电路周围的RF隔离结构2的一部分。在一些实施例中，接地面可以连接或者可以不连接至布置在后表面27上的接地接触焊盘29。在一些其它的实现方式(未示出)中，接地面可代替地或者附加地被包括在模块的基板中。
图3C示出了示例的制备的晶片35，该晶片35包括多个待切割(或者有时称为分割)为独立裸芯的功能裸芯36。可以以多种方式实现裸芯36的这样的切割。图3D示意地描述了独立裸芯36，其中可提供多个金属化接触焊盘37。这样的接触焊盘可配置为允许在裸芯36和模块基板的接触焊盘24之间的连接引线键合的形成(例如，图3B1)。
在图2的方框12b中，焊料可施加在模块基板上，以允许一个或者多个SMT器件的安装。图3E1和3E2示出了示例的配置40，其中焊料41提供在在模块基板20的前表面上的接触焊盘25的每一个上。在一些实现方式中，可通过SMT模板印刷机以期望的量将焊料41施加至在面板上的期望的位置(例如，在图3A1中的16)。
在图2的方框12c中，一个或者多个SMT器件可位于在具有焊料的焊料接触上。图3F1和3F2示出了示例的配置42，其中示例的SMT器件43位于提供在接触焊盘25的每一个的焊料41上。在一些实现方式中，可通过从卷带盘装入SMT器件的自动机器将SMT器件43置于面板上的期望的位置。
在图2的方框12d中，可执行回流操作以熔化焊料，将一个或者多个SMT器件焊接在其各自的接触焊盘上。在一些实现方式中，可选择焊料41并执行回流操作以在第一温度熔化焊料41，从而允许在接触焊盘25和SMT器件43之间的期望的焊接接触的形成。
在图2的方框12e中，移除来自方框12d的回流操作的焊接残余物。
在图2的方框12f中，粘结剂可施加在模块基板20上的一个或者多个选定区域上，以允许一个或者多个裸芯的安装。图3G1和3G2示出了示例的配置44，其中粘接剂45施加在裸芯安装区域23中。在一些实现方式中，可通过例如筛选印刷的技术以期望的量将粘接剂45施加在面板上的期望的位置(例如，图3A1中的16)。
在图2的方框12g中，一个或者多个裸芯可位于在具有粘接剂施加在其上的选定区域上。图3H1和3H2示出了示例的配置46，其中示例的裸芯36借由粘接剂45位于在裸芯安装区域23上。在一些实现方式中，可通过从卷带盘装入SMT器件的自动机器将裸芯36置于面板上的期望的位置(例如，图3A1中的16)。
在图2的方框12h中，可固化在裸芯和裸芯安装区域之间的粘接剂。优选地，可在低于用于在各自的接触焊盘上安装一个或者多个SMT器件的上述回流操作的一个或者多个温度下执行该固化操作。该配置允许SMT器件的焊接连接在固化操作中保持完整。
在图2的方框12i中，移除来自方框12f-12g的安装操作的粘接剂残余物。
在图2的方框12j中，例如引线键合的电连接可形成在安装的裸芯和在模块基板20上的对应的接触焊盘之间。图3I1和3I2示出了示例的配置48，其中多个引线键合49形成在裸芯36的接触焊盘37和模块基板20的接触焊盘24之间。这样的引线键合可提供用于来自和去往裸芯36的一个或者多个电路的信号和/或功率的电连接。在一些实现方式中，可通过自动布线机器实现前述引线键合的形成。
在图2的方框12k中，多个RF屏蔽引线键合可形成在模块基板20上的选定区域的周围。图3J1和3J2示出了示例的配置50，其中多个RF屏蔽引线键合51形成在引线键合焊盘26上。引线键合焊盘26示意性地描述为与例如接地面30的一个或者多个参考面电连接(虚线31)。在一些实施例中，该接地面可布置在模块基板20中。在RF屏蔽引线键合51和接地面30之间的前述电连接可在由RF屏蔽引线键合51限定的区域的侧面和底侧处产生相互连接的RF屏蔽结构。在RF屏蔽引线键合51和接地面30之间的电连接可例如包括参考图1B所描述的过孔6和/或一个或者多个轨道7。如此处描述的，导电层可形成在这样的区域上方并且连接至RF屏蔽引线键合51的上部，从而形成具有RF屏蔽体的RF隔离结构2。
在图3J1和3J2的示例的配置50中，RF屏蔽引线键合51示出为形成在裸芯(36)和SMT器件(43)所在的区域的周围的周边。其它周边的配置也是可能的。例如，周边可通过在裸芯周围、在一个或者多个SMT器件周围、或者其组合的周围的RF引线键合形成。在一些实现方式中，基于RF引线键合的周边可形成在任何期望RF隔离的电路、器件、部件或者区域的周围。
在图3J1和3J2的示例的配置50中，RF屏蔽引线键合51示出为具有被配置为在如此处描述的模制工艺中促进控制的变形的不对称的侧面轮廓。关于这样的引线键合的附加细节可在例如题为“SEMICONDUCTORPACKAGE WITH INTEGRATED INTERFERENCE SHIELDING ANDMETHOD OF MANUFACTURE THEREOF.”的PCT公开No.WO2010/014103中找到。在一些实施例中，也可使用其它形状的RF屏蔽引线键合。例如，如题为“OVERMOLDED SEMICONDUCTOR PACKAGE WITH AWIREBOND CAGE FOR EMI SHIELDING,”的美国专利No.8071431描述的大体对称的弧形引线键合可被用作为RF屏蔽引线键合而代替示出的不对称引线键合或者与其结合使用。在一些实施例中，RF屏蔽引线键合并不一定需要形成环形并且具有在模块基板的表面上的两端。例如，也可以使用具有一端在模块基板上的表面上和另一端位于在表面(用于连接至上导电层)上方的引线延伸。
在图3J1和3J2的示例的配置50中，RF屏蔽引线键合51示出为具有大体高于裸芯连接引线键合(49)的高度的类似高度。这样的配置允许通过如此处描述的模塑料包封裸芯连接引线键合(49)，并将其从在模制工艺之后待形成的上导电层隔离。
在图2的方框12l中，上模可形成在SMT部件、裸芯和RF屏蔽引线键合上方。图3K示出了可促进这样的上模形成的示例配置52。模帽53示出为位于模块基板20上方，使得模帽53的下表面54和模块基板20的上表面21限定引入模塑料的体55。
在一些实现方式中，模帽53可被置于使得其下表面54啮合并向下推到RF屏蔽引线键合51的上部上。这样的配置允许移除RF屏蔽引线键合51的任何高度变化，使得上部在基本上相同的高度接触模帽53的下表面54。当引入模塑料和形成上模时，前述技术保持包封的RF屏蔽引线键合51的上部处在或者接近上模结构的所产生的上表面。
在图3K的示例的模制配置52中，可从如箭头56所示的模体55的一个或者多个侧引入模塑料。在一些实现方式中，可在加热和真空条件下执行该模塑料的引入，以促进加热模塑料更容易地流入体55中。
图3L示出了示例的配置58，其中如参考图3K所描述地将模塑料引入体55中并且移除模帽以产生包封各种部分(例如，裸芯、裸芯连接引线键合和SMT器件)的上模结构59。RF屏蔽引线键合也示出为基本由上模结构59包封。RF屏蔽引线键合的上部示出为处在或者接近上模结构59的上表面60。
图3M示出了具有形成在多阵列区上方的上模结构59的示例面板62。可参考图3K至3L如此处描述的形成每个阵列区的上模结构。所产生的上模结构59示出为限定覆盖给定阵列区的多个模块的共用上表面60。
参考图3K-3M的在此处描述的模制工艺可产生包封的RF屏蔽引线键合的上部处在或者接近上模结构的上表面的配置。该配置可以导致或者可以不导致RF屏蔽引线键合形成与待形成在其上的导电层的可靠的电连接。
在图2的方框12m中，可移除上模结构的顶部以更好地暴露RF屏蔽引线键合的顶部。图3N示出了已经执行了该移除的示例的配置64。在该示例中，上模结构59的上部示出为被移除以产生低于原上表面60(从模制工艺)的新上表面65。这样的材料的移除示出为更好地暴露RF屏蔽引线键合51的上部66。
可以以多种方式实现前述将材料从上模结构59的上部移除。图3O示出了通过喷砂实现材料的移除的示例的配置68。在该示例中，较浅阴影的部分是已经移除材料以产生新的上表面65并且更好地暴露RF屏蔽引线键合的上部66的位置。较深阴影的部分是尚未移除材料从而仍保留原表面60的位置。示出为69的区域是正在执行材料移除的位置。
在图3O示出的示例中，容易地示出了对应于在下面的模块基板20(以虚线框22描述)的模块化结构。在导电层形成在新形成的上表面65上方后，这样的模块将会被分离。
在图2的方框12n中，可清洗由移除材料所产生的新暴露的表面。
在图2的方框12o中，电导电层可形成在上模结构的新暴露的上表面上，使得导电层与RF屏蔽引线键合的上部电接触。这样的导电层可由包括例如喷涂或者印刷的方法的多种不同的技术形成。
图3P示出了示例的配置70，其中电导电层71已经形成在上模结构59的上表面65上方。如此处描述的，上表面65更好地暴露RF屏蔽引线键合51的上部66。相应地，形成的导电层71形成与RF屏蔽引线键合51的上部66改善的接触。
如参考图3J描述的，RF屏蔽引线键合51和接地面30可在由RF屏蔽引线键合51限定的区域的侧面和底侧面产生相互连接的RF隔离结构。由于上导电层71与RF屏蔽引线键合51电接触，在该区域上方的上侧现在也被屏蔽，从而产生屏蔽的体。
图3Q示出了已经喷涂有导电涂料以产生覆盖多阵列区的电导电层71的示例面板72。如参考图3M所描述的，每个阵列区包括将被分离的多个模块。
在图2的方框12p中，在具有共用导电层(例如，导电涂料层)的阵列区中的模块可被分割为独立的封装模块。可以以包括割锯技术的多种方式实现这样的模块的分割。
图3R示出了示例的配置74，其中已经将此处描述的模块化区20分割为分开的模块75。上模部分示出为包括侧壁77；并且模块基板部分示出为包括侧壁76。侧壁77和76被共同地示出为限定分开的模块75的侧壁78。分开的模块75的上部保持由导电层71覆盖。如参考图3B在此处描述的，分开的模块75的下表面27包括接触焊盘28和29以促进在模块75和例如电话板的电路板之间的电连接。
图3S1、3S2和3S3示出了分割的模块75的前(此处也称为顶)、后(此处也称为底)和透视图。如此处描述的，这样的模块包括包封在上模结构中的RF屏蔽结构；以及在一些实现方式中，模块75的整体尺寸并不一定比没有RF屏蔽功能的模块更大。相应地，由于不需要外部RF屏蔽结构，具有集成的RF屏蔽功能的模块可以有利地产生更紧凑的组装的电路板。此外，在操作和组装的工艺中，封装模块化形式允许更容易地处理模块。
在图2的方框12q中，可测试分割的模块的合适功能。如上描述的，模块化形式允许更容易地执行这样的测试。此外，模块的内部RF屏蔽功能允许在没有外部RF屏蔽设备中执行这样的测试。
图3T示出了在一些实施例中，包括在例如无线电话板的电路板中的一个或者多个模块可配置为具有如此处描述的一个或者多个封装特征。可从该封装特征中受益的模块的非限制示例包括但不限于，控制器模块、应用处理器模块、音频模块、显示界面模块、存储器模块、数字基带处理器模块、GPS模块、加速器模块、电源管理模块、收发器模块、开关模块和功率放大器(PA)模块。
图4A示出了可实施的将具此处描述的一个或者多个特征的封装模块的组装在电路板上的工艺80。在方框82a中，可提供封装模块。在一些实施例中，封装模块可代表参考图3T描述的模块。在方框82b中，封装模块可被安装在电路板(例如，电话板)上。图4B示意地描述了具有模块1安装在其上而产生的电路板90。虽然一个模块示出为被安装在电路板90上，但将理解的是，一个或者多个其它模块也可被安装在其上。电路板90也可包括例如多个连接92的其它特征，该连接组件安装在其上的各种模块的操作。
在方框82c中，具有模块安装在其上的电路板可安装在无线设备中，图4C示意地描述了具有电路板90(例如，电话板)的无线设备94(例如，蜂窝电话)。电路板90示出为包括具有此处描述的一个或者多个特征的模块91。无线设备示出为进一步包括例如天线95、用户界面96和电源97的其它部件。
图4D示意性地描述了具有例如芯片或者模块的封装模块1的无线设备94。无线设备94例如可以是智能电话的移动设备。图4D示出的无线设备94可包括图4C示出的一个或者多个特征，出于说明的目的，其中一些已经从图4D中省略。在一些实施例中，封装模块1可包括此处描述的任意模块。如所示出的，封装模块1包括RF部件116和形成在RF部件116的周围的RF隔离结构2，以提供RF隔离特性。RF隔离结构2可布置在封装模块1的周边的周围或者布置在封装模块1的其它合适的区域上、在RF部件116的周围。RF隔离结构2可提供一个或者多个RF隔离功能，例如将RF部件116从来自在电子设备110上的另一个设备118的RF影响(箭头112)中隔离、将RF部件116从在电子设备100的外面的外部RF源隔离(箭头114)、和/或防止来自RF信号的电磁辐射(箭头119a和119b)和/或来自RF部件116的噪音进入在电子设备110上的其它设备118和/或去到电子设备100的外面的外部RF源(未示出)。RF部件116可包括配置为发送和/或接收RF信号的一个或者多个电路元件。RF部件116的非限制的示例包括电源放大器、电压控制振荡器、滤波器、开关等。例如，在图1A示出的实施例中，RF部件可包括高频段部分3和/或低频段部分4。
尽管图4D示出了一个RF部件116，将理解的是，两个或者多个部件可包括在由RF隔离结构2产生的RF隔离体中。根据一些实施例，封装模块1可包括具有专用RF隔离结构的两个或者多个RF部件。
图5A是确定轨道布局的示意性工艺120的流程示意图。工艺120的特征的任何组合或者此处描述的任何其它工艺可具体化在非瞬时性计算机可读媒介中并储存在存储器中。当由一个或者多个处理器执行时，该非瞬时性计算机可读媒介可导致工艺120和/或其它工艺的一些或者全部被执行。将理解的是，此处描述的任何方法可包括更多或者更少的操作。还应理解的是，只要合适，此处描述的任何方法可以包括以任何顺序执行的操作。
工艺120可决定沿着封装模块的周边的轨道的布局。轨道可以是在封装模块的一个或者多个RF部件的周围形成RF隔离体的RF隔离结构的一部分。轨道可以配置为接地电位。轨道可形成在基板的一个或者多个层中。在一些实施例中，轨道可以是在例如如图1B所示的RF部件下的印刷电路板的一部分。
轨道的宽度可以是非均匀的。在封装模块的周边的周围的选定的限定区域中具有较窄和/或较宽的轨道可根据封装模块的具体需要定制RF隔离结构。轨道的较窄区域和/或在轨道中的中断可被包括在封装模块的一个或者多个低辐射区域中。代替地或者附加地，轨道的较宽区域可被包括在封装模块的热点中。工艺120可决定封装模块的一个或者多个选定区域，其中轨道的部分可被宽化、窄化、包括中断或者其任意组合。用工艺120定制轨道布局可减小封装模块的整体区域，而不显著地影响封装模块的电磁干扰(EMI)性能。
工艺120可包括在方框122获得用于模块的EMI数据、在方框124识别与相对高的EMI和/或相对低的EMI相关联的模块的区域、以及在方框126确定轨道布局。可任意合适次数地迭代该工艺以实现期望的EMI性能。
在方框122可获得用于模块的EMI数据。在一些实施例中，可执行电磁扫描/探针以获得EMI数据。例如，可执行近场扫描。EMI数据可与RF应用相关联。根据某些实施例，EMI数据可对应模块的RF部件的两个或者多个操作模式。例如，EMI数据可对应操作的高频段模式和操作的低频段模式，其中RF部件在低频段模式中比在高频段模式中以更低的频率中操作。不同的RF隔离考虑可应用于操作的不同频段。例如，在较高的频段，RF信号可具有较小的波长。所期望的是具有较宽的轨道区和/或在接近模块的高频段部分没有中断的轨道。作为操作的不同模式的另一个实施例，EMI数据可对应于操作的低功率模式和操作的高功率模式。
EMI数据可对应于任何合适的模块配置。例如，EMI数据可对应于没有RF隔离结构的未屏蔽的模块。作为另一个实施例，EMI数据可对应于具有均匀宽度的一个或者多个轨道的模块。在某些实现方式中，EMI数据可对应于具有可被包括在模块中的最大轨道宽度的轨道的模块。根据一些其它的实现方式，EMI数据可对应于具有轨道的模块，所述轨道具有最小宽度的基板的特定的金属层，所述基板包括所述轨道。在另一个实施例中，EMI数据可对应于具有一个或者多个中断、一个或者多个更窄的选定窄化区、一个或者多个宽化的选定部分、或者其任意组合的非均匀轨道的模块。
在方框124可识别与相对高和/或相对低EMI相关联的区域。例如，可识别与最低EMI值相关联的模块的区域。具有最低EMI值的区域可被归类为低辐射区域。作为另一个实施例，可识别与低于预先限定的下临界值的EMI值相关联的模块的一个或者多个区域。具有低于预先限定的下临界值的EMI值的模块的区域可被归类为低辐射区域。代替地或者附加地，可识别与高于预先限定的上临界值的EMI值相关联的模块的一个或者多个区域。具有高于预先限定的上临界值的EMI值的模块的区域可被归类为热点。而在另一示例中，可识别具有最高EMI值的模块的区域。这样的区域被归类为热点。
相比于模块的其它区域，与相对高的EMI相关联的模块的区域可受益于较强的RF隔离。在一些实现方式中，与相对高的EMI相关联的模块的区域可以是热点和/或RF隔离结构提供比模块的其它区域更少RF隔离的区域。该区域可提供比产品规格限定的和/或特定区域期望的更少的RF隔离。根据一些实施例，热点可发生在或者接近产生具有高功率级别的信号的模块的区域，该区域例如功率放大器(PA)的输出或者低噪音放大器(LNA)的输入。代替地或者附加地，热点可发生在或者接近具有高活性因素的封装模块的区域，该区域例如振荡器(例如，电压控制振荡器)和/或LNA。
与相对低的EMI相关联的模块的区域可在或者接近轨道中的中断和/或轨道的相对薄的区域提供足够的RF隔离级别。在一些实现方式中，与相对低的EMI相关联的模块的区域可以是低辐射区域和/或RF隔离结构提供比模块的其它区域更多RF隔离的区域。这样的区域可提供比产品规格限定的和/或特定应用期望的更多的RF隔离。在低辐射区域中，可以不产生信号或者只产生具有低功率级别的信号。根据一些实施例，低辐射区域可发生在或者接近没有信号传播或者只具有低功率级别的信号传播通过的模块的区域。代替地或者附加地，低辐射区可发生在或者接近具有低活性因素的封装模块的区域。
包括一个或者多个轨道的RF隔离结构可通过例如电连接至在RF部件下方的、配置为接地面的下导电层的连接至接地面接地。接地面可被包括在模块中。虽然接地面理想地具有的寄生电感为零，但是在实际中，接地面具有非零寄生电感。宽化轨道的一部分可减小与接地面相关联的电感。例如，实验数据表明具有140微米均匀宽度的轨道相比于在模块中具有60微米均匀宽度的轨道将在模块的某些区域的EMI性能改善了大约2dB。相反地，窄化和/或移除轨道的一部分可增加接地面的电感。在例如低辐射区域的封装模块的一个或者多个选定区域中，轨道可具有中断和/或相对于轨道的其它部分被减薄，而不引起RF隔离结构的性能的显著效应。
与接地面相关联的较高的电感可导致较不稳定的RF隔离结构，影响由该RF隔离结构隔离的RF部件产生的信号。例如，当具有与接地面相对弱的连接时，RF隔离结构可起到类似天线的作用。这可导致RF隔离结构放大辐射，而不是提供RF隔离。这样的影响可发生在对应于相对高EMI的模块的位置。当轨道在一区域太薄和/或包括太大的中断时，RF隔离结构会由于弱接地连接浮动。弱接地连接可使得模块的部分与高EMI相关联。因此，所期望的是，相对于轨道的其它部分，宽化在与高EMI相关联的轨道的部分中的轨道。
在上临界值宽度，宽化轨道也许不会显著改善RF隔离。在上临界值宽度以上，宽化轨道的优点也许不会提供在辐射功率的显著下降和结果上的RF隔离结构的RF隔离。结果，所期望的是，轨道宽度低于用于特定面积的上临界值，以及高于RF隔离结构由于弱接地连接开始浮动的点。在这样的轨道布局中，轨道也可包括一个或者多个中断和/或在选定区域中窄化的一个或者多个部分，而不明显影响RF隔离结构的RF隔离性能。该原则可用于识别根据模块的特定RF隔离需要定制的轨道布局。在某些实施例中，轨道可大约具有用于满足封装部件的电磁屏蔽干扰需求的最小宽度，其中轨道宽度是非均匀的。
继续参考图5A，在方框126可确定轨道布局。在轨道布局中，在与高EMI相关联的区域中的轨道的宽度可以比在与低EMI相关联的区域中的轨道的宽度大。例如，如图6B、6C和6F所示，轨道7可具有在与低EMI相关联的区域中的一个或者多个中断145。作为另一示例，如图6D、6E和6F所示，轨道7具有与EMI相关联的区域中的一个或者多个窄化区。在确定的轨道布局中，轨道宽度可足够宽，使得RF隔离结构不表现为像弱接地面和在上临界值以下，在上临界值以上增加的轨道宽度不应显著改善RF隔离。附加地，确定的轨道布局可包括至少一中断和/或窄化区，例如如图6B至6G所示。
通过执行工艺120，可确定轨道布局，使得与封装模块相关联的EMI满足规格，而不使用过多的区域和用于轨道的导电材料。相应地，工艺120可导致具有轨道的封装模块，该轨道被配置为提供具有裸芯面积的有效利用的RF隔离。
图5B是确定轨道布局的示意性的工艺130的流程示意图。除了工艺120的方框124被工艺130的方框134替换以及在方框126可基于方框134确定轨道布局以外，工艺130和工艺120基本相同。因此，工艺130可包括参考在方框122以获得EMI数据和/或在方框126确定轨道布局的先前描述的特征的任意组合。工艺130可包括在方框122获得EMI数据、在方框134确定模块的区域对外部辐射的敏感度以及在方框126确定轨道布局。工艺130可以被迭代任意合适的次数。应理解的是，根据一些实施例，可一起、串行、并行或者其任意组合地执行工艺120和工艺130。因此，确定的轨道布局可基于与模块的一个或多个区域和/或模块的一个或多个区域对外部辐射的敏感度相关联的EMI的相对级别。
在方框134，联系与相对低和/或相对高EMI相关联的封装模块的区域描述的原则和优点可在应用于对外部辐射相对敏感和/或相对不敏感的封装模块的区域。例如，可获得敏感度数据以及可识别对电磁辐射相对更敏感的区域和/或对电磁辐射相对更不敏感的区域。在一些实施例中，敏感度数据可包括EMI数据和/或源自例如这样的EMI数据的数据。对外部辐射敏感的封装模块的区域可视作与相对高EMI相关联的封装模块的区域相似。例如，在方框126，可宽化在被识别为在方框134中对外部辐射敏感的区域中的轨道。代替地或者附加地，对外部辐射不敏感的封装模块的区域可视为与相对低EMI相关联的封装模块的区域相似。例如，在方框126中，可添加中断至轨道和/或窄化在方框134中被识别为对外部辐射不敏感的区域中的轨道。对外部辐射敏感的区域可包括，例如模块的输出。例如，功率放大器模块的输出匹配网络(OMN)区域和/或VCO的输出可对外部辐射相对敏感。相反地，对外部辐射不敏感的区域可包括，例如输入区域和/或DC路径。
出于说明的目的，将参考包括在选定区域中的轨道中的中断和/或窄化沿着基板的周边的选定部分中的轨道提供更多细节。尽管为说明的目的描述窄化和/或包括在轨道中的中断，此处描述的一个或者多个特征可应用于宽化在一个或者多个选定区域中的轨道。
图6A至6G示出了根据一些实施例的在图1B中基板沿着线140-140的轨道布局的截面。示出的轨道布局的一个或者多个特征可应用于在基板的不同层中的一个或者多个轨道。在一些实施例中，可根据工艺120和/或工艺130确定示出的轨道布局。
如图6A至6G所示，轨道7是形成在被配置为接地电位的基板中的导电特征。如所示出的，轨道7沿着在基板中的封装模块1的周边布置。轨道7可以是在封装模块1的RF组件的周围提供RF隔离体的RF隔离结构的一部分。轨道7可以是具有高导电率的低损耗导电材料，例如铜、金或者银。例如，在某些实现方式中，轨道7是铜。
图6A是示出了沿着图1B的线140-140的封装模块1的截面的俯视图。如图6A所示，轨道7可具有均匀的宽度。根据此处描述的原则和优势，图6A示出的轨道7可大约具有以满足规格和/或提供RF隔离的期望的级别所要求的最小宽度。
图6B示出了根据一个实施例的沿着图1B的线140-140的封装模块1的截面的俯视图。图6B示出的轨道7具有中断145。根据某些些实现方式，中断145可包括在封装模块1的低辐射区域。例如，中断145可在具有低活性因子的封装模块1的区域中。中断145可包括在与在用于封装模块1的EMI数据中的最低EMI值相关联的封装模块1的区域。在一些实现方式中，中断145可包括在对外部辐射相对不敏感的封装模块1的区域。
图6C示出了根据另一个实施例的沿着图1B的线140-140的封装模块1的截面的俯视图。轨道7在某些实施例中的具有多个中断。例如，如图6C所示，轨道7具有三个中断145。轨道7可包括长度基本相同的两个或者多个中断145。代替地或者附加地，轨道7可包括长度不同的两个或者多个中断145。中断145可布置在封装模块1的低辐射区域和/或对外部辐射相对不敏感的封装模块的区域。
图6D和6E示出了根据某些实施例的沿着图1B的线140-140的封装模块1的截面的其它俯视图。窄化区窄化区150可布置在封装模块1的低辐射区域和/或对外部辐射相对不敏感的封装模块的区域。如图6D所示，轨道7可包括窄化区窄化区150。如图6E所示，轨道7可包括多个窄化区窄化区150。例如，轨道7可包括长度基本相同的两个或者多个窄化区窄化区150。代替地或者附加地，轨道7可包括长度不同的两个或者多个窄化区窄化区150。可在面对RF部件的内边缘上减薄窄化区窄化区150。这可提供用于将要包括在基板中的在和轨道7相同的层中的其它特征的附加区域。在某些实施例中，轨道7可具有大约是在窄化区窄化区150中的基板的特定层中的金属层的最小宽度的宽度。在基板的特定层中的金属层的最小宽度可以例如是大约30μm到大约60μm。
图6F示出了根据另一实施例的沿着图1B的线140-140的封装模块1的截面的另一个俯视图。如图6F所示，轨道7可包括中断145和窄化区窄化区150。轨道7可包括两个或者多个中断145和一个或者多个窄化区窄化区150。轨道7可包括一个或者多个中断145和两个或者多个窄化区窄化区150。
图6G示出了根据又一实施例的沿着图1B的线140-140的封装模块1的截面的俯视图。如图6G所示，轨道7可包括将封装模块1的区域分成分开的RF隔离区域的导电线160。例如，导电线160可将封装模块1分成第一RF隔离区域170a和第二RF隔离区域170b。不同电路可布置在分开的隔离区域。在一示例中，功率放大器可在第一RF隔离区域170a中并且一个或者多个滤波器可在第二RF隔离区域170b中。作为另一示例，图1A的高频段部分3可以在第一RF隔离区域170a中并且图1A的低频段部分4可以在第二RF隔离区域170b中。虽然图6G示出导电线160将封装模块1分成两个分开的RF隔离区域，将理解的是，根据此处描述的原则的优势，封装模块1可被分成多于两个的分开的RF隔离区域。如所示出的，导电线160将封装模块1分成大约相同尺寸的分开的隔离区域。在其它实现方式中，分开的隔离区域可以具有相互不同的尺寸。例如引线键合的导电特征可提供在导电线160和布置在第一RF部分和/或第二导RF部分上方的导电层之间的电连接的至少一部分。导电线160可增加在接地电位的轨道7的稳定性。导电线160可具有与轨道7的外部大约相同的宽度。可根据此处描述的轨道7的任意原则和优点实现导电线160。
根据此处描述的一个或者多个特征的封装模块可包括特定的轨道布局。例如，轨道在与较高EMI相关联的封装模块的第一区域中可以比在与较低EMI相关联的封装模块的第二区域中更宽。例如，如图6B至6E所示，中断145或者窄化区窄化区150可被包括在第二区域，而第一区域可以具有更大的轨道宽度。作为另一示例，相比第二区域，在第一区域中可宽化轨道。
第一区域可对应于封装模块的热点而第二区域可对应于封装模块的低辐射区域。例如，热点可邻近功率放大器输出或者产生高功率信号的不同RF部件的输出。作为另一示例，热点可邻近电压控制振荡器输出或者具有高活性因素的不同RF部件的输出。相反地，第二区域可邻近具有低活性因素的封装模块的区域、不产生信号的封装模块的区域、低功率信号传播在其中的封装模块的区域等，或者其任意的组合。轨道可包括在封装模块的低辐射区域中的一个或者多个中断145和/或一个或者多个窄化区窄化区150。
在第一区域中热点和/或在第二区域中的低辐射区域可产生自封装模块的RF部件。例如，由RF隔离结构隔离的一个或者多个RF部件可以向第一区域发射比第二区域更多辐射。
代替地或者附加地，第一区域可比第二区域暴露至更多的外部辐射。例如，邻近的部件的热点可能邻近第一区域。轨道可包括在对外部辐射相对不敏感的封装模块的区域中的一个或者多个中断145和/或一个或者多个窄化区窄化区150。
此处描述的轨道布局可被包括在封装模块的RF隔离结构中，该封装模块的RF隔离结构包括形成在轨道和在RF部件上方的导电层之间的电连接的至少一部分的一个或者多个导电特征。作为一示例，该一个或者多个导电特征可包括引线键合，例如图1B示出的引线键合51。代替地，该一个或者多个导电特征可包括围绕RF部件的金属容器。
在某些实施例中，在由RF隔离结构形成的RF隔离体中的RF部件包括功率放大器。例如，图6A至6G示出的轨道布局可对应于图1A和1B示出的封装模块。
以上描述的实施例的一些已经提供与包括RF部件的封装模块和/或电子设备相联系的示例，所述RF部件例如功率放大器。然而，实施例的原则和优点可用于需要屏蔽和/或隔离的任何其它系统或装置。
实现本公开的一个或者多个方面的系统可实现在各种电子设备中。电子设备的示例可包括但不限于，消费电子产品、消费电子设备的部件和电子测试装备等。更具体地，配置为实现本公开的一个或者多个方面的电子设备可包括但不限于，RF发送设备、RF接收设备、RF收发器、具有RF部件(例如，功率放大器)的任何便携式设备、移动电话(例如，智能电话)、电话、基站、超小型化移动基站、雷达、配置为根据WiFi和/或蓝牙标准通信的设备、电视、计算机监视器、计算机、手持计算机、平板计算机、膝上型计算机、个人数字助手(PDA)、微波炉、冰箱、汽车、立体系统、DVD播放器、CD播放器、VCR、MP3播放器、广播、摄像机、照相机、数字照相机、便携式存储器芯片、洗衣机、烘干机、洗衣/烘干机、复印机、传真机、扫描仪、多功能周边设备、腕表、钟等。消费电子产品的部件可包括，包括RF隔离结构的多芯片模块、功率放大器模块、包括RF隔离架构的集成电路、包括可用于形成RF隔离结构的部件的过孔的基板等，或者其任意组合。此外，电子设备的其它示例可包括但不限于，存储器芯片、存储器模块、光纤网络或者其它通信网络的电路以及磁盘驱动电路。此外，电子设备可包括未完成的产品。
除非上下文另有明确的要求，否则在整个说明书和权利要求书中，词语“包括”和“包含”等将被解释为包含的含义，而不是排他或穷举的含义；也就是说，为“包括但不限于”的含义。这里通常使用的词语“耦接”指代可直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，词语“此处”、“以上”、“以下”以及类似含义的词语，当在本申请中使用时，应当指代作为整体的本申请而不是本申请的任何具体部分。在上下文允许的情况下，在以上具体实施方式中使用单数或复数的词语也可分别包括复数和单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。此外，除非另有具体说明，或如使用的在上下文内另有理解，这里使用的条件性语言，除了其他的以外例如有“可以”、“能够”、“可能”、“可”、“例”、“例如”和“诸如”等通常意图传达某些实施例包括而其他实施例不包括某些特征、元件和/或状态。因此，这种条件性语言通常意图不是意指特征、元件和/或状态以任何方式为一个或多个实施例所需，或一个或多个实施例一定包括用于在有或没有作者输入或提示的情况下决定这些特征、元件和/或状态是否包括在任何特定实施例中或要在任何特定实施例中执行的逻辑。
对本发明的实施例的上面的详细描述不意图是穷举性的或将本发明限制为上面公开的精确形式。如本领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现过程或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。可以以各种不同方式实现这些过程或块中的每一个。此外，虽然过程或块有时被示出为串行执行，可替换地，这些过程或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的一些实施例，但是这些实施例仅作为示例呈现，并且不意图限制本公开的范围。实际上，这里描述的新方法和系统可以以各种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (21)

1.一种封装模块，包括：
基板，被配置为容纳至少一个部件；
射频(RF)部件，被耦合至该基板的主表面；以及
RF隔离结构，包含轨道，该轨道被布置在该基板的主表面的下方，该轨道被配置为接地电位，并被布置在该基板中的RF部件周围，并且该轨道具有中断或者窄化区的至少一个；导电层，被布置在该RF部件的上方；以及一个或者多个导电特征，被布置在该轨道和该导电层之间，该一个或者多个导电特征被配置为提供从该轨道到该导电层的电连接的至少一部分。
2.如权利要求1所述的封装模块，其中该中断或者该窄化区被布置在该封装模块的低辐射区域。
3.如权利要求2所述的封装模块，其中，该封装模块的低辐射区域与在该封装模块的周边的周围的最小辐射相关联。
4.如权利要求2所述的封装模块，其中，该低辐射区域相对于该封装模块的其它区域具有低活性因素。
5.如权利要求1所述的封装模块，其中，该轨道具有至少一中断和至少一窄化区。
6.如权利要求1所述的封装模块，其中，该轨道包含多个窄化区。
7.如权利要求1所述的封装模块，其中，该轨道包含多个中断。
8.如权利要求1所述的封装模块，其中，该轨道沿着该封装模块的周边布置。
9.如权利要求1所述的封装模块，其中，该一个或者多个导电特征包含引线键合。
10.如权利要求1所述的封装模块，还包含，附加轨道，该附加轨道被布置在该基板的主表面的下方，并且通过多个过孔电连接至该轨道，该附加轨道具有附加中断或者窄化区的至少一个。
11.如权利要求1所述的封装模块，其中，该RF部件包含功率放大器。
12.一种无线设备，包括：
天线，被配置为促进接收或者发送射频(RF)信号的至少一个；
封装模块，与该天线通信，该封装模块包含被配置为容纳多个部件的基板；射频(RF)部件，被耦合至该基板的主表面；在该基板中的轨道，被布置在该RF部件周围、该基板的主表面的下方，该轨道被配置为接地电位，并且该轨道具有区域，该区域具有中断或者比轨道的其它区更窄的宽度；以及导电层，被布置在该RF部件的上方，该导电层电连接至该轨道，使得该轨道和该导电层在该RF部件的周围形成RF隔离结构的至少一部分；以及
其它电子模块，与该封装模块通信。
13.如权利要求12所述的无线设备，其中，该区被布置在该封装模块的低辐射区域中。
14.如权利要求13所述的无线设备，其中，该RF部件被配置为相比该封装模块的其它区域，向该封装模块的低辐射区域发射较少的电磁辐射。
15.如权利要求13所述的无线设备，其中，该封装模块被配置为相比在该封装模块的其它区域处，在该封装模块的低辐射区域处接收较少的来自该其它电子模块的电磁辐射。
16.如权利要求12所述的无线设备，其中，该轨道具有至少一中断和至少一窄化区。
17.如权利要求12所述的无线设备，其中，该封装模块还包含引线键合，该引线键合被配置为提供该轨道和该导电层之间的电连接的至少一部分，该RF隔离结构包含该引线键合。
18.一种确定轨道布局的方法，该方法包括：
识别模块的低辐射区域，该模块包含耦合至基板的主表面的射频(RF)部件；以及
基于所述识别确定轨道布局，该轨道被布置在该基板的主表面的下方，并且在该RF部件的周围形成RF隔离结构的一部分，该RF隔离结构还包含在该RF部件上方的导电层。
19.如权利要求18所述的方法，其中该确定的轨道布局包含在该模块的识别的低辐射区域中的区，该区相对于该确定的轨道布局的其它区的宽度具有减小的宽度。
20.如权利要求18所述的方法，其中该确定的轨道布局包含在该模块的识别的低辐射区域中的中断。
21.如权利要求18所述的方法，还包含获得用于该模块的电磁干扰数据，所述识别基于该获得的电磁干扰数据。
CN201380046169.4A 2012-07-13 2013-07-10 在射频屏蔽应用中的轨道设计 Active CN104885216B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261671594P 2012-07-13 2012-07-13
US61/671,594 2012-07-13
PCT/US2013/049977 WO2014011808A1 (en) 2012-07-13 2013-07-10 Racetrack design in radio frequency shielding applications

Publications (2)

Publication Number Publication Date
CN104885216A true CN104885216A (zh) 2015-09-02
CN104885216B CN104885216B (zh) 2017-04-12

Family

ID=49913819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380046169.4A Active CN104885216B (zh) 2012-07-13 2013-07-10 在射频屏蔽应用中的轨道设计

Country Status (5)

Country Link
US (6) US9295157B2 (zh)
KR (1) KR101516930B1 (zh)
CN (1) CN104885216B (zh)
HK (1) HK1210318A1 (zh)
WO (1) WO2014011808A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464026A (zh) * 2017-09-04 2017-12-12 中铁隧道勘测设计院有限公司 一种城市轨道交通站点选址规划装置和方案
CN109314100A (zh) * 2016-04-01 2019-02-05 英特尔公司 具有电磁干扰屏蔽结构的半导体封装
CN116978892A (zh) * 2023-09-22 2023-10-31 甬矽电子(宁波)股份有限公司 电磁屏蔽结构及封装方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US9754896B2 (en) 2012-05-31 2017-09-05 Skyworks Solutions, Inc. Systems and methods for providing electromagnetic interference shielding for integrated circuit modules
WO2014011808A1 (en) 2012-07-13 2014-01-16 Skyworks Solutions, Inc. Racetrack design in radio frequency shielding applications
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
KR102629723B1 (ko) 2016-04-19 2024-01-30 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
US10103135B2 (en) * 2016-09-23 2018-10-16 Qualcomm Incorporated Backside ground plane for integrated circuit
US10271421B2 (en) 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
US10076023B2 (en) * 2016-09-30 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
TWI692935B (zh) 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
CN107885939B (zh) * 2017-11-09 2020-12-04 上海华力微电子有限公司 一种提高监控图形监控精度的方法
CN111222615B (zh) * 2018-11-23 2024-05-10 财团法人纺织产业综合研究所 无线射频纱线模组
US10879191B2 (en) 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
CN111725606B (zh) * 2019-03-20 2021-08-31 Oppo广东移动通信有限公司 天线封装模组和电子设备
WO2021061851A1 (en) 2019-09-27 2021-04-01 Skyworks Solutions, Inc. Power amplifier bias modulation for low bandwidth envelope tracking
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
CN113099709A (zh) * 2021-04-06 2021-07-09 海宁普拉斯电子科技有限公司 一种可屏蔽周围磁场干扰的电子标签识别器
CN115548118B (zh) * 2021-06-29 2024-05-14 苏州华太电子技术股份有限公司 一种高集成度射频前端模块的隔离结构及隔离方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593745A (zh) * 2008-05-29 2009-12-02 联发科技股份有限公司 用于集成电路的封环结构
CN101673733A (zh) * 2008-09-09 2010-03-17 联发科技股份有限公司 集成电路芯片及集成电路芯片的封环结构
US20110084368A1 (en) * 2004-03-04 2011-04-14 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for emi shielding
CN102105981A (zh) * 2008-07-31 2011-06-22 斯盖沃克斯解决方案公司 半导体封装的集成干扰屏蔽罩及其制造方法
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
CN102237342A (zh) * 2010-05-05 2011-11-09 中兴通讯股份有限公司 一种无线通讯模块产品
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461454A (en) * 1968-06-06 1969-08-12 Ibm Position identifying device
US3721746A (en) * 1971-10-01 1973-03-20 Motorola Inc Shielding techniques for r.f. circuitry
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
US4151637A (en) 1978-02-07 1979-05-01 Universal Instruments Corporation Dip component lead cut and clinch apparatus
US4241497A (en) 1979-01-11 1980-12-30 The Singer Company P.C. Board lead trimming method
US4245385A (en) 1979-07-09 1981-01-20 Universal Instruments Corporation Radial lead component insertion machine
US4447945A (en) 1980-05-01 1984-05-15 Contact Systems, Inc. Cut and clinch mechanism for use in electrical component assembly apparatus
GB8510621D0 (en) 1985-04-26 1985-06-05 Pickering Electronics Ltd Potted electronic components
FR2598258B1 (fr) 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPH03165058A (ja) 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5057798A (en) * 1990-06-22 1991-10-15 Hughes Aircraft Company Space-saving two-sided microwave circuitry for hybrid circuits
JPH0458596A (ja) 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5166864A (en) * 1991-05-17 1992-11-24 Hughes Aircraft Company Protected circuit card assembly and process
US6058497A (en) * 1992-11-20 2000-05-02 Micron Technology, Inc. Testing and burn-in of IC chips using radio frequency transmission
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US6172412B1 (en) * 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
US5753972A (en) * 1993-10-08 1998-05-19 Stratedge Corporation Microelectronics package
US5736783A (en) * 1993-10-08 1998-04-07 Stratedge Corporation. High frequency microelectronics package
US5465008A (en) * 1993-10-08 1995-11-07 Stratedge Corporation Ceramic microelectronics package
FI102805B1 (fi) * 1993-11-26 1999-02-15 Nokia Mobile Phones Ltd Matkapuhelimen rakenneratkaisu
US5428508A (en) 1994-04-29 1995-06-27 Motorola, Inc. Method for providing electromagnetic shielding of an electrical circuit
US5602421A (en) * 1995-01-31 1997-02-11 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
JPH08222885A (ja) 1995-02-16 1996-08-30 Sumise Device:Kk パッケージの電磁遮蔽膜及びその成形方法
JP3368451B2 (ja) 1995-03-17 2003-01-20 富士通株式会社 回路基板の製造方法と回路検査装置
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
US6242842B1 (en) 1996-12-16 2001-06-05 Siemens Matsushita Components Gmbh & Co. Kg Electrical component, in particular saw component operating with surface acoustic waves, and a method for its production
SE511426C2 (sv) 1996-10-28 1999-09-27 Ericsson Telefon Ab L M Anordning och förfarande vid avskärmning av elektronik
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6350951B1 (en) 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
US6566596B1 (en) 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
TW401724B (en) 1998-01-27 2000-08-11 Hitachi Cable Wiring board, semiconductor, electronic device, and circuit board for electronic parts
US6137693A (en) 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
AU2341900A (en) 1998-09-03 2000-04-10 Lockheed Martin Corporation Automated fuel tank assembly system and method
US6202294B1 (en) 1998-09-25 2001-03-20 Lucent Technologies Inc. EMI/RFI shield assembly cover removal tool
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2000307289A (ja) 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
US6462436B1 (en) 1999-08-13 2002-10-08 Avaya Technology Corp. Economical packaging for EMI shields on PCB
SE515832C2 (sv) * 1999-12-16 2001-10-15 Allgon Ab Slitsantennanordning
US6632029B1 (en) * 1999-12-22 2003-10-14 New Focus, Inc. Method & apparatus for packaging high frequency components
JP2001308610A (ja) * 2000-04-20 2001-11-02 Matsushita Electric Ind Co Ltd マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置
TW455964B (en) 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US6967288B2 (en) 2000-08-18 2005-11-22 Mitsubishi Denki Kabushiki Kaisha Shield cable method of manufacturing shield cable, and discharge lamp lighting device using shield cable
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US6426881B1 (en) * 2000-10-04 2002-07-30 Arthur A. Kurz Shielding arrangement for inter-component shielding in electronic devices
DE10152408A1 (de) 2000-10-25 2002-05-16 Matsushita Electric Ind Co Ltd System und Verfahren zur Bauteilmontage
JP2002252491A (ja) * 2000-12-21 2002-09-06 Toshiba Corp シールドケース、その製造方法、及び電子機器
US6486534B1 (en) 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US20030002271A1 (en) 2001-06-27 2003-01-02 Nokia Corporation Integrated EMC shield for integrated circuits and multiple chip modules
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7136681B2 (en) 2001-10-31 2006-11-14 Telefonaktiebolaget Lm Ericsson (Publ) Electrically conductive carrier and patterning for controlling current distribution in a wireless communications device
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
JP4204476B2 (ja) * 2001-12-26 2009-01-07 三菱電機株式会社 波長モニタ装置、光モジュールおよび光モジュールの組立方法
JP2003249607A (ja) 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6809255B1 (en) * 2002-07-23 2004-10-26 Teledyne Technologies Incorporated Radio frequency ground shield
US7076201B2 (en) * 2002-09-05 2006-07-11 Xytrans, Inc. Low cost VSAT MMIC transceiver with automatic power control
CN1723587A (zh) * 2002-11-07 2006-01-18 碎云股份有限公司 含微型天线的集成电路封装
US6994901B1 (en) 2002-11-12 2006-02-07 Dana Corporation Heat shield having a fold-over edge crimp with variable width and method of making same
TW200411871A (en) 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
US7050765B2 (en) * 2003-01-08 2006-05-23 Xytrans, Inc. Highly integrated microwave outdoor unit (ODU)
TW565009U (en) 2003-01-20 2003-12-01 Benq Corp Electronic module having ball grid array
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US6873043B2 (en) 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
CN1774959A (zh) 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
US7088009B2 (en) 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US20080112151A1 (en) 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
WO2006011412A1 (ja) 2004-07-30 2006-02-02 Matsushita Electric Industrial Co., Ltd. 高周波回路素子および高周波回路
US7907030B2 (en) * 2004-12-17 2011-03-15 Ems Technologies, Inc. Integrated circulators sharing a continuous circuit
US8514031B2 (en) * 2004-12-17 2013-08-20 Ems Technologies, Inc. Integrated circulators sharing a continuous circuit
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7724542B2 (en) * 2006-12-30 2010-05-25 Intel Corporation Reworkable RF shield
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US7948064B2 (en) * 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8102032B1 (en) * 2008-12-09 2012-01-24 Amkor Technology, Inc. System and method for compartmental shielding of stacked packages
US8058715B1 (en) * 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8115283B1 (en) * 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8384545B2 (en) 2009-12-07 2013-02-26 Meps Real-Time, Inc. System and method of identifying tagged articles
KR20120053332A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2012074775A1 (en) * 2010-11-19 2012-06-07 Analog Devices, Inc. Packaged integrated device with electrically conductive lid
EP2461479B1 (en) * 2010-12-01 2013-03-06 Nxp B.V. Radio frequency circuit with impedance matching
US9681996B2 (en) * 2011-08-11 2017-06-20 3M Innovative Properties Company Wetness sensors
US8978452B2 (en) * 2011-08-11 2015-03-17 3M Innovative Properties Company Wetness sensor using RF circuit with frangible link
US9041606B2 (en) * 2011-11-30 2015-05-26 Motorola Solutions, Inc. Uninterrupted bezel antenna
US8948712B2 (en) * 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
WO2014011808A1 (en) 2012-07-13 2014-01-16 Skyworks Solutions, Inc. Racetrack design in radio frequency shielding applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084368A1 (en) * 2004-03-04 2011-04-14 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for emi shielding
CN101593745A (zh) * 2008-05-29 2009-12-02 联发科技股份有限公司 用于集成电路的封环结构
CN102105981A (zh) * 2008-07-31 2011-06-22 斯盖沃克斯解决方案公司 半导体封装的集成干扰屏蔽罩及其制造方法
CN101673733A (zh) * 2008-09-09 2010-03-17 联发科技股份有限公司 集成电路芯片及集成电路芯片的封环结构
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
CN102237342A (zh) * 2010-05-05 2011-11-09 中兴通讯股份有限公司 一种无线通讯模块产品
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314100A (zh) * 2016-04-01 2019-02-05 英特尔公司 具有电磁干扰屏蔽结构的半导体封装
CN109314100B (zh) * 2016-04-01 2023-05-26 英特尔公司 具有电磁干扰屏蔽结构的半导体封装
CN107464026A (zh) * 2017-09-04 2017-12-12 中铁隧道勘测设计院有限公司 一种城市轨道交通站点选址规划装置和方案
CN107464026B (zh) * 2017-09-04 2023-08-01 中铁第六勘察设计院集团有限公司 一种城市轨道交通站点选址规划装置和方法
CN116978892A (zh) * 2023-09-22 2023-10-31 甬矽电子(宁波)股份有限公司 电磁屏蔽结构及封装方法

Also Published As

Publication number Publication date
US9703913B2 (en) 2017-07-11
US20190171785A1 (en) 2019-06-06
US10579766B2 (en) 2020-03-03
US20170337317A1 (en) 2017-11-23
US10586010B2 (en) 2020-03-10
US20140016277A1 (en) 2014-01-16
US20160162620A1 (en) 2016-06-09
KR20150028844A (ko) 2015-03-16
US10242143B2 (en) 2019-03-26
KR101516930B1 (ko) 2015-05-04
US20180365365A1 (en) 2018-12-20
WO2014011808A1 (en) 2014-01-16
US20160163661A1 (en) 2016-06-09
CN104885216B (zh) 2017-04-12
US10061885B2 (en) 2018-08-28
US9295157B2 (en) 2016-03-22
HK1210318A1 (zh) 2016-04-15

Similar Documents

Publication Publication Date Title
CN104885216A (zh) 在射频屏蔽应用中的轨道设计
US9871599B2 (en) Via density in radio frequency shielding applications
JP6490857B2 (ja) パワーアンプモジュールを含む関連するシステム、デバイス、および方法
US9576911B2 (en) Radio frequency module including segmented conductive ground plane
US11073872B2 (en) Distributed auxiliary hub for a portable electronic device
EP2624295A2 (en) Semiconductor device and communication system including the same
US20220337213A1 (en) Method of manufacturing a cap substrate for acoustic wave device
CN110600431A (zh) 集成电路封装体及其形成方法
KR101151254B1 (ko) 안테나 리드프레임을 이용한 반도체 패키지
JP2012147403A (ja) 高周波モジュール
CN105529312A (zh) 封装结构
US20230245979A1 (en) Shielded wafer level chip scale package with shield connected to ground via a seal ring
CN102693017A (zh) 无线光学鼠标中的无线传输模块
KR20240088482A (ko) 안테나 인 패키지(AiP) 모듈
US20130207246A1 (en) Packaging an Integrated Circuit Die

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1210318

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1210318

Country of ref document: HK