CN104428996A

CN104428996A - 使用用于改善相位噪声的技术和锁相环的切换的收发器

Info

Publication number: CN104428996A
Application number: CN201380024582.0A
Authority: CN
Inventors: 李在燮; 金弘珍; 朴炯; 李康润
Original assignee: Sungkyunkwan University School Industry Cooperation; Samsung Electronics Co Ltd
Current assignee: Sungkyunkwan University School Industry Cooperation; Samsung Electronics Co Ltd
Priority date: 2012-05-10
Filing date: 2013-05-10
Publication date: 2015-03-18
Anticipated expiration: 2033-05-10
Also published as: US9935666B2; EP2847865A1; KR20130126431A; EP2847865A4; JP2018110421A; JP6463857B2; CN104428996B; KR101929514B1; JP6290862B2; US9647609B2; US20170207807A1; JP2015516133A; EP2847865B1; WO2013169071A1; KR101904749B1; KR20180039603A; US20130316661A1

Abstract

一种收发器，可包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部。所述锁相环可根据接收RF部或发送RF部是否开启而被控制。此外，所述收发器可包括抑制波形产生器(QWG)，以控制与多个天线相应的RF部的抑制波形。可针对以相同频率操作的VCO而分别产生抑制波形。QWG可以以抑制波形不重叠的方式控制VCO。

Description

使用用于改善相位噪声的技术和锁相环的切换的收发器

技术领域

以下的描述涉及一种采用锁相环的切换和相位噪声改善技术的收发器。

背景技术

一般来讲，在超低功耗(ULP)系统中，射频(RF)收发器消耗最多的功率。具体地讲，在RF收发器中，RF模拟装置的RF块消耗最多的功率。在ULP系统中，放大器因短的信号到达距离而消耗较少的功率，而电压控制振荡器(VCO)和PLL消耗较多的功率。此外，由于在大多数RF收发器中，功率几乎始终施加到PLL和VCO，因此它们消耗由整个系统使用的功率中的大部分功率。

此外，当多个VCO没有被充分地相互隔离时，会通过各种路径产生干扰。当干扰信号的振幅大于接收到的信号的振幅时，接收到的信号可能不会被收发器识别。

发明内容

技术方案

在一总体方面，一种收发器包括：接收(Rx)射频(RF)部，被构造为处理接收信号；发送(Tx)RF部，被构造为处理发送信号；锁相环(PLL)，被构造为将接收频率提供给接收RF部并将发送频率提供给发送RF部，其中，PLL根据接收RF部或发送RF部是否开启而被控制。

PLL可包括：接收电压控制振荡器(VCO Rx)，被构造为产生接收频率；发送VCO(VCO Tx)，被构造为产生发送频率。PLL还可包括连接到VCO Rx和VCO Tx的单个共同控制电路。PLL可被构造为根据Rx RF部或Tx RF部是否开启而开启单个共同控制电路。另外，PLL还可包括连接到VCO Rx和VCO Tx的开关，并且单个共同控制电路通过根据Rx RF部或Tx RF部是否开启而切换的开关连接到VCO Rx和VCO Tx。

单个共同控制电路可包括：主电荷泵(CP)，被构造为对与由相位检测器(PFD)检测到的脉冲宽度相应的预定量的电荷进行泵送；环路滤波器(LF)，被构造为根据所述预定量的电荷而改变用于VCO Rx或VCO Tx的控制电压。

PLL还可包括：失配补偿装置，被构造为独立地控制施加到主CP的拉电流的幅度和施加到主CP的灌电流的幅度，以补偿在主CP中产生的电流失配。所述失配补偿装置可包括：第一调谐装置，被构造为根据从感测电容器检测的结果控制辅助CP的灌电流并针对在主CP中产生的电流失配执行离散调谐；第二调谐装置，包括被构造为基于离散调谐的结果补偿电流失配的失配电流镜。

第一调谐装置可包括：CP控制器，被构造为检测由感测电容器产生的电压并根据检测的电压控制辅助CP的灌电流；时钟产生器，被构造为向CP控制器提供从PLL的外部提供的外部时钟。

第二调谐装置可包括：复制CP，被构造为提供离散调谐的结果；比较器，被构造为比较感测电容器的相反极性的电压并产生结果，其中，失配电流镜被进一步构造为基于比较器的结果补偿电流失配。

PLL可被构造为通过控制主CP的带宽来控制针对接收频率或发送频率的锁定时间。PLL还可被构造为通过增加主CP的带宽来加速锁定时间，并通过减小主CP的带宽来控制在PLL关闭时引起的相位噪声。

PLL可包括泄漏补偿装置，该泄漏补偿装置被构造为补偿在PLL关闭时从VCO Rx或VCO Tx泄漏的电压。泄漏补偿装置可被构造为使用以下控制电压补偿泄漏电压：在发送频率锁定或接收频率锁定时的锁定控制电压；当接收RF部或发送RF部关闭时变化的控制电压。

泄漏补偿装置可包括：模数转换器(ADC)，被构造为基于锁定控制电压和变化的控制电压之差产生数字信号；泄漏电流控制装置，被构造为基于所述数字信号产生控制信号以控制被构造为补偿泄漏电荷的泄漏补偿CP。泄漏补偿装置可进一步被构造为通过控制模数转换器的分辨率来控制VCO Rx或VCO Tx的控制电压。

泄漏补偿装置可包括：比较器，被构造为比较锁定控制电压与变化的控制电压之差；泄漏电流控制装置，被构造为基于比较结果产生控制信号以控制泄漏补偿CP补偿泄漏电荷。

VCO Rx或VCO Tx可使用具有电感器电容器(LC)槽的类C式电压控制振荡器来实现。

在另一总体方面，一种收发器包括：第一射频(RF)部和第二RF部，其中，第一RF部包括：第一电压控制振荡器(VCO)，被构造为以频率操作并产生输出包络；第一抑制波形产生器(QWG)，被构造为产生抑制波形以控制第一VCO输出包络；其中，第二RF部包括：第二VCO，被构造为以与第一VCO相同的频率操作并产生输出包络；第二QWG，被构造为产生与由第一QWG产生的抑制波形在时间上不重叠的抑制波形，以控制第二VCO，其中，VCO的输出包络不重叠，且VCO之间的干扰被避免。

所述收发器还可包括：天线，其中，第一QWG被构造为控制第一VCO并产生与天线相应的第一RF部的抑制波形，第二QWG被构造为控制第二VCO并产生与天线相应的第二RF部的抑制波形。

所述收发器还可包括：第一天线和第二天线，其中，第一QWG被构造为控制与第一天线相应的第一RF部的抑制波形，第二QWG被构造为控制与第二天线相应的第二RF部的抑制波形。

第一QWG和第二QWG可被构造为通过控制输入到与其相应的VCO的电流，来控制与其相应的VCO振荡的时间点。第一QWG和第二QWG还可被构造为将与其相应的电压控制振荡器振荡的时间点控制为相应于当所述相应的VCO的偏置电流大于预定临界电流时的时间点。

第一QWG和第二QWG还可被构造为实现分配在第一RF部的抑制波形与第二RF部的抑制波形之间的保护时间，以防止第一VCO的输出包络干扰第二电压控制振荡器的输出包络。保护时间可具有比因第一VCO或第二VCO的放电而引起的抑制延迟大的时间值。

在另一总体方面，一种收发器包括：包括第一天线和第二天线的多个天线；多个第一抑制波形产生器(QWG)，被构造为产生第一发送射频(Tx RF)部的抑制波形和第一接收RF(Rx RF)部的抑制波形，其中，第一Tx RF部和第一Rx RF部与第一天线相应；多个第二QWG，被构造为产生第二Tx RF部的抑制波形和第二Rx RF部的抑制波形，其中，第二Tx RF部和第二Rx RF部与第二天线相应，其中，抑制波形控制多个VCO以相同频率操作，并且第一QWG和第二QWG被构造为通过产生相互不重叠的抑制波形，来控制所述多个VCO。

第一QWG和第二QWG可被构造为通过控制输入到相应VCO的电流来控制相应VCO振荡的时间点。

第一QWG和第二QWG可被构造为实现分配在抑制波形之间的保护时间，以防止所述多个VCO中的任一VCO与所述多个VCO中的另一VCO的输出发生干扰。保护时间可具有比通过所述多个VCO中的任一VCO的放电而引起的抑制延迟大的时间值。

在另一总体方面，一种收发器包括：包括第一天线和第二天线的多个天线；与第一天线相应的第一射频(RF)部，包括第一发送RF部和第一接收RF部；与第二天线相应的第二RF部，包括第二Tx RF部和第二Rx RF部，其中，第一RF部和第二RF部中的每一个包括：锁相环(PLL)，被构造为将接收频率提供给相应接收部，并将发送频率提供给相应发送部，且根据相应接收部或相应发送部是否开启而被控制；多个电压控制振荡器(VCO)，被构造为以相同频率操作；多个抑制波形产生器(QWG)，被构造为以抑制波形在时间上不重叠的方式产生用于相应发送部的抑制波形和用于相应接收部的抑制波形，以控制VCO的操作。

QWG可被构造为以用于相应发送部的抑制波形和用于相应接收部的抑制波形在时间上不重叠的方式控制相应VCO。

在另一总体方面，一种被构造为以发送(Tx)模式和接收(Rx)模式操作的收发器包括：Rx射频(RF)部，被构造为处理接收信号；Tx RF部，被构造为处理发送信号；锁相环(PLL)，包括被构造为将接收频率提供给Rx RF部的Rx电压控制振荡器(VCO)和被构造为将发送频率提供给Tx RF部的Tx电压控制振荡器(VCO)，其中，Rx模式表示由Rx RF部处理接收信号的模式，Tx模式表示由Tx RF部处理发送信号的模式。

所述收发器还可包括：共同控制电路，被构造为当Rx RF部在接收模式下开启时连接到VCO Rx以产生接收频率，并且当Tx RF部在发送模式下开启时连接到VCO Tx以产生发送频率，其中，所述收发器根据Rx RF部和TxRF部的开启和关闭状态仅使用一个PLL来执行发送和接收。

当电源被首次施加到所述收发器时，所述收发器的PLL可被构造为执行初始校准以补偿PLL的CP的上拉电流和下拉电流之差，在发送模式或接收模式下不执行所述初始校准。

在初始校准期间，任一VCO的控制电压通过PLL的粗调谐和之后的细调谐而被锁定。

其中，当所述收发器以Tx模式操作时，连接到Tx RF部的PLL可开启以锁定用于Tx RF部的发送频率，在Tx RF部锁定之后，连接到Tx RF部的PLL可关闭。

所述收发器还可包括：泄漏补偿装置，其中，当连接到发送RF部的PLL开启时，泄漏补偿装置的操作开启以补偿在PLL的关闭时间段期间泄漏的电压。

当PLL关闭时，可施加仅用于VCO和补偿电路的电压，以克服当PLL关闭时发生的任何频率漂移和相位噪声恶化。

当收发器以接收模式操作时，连接到Rx RF部的PLL可开启以锁定用于Rx RF部的接收频率，且在Rx RF部被锁定之后，连接到Rx RF部的PLL可关闭。

可通过减少PLL的开启时间和在PLL的关闭时间期间消耗的功率，来减小PLL的平均功耗。

通过下面的详细描述、附图和权利要求，其它特征和方面将会清楚。

附图说明

图1是示出在收发器所包括的锁相环(PLL)中减小功耗的方法的示例的示图。

图2是示出收发器的示例的框图。

图3是根据收发器的发送和接收模式的示例的时序图。

图4是示出收发器的操作方法的示例的流程图。

图5是示出收发器的PLL的电荷泵和泄漏补偿装置的示例的构成的示图。

图6是示出在收发器的PLL所包括的主电荷泵中执行的带宽切换方法的示例的示图。

图7是示出用于在收发器中执行粗调谐的控制方法的示例的流程图。

图8是示出用于在收发器中执行细调谐的控制方法的示例的流程图。

图9是示出用于在收发器中执行泄漏补偿的控制方法的示例的流程图。

图10是示出当由收发器的PLL的失配补偿装置执行用于失配补偿的第一调谐时的电路操作的示例的示图。

图11是示出当由收发器的失配补偿装置执行用于失配补偿的第二调谐时的电路操作的示例的示图。

图12是示出收发器的泄漏补偿装置通过闪速模数转换器(ADC)技术执行泄漏补偿的方法的示例的示图。

图13是示出收发器中的使用逐次逼近模数转换器(SAR ADC)构造的泄漏补偿装置的示例的示图。

图14是示出收发器的泄漏补偿装置的控制用于电压控制振荡器(VCO)的锁定控制电压V_CTRL的方法的示例的示图。

图15是示出收发器的VCO的示例的示图。

图16是示出图15所示出的VCO的相位噪声特性的示例的示图。

图17是示出通过图15示出的VCO中包括的电感器电容器(LC)槽减小闪烁噪声的示例的示图。

图18是示出模拟包括在收发器中的PLL的锁定时间的示例的结果的曲线图。

图19是示出模拟当在收发器所包括的PLL中没有发生失配时的锁定控制电压V_CTRL与电流之间的关系的示例的结果的曲线图。

图20是示出因在收发器所包括的PLL中产生的失配而使得灌电流变得小于拉电流(I_SOURCE>I_SINK)的示例的曲线图。

图21是示出因在收发器所包括的PLL中产生的失配而使得拉电流变得小于灌电流(I_SOURCE<I_SINK)的示例的曲线图。

图22是示出包括多个VCO和多个抑制波形(quenching waveform)产生器(QWG)的收发器的示例操作的示图。

图23是示出施加到多个VCO和相应输出包络的非重叠抑制波形的示例的示图。

图24是示出基于使用非重叠抑制波形的多路径分集的Rx RF部的示例的构成的示图。

图25是示出包括多个PLL、多个VCO和多个QWG的收发器的示例的示图。

图26是示出收发器的发送RF部和接收RF部的收发器的示例的示图。

图27是示出收发器的另一示例的构成的示图。

贯穿附图和详细描述，除非另有描述，否则，相同附图标号指示相同元件、特征和结构。为了清楚、示意和方便，可夸大这些元件的相对尺寸和描绘。

具体实施方式

提供以下的详细描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。因此，在此描述的系统、设备和/或方法的各种变化、修改和等同物被推荐给本领域普通技术人员。除非另有陈述，否则作为示例而提供描述的处理步骤和/或操作的进程，并且除非另有陈述，否则所述处理步骤和/或操作的顺序不限于在此的描述且可以以本领域已知的方式改变。此外，为了更加清楚和简洁，可省略公知功能和结构的描述。

图1示出在收发器所包括的PLL中减小功耗的示例。

PLL和VCO的功耗在ULP系统中是非常重要的。因此，根据一示例，如图1所示，在数据发送之前，使用快速锁定技术来快速锁定期望的发送频率，从而减少在PLL开启(PLL开启)时的峰值功耗的时间，进而减少整体功耗。

根据该示例，当PLL关闭时(例如，数据发送期间)，施加仅针对VCO和补偿电路(COMP)的电压P_VCO+P_Comp。结果，可克服在PLL关闭(PLL关闭)时发生的频率漂移和相位噪声恶化。此外，根据该示例，通过减小PLL的开启时间和在PLL的关闭时间期间消耗的功率的来减小PLL的平均功耗P_ave。

图2是示出收发器200的示例的电路图。针对收发器200而提供的示例可应用于根据在此描述的时分双工(TDD)系统和频分双工(FDD)系统中的任意一个，且针对收发器200而提供的示例是作为示意性示例而提供的。

参照图2，收发器200包括接收(Rx)RF部210、发送(Tx)RF部220和PLL 230。

Rx RF部210处理接收信号。由于以公知的接收器的方式构造了Rx RF部210，因此将省略其构造的详细描述。Tx FR部包括发送功率放大器。

Tx RF部220处理发送信号。由于以公知的发送器的方式构造了Tx RF部220，因此省略其构造的详细描述。

PLL 230向Rx RF部210提供接收频率，并向Tx RF部220提供发送频率。PLL 230可根据Rx RF部210或Tx RF部220是否开启而被控制。Rx RF部210可在接收模式下开启，而Tx RF部220可在发送模式下开启。

PLL 230包括多个VCO 240。更详细地，PLL 230可包括用于产生接收频率的接收VCO(VCO Rx)241、以及用于产生发送频率的发送VCO(VCOTx)243。

另外，PLL 230还包括连接到VCO Rx 241和VCO Tx 243的单个共同控制电路250。PLL 230根据Rx RF部210或Tx RF部220是否开启而开启单个共同控制电路250。单个共同控制电路250还包括主电荷泵(CP)251和环路滤波器(LF)253。另外，PLL 230还包括失配补偿装置255和泄漏补偿装置257。单个共同控制电路250可分别通过开关258和259连接到VCO Rx241和VCO Tx 243。开关258和259根据Rx RF部210或Tx RF部220是否开启而被切换。

主CP 241对与由相频检测器(PFD)261检测到的脉冲宽度相应的预定量的电荷进行泵送。主CP 241可根据脉冲符号充入或释放预定量的电荷(即，与从PFD 261输出的脉冲宽度成比例的电流)。在该示例中，可在从脉冲至电流的转换期间产生电流增益I_cp。电流增益I_cp可能严重影响包括PLL 230的锁定时间的PLL 230的性能。LF 253根据由主CP 241泵送的预定量的电荷而改变用于VCO Rx 251或VCO Tx 253的控制电压。

PLL 230还包括分频(FD)部280。FD部280包括从发送频率f_{rf_TX}或接收频率f_{rf_RX}接收输入的分频器281并输出输出频率f_div。

在该示例中，PFD 261将来自参考振荡器(RO)的参考频率f_ref与来自分频器280的输出频率f_div进行比较，并输出与参考频率f_ref和输出频率f_div之差相应的脉冲宽度或脉冲序列。

失配补偿装置255单独控制施加到主CP 251的拉电流的幅度和灌电流的幅度，以对在主CP 251中发生的电流失配进行补偿。将在下面参照图7和图8来更详细描述失配补偿装置255的操作。

泄漏补偿装置257对在PLL 230关闭时从VCO Rx 241或VCO Tx 243泄漏的电压进行补偿。在Rx RF部210或Tx RF部220关闭时，PLL 230可被关闭。将在下面参照图9来更详细描述泄漏补偿装置257的操作。

图3示出收发器的发送模式和接收模式的示例。参照图3，根据一示例的收发器200可根据发送模式和接收模式而开启或关闭图2的Rx RF部210和Tx RF部220。另外，当PLL 230根据各个部分的开启和关闭状态而开启时，收发器200可对VCO(例如，VCO 241或243)的控制电压V_CTRL和CP251的电流进行补偿。

收发器200通过从调制解调器或介质访问控制(MAC)层接收的控制信号而转换为发送(Tx)模式或接收(Rx)模式。“Rx模式”表示接收信号被Rx RF部210处理的模式，而“Tx模式”表示发送信号被Tx RF部220处理的模式。当Rx RF部210在Rx模式下开启时，单个共同控制电路250通过开关258的切换而连接到VCO Rx 251以产生接收频率。当Tx RF部220在Tx模式下开启时，单个共同控制电路250通过开关259的切换而连接到VCOTx 253以产生发送频率。因此，根据该示例，可根据Rx RF部210和Tx RF部220的开启和关闭状态而使用单个共同控制电路250(即，仅使用一个PLL230)来执行发送和接收。

现在参照图3来描述根据发送模式和接收模式的收发器的操作。

当电源首次被施加到收发器时，收发器的PLL可执行初始校准310以对CP的上拉电流(up source current)和下拉电流(down source current)之差进行补偿。在发送模式或接收模式中不执行初始校准310。在初始校准310期间，用于VCO的控制电压V_CTRL可通过粗调谐和细调谐被锁定。下面参照图7和图8来进一步详细描述粗调谐和细调谐。

收发器根据从调制解调器或MAC层接收的控制信号而在Tx模式下操作。当在Tx模式下操作时，连接到Tx RF部的PLL开启。当连接到Tx RF部的PLL开启时，用于Tx RF部的发送频率可被锁定。在Tx RF部被锁定之后，连接到Tx RF部的PLL可被关闭。

当连接到发送RF部的PLL开启(PLL开启)时，包括在PLL中的泄漏补偿装置的操作也可开启，从而对在PLL的关闭时间段期间泄漏的电压进行补偿(补偿开启330)。

根据通过泄漏补偿装置的电压补偿，用于VCO(例如，VCO Tx 253)的控制电压返回至初始补偿的控制电压V_CTRL。

在连接到Tx RF部的PLL关闭之后，收发器可根据从调制解调器或MAC层接收的控制信号而在Rx模式下操作。根据在Rx模式下的收发器的操作，连接到Rx RF部的PLL开启。当连接到Rx RF部的PLL开启(PLL开启)时，用于Rx RF部的接收频率可被锁定。因此，可针对Rx RF部，关闭PLL。

当连接到发送RF部的PLL开启(PLL开启)时，包括在PLL中的泄漏补偿装置的操作可开启，从而对在PLL的关闭时间段期间泄漏的电压进行补偿(补偿开启350)。

根据通过泄漏补偿装置对电压的补偿，用于VCO(例如，VCO Rx 251)的控制电压返回至初始补偿的控制电压V_CTRL。

图4示出收发器的操作的方法的示例。参照图4，在操作410，收发器通过从调制解调器或MAC层接收控制信号而执行至Tx模式或Rx模式的切换。

在操作420，包括在收发器中的PLL根据切换至哪个模式(即，Tx模式或Rx模式)而切换至Tx RF部或Rx RF部。

在操作430，收发器可执行用于快速频率稳定的快速锁定(例如，带宽(BW)切换)。为了快速锁定，包括在收发器中的PLL可通过控制主CP的带宽来控制针对接收频率或发送频率的锁定时间。下面参照图6来更详细描述BW切换的方法的示例。

在操作440，收发器可对CP(例如，主CP 241)中发生的电流失配进行补偿。当PLL首次开启时，收发器可对CP的电流源(例如，拉电流I_SOURCE和灌电流I_SINK)之间的电流失配进行补偿。在该示例中，PLL首次开启的时间被称作电源首次施加到PLL的时间。

一般来讲，CP的电流失配特性根据处理、电压源、温度改变等而变化，且可使PLL的噪声特性恶化。因此，根据该示例性处理440，通过包括粗调谐443和细调谐446的处理有效补偿电流失配。换言之，可通过先执行粗调谐443，并随后(而不是同时)执行细调谐446来补偿电流失配。结果，针对调谐时间和精度，补偿可较为有效。下面参照图7和图8来更详细描述粗调谐443和细调谐446的处理。

接着，在操作450，随着PLL关闭，收发器可执行泄漏补偿以补偿从VCO泄漏的电压。下面参照图9来更详细描述执行泄漏补偿的方法的示例。

图5示出收发器的PLL 500的电荷泵和泄漏补偿装置的示例的构成。

参照图5，PLL 500包括相位频率检测器(PFD)510、主CP 520、BW控制块525、辅助CP 530、感测电容器535、第一调谐装置540、第二调谐装置550、泄漏补偿装置560和环路滤波器570。在一示例中，如上所述的失配补偿装置255可包括第一调谐装置540和第二调谐装置550。

PFD 510将参考频率f_ref和输出频率f_div进行比较，并输出与参考频率f_ref和输出频率f_div之差相应的脉冲宽度或脉冲序列。主CP 520可对与由PFD 510检测到的脉冲宽度相应的预定量的电荷进行泵送。即，主CP 520可(根据脉冲符号)充入或释放与从PFD 510输出的脉冲宽度成比例的预定量电荷(即，电流)。

BW控制块525控制PLL的带宽。

包括第一调谐装置540和第二调谐装置550的失配补偿装置560通过独立地控制施加到主CP 520的拉电流I_SOURCE的幅度和灌电流I_SINK的幅度来对在主CP 520中发生的电流失配进行补偿。

第一调谐装置540通过根据感测电容器535的检测结果控制针对辅助CP530的灌电流，来针对在主CP 520中产生的电流失配执行离散调谐。第一调谐装置540可包括时钟(CLK)产生器543和CP控制器546。CLK产生器543向CP控制器546提供外部CLK。CP控制器546可检测由感测电容器535产生的电压并根据检测结果控制针对辅助CP 530的灌电流。

第一调谐装置540可被称作通过离散数字调谐来执行粗电流补偿的粗调谐装置。下面参照图7来进一步描述第一调谐装置540的操作。

第二调谐装置550可基于由第一调谐装置540执行的离散数字调谐的结果来使用电流镜技术来对电流失配进行补偿。第二调谐装置550包括复制CP551、失配电流镜553和比较器557。复制CP 551向第二调谐装置550提供由第一调谐装置540执行的离散数字调谐的结果。失配电流镜553基于从将感测电容器535的相反极性的电压进行比较的比较器557获得的结果，通过执行电流镜技术来对电流失配进行补偿。

第二调谐装置550可被称作通过使用模拟电压对主CP的电流失配进行补偿来执行细调谐的细调谐装置。下面参照图8来进一步描述第二调谐装置550的操作。

泄漏补偿装置560可使用在发送频率的锁定时间(或接收频率的锁定时间)的锁定控制电压和在Rx RF部或Tx RF部关闭时变化的控制电压，来对电压泄漏进行补偿。泄漏补偿装置560可包括比较器561、泄漏电流控制器563和泄漏补偿CP 565。比较器561对锁定控制电压与变化的控制电压进行比较。泄漏补偿装置560基于从比较器561输出的结果产生用于泄漏补偿CP565的控制信号，以对泄漏电荷进行补偿。

泄漏补偿装置560可通过泄漏补偿CP 565对电流泄漏进行补偿。

环路滤波器570根据由主CP 520泵送的预定量的电荷，来改变用于VCO的控制电压V_CTRL。

图6示出在收发器的PPL所包括的主CP中执行的BW切换方法的示例。参照图6，收发器的PLL可通过控制主CP的带宽来控制针对接收频率或发送频率的锁定时间。一般来讲，由于PLL的锁定时间与PLL的带宽成反比，因此可通过增加带宽来加速锁定时间。

在该示例中，可通过下面的等式1来计算PLL的带宽ω_c。

[等式1]

ω_{c} = \frac{I_{CP} \cdot K_{VCO} \cdot R_{z}}{2 πN} \cdot \frac{C_{z}}{C_{z} + C_{p}}

这里，I_CP表示主CP的电流增益，K_VCO表示VCO的增益(即，频率根据VCO的电压的改变而改变的程度)。

另外，R_Z表示环路滤波器的电阻。C_Z和C_p表示环路滤波器的电容器。N表示PLL的划分比率。

在该示例中，BW控制块可通过调整CP的电流I_CP和环路滤波器的电阻R_Z，来加速PLL的初始锁定时间。但是，当带宽增加时，由相位噪声导致的恶化也会增加。考虑这一点，在操作610，BW控制块可将主CP的带宽增加至大BW，从而加速初始锁定时间。接着，BW控制块可将初始锁定时间逐渐减小至操作620的中BW以及操作630的小BW。因此，可维持根据PLL的关闭状态的相位噪声特性。

图7示出用于在收发器中执行粗调谐的控制方法的示例。根据在此描述的示例的失配补偿装置使用两个处理(例如，粗调谐和细调谐)来对电流失配进行补偿。首先，可通过下面的控制处理来执行粗调谐。

参照图7，在操作710，失配补偿装置中断环路滤波器的连接，使得在执行粗调谐时环路滤波器转换至关闭状态。这种中断防止环路滤波器的电容和电阻受到粗调谐的影响。

接着，在操作730，由失配补偿装置检测感测电容器的电压来开始粗调谐。由于在该示例中的收发器被构造为初始具有比灌电流I_SINK高的拉电流I_SOURCE，因此在感测电容器处检测到高电压。因此，在操作740，失配补偿装置通过从CP控制器546接收到的CP控制信号(即，CPC<n:0>信号，针对n+1个CP的控制信号)开启灌电流Aux._I_SINK。

在操作750，失配补偿装置确定控制电压的状态。当在操作750，控制电压被确定为低状态时，在操作760，失配补偿装置可结束粗调谐。即，当电压随着灌电流Aux._I_SINK在操作740开启而达到低状态时，失配补偿装置在那时结束粗调谐。但是，当电压维持在高状态时，失配单个共同控制电路通过使用CPC<n:0>信号来继续维持灌电流Aux._I_SINK被启用(操作730)。

图8示出用于在收发器中执行细调谐的控制方法的示例。在完成粗调谐之后，根据在此描述的示例的失配补偿装置使用下面的控制处理执行细调谐。

在操作810，当开始细调谐时，失配补偿装置关闭用于粗调谐的CP控制器546，并通过重新连接在粗调谐期间断开的环路滤波器来开启环路滤波器。

在操作820，失配补偿装置可将施加到比较器557的正相侧的参考电压V_ref与由感测电容器检测到的控制电压V_ctrl进行比较。

在操作830，失配补偿装置使用操作820的比较结果确定参考电压V_ref是否高于控制电压V_ctrl。当参考电压V_ref高于控制电压V_ctrl时，在操作840，失配补偿装置闭合在失配电流镜553中的开关P(SWP)以产生精细的拉电流，从而增加控制电压V_ctrl。当参考电压V_ref不高于控制电压V_ctrl时，在操作860，确定参考电压V_ref是否等于控制电压V_ctrl。当电压不相等(即，参考电压V_ref低于控制电压V_ctrl)时，在操作870，失配补偿装置闭合在失配电流镜553中的开关N(SWN)，以产生精细的拉电流，从而减小控制电压V_ctrl。

在操作840或879之后，失配补偿装置可在操作850再次感测控制V_ctrl，并执行操作820的比较。当参考电压V_ref等于控制电压V_ctrl时，所述处理结束。

图9示出用于在收发器中执行泄漏补偿的控制方法的示例。参照图9，当收发器的PLL的频率被锁定(PLL锁定)时，在操作910，PLL保持信号从0转换至1，且开始泄漏补偿装置的操作。

在操作920，泄漏补偿装置使用比较器561转换(当PLL的频率被锁定时确定的)控制电压V_ctrl。但是，根据任意特定实施例而使用其它装置。例如，可使用图13所示的模数转换器(ADC)来代替比较器561。在操作920，控制电压V_ctrl被转换为V_ctrl_dig<7:0>的形式。V_ctrl_dig<7:0>表示当PLL的频率被锁定时确定的8位控制电压。

在操作930，泄漏补偿装置将初始控制电压“static(静态)”(即，V_ctrl_dig<7:0>的初始值)与通过泄漏而改变的改变控制电压“Current”(即，V_ctrl_dig<7:0>的当前状态)进行比较。然后，在操作940，泄漏补偿装置确定初始控制电压(静态)是否高于通过泄漏而改变的改变控制电压(当前)。在该示例中，“初始控制电压”表示当PLL的操作频率被锁定时的控制电压。例如，“初始控制电压”相应于当PLL从开启状态转换至关闭状态时的用于VCO锁存的控制电压。“改变的控制电压”表示当PLL关闭时(例如，根据Rx RF部的或Tx RF部的关闭)通过泄漏改变的控制电压。

当在操作940确定初始控制电压高于改变的控制电压时，在操作950，泄漏补偿装置从辅助CP(例如，泄漏补偿CP 565)产生上升(UP)电流。相反，当在操作940确定初始控制电压低于改变的控制电压时，在操作955泄漏补偿装置从辅助CP产生下降(DW)电流。在该示例中，可使用利用UP信号增加的辅助CP或使用利用DW信号减小的辅助CP，来补偿控制电压。

泄漏补偿装置在操作960使用感测电容器检测补偿的控制电压的值，并在操作970使用比较器将补偿的控制电压转换为数字比特。泄漏补偿装置可连续执行操作930至970以补偿电压泄漏。

图10示出当由PLL的失配补偿装置执行失配补偿的粗调谐时电路的操作的示例。粗调谐表示通过离散数字调谐执行的粗电流补偿。

参照图10，第一调谐装置1060可通过根据感测电容器1040的检测结果控制用于辅助CP 1030的灌电流Aux._I_SINK，来执行针对主CP 1020中产生的电流失配的离散数字调谐。即，第一调谐装置1060使用CLK产生器1063和CP控制器1066粗略地执行数字调谐。CLK产生器1063可向CP控制器1066提供从PLL的外部提供的CLK。CP控制器1066检测感测电容器1040产生的电压，并根据检测结果使用从CP控制器1066输出的CPC<n:0>信号来控制辅助CP 1030。

为了防止环路滤波器1050的电容器和电阻器受到粗调谐的影响，CP控制器1066控制开关1055以中断用于VCO的控制电压V_ctrl和环路滤波器1050的连接。在该示例中，从CP控制器1066输出的CPC<n:0>信号也可被发送至复制CP 1070。结果，在执行细调谐时也可识别在粗调谐期间粗略地限定的电压。

根据一示例，通过PFD 1010施加到主CP 1020的拉电流I_SOURCE可被设计为高于灌电流I_SINK。结果，由感测电容器1040产生的初始电压是高电压或电源电压(VDD)。

接着，CP控制器1066检测初始电压，开启辅助CP 1030的电流中的一个并再次检测感测电容器1040的电压。这里，当感测电容器1040的电压降低到地(GND)(即，低电压)时，第一调谐装置1060的操作完成。

图11示出当由收发器的失配补偿装置执行用于失配补偿的细调谐时的电路的操作的示例。细调谐表示进行补偿以补充通过粗调谐的补偿的处理。

参照图11，用于粗调谐的CLK产生器和CP控制器关闭，而用于VCO的控制电压V_ctrl和环路滤波器1150重新连接。

在该示例中，从CP控制器1060输出的CPC<n:0>信号还被发送至复制CP 1070。因此，在执行细调谐时也可识别在粗调谐期间粗略地限定的电压。

例如，当在细调谐期间，通过PFD 1010施加到主CP 1020的拉电流I_SOURCE高于灌电流I_SINK时，利用与如等式2所示的ΔI一样大的失配电流对感测电容器1040进行充电。

[等式2]

ΔI＝I_SOURCE-I_SINK

确定信号是比较器1180的输出信号，并且该确定信号作为输入信号而施加到失配电流镜1170。当感测电容器1040的相反极性的电压增加且被比较器1180比较时，结果确定信号被输出为“LOW(低)”。因此，失配电流镜1170的开关SWN闭合，而失配电流镜1170的开关SWP断开。因此，与ΔI一样大的失配电流可流入失配电流镜1170(即，电路MN1)。

失配电流可使用如等式3所示的电路MN1和电路MN2的栅极相互连接的电流镜技术，来将主CP 1120的灌电流I_SINK增加ΔI。与ΔI一样大的失配电流可经由辅助CP 1030传送至主CP 1020。

[等式3]

I_SINK.COR＝I_SINK+ΔI

一段时间后，灌电流I_SINK变得等于补偿的灌电流I_SINK.COR。

图12示出由收发器的泄漏补偿装置通过闪速ADC技术执行泄漏补偿的方法的示例。

参照图12，当收发器的PLL锁定为一频率时，泄漏补偿装置可以以Vctrl_dig<7:0>的形式存储用于VCO 1270的控制电压。

接着，当PLL关闭时，控制电压改变。因此，泄漏补偿装置接收改变的控制电压，并使用比较器1210来将改变的控制电压与在PLL锁定期间存储的值进行比较。

基于比较器1210的比较结果，泄漏电流控制器1230针对被构造为补偿泄漏电荷的泄漏补偿CP产生控制电压。即，泄漏电流控制器1230通过控制用于泄漏补偿CP的控制电压(例如，使用UP_EN信号和DN_EN信号)，来保持用于VCO 1270的控制电压V_ctrl。

例如，假设在PLL的频率锁定(PLL锁定)期间的控制电压V_ctrl是0.6V且从比较器1210输出的信号Vctrl_dig<7:0>(1)是二进制格式的“10000000”，则当控制电压降低到大约0.5V时，从比较器1210输出的信号Vctrl_dig<7:0>(2)是二进制格式的“1001000”。比较来自比较器1210的输出信号，Vctrl_dig<7:0>(2)小于Vctrl_dig<7:0>(1)。因此，泄漏电流控制器1230比较输出信号以将EN信号UP_EN输出为高，从而补偿用于VCO 1270的控制电压V_ctrl。

图13示出收发器中的被构造为使用逐次逼近模数转换器(SAR ADC)的泄漏补偿装置的示例。

泄漏补偿装置可包括ADC 1310、泄漏电流控制器1330和泄漏补偿CP1350。ADC 1310基于锁定的控制电压与改变的控制电压之差产生数字信号。泄漏电流控制器1330基于在ADC 1310中产生的数字信号产生针对对泄漏电荷进行补偿的泄漏补偿CP 1350的控制电压。

泄漏补偿装置可在PLL在关闭状态时控制ADC 1310的分辨率，从而控制用于VCO 1370的控制电压。当控制电压已知时，可通过不使用PLL而仅使用ADC 1310执行补偿，来保持控制电压。这里，可选择ADC 1310的分辨率，使得以赫兹(Hz)为单位执行根据控制电压的控制的VCO 1370的频率改变。

图14示出收发器的泄漏补偿装置中控制用于VCO的控制电压V_CTRL的方法的示例。根据该示例，在通过PLL锁定频率之后，找到控制电压，并且通过放大器1410放大根据控制电压的合适周期。因此，针对ADC 1430的相同分辨率，增加用于VCO的控制电压的补偿效率。

在这种情况下，ADC的分辨率＝n，且1LSB＝1/(2ⁿ-11)。在将8位ADC分辨率设置为控制电压的全范围的示例中，分辨率成为1LSB＝1/(2⁸-1)＝3.9mV。但是，例如，当针对0.6V的控制电压V_CTRL上下分别设置0.1V的放大区间时，总放大区间是0.2V。这里，当使用8位时，分辨率成为1LSB＝0.2/(2⁸-1)＝0.784mV。

图15示出收发器的VCO的示例。参照图15，示出了适合于关闭PLL的低噪声类C-式VCO。例如，收发器的VCO可包括具有LC槽(LC tank)1570的类C式VCO。

在类C式的情况下，通过将偏置电压1550施加到金属氧化物半导体场效应晶体管(MOSFET)1510和1530，操作点被控制为小于大约180°。因此，减小电流消耗。

另外，根据实施例，LC槽1570可被添加到尾电流源(tail current source)。因此，可通过该布置的滤波效果来有效去除闪烁噪声。此外，由于通过LC槽1570来关闭PLL，所以即使在VCO的单独操作期间也增加相位噪声特性。

图16示出图15所示的VCO的相位噪声特性。参照图16，与其它类型的VCO不同，VCO通过控制偏置电流1550，来改变操作点。因此，在最小化电流消耗的同时可增加摆动(swing)。

图17示出通过LC槽1570减小了闪烁噪声的示例。参照图17，当使用频率轴来表示在有源装置内部产生的噪声时，闪烁噪声在低频处突然增加。一般来讲，当频率减小至大约100Hz或更小时，有源装置内部的噪声急剧增加，并且虽然这种在低频处产生的噪声可在高频电路中不产生影响，但是诸如VCO的振荡器可能被这种噪声严重影响。理想地，振荡器在频谱上具有关于期望频率的尖锐波形。但是，实际波形可能是略有角度的山形，而不是如同图17的左侧曲线图所示的从振荡频率朝一侧突然向下倾斜的尖锐波形。

在这种情况下，相位噪声是用于检测振荡器是否仅以期望频率振荡的向下倾斜的程度的指标。闪烁噪声是波形针对中间频率不会急剧减小而是向下倾斜的主要原因。闪烁噪声是有源装置的唯一噪声。由于闪烁噪声与频率成反比，所以闪烁噪声还可被称作“1/f噪声”。因此，根据在此提供的示例，可使用诸如LC槽1570的LC槽(即，包括电感器L和电容器C的LC滤波器)来去除闪烁噪声，从而减少噪声因素。因此，如图17的右侧曲线图所示，可改善相位噪声。

LC槽的电感器L可以是具有增加的品质因素Q的电感器。通过控制多个管脚和电路板轨迹的组件的长度、由组件形成的闭环的表面积等来大幅增加电感器L的品质因素Q。

图18示出包括在根据这里的示例的收发器中的PLL的锁定时间的仿真结果的示例。参照图18，收发器的PLL的锁定时间是大约50us，其小于大约100us的一般PLL的锁定时间。

另外，清楚的是，PLL的控制电压V_ctrl在频率锁定之后变得一致。

图19示出当在收发器所包括的PLL中没有发生失配时的锁定的控制电压V_CTRL与电流之间的关系的仿真结果的示例。参照图19，当在PLL的主CP中没有发生失配时，灌电流I_SINK和拉电流I_SOURCE相同。

图20示出因在收发器所包括的PLL中产生的失配而灌电流变得小于拉电流(I_SOURCE>I_SINK)的示例。参照图20，当灌电流I_SINK例如因在PLL的主CP中发生失配而减小到补偿前灌电流I_SINK 1830时，PLL可补偿与失配相应的电流ΔI 1810，从而获得几乎等于拉电流I_SOURCE的补偿后灌电流I_SINK 1850。在该示例中，满足补偿后灌电流I_SINK 1850＝补偿前灌电流I_SINK 1830+与失配相应的电流ΔI 1810＝拉电流I_SOURCE。可通过从拉电流I_SOURCE减去灌电流I_SINK而获得与失配相应的电流ΔI 1810。

图21示出因在收发器所包括的PLL中产生的失配而使得拉电流变得小于灌电流(I_SOURCE<I_SINK)的示例。参照图21，当拉电流I_SOURCE因在PLL的主CP中发生失配而减小到补偿前拉电流I_SOURCE 1930时，PLL可补偿与失配相应的电流ΔI 1910，从而获得几乎等于灌电流I_SINK的补偿后拉电流I_SOURCE1950。换言之，满足补偿后拉电流I_SOURCE 1950＝补偿前拉电流I_SOURCE 1930+与失配相应的电流ΔI 1910＝灌电流I_SINK。可通过从灌电流I_SINK减去拉电流I_SOURCE而获得与失配相应的电流ΔI 1910。

图22示出包括多个VCO和多个抑制波形(quenching waveform)产生器(QWG)的收发器的操作的示例。参照图22，多个RF-前端(FE)中的每一个包括QWG和VCO。所述多个RF-FE共同用于Tx RF部和Rx RF部，例如，收发器可包括至少两个RF-FE。在一示例中，假设RF-FE 1是发送部，而RF-FE 2是接收部。收发器还可包括第一QWG 1、第二QWG 2、第一VCO1和第二VCO 2。第一QWG 1控制第一RF部(即，RF-FE 1)的抑制波形。第二QWG 2控制第二RF部(即，RF-FE 2)的抑制波形。第一VCO 1和第二VCO 2以相同频率操作且分别根据RF-FE 1和RF-FE 2的产生的抑制波形而操作。以抑制波形不重叠的方式，通过第一QWG 1和第二QWG 2产生用于控制第一VCO 1和第二VCO 2的抑制波形。

在该示例中，可在用于第一RF-FE 1的抑制波形与用于第二RF-FE 2的抑制波形之间设置保护时间，以防止第一VCO 1的输出干扰第二VCO 2的输出。下面将参照图23来进一步详细描述保护时间。

另外，包括两个RF-FE(例如，第一RF-FE 1和第二RF-FE 2)的收发器还可包括一个或多个天线。

当收发器包括单个天线时，第一QWG控制单个天线的第一RF部的抑制波形，同时第二QWG控制单个天线的第二RF部的抑制波形。

当收发器包括多个天线(例如，第一天线和第二天线)时，第一QWG控制与第一天线相应的第一RF部的抑制波形，同时第二QWG控制与第二天线相应的第二RF部的抑制波形。

包括在多个RF-FE中的QWG通过时间上分离的抑制波形确定多个VCO的操作时序，使得多个VCO分别在不同时间振荡。第一RF-FE中的第一QWG1控制输入到第一VCO 1的电流以控制其振荡。例如，第一QWG 1控制第一VCO 1的偏置电流。第一VCO 1在偏置电流大于或等于临界电流时振荡。但是，第一VCO 1在偏置电流小于临界电流时不振荡。

根据图22所示的示例，收发器可包括L个Rx RF部和Tx RF部以及至少L个天线。在该示例中，包括在与第一天线相应的第一RF部的第一QWG控制与第一天线相应的第一Tx RF的抑制波形和第一Rx RF部的抑制波形。

包括在与第二天线相应的第二RF部的第二QWG控制与第二天线相应的第二Tx RF的抑制波形和第二Rx RF部的抑制波形。

这里，产生各个抑制波形以控制以相同频率操作的多个VCO。以抑制波形不重叠的方式，通过第一QWG和第二QWG产生用于控制多个VCO的抑制波形。

如图25所示，多个VCO(例如,VCO 1、VCO 2、…、VCO L)可分别通过不同的相应的PLL和QWG被控制。另外，如图26所示，可通过各个相应的QWG和共享的PLL来控制诸如VCO 1、VCO 2、…、VCO L的多个VCO。在这些示例中，可使用超再生振荡器(SRO)来实现所述多个VCO。

如图22的下部时序图所示，以抑制波形不重叠的方式，诸如QWG1、QWG2、…QWG L的多个QWG可产生用于诸如RF-FE1、RF-FE 2、…、RF-FEN的多个RF-FE的抑制波形，以防止多个VCO之间的干扰。

图23示出施加到多个VCO以产生相应输出包络的非重叠抑制波形的示例。多个QWG中的每个可产生施加到相应VCO的不重叠的抑制波形。接收不重叠的抑制波形的VCO产生不重叠的输出包络。

如图23所示，针对VCO n-1的抑制波形2310表示控制VCO n-1的操作时间的信号。针对VCO n的抑制波形2330表示控制VCO n的操作时间的信号。

在该示例中，针对多个VCO设置抑制波形2310和2330，使得多个VCO不同时振荡。因此，防止多个振荡器同时操作而产生的干扰。

抑制波形2310和抑制波形2330是用于控制VCO n-1和VCO n顺序操作的信号。保护时间2350可被设置在抑制波形之间。保护时间2350表示防止多个VCO中的任一VCO的输出被其它VCO的输出干扰的时间间隔。例如，保护时间2350可以是用于防止VCO n-1的输出被VCO n的输出干扰的保护时间段。在该示例中，保护时间2350被选择，以充分大于在相应于VCO的放电而输出包络2320消失的同时产生的抑制延迟2360。因此，防止在VCO n-1的输出包络与VCO n的振荡区间重叠地发送时发生的干扰。

如图23所示，可如下确定抑制间隔2370。

假设VCO的总数是L，当所有L个VCO顺序结束操作时，VCO 1的操作可重复。这里，将所有的L个VCO通过可操作控制而顺序结束操作期间的时间确定为抑制间隔2370。

在该示例中，可通过L个抑制波形来控制L个VCO顺序振荡。因此，可确保多个振荡器输出信号的独立操作。因此，可在不发生振荡器之间的干扰的情况下确保多路径增益。

图24示出基于使用非重叠抑制波形的多路径分集的Rx RF部的示例的构成。根据该示例，可通过构成收发器2400的多天线分集接收器来实现Rx RF部。收发器2400可包括多个天线2410、第一QWG 2420、第二QWG 2430、第一VCO 2440、第二VCO 2450、延迟D 2460和CLK产生器2470。

参照图24，示出了使用CLK产生器2470和延迟D 2460产生非重叠抑制波形的Rx RF部的构成。另外，还示出了由Rx RF部产生的抑制波形。

多个天线2410可包括至少两个天线，例如，第一天线和第二天线。

第一QWG 2420控制与第一天线相应的第一Rx RF部的抑制波形。第二QWG 2430控制与第二天线相应的第二Rx RF部的抑制波形。可针对以相同频率操作的第一VCO 2440和第二VCO 2450分别产生抑制波形。例如，可产生第一Rx RF部的抑制波形以控制第一VCO 2440，并且可产生第二Rx RF部的抑制波形以控制第二VCO 2450，其中，第一VCO 2440和第二VCO 2450以相同频率操作。

第一QWG 2420和第二QWG 2430使用不重叠的第一Rx RF部和第二Rx RF部的抑制波形控制第一VCO 2440和第二VCO 2450。例如，诸如保护时间2350的保护时间可设置在第一Rx RF部的抑制波形和第二Rx RF部的抑制波形之间。如上解释，保护时间是防止多个VCO中的任一VCO的输出被另一VCO的输出干扰的时间间隔。保护时间可具有比由多个VCO中的任一VCO的放电而引起的抑制延迟大的时间值。

第一QWG 2420通过控制输入到相应VCO(例如，第一VCO 2440)的电流来控制第一VCO 2440振荡的时间点。以相同方式，第二QWG 2430通过控制输入到相应VCO(例如，第二VCO 2450)的电流来控制第二VCO 2450振荡的时间点。

第一QWG 2420和第二QWG 2430分别控制相应VCO振荡的时间点，使得如图23所示，相应VCO在相应VCO的偏置电流相应于预定临界电流时振荡。这里，延迟D 2460和CLK产生器2470可被用于控制VCO振荡的时间点。例如，由CLK产生器2470产生的相同时钟可被延迟D 2460延迟并被施加到第二QWG 2430以控制第二VCO 2450振荡的时间。

图25示出包括多个PLL、多个VCO和多个QWG的收发器的示例。图25示出使用多个独立的PLL、VCO和QWG来应用PLL的切换方法和多路径分集方法的组合的收发器的构成。在该示例中，PLL可通过调整输入到VCO的电压来控制操作频率，QWG可通过控制输入到VCO的电流来控制VCO的振荡，QWG可控制VCO的偏置电流。

如图25所示，VCO分别通过不同的PLL和QWG被控制。PLL确定操作频率，而QWG确定VCO的操作时间。如图23所示，根据该示例的多个QWG可以以抑制波形不重叠的方式产生抑制波形，以防止多个VCO之间的干扰。

图26示出收发器2600的示例。如图26所示，收发器2600可包括Tx RF部2610、PLL 2630和Rx RF部2650。

Tx RF部2610可包括发送QWG(QWG Tx)2611和发送VCO(VCOTx)2613。QWG Tx 2611控制针对VCO Tx 2613而产生的抑制波形的振荡时间点。例如，QWG Tx 2611可控制输入到VCO Tx 2613的电流来确定VCO Tx2613的操作时间。

PLL 2630通过控制输入到VCO Tx 2613和VCO Rx 2653的电压，来确定针对Tx RF部2610和Rx RF部2650的操作频率。在该示例中，VCO Tx 2613和VCO Tx 2653可以以相同频率操作。

Rx RF部2650可包括接收QWG(QWG Rx)2651和接收VCO(VCORx)2653。QWG Rx 2651根据控制VCO Rx 2653的抑制波形控制振荡的时间点。QWG Tx 2611和QWG Rx 2651控制VCO Tx 2613和VCO Rx 2653，使得用于相应VCO的抑制波形不重叠。

图27示出收发器2700的另一示例的构成。参照图27，收发器2700可包括第一RF部2710、第二RF部2730和多个天线2750。第一RF部2710可包括第一Tx RF部2713、第一PLL 2716和第一Rx RF部2719。第二RF部2730可包括第二Tx RF部2733、第二PLL 2736和第二Rx RF部2739。

第一PLL 2716和第二PLL 2736分别将接收频率提供给相应接收部，并将发送频率提供给相应发送部。另外，第一PLL 2716和第二PLL 2736根据相应发送部或相应接收部是否开启而被控制。在该示例中，可以与图26的Tx RF部2610相同的方式构造第一TX RF部2713和第二Tx RF部2733。此外，可以以与图26的Rx RF部2650相同方式构造第一Rx RF部2719和第二Rx RF部2739。因此，针对Tx RF部2713和2733以及Rx RF部2719和2739的构造，可参照上面提供的相应描述。

上面已描述了多个示例。然而，将清楚的是，可进行各种修改。例如，如果描述的技术以不同顺序执行和/或如果在系统、结构、装置或电路中描述的组件以不同方式组合和/或由其它组件或其等同物替换或补充，则可获得合适结果。因此，其它实现方式包括在权利要求的范围内。

Claims

1.一种收发器，包括：

接收射频部，被构造为处理接收信号；

发送射频部，被构造为处理发送信号，

锁相环，被构造为将接收频率提供给接收射频部并将发送频率提供给发送射频部，

其中，锁相环根据接收射频部或发送射频部是否开启而被控制。

2.根据权利要求1所述的收发器，其中，锁相环包括：

接收电压控制振荡器，被构造为产生接收频率；

发送电压控制振荡器，被构造为产生发送频率。

3.根据权利要求2所述的收发器，其中，锁相环包括连接到接收电压控制振荡器和发送电压控制振荡器的单个共同控制电路。

4.根据权利要求3所述的收发器，其中，锁相环被构造为根据接收射频部或发送射频部是否开启而开启单个共同控制电路。

5.根据权利要求3所述的收发器，其中，锁相环包括连接到接收电压控制振荡器和发送电压控制振荡器的开关，并且单个共同控制电路通过根据接收射频部或发送射频部是否开启而切换的开关连接到接收电压控制振荡器和发送电压控制振荡器。

6.根据权利要求3所述的收发器，其中，单个共同控制电路包括：

主电荷泵，被构造为对与由相位频率检测器检测到的脉冲宽度相应的预定量的电荷进行泵送；

环路滤波器，被构造为根据所述预定量的电荷而改变用于接收电压控制振荡器或发送电压控制振荡器的控制电压。

7.根据权利要求6所述的收发器，其中，锁相环还包括：

失配补偿装置，被构造为独立地控制施加到主电荷泵的拉电流的幅度和施加到主电荷泵的灌电流的幅度，以补偿在主电荷泵中产生的电流失配。

8.根据权利要求7所述的收发器，其中，失配补偿装置包括：

第一调谐装置，被构造为根据由感测电容器检测的结果控制辅助电荷泵的灌电流并针对在主电荷泵中产生的电流失配执行离散调谐；

第二调谐装置，包括被构造为基于离散调谐的结果补偿电流失配的失配电流镜。

9.根据权利要求8所述的收发器，其中，第一调谐装置包括：

电荷泵控制器，被构造为检测由感测电容器产生的电压并根据检测的电压控制辅助电荷泵的灌电流；

时钟产生器，被构造为向电荷泵控制器提供从锁相环的外部提供的外部时钟。

10.根据权利要求8所述的收发器，其中，第二调谐装置还包括：

复制电荷泵，被构造为提供离散调谐的结果；

比较器，被构造为比较感测电容器的相反极性的电压并产生结果，

其中，失配电流镜被进一步构造为基于比较器的结果补偿电流失配。

11.根据权利要求6所述的收发器，其中，锁相环被构造为通过控制主电荷泵的带宽来控制针对接收频率或发送频率的锁定时间。

12.根据权利要求11所述的收发器，其中，锁相环被构造为通过增加主电荷泵的带宽来加速锁定时间，并通过减小主电荷泵的带宽来控制在锁相环关闭时引起的相位噪声。

13.根据权利要求2所述的收发器，其中，锁相环包括泄漏补偿装置，该泄漏补偿装置被构造为补偿在锁相环关闭时从接收电压控制振荡器或发送电压控制振荡器泄漏的电压。

14.根据权利要求13所述的收发器，其中，泄漏补偿装置被构造为使用以下控制电压补偿泄漏电压：

在发送频率锁定或接收频率锁定时的锁定控制电压；

当接收射频部或发送射频部关闭时变化的控制电压。

15.根据权利要求14所述的收发器，其中，泄漏补偿装置包括：

模数转换器，被构造为基于锁定控制电压和变化的控制电压之差产生数字信号；

泄漏电流控制装置，被构造为基于所述数字信号产生控制信号以控制被构造为补偿泄漏电荷的泄漏补偿电荷泵。

16.根据权利要求15所述的收发器，其中，泄漏补偿装置进一步被构造为通过控制模数转换器的分辨率来控制接收电压控制振荡器或发送电压控制振荡器的控制电压。

17.根据权利要求14所述的收发器，其中，泄漏补偿装置包括：

比较器，被构造为比较锁定控制电压与变化的控制电压之差；

泄漏电流控制装置，被构造为基于比较结果产生控制信号以控制泄漏补偿电荷泵补偿泄漏电荷。

18.根据权利要求2所述的收发器，其中，接收电压控制振荡器或发送电压控制振荡器包括具有电感器电容器槽的类C式电压控制振荡器。

19.一种收发器，包括：

第一射频部和第二射频部，

其中，第一射频部包括：

第一电压控制振荡器，被构造为以频率操作并产生输出包络；

第一抑制波形产生器，被构造为产生抑制波形以控制第一电压控制振荡器的输出包络；

其中，第二射频部包括：

第二电压控制振荡器，被构造为以与第一电压控制振荡器相同的频率操作并产生输出包络；

第二抑制波形产生器，被构造为产生与由第一抑制波形产生器产生的抑制波形在时间上不重叠的抑制波形，以控制第二电压控制振荡器，

其中，电压控制振荡器的输出包络不重叠，且电压控制振荡器之间的干扰被避免。

20.根据权利要求19所述的收发器，还包括：天线，

其中，第一抑制波形产生器被构造为控制第一电压控制振荡器并产生与天线相应的第一射频部的抑制波形，

第二抑制波形产生器被构造为控制第二电压控制振荡器并产生与天线相应的第二射频部的抑制波形。

21.根据权利要求19所述的收发器，还包括：第一天线和第二天线，

其中，第一抑制波形产生器被构造为控制与第一天线相应的第一射频部的抑制波形，

第二抑制波形产生器被构造为控制与第二天线相应的第二射频部的抑制波形。

22.根据权利要求19所述的收发器，其中，第一抑制波形产生器和第二抑制波形产生器被构造为通过控制输入到与其相应的电压控制振荡器的电流，来控制与其相应的电压控制振荡器振荡的时间点。

23.根据权利要求22所述的收发器，其中，第一抑制波形产生器和第二抑制波形产生器被构造为将与其相应的电压控制振荡器振荡的时间点控制为相应于当所述相应的电压控制振荡器的偏置电流大于预定临界电流时的时间。

24.根据权利要求19所述的收发器，其中，第一抑制波形产生器和第二抑制波形产生器被构造为实现分配在第一射频部的抑制波形与第二射频部的抑制波形之间的保护时间，以防止第一电压控制振荡器的输出包络与第二电压振荡控制器的输出包络发生干扰。

25.根据权利要求24所述的收发器，其中，保护时间具有比因第一电压控制振荡器或第二电压控制振荡器的放电而引起的抑制延迟大的时间值。

26.一种收发器，包括：

包括第一天线和第二天线的多个天线；

多个第一抑制波形产生器，被构造为产生第一发送射频部的抑制波形和第一接收射频部的抑制波形，其中，第一发送射频部和第一接收射频部与第一天线相应；

多个第二抑制波形产生器，被构造为产生第二发送射频部的抑制波形和第二接收射频部的抑制波形，其中，第二发送射频部和第二接收射频部与第二天线相应；

其中，抑制波形控制多个电压控制振荡器以相同频率操作，并且第一抑制波形产生器和第二抑制波形产生器被构造为通过产生相互不重叠的抑制波形，来控制所述多个电压控制振荡器。

27.根据权利要求26所述的收发器，其中，第一抑制波形产生器和第二抑制波形产生器被构造为通过控制输入到相应电压控制振荡器的电流来控制相应电压控制振荡器振荡的时间点。

28.根据权利要求26所述的收发器，其中，第一抑制波形产生器和第二抑制波形产生器被构造为实现分配在抑制波形之间的保护时间，以防止所述多个电压控制振荡器中的任一电压控制振荡器的输出与所述多个电压控制振荡器中的另一电压控制振荡器的输出发生干扰。

29.根据权利要求28所述的收发器，其中，保护时间具有比通过所述多个电压控制振荡器中的任一电压控制振荡器的放电而引起的抑制延迟大的时间值。

30.一种收发器，包括：

包括第一天线和第二天线的多个天线；

与第一天线相应的第一射频部，包括第一发送射频部和第一接收射频部；

与第二天线相应的第二射频部，包括第二发送射频部和第二接收射频部，

其中，第一射频部和第二射频部中的每一个包括：

锁相环，被构造为将接收频率提供给相应接收部，并将发送频率提供给相应发送部，且根据相应接收部或相应发送部是否开启而被控制；

多个电压控制振荡器，被构造为以相同频率操作；

多个抑制波形产生器，被构造为以抑制波形在时间上不重叠的方式产生用于相应发送部的抑制波形和用于相应接收部的抑制波形，以控制电压控制振荡器的操作。

31.根据权利要求29所述的收发器，其中，抑制波形产生器被构造为以用于相应发送部的抑制波形和用于相应接收部的抑制波形在时间上不重叠的方式控制相应电压控制振荡器。

32.一种被构造为以发送模式和接收模式操作的收发器，包括：

接收射频部，被构造为处理接收信号；

发送射频部，被构造为处理发送信号；

锁相环，包括被构造为将接收频率提供给接收射频部的接收电压控制振荡器和被构造为将发送频率提供给发送射频部的发送电压控制振荡器，

其中，接收模式表示由接收射频部处理接收信号的模式，发送模式表示由发送射频部处理发送信号的模式。

33.根据权利要求32所述的收发器，还包括：共同控制电路，被构造为当接收射频部在接收模式下开启时连接到接收电压控制振荡器以产生接收频率，并且当发送射频部在发送模式下开启时连接到发送电压控制振荡器以产生发送频率，

其中，所述收发器根据接收射频部和发送射频部的开启和关闭状态仅使用一个锁相环来执行发送和接收。

34.根据权利要求32所述的收发器，其中，当电源被首次施加到所述收发器时，所述收发器的锁相环被构造为执行初始校准以补偿锁相环的电荷泵的上拉电流和下拉电流之差，在发送模式或接收模式下不执行所述初始校准。

35.根据权利要求34所述的收发器，其中，在初始校准期间，任一电压控制振荡器的控制电压通过锁相环的粗调谐和之后的细调谐而被锁定。

36.根据权利要求32所述的收发器，其中，当所述收发器以发送模式操作时，连接到发送射频部的锁相环开启以锁定用于发送射频部的发送频率，在发送射频部锁定之后，连接到发送射频部的锁相环关闭。

37.根据权利要求36所述的收发器，还包括：泄漏补偿装置，

其中，当连接到发送射频部的锁相环开启时，泄漏补偿装置的操作开启以补偿在锁相环的关闭时间段期间泄漏的电压。

38.根据权利要求37所述的收发器，其中，当锁相环关闭时，施加仅用于电压控制振荡器和补偿电路的电压，以克服当锁相环关闭时发生的任何频率漂移和相位噪声恶化。

39.根据权利要求32所述的收发器，其中，当收发器以接收模式操作时，连接到接收射频部的锁相环开启以锁定用于接收射频部的接收频率，且在接收射频部被锁定之后，连接到接收射频部的锁相环关闭。

40.根据权利要求39所述的收发器，还包括：泄漏补偿装置，

41.根据权利要求40所述的收发器，其中，当锁相环关闭时，施加仅用于电压控制振荡器和补偿电路的电压，以克服当锁相环关闭时发生的任何频率漂移和相位噪声恶化。

42.根据权利要求33所述的收发器，其中，通过减少锁相环的开启时间和在锁相环的关闭期间消耗的功率，来减小锁相环的平均功耗。