JPH0199433A - バランス型正負電流源回路 - Google Patents

バランス型正負電流源回路

Info

Publication number
JPH0199433A
JPH0199433A JP62253505A JP25350587A JPH0199433A JP H0199433 A JPH0199433 A JP H0199433A JP 62253505 A JP62253505 A JP 62253505A JP 25350587 A JP25350587 A JP 25350587A JP H0199433 A JPH0199433 A JP H0199433A
Authority
JP
Japan
Prior art keywords
current source
switch
circuit
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62253505A
Other languages
English (en)
Inventor
Shoichi Saito
齊藤 正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62253505A priority Critical patent/JPH0199433A/ja
Publication of JPH0199433A publication Critical patent/JPH0199433A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御信号にもとづいて、ある期間、出力端子よ
り外部へ電流を流し込み、また、別の期間、出力端子よ
り外部から電流を吸い込む正負電流源に係シ、特に、正
負電流のバランスがとれかつ集積回路化に適したバラン
ス型正負電流源回路に関するものである。
〔従来の技術〕
制御信号にもとづいて、ある期間、出力端子より外部へ
電流を流し込み、また、別の期間、出力端子より外部か
ら電流を吸い込む正負電流源は、出力端子に容量素子を
付加することにより、電流を流し込む時間と電流を吸い
込む時間との差の平均を電圧として出力する機能を持た
せることができるため、オフセット補償回路におけるサ
インビット積分回路や位相同期回路におけるチャージポ
ンプ回路などく広く用いられている 従来のこの種の正負電流源回路の一例を第4図に示し説
明する。なお、この図では出力負荷として容量を接続し
た例を示している。
図において、1はスイッチ、2はとのスイッチ1に直列
接続された電流源(正電流源)、3は電流源(負電流源
)、4はこの電流源3に直列接続されたスイッチ、5は
出力端子である。
そして、正電源vDDと出力端子5との間にスイッチ1
と電流源2の直列回路を有し、出力端子5と負電源VS
Bとの間に電流源3とスイッチ4の直列回路を有し、ス
イッチ1がオンのときに出力端子5より外部へ電流を流
し込み、スイッチ4がオンのときに出力端子5より外部
から電流を吸い込むように構成されている。
このように構成された正負電流源回路において、出力端
子5に容量素子を接続した場合、スイッチ1がオンのと
きに、容量は充電され、スイッチ4がオンのときに容量
は放電する。そして、正電流源と負電流源の値が等しけ
れば、出力端子5の平均電位が、スイッチ1のオンとな
る期間と、スイッチ4のオンとなる期間との差を表わし
ていることは容易に知ることができる。先に述べた様な
用途では、正電流源と負電流源のバランスが重要であシ
、正電流源の値と負電流源の値とに著しい1ズレ”を生
じるとシステム全体に悪影響を与えてしまう。
〔発明が解決しようとする問題点〕
上述した従来の正負電流源回路では、この正負電流源回
路を集積回路化した場合には、正電流源と負電流源のバ
ランスを完全にとることはむずかしく、また、製造後の
微調整社、大幅なコストアップとなシ集積回路化のメリ
ットを損うという問題点があった。
〔問題点を解決するための手段〕
本発明のバランス型正負電流源回路は、正電源と出力端
子との間に第4のスイッチと第1の電流源の直列回路を
有し、上記出力端子と負電源との間に第2の電流源と第
2のスイッチの直列回路を有し、上記第1のスイッチが
オンのときに上記出力端子より外部へ電流を流し込み、
上記第2のスイッチがオンのときに上記出力端子より外
部から電流を吸い込む正負電流源回路において、上記出
力端子と接地間に第3のスイッチと容量素子の直列回路
を設け、かつ上記第3のスイッチと上記容量素子の共通
節点電位を2値に量子化する比較回路と、この比較回路
の出力を積分する積分回路と、この積分回路の出力によ
り上記第4の電流源の値と上記WI2の電流源の値を変
化させる手段とを備えてなるようにしたものである。
〔作用〕
本発明においては、正負電流源のバランスの1ずれ”を
電圧に変換し、2値に量子化して検出し、積分回路に累
算して、その結果にょシミ流源の値を11.1整する。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明によるバランス型正負電流源回路の一実
施例を示す回路図で、出力負荷としてスイッチ10と容
量11が接続された場合を示している。
この第1図において第4図と同一符号のものは相当部分
を示し、6はスイッチ、Tはこのスイッチ6に直列接続
された容量素子で、このスイッチ6と容量素子7の直列
回路は出力端子5と接地間に設けられている。8はスイ
ッチ6と容量素子7の共通節点電位を2値に量子化する
比較回路、9はこの比較回路8の出力を積分す、21積
分回路である。そして、との積分回路9の出力は電流源
2゜3に供給され、これは積分回路9の出力によりミ流
源2の値と電流源3の値を変化させる手段を構成してい
る。
第2図は第1図の動作説明に供するバランス型正負電流
源回路のスイッチシーケンスを示すタイムチャートで、
(a)はスイッチ1の開閉制御信号φlを示したもので
あシ、(b)はスイッチ4の開閉制御信号φ2−’(c
)はスイッチ6の開閉制御信号φ3、(d)は積分回路
9の読み込み制御信号φい(e)はスイッチ10の開閉
制御信号φ5を示したものである。
そして、イはトレーニング期間を示す。
第3図は第1図に示す電流源2,3における電流値調整
手段の一例を示す構成図である。
つぎに第1図に示す実施例の動作を第2図および第3図
を参照して説明する。
積分回路9はUP/DOWNカウンタにより構成され、
容量素子Tの電位の正負を比較回路8で判定した結果を
次々と読みこんで、例えば、判定結果が正ならカウント
アツプ、負ならカウントダウンというように、出力な更
訪′する。
との軌み込み制御信号をφ4 、スイッチ1,4゜6.
10のGiJ閉制御信号をそれぞれφ1.φ2.φ3゜
φ、としたタイムチャートの一例を第2図に示す。
ただし、スイッチはすべて正論理で動き、積分回路9は
読み込み制御信号φ4の立上シで入力を読み込むものと
する。
まず、初めに、スイッチ10をオフして負荷を切)離し
、電流ぶ2(正電流源)と電流源3(負電流源)のバラ
ンスのチエツクと調整を行う。このために、スイッチ6
をオンし、スイッチ1およびスイッチ4をJlt1次一
定期間オンして容量素子7に充電、放電させる。仮に、
正電流源2が負電流源3より大きいと、容Si素子Tの
電位は正となシ、積分回路9はカウントアツプする。逆
に、正電流源2が負電流源3よ)小さいと、容量素子7
の電位は負となシ、積分回路9はカウントダウンするこ
とになる。
つぎに、この積分回路9の出力を正電流源2゜負電流源
3に帰還し、それぞれの電流値を調整する機能を持たせ
る仁とができる。例えば、第3図に示すように正電流源
2および負電流源3を構成すればよい。この第3図にお
いて、それぞれの電流源は、常に接続されている電流源
とスイッチを介して接続されている電流源の並列接続か
らなる。
そして、正電流源2が負電流源3より大きく、容量素子
Tの電位が正、積分回路9がカウントアツプした場合に
は、正電流源2の電流値を小さく、負電流源3の電流値
を大きくすべく、電流源に接続されているスイッチを調
整すれば良く、逆に、負電流源3が正を流源2より大き
く、容量素子7の電位が負、積分回路9がカウントダウ
ンした場合には、負電流源3の電流値を小さく、正電流
源2の電流値を大きくすべく、スイッチを調整すれば良
い。
〔発明の効果〕
以上説明したように、本発明は、正負電流源のバランス
の1ずれ”を電圧に変換し、2値に量子化して検出し、
積分回路に累算して、その結果によりミ流源の値を調整
することにより、容易に正負電流源のバランスをとるこ
とができ、かつ集積回路化に適するという効果がある。
【図面の簡単な説明】
第1図は本発明によるバランス壓正負電流源回路の一実
施例を示すブロック図、第2図は第1図の動作説明に供
するバランス型正負電流源回路のスイッチシーケンスを
示すタイムチャート、第3図は第1図の電流源における
電流値調整手段の一例を示す構成図、第4図は従来の正
負電流源回路の一例を示すブロック図である。 1・争・・スイッチ、2,3・・・・電流源、4・・・
・スイッチ、5・・・・出力端子、6・伸轡働スイッチ
、711−・−容量素子、8・令・・比較回路、9・・
・−at分回路、VDD・・・拳正電源、VSS・・・
・負電源。 第3図    第4図 SS

Claims (1)

    【特許請求の範囲】
  1. 正電源と出力端子との間に第1のスイッチと第1の電流
    源の直列回路を有し、前記出力端子と負電源との間に第
    2の電流源と第2のスイッチの直列回路を有し、前記第
    1のスイッチがオンのときに前記出力端子より外部へ電
    流を流し込み、前記第2のスイッチがオンのときに前記
    出力端子より外部から電流を吸い込む正負電流源回路に
    おいて、前記出力端子と接地間に第3のスイッチと容量
    素子の直列回路を設け、かつ前記第3のスイッチと前記
    容量素子の共通節点電位を2値に量子化する比較回路と
    、この比較回路の出力を積分する積分回路と、この積分
    回路の出力により前記第1の電流源の値と前記第2の電
    流源の値を変化させる手段とを備えてなることを特徴と
    するバランス型正負電流源回路。
JP62253505A 1987-10-09 1987-10-09 バランス型正負電流源回路 Pending JPH0199433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62253505A JPH0199433A (ja) 1987-10-09 1987-10-09 バランス型正負電流源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62253505A JPH0199433A (ja) 1987-10-09 1987-10-09 バランス型正負電流源回路

Publications (1)

Publication Number Publication Date
JPH0199433A true JPH0199433A (ja) 1989-04-18

Family

ID=17252312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62253505A Pending JPH0199433A (ja) 1987-10-09 1987-10-09 バランス型正負電流源回路

Country Status (1)

Country Link
JP (1) JPH0199433A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01320813A (ja) * 1988-06-22 1989-12-26 Matsushita Electric Ind Co Ltd 振幅制御台形波発生装置
JPH0451717A (ja) * 1990-06-20 1992-02-20 Hitachi Ltd 位相同期回路
JP2000196442A (ja) * 1998-12-22 2000-07-14 Nokia Mobile Phones Ltd チャ―ジポンプの出力電流を平衡させる方法とチャ―ジポンプ構成ならびに無線通信装置
JP2003087115A (ja) * 2001-09-10 2003-03-20 Nec Corp チャージポンプ電流補正回路
WO2006049007A1 (ja) * 2004-11-05 2006-05-11 Rohm Co., Ltd. チャージポンプ回路
US7274261B2 (en) 2002-06-03 2007-09-25 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
JP2015050536A (ja) * 2013-08-30 2015-03-16 凸版印刷株式会社 Dll回路
JP2015516133A (ja) * 2012-05-10 2015-06-04 サムスン エレクトロニクス カンパニー リミテッド 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718068B2 (ja) * 1988-06-22 1998-02-25 松下電器産業株式会社 振幅制御台形波発生装置
JPH01320813A (ja) * 1988-06-22 1989-12-26 Matsushita Electric Ind Co Ltd 振幅制御台形波発生装置
JPH0451717A (ja) * 1990-06-20 1992-02-20 Hitachi Ltd 位相同期回路
JP4584390B2 (ja) * 1998-12-22 2010-11-17 ノキア コーポレイション チャージポンプの出力電流を平衡させる方法とチャージポンプ構成ならびに無線通信装置
JP2000196442A (ja) * 1998-12-22 2000-07-14 Nokia Mobile Phones Ltd チャ―ジポンプの出力電流を平衡させる方法とチャ―ジポンプ構成ならびに無線通信装置
JP4608153B2 (ja) * 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
JP2003087115A (ja) * 2001-09-10 2003-03-20 Nec Corp チャージポンプ電流補正回路
US7274261B2 (en) 2002-06-03 2007-09-25 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7295080B2 (en) 2002-06-03 2007-11-13 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having a switch circuit that outputs reference clock until PLL locks
US7490195B2 (en) 2002-06-03 2009-02-10 Panasonic Corporation Semiconductor integrated circuit with a cache circuit configured to determine an optimal portion to stop the operation between a sense amplifier and an output circuit based on the system clock
JP2006136134A (ja) * 2004-11-05 2006-05-25 Rohm Co Ltd チャージポンプ回路
WO2006049007A1 (ja) * 2004-11-05 2006-05-11 Rohm Co., Ltd. チャージポンプ回路
JP4666345B2 (ja) * 2004-11-05 2011-04-06 ローム株式会社 チャージポンプ回路
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
JP2015516133A (ja) * 2012-05-10 2015-06-04 サムスン エレクトロニクス カンパニー リミテッド 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機
US9935666B2 (en) 2012-05-10 2018-04-03 Samsung Electronics Co., Ltd. Transceiver using technique for improvement of phase noise and switching of phase lock loop (PLL)
JP2015050536A (ja) * 2013-08-30 2015-03-16 凸版印刷株式会社 Dll回路

Similar Documents

Publication Publication Date Title
US6417728B1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
US8004337B2 (en) Digital delay circuit
US7786777B2 (en) Circuit arrangement and method for the provision of a clock signal with an adjustable duty cycle
US20070145964A1 (en) DC-DC converter
US4634895A (en) CMOS peak detector and AC filter
US20050231280A1 (en) Class D amplifier
US8648639B2 (en) Duty adjustment circuits and signal generation devices using the same
JP2002529710A (ja) 電流測定手法
JPH05181556A (ja) サンプルバンドギャップ電圧基準回路
US20040135567A1 (en) Switching regulator and slope correcting circuit
JPH0199433A (ja) バランス型正負電流源回路
JPS626537A (ja) フラツシユ型a/d変換器用負荷制限装置
JP2002051537A (ja) Dc/dcコンバータ回路
US6617931B2 (en) Two-stage amplifier
US20180017445A1 (en) Device for operating passive infrared sensors
JP3212721B2 (ja) 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するpll
US6975100B2 (en) Circuit arrangement for regulating the duty cycle of electrical signal
CN116915047A (zh) Dc-dc转换器电路和对应的操作方法
US4816701A (en) Comparator circuit
JP2001111419A (ja) チャージポンプ回路
US4542332A (en) Precision current-source arrangement
US9621022B1 (en) Method and apparatus for generating complementary signals
JP2806530B2 (ja) 基準電圧源
JPS63241468A (ja) オフセツト電圧補正回路
US20020118052A1 (en) Differential charge pump circuit