JP2002529710A - 電流測定手法 - Google Patents

電流測定手法

Info

Publication number
JP2002529710A
JP2002529710A JP2000580056A JP2000580056A JP2002529710A JP 2002529710 A JP2002529710 A JP 2002529710A JP 2000580056 A JP2000580056 A JP 2000580056A JP 2000580056 A JP2000580056 A JP 2000580056A JP 2002529710 A JP2002529710 A JP 2002529710A
Authority
JP
Japan
Prior art keywords
transistor
terminal
current
power transistor
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000580056A
Other languages
English (en)
Inventor
アンソニー ストラタコス，
アンドリュー， ジェイ． バーンステイン，
デイヴィッド， ビー． リドスキー，
フォン ナイグエン，
ウィリアム クラーク，
Original Assignee
ヴォルテラ セミコンダクター コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴォルテラ セミコンダクター コーポレイション filed Critical ヴォルテラ セミコンダクター コーポレイション
Publication of JP2002529710A publication Critical patent/JP2002529710A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 負荷（１３４）を通る電流を測定するためのセンサ。センサは、ほぼ一定の電圧（１３３）へ接続される第１の端子と、負荷へ接続される第２の端子を持つパワートランジスタ（１３２）を有する。センサは可変コンデンサ（１５２）により電圧差をサンプリングすることができ、制御器（１６０）は、電流センサ中の可変コンデンサがパワートランジスタの抵抗に反比例する静電容量を持つよう構成することができ、それによって、サンプリングスイッチ（１５１）が開いたときに、可変コンデンサに蓄えられる電荷がパワートランジスタに流れる電流と比例する。コンパレータ（２８）はパワートランジスタを通る電流を既知の基準と比較して、デジタル出力信号を発生することができる。センサは、パワートランジスタ（１４）、基準トランジスタ（２４）、および、負荷を通る電流に対して既知の比率の電流を持つ基準線上の信号を発生するように接続および構成された増幅器（２８）を含むことができる。

Description

【発明の詳細な説明】
【０００１】
【背景】
本発明は、一般に電流測定の方法および装置に関し、特にスイッチング電圧レ
ギュレータにおける電流測定手法に関する。
【０００２】 電子デバイスはしばしば、負荷を通る電流を測定するように構成されており、
負荷はその複雑さにおいて単一の回路素子からＶＬＳＩチップまで及んでいる。
たとえば故障防止システムは、焼損を避けるために回路素子を通る電流の量を測
定および制限する。別の例として、フィードバック・システムは回路素子を通る
電流を測定し、この電流測定値を使用してデバイスの出力を制限する。
【０００３】 従来の電流センサでは、既知の抵抗Ｒを持つ抵抗器が、モニターされる回路素
子と直列に置かれる。抵抗器での電圧降下Ｖが測定され、オームの法則Ｖ＝ＩＲ
から回路素子を通る電流Ｉが計算できる。残念なことには、半導体デバイスの中
に抵抗器を作成するためには特別な技術を必要とするため、デバイスのコストが
増加するか、抵抗器を外部部品としてチップから外して位置させる必要がある。
さらに抵抗器は電力を浪費するため、デバイスの効率が減少する。
【０００４】 電流センサを必要とする１つの特定のデバイスはスイッチング電圧レギュレー
タ（あるいは単に「スイッチングレギュレータ」）であり、ＤＣ／ＤＣコンバー
タなどである。スイッチングレギュレータは、バッテリなどの非安定化入力ＤＣ
電圧源を集積回路などの負荷に、代わるがわる接続・切り離しするための、トラ
ンジスタなどのスイッチを含む。通常、誘導子およびコンデンサを含む出力フィ
ルタは、入力電圧源と負荷の間に連結されてスイッチの出力にフィルタをかける
ことにより、出力ＤＣ電圧を提供する。フィードバックシステムは、出力電圧を
ほぼ均一レベルに保つために、負荷を通る電流を測定し、スイッチの衝撃係数を
制御する制御信号を発生する。
【０００５】
【概要】
一態様では、発明はパワートランジスタ、基準トランジスタ、および増幅器を
有し、負荷を通る電流測定のためのセンサに係る。パワートランジスタは、第１
の端子と第２の端子を有する、Ｎ個のほぼ同一なトランジスタ素子を含む。パワ
ートランジスタの第１の端子はほぼ一定の電圧に接続され、パワートランジスタ
の第２の端子は負荷に接続される。基準トランジスタは第１の端子と第２の端子
を有し、パワートランジスタのトランジスタ素子とおよそ同じ工程および寸法で
作成された、Ｍ個のほぼ同一なトランジスタ素子を含む。基準トランジスタの第
１の端子は、パワートランジスタの第２の端子か、またはほぼ一定な電圧のいず
れか１つに接続される。基準トランジスタの第２の端子は基準線へ接続される。
増幅器は第１の入力、第２の入力、および出力を有する。増幅器の第１の入力は
基準トランジスタの第２の端子へ接続される。基準トランジスタの第１の端子が
パワートランジスタの第２の端子へ接続されている場合には、増幅器の第２の入
力はほぼ一定の電圧へ接続され、あるいは基準トランジスタの第１の端子がほぼ
一定の電圧へ接続されている場合には、増幅器の第２の入力はパワートランジス
タの第２の端子へ接続される。増幅器の出力は、パワートランジスタでの第１の
電圧が、基準トランジスタでの第２の電圧と等しく定常状態にされるように、負
荷を通る電流に対し既知の比率の電流を持つ基準線上の信号を発生するように接
続される。
【０００６】 別の態様では、発明はパワートランジスタ、可変コンデンサ、複数のサンプリ
ングスイッチおよび制御器を有する、負荷を通る電流測定のためのセンサに係る
。パワートランジスタは、ほぼ一定の電圧に接続される第１の端子と、負荷に接
続される第２の端子を有する。複数のサンプリングスイッチは、可変コンデンサ
をパワートランジスタに並列に接続する。制御器は、パワートランジスタの抵抗
に反比例する静電容量を可変コンデンサが持つように構成され、それにより、可
変コンデンサに蓄えられた電荷は、サンプリングスイッチが開いているときパワ
ートランジスタを通る電流と比例する。
【０００７】 別の態様では、発明はパワートランジスタ、第１の基準トランジスタ、第１の
コンパレータ、および第１の電流源を有する、負荷を通る電流測定のためのセン
サに向けられるものである。パワートランジスタは、第１の端子と第２の端子を
有し、負荷とほぼ一定な電圧の間で回路を完成させ、Ｎ個のほぼ同一なトランジ
スタ素子を含んでいる。第１の基準トランジスタは、第１の端子と第２の端子を
有し、Ｍ個のほぼ同一なトランジスタ素子を含む。第１の基準トランジスタのト
ランジスタ素子は、パワートランジスタのトランジスタ素子とおよそ同じ工程お
よび寸法で作成される。第１の基準トランジスタの第１の端子は、パワートラン
ジスタの第１の端子へ接続される。第１のコンパレータは、パワートランジスタ
の第２の端子に接続される第１の入力と、第１の基準トランジスタの第２の端子
に接続される第２の入力、および第１の基準線に接続される出力を有する。第１
の電流源は、第１の基準トランジスタの第２の端子に接続される第１の既知の電
流を発生し、それにより、抵抗を通る電流が、第１の既知の基準電流よりもＮ／
Ｍ倍大きいかどうかを示す、基準線上のデジタル信号が出力される。
【０００８】 発明の利点には、以下のことが含まれる。デバイスの回路素子を通る電流は、
抵抗器を用いずに測定され得る。電流センサはＣＭＯＳ（相補型金属酸化膜半導
体）作成技術を使用して作成され、その結果電流センサは、デバイスとして同じ
チップ上に、より低コストでの作成が可能となる。さらに本発明の電流センサは
、従来の電流センサよりも消費電力を少なくすることができる。
【０００９】
【詳細な説明】
図１を参照すると、電子デバイスは集積回路などの負荷１０を含み、負荷１０
は非安定化ＤＣバッテリなどの入力電圧源１２へ、パワートランジスタ１４によ
って接続されている。トランジスタはＭＯＳＦＥＴ（金属酸化膜半導体電解効果
トランジスタ）、特にＰ型ＭＯＳ（ＰＭＯＳ）トランジスタであってよく、入力
電圧源１２に接続されるソース、負荷１０に接続されるドレイン、および制御線
１６に接続されるゲートを持つ。単一の素子として図解されているが、パワート
ランジスタ１４は並列に接続されたＮ個の同一なトランジスタ素子の配列として
作成される。複数のトランジスタ素子がパワートランジスタ１４に含まれており
、パワートランジスタを焼損せずに負荷に供給することのできる電流量を増加す
る。
【００１０】 電子デバイスはまた、負荷１０を流れるデバイス電流ＩDを測定する電流セン
サ２０を含む。電流センサ２０は、負荷１０を流れ、デバイス電流ＩDに対して
既知の比率を持つ出力電流ＩOUTを有する、基準線２２上の電気信号を発生する
。電流センサ２０は基準トランジスタ２４、増幅器２８、およびフォロア・トラ
ンジスタ２６を含む。基準トランジスタ２４は入力電圧源１２に接続されたソー
ス、フォロア・トランジスタ２６のソースに接続されたドレイン、および制御線
１６に接続されたゲートを持つ。フォロア・トランジスタ２６のドレインは基準
線２２に接続され、フォロア・トランジスタ２６のゲートは増幅器２８の出力に
接続される。増幅器２８のプラス入力は、負荷１０とパワートランジスタ１４の
間に位置する第１のノード３０に接続されるのに対し、増幅器２８のマイナス入
力は、基準トランジスタ２４のドレインとフォロア・トランジスタ２６のソース
の間に位置する第２のノード３２に接続される。
【００１１】 基準トランジスタ２４はパワートランジスタと同じタイプのトランジスタ、す
なわちＰＭＯＳトランジスタである。さらに、基準トランジスタ２４はパワート
ランジスタ１４に整合することが可能である。すなわち、双方のトランジスタ中
の個々のトランジスタ素子が、同じ工程を用いて、同じ寸法で、同じチップ上に
作成され、したがってそれらはおよそ同一の電気特性を持つ。しかし、パワート
ランジスタ１４はＮ個のトランジスタ素子を持つのに対して、基準トランジスタ
２４は１つのトランジスタ素子のみを持つ。フォロア・トランジスタ２６もまた
、パワートランジスタ１４と同じタイプのトランジスタ、すなわちＰＭＯＳトラ
ンジスタにすべきである。
【００１２】 作動中は、制御線１６が接地されてパワートランジスタ１４が導通されている
とすれば、電流は入力電圧源１２からパワートランジスタ１４を通り、負荷１０
へ流れる。パワートランジスタ１４での電圧降下ＶPは、 ＶP＝ＩP×ＲP であり、ここでＩPはパワートランジスタを流れる電流、ＲPはパワートランジス
タの抵抗である。同様に、基準トランジスタ２４での電圧降下ＶRは、 ＶR＝ＩR×ＲR であり、ここでＩRは基準トランジスタを流れる電流、ＲRは基準トランジスタの
抵抗である。パワートランジスタ１４と基準トランジスタ２４は共に入力電圧源
１２へ接続されているため、第１のノード３０における電圧Ｖ1はＶ1＝ＶIN−Ｖ P により与えられ、第２のノード３２における電圧Ｖ2はＶ2＝ＶIN−ＶRにより与
えられる。定常状態で増幅器２８は、第２のノード３２における電圧Ｖ2を第１
のノード３０における電圧Ｖ1と等しくさせる、ゆえにＶIN−ＶP＝ＶIN−ＶRと
なる。結果として、定常状態でパワートランジスタでの電圧降下ＶPは、基準ト
ランジスタでの電圧降下ＶRと等しく、すなわちＶP＝ＶRである。したがって、 ＩP×ＲP＝ＩR×ＲR となる。 さらに定常状態では、第１のノード３０と第２のノード３２の間で電流は流れな
い。したがって、パワートランジスタ１４を流れる電流ＩPはデバイス電流ＩDと
等しく、すなわちＩP＝ＩDであり、基準トランジスタ２４を流れる電流ＩRは基
準線２２上の出力電流ＩOUTと等しく、すなわちＩR＝ＩOUTである。基準トラン
ジスタ２４が１つのトランジスタ素子のみを含むのに対して、パワートランジス
タ１４は並列に接続されたＮ個のトランジスタ素子を含むため、パワートランジ
スタ１４の抵抗ＲPは、基準トランジスタ２４の抵抗ＲRの１／Ｎ倍となる。した
がって、 ＩD×ＲR＝ＩOUT×Ｎ×ＲR ＩOUT＝ＩD／Ｎ である。
【００１３】 基準線２２上の信号は、パワートランジスタ１４または負荷１０を制御するた
め、フィードバック回路または故障防止装置によって使用され得る。基準線２２
上の基準電流ＩOUTがフィードバック回路によって直接使用されるか、あるいは
基準線２２を抵抗器に接続することができ、また抵抗器での電圧降下がフィード
バック回路によって使用され得る。電流センサ２０は専らＣＭＯＳ技術によって
作成され得るので、電流センサはより安いコストで、負荷１０と同じチップ上に
形成され得る。加えて、基準線２２を通る電流は負荷１０上に追加のドレインを
構成しない。
【００１４】 図２は、特に負荷から出てＰＭＯＳトランジスタへ流れる電流を測定するため
に適した電流センサを図解している。この構成を実施するデバイスでは、接地端
子がチップ上で最も低い電圧である。図示のように、負荷４０はＰＭＯＳパワー
トランジスタ４４によって入力電圧源４２へ接続される。パワートランジスタ４
４は入力電圧源４２に接続されるソース、負荷４０に接続されるドレイン、およ
び制御線４６に接続されるゲートを持つ。単一の回路素子として図解されている
が、パワートランジスタ４４は並列に接続されたＮ個の同一なトランジスタ素子
の配列として作成される。
【００１５】 デバイスはまた、負荷４０を通るデバイス電流ＩDを測定するための電流セン
サ５０を含む。電流センサ５０は、デバイス電流ＩDに比例する出力電流ＩOUTを
有する、基準線５２上の信号を発生する。電流センサ５０はＰＭＯＳ基準トラン
ジスタ５４、ＰＭＯＳフォロア・トランジスタ５６、および増幅器５８を含む。
基準トランジスタ５４はパワートランジスタ４４に整合することが可能である。
すなわち基準トランジスタは、パワートランジスタのトランジスタ素子と同じ工
程を用いて、同じ寸法で、同じチップ上に作成される単一のトランジスタ素子で
あってよい。基準トランジスタ５４は、負荷４０とパワートランジスタ４４の間
に位置する第１のノード６０に接続されるドレイン、フォロア・トランジスタ５
６のソースに接続されるソース、および制御線４６に接続されるゲートを持つ。
フォロア・トランジスタ５６は、基準線５２に接続されるドレイン、および増幅
器５８の出力に接続されるゲートを持つ。増幅器５８のプラス入力は入力電圧源
４２に接続されるのに対し、増幅器５８のマイナス入力は、基準トランジスタ５
４のソースとフォロア・トランジスタ５６のソースの間に位置する第２のノード
６２に接続される。
【００１６】 作動中は、制御線４６が接地されてパワートランジスタが導通されているとす
れば、電流は負荷４０からパワートランジスタ４４と基準トランジスタ５４の両
方を通り、入力電圧源４２と基準線５２へそれぞれ流れる。パワートランジスタ
４４での電圧降下ＶPは、 ＶP＝ＩP×ＲP であり、ここでＩPはパワートランジスタを流れる電流、ＲPはパワートランジス
タの抵抗である。同様に、基準トランジスタ５４での電圧降下ＶRは、 ＶR＝ＩR×ＲR であり、ここでＩRは基準トランジスタを流れる電流、ＲRは基準トランジスタの
抵抗である。第１のノード６０の電圧Ｖ1は、入力電圧ＶINと、パワートランジ
スタ４４での電圧降下ＶPとの差であり、すなわちＶ1＝ＶIN−ＶPである。同様
に、第２のノード６２における電圧Ｖ2は第１のノードの電圧Ｖ1と基準トランジ
スタ５４での電圧降下ＶRを足したものと等しく、すなわちＶ2＝Ｖ1＋ＶRである
。定常状態で増幅器５８は、そのプラス入力とマイナス入力間の電圧差をゼロに
させ、それによって第２のノード６２の電圧Ｖ2は入力電圧ＶINと等しくなる。
すなわちＶ2＝ＶINである。ＶIN＝Ｖ1＋ＶPでありＶIN＝Ｖ1＋ＶRであるため、
パワートランジスタ４４での電圧降下ＶPは基準トランジスタ５４での電圧降下
ＶRと等しく、すなわちＶP＝ＶRとなる。したがって、 ＩP×ＲP＝ＩR×ＲR である。 電流は負荷４０から出てパワートランジスタ４４と基準トランジスタ５４の双方
へ流れるため、デバイス電流ＩDは基準トランジスタ５４を流れる電流ＩRとパワ
ートランジスタ４４を流れる電流ＩPを足したものと等しい。すなわちＩD＝ＩR
＋ＩPである。さらに、基準線５２中へ流れる電流は他にはないので、出力電流
ＩOUTは基準トランジスタ５４を流れる電流ＩRと等しく、すなわちＩR＝ＩOUTで
ある。パワートランジスタ４４がＮ個のトランジスタ素子により作成されるのに
対して、基準トランジスタ５４が単一のトランジスタ素子によって作成されてい
るとすれば、基準トランジスタ５４の抵抗ＲRはパワートランジスタ４４の抵抗
ＲPのＮ倍となる。その結果、 （ＩD−ＩR）×ＲR＝ＩR×Ｎ×ＲR ＩD×ＲR＝ＩR×（Ｎ＋１）×ＲR ＩOUT＝ＩD／（Ｎ＋１） となる。
【００１７】 図３は、特にＮタイプ（ＮＭＯＳ）トランジスタを通る電流を測定するために
適した電流センサを示す。図解のように、電子デバイスは、ＮＭＯＳパワートラ
ンジスタ７４によって接地端子に接続される負荷７０を含む。パワートランジス
タ７４は接地されるソース、負荷７０に接続されるドレイン、および制御線７６
に接続されるゲートを持つ。単一の素子として図解されているが、パワートラン
ジスタ７４は並列に接続されたＮ個の同一なトランジスタ素子の配列として作成
される。
【００１８】 デバイスはまた、負荷７０を流れるデバイス電流ＩDを測定するための電流セ
ンサ８０を含む。電流センサ８０は、デバイス電流ＩDに比例する出力電流ＩOUT を有する、基準線８２上の出力信号を発生する。電流センサ８０はＮＭＯＳ基準
トランジスタ８４、ＮＭＯＳフォロア・トランジスタ８６、および増幅器８８を
含む。基準トランジスタ８４はパワートランジスタ７４に整合されており、すな
わち基準トランジスタは、パワートランジスタのトランジスタ素子と同じ工程を
用いて、同じ寸法で、同じチップ上に作成された単一のトランジスタ素子により
構成されている。基準トランジスタ８４は、パワートランジスタ７４と負荷７０
との間に位置する第１のノード９０に接続されるドレイン、フォロア・トランジ
スタ８６のソースに接続されるソース、および制御線７６に接続されるゲートを
持つ。フォロア・トランジスタ８６のゲートは増幅器８８の出力に接続され、フ
ォロア・トランジスタ８６のドレインは基準線８２に接続される。増幅器８８の
プラス入力は接地されるのに対し、増幅器８８のマイナス入力は基準トランジス
タ８４とフォロア・トランジスタ８６の間に位置する第２のノード９２へ接続さ
れる。
【００１９】 作動中は、パワートランジスタおよび基準トランジスタが導通しているとする
と、電流は基準線と接地端子から、基準トランジスタおよびパワートランジスタ
を通って、負荷７０へ流れる。パワートランジスタ７４での電圧降下ＶPは、 ＶP＝ＩP×ＲP であり、ここでＩPはパワートランジスタを流れる電流、ＲPはパワートランジス
タの抵抗である。同様に、基準トランジスタ８４での電圧降下ＶRは、 ＶR＝ＩR×ＲP であり、ここでＩRは基準トランジスタを流れる電流、ＲRは基準トランジスタの
抵抗である。パワートランジスタ７４は接地されているので、第１のノード９０
の電圧Ｖ1はパワートランジスタ７４での電圧降下ＶPと等しく、すなわちＶ1＝
ＶPである。基準トランジスタ８４は第１のノードと第２のノードの間に接続さ
れるので、基準トランジスタでの電圧降下ＶRは第２のノード９２の電圧Ｖ2と第
１のノード９０の電圧Ｖ1との差に等しく、すなわちＶ1−Ｖ2＝ＶRである。定常
状態で、増幅器がプラスとマイナスの入力を等しくさせ、ゆえに第２のノード９
２の電圧Ｖ2は接地されてＶ2＝０となる。結果として、第１のノードの電圧Ｖ1
は基準トランジスタ８４での電圧降下ＶRと等しく、Ｖ1＝ＶR＝ＶPとなる。した
がって、 ＩP×ＲP＝ＩR×ＲR となる。 定常状態で、基準トランジスタ８４を流れる電流ＩRは出力電流ＩOUTに等しくＩ R ＝ＩOUTである。これに対し、負荷７０を流れるデバイス電流ＩDはパワートラ
ンジスタ７４を流れる電流ＩPと基準トランジスタ８４を流れる電流ＩRの和であ
り、すなわちＩD＝ＩP＋ＩRである。パワートランジスタ７４がＮ個のトランジ
スタ素子によって作成されるのに対し、基準トランジスタ８４は単一のトランジ
スタ素子によって作成されるとすれば、基準トランジスタ８４の抵抗ＲRはパワ
ートランジスタ７４の抵抗ＲPのＮ倍となる。したがって、 （ＩD−ＩR）×ＲR＝ＩR×Ｎ×ＲR ＩD×ＲR＝ＩR×（Ｎ＋１）×ＲR ＩOUT＝ＩD／（Ｎ＋１） である。
【００２０】 図４は、負荷を出てＮＭＯＳパワートランジスタを流れる電流を測定するため
に特に適した電流センサを説明する。図解のように、負荷１００はＮＭＯＳパワ
ートランジスタ１０４によって接地端子に接続される。具体的には、パワートラ
ンジスタ１０４は接地されるソース、負荷１００に接続されるドレイン、および
制御線１０６に接続されるゲートを持つ。単一の素子として図解されているが、
パワートランジスタ１０４は並列に接続されたＮ個の同一なトランジスタ素子の
配列として作成される。
【００２１】 電流センサ１１０は、負荷１００を流れるデバイス電流ＩDに比例する出力電
流ＩOUTを有する、基準線１１２上の信号を発生する。電流センサ１１０はＮＭ
ＯＳ基準トランジスタ１１４、ＮＭＯＳフォロア・トランジスタ１１６、および
増幅器１１８を含む。基準トランジスタ１１４はパワートランジスタ１０４に整
合されており、すなわち基準トランジスタは、パワートランジスタのトランジス
タ素子と同じ工程を用いて、同じ寸法で、同じチップ上に作成された単一のトラ
ンジスタ素子により構成されている。基準トランジスタ１１４は、接地されるソ
ース、フォロア・トランジスタ１１６のソースに接続されるドレイン、および制
御線１０６に接続されるゲートを持つ。フォロア・トランジスタ１１６は、基準
線１１２に接続されるドレインと増幅器１１８の出力に接続されるゲートを持つ
。増幅器１１８のプラス入力は負荷１００とパワートランジスタ１０４の間の第
１のノード１２０へ接続されるのに対し、増幅器１１８のマイナス入力は、基準
トランジスタ１１４のドレインとフォロア・トランジスタ１１６のソースとの間
の、第２のノード１２２へ接続される。
【００２２】 作動中、パワートランジスタ１０４および基準トランジスタ１１４が導通して
いるとすると、電流は負荷１００を出てパワートランジスタ１０４を通って流れ
接地される。パワートランジスタ１０４での電圧降下ＶPは、 ＶP＝ＩP×ＲP であり、ここでＩPはパワートランジスタを流れる電流、ＲPはパワートランジス
タの抵抗である。同様に、基準トランジスタ１１４での電圧降下ＶRは、 ＶR＝ＩR×ＲP であり、ここでＩRは基準トランジスタを流れる電流、ＲRは基準トランジスタの
抵抗である。パワートランジスタと基準トランジスタは共に接地されているので
、電圧Ｖ1はパワートランジスタ１０４での電圧降下ＶPと等しくＶ1＝ＶPであり
、電圧Ｖ2は基準トランジスタ１１４での電圧降下ＶRと等しくＶ2＝ＶRである。
定常状態で増幅器１１８は、そのプラスとマイナスの入力間の電圧差をゼロにさ
せる。その結果、第１のノード１２０の電圧Ｖ1は、第２のノード１２２の電圧
Ｖ2と等しく、Ｖ1＝Ｖ2となる。したがって、パワートランジスタ１０４での電
圧降下は基準トランジスタ１１４での電圧降下と等しく、すなわちＶP＝ＶRであ
る。よって、 ＩP×ＲP＝ＩR×ＲR である。 さらに、第１のノード１２０と第２のノード１２２の間は電流が流れないので、
パワートランジスタ１０４を流れる電流ＩPは、負荷１００を流れるデバイス電
流ＩDと等しく、したがってＩP＝ＩDである。また基準トランジスタ１１４を流
れる電流ＩRは、基準線１１２上の出力電流ＩOUTと等しく、すなわちＩR＝ＩOUT である。基準トランジスタが単一のトランジスタ素子を含むのに対し、パワート
ランジスタ１０４は並列に接続されたＮ個のトランジスタ素子により構成されて
いるので、基準トランジスタ１１４の抵抗ＲRはパワートランジスタ１０４の抵
抗ＲPのＮ倍である。したがって、 ＩD×ＲR＝ＩOUT×Ｎ×ＲR ＩOUT＝ＩD／Ｎ 図５を参照して別の実施形態では、電流センサ１３０は負荷１３４を通る電流
測定のための抵抗素子としてパワートランジスタ１３２を使用している。パワー
トランジスタ１３２の１端子は負荷に接続され、パワートランジスタ１３２の別
の端子は電圧供給１３３に接続されている。電流センサ１３０は４つのサンプリ
ングスイッチ１４０、１４２、１４４および１４６とサンプリング・コンデンサ
１４８を含む。サンプリング・コンデンサ１４８の上極板は第１のサンプリング
スイッチ１４０によりパワートランジスタ１３２のソースへ接続される。同様に
、サンプリング・コンデンサ１４８の底極板は、第２のサンプリングスイッチ１
４２によりパワートランジスタのドレインへ接続される。サンプリング・コンデ
ンサ１４８の上極板は第３のサンプリングスイッチ１４４によって第１の出力端
子１３６ａへ連結され、サンプリング・コンデンサ１４８の底極板は第４のサン
プリングスイッチ１４６によって第２の出力端子１３６ｂへ接続される。第１の
スイッチ１４０および第２のスイッチ１４２は、タイミング線１３８ａ上の制御
信号φ1により制御されるのに対し、第３のスイッチ１４４および第４のスイッ
チ１４６は、タイミング線１３８ｂ上の制御信号φ2により制御される。制御信
号φ1およびφ2は、タイミング回路１３９によってタイミング線１３８ａおよび
１３８ｂ上に発生され得る。作動中、第１のスイッチ１４０および第２のスイッ
チ１４２が同時に開かれて電流測定を行なう。第３のスイッチ１４４および第４
のスイッチ１４６は、第１および第２のスイッチの１４０と１４２が開くとすぐ
に閉じられて、サンプリング・コンデンサ１４８での電圧を、第１の出力端子１
３６ａと第２の出力端子１３６ｂへ供給する。第１のスイッチ１４０および第２
のスイッチ１４２は、第３のスイッチ１４４および第４のスイッチ１４６が閉じ
ていると同時に閉じることはない。すなわち、制御信号φ1とφ2は重ならない。
【００２３】 デバイス電流ＩDは、パワートランジスタ１３２を流れる電流ＩPと等しい。電
流ＩPは、ＶDS＝ＩP×ＲDSによって与えられ、ここでＶDSはパワートランジスタ
での電圧降下であり、ＲDSはパワートランジスタの抵抗である。したがって、電
圧抵抗ＶDSはデバイス電流ＩDと比例する。サンプリング・コンデンサとパワー
トランジスタは並列に接続されているため、出力端子１３６ａと１３６ｂで測定
されるサンプリング・コンデンサ間の電圧降下ＶOUTは、パワートランジスタで
の電圧ＶDSに等しい。したがって、電圧サンプリング測定が行なわれるとき、電
圧ＶOUTはデバイス電流ＩDに比例する。第１および第２のサンプリングスイッチ
の１４０と１４２が開くと、デバイス電流ＩDを表わす電圧ＶOUTが、サンプリン
グ・コンデンサ１４８によって出力端子１３６ａと１３６ｂに供給される。
【００２４】 残念ながら、パワートランジスタの抵抗ＲDSの量はよく知られていない。具体
的に言えば、ＲDSの値は工程の変動によってチップごとに変化し、特定のチップ
上の特定のトランジスタに対するＲDSの値は、温度や電圧の変化によって時間変
動する可能性がある。図６を参照すると、電流センサ１５０は可変サンプリング
・コンデンサ１５２を持つサンプリング回路１５１を含む。以下により詳細に述
べられるように、可変コンデンサ１５２の静電容量ＣSはパワートランジスタ１
３２’の抵抗ＲDSに反比例するように制御される。可変コンデンサ１５２に蓄え
られる電荷ＱはＱ＝ＩP×ＲDS×ＣSで与えられ、ＲDSとＣSの項が反比例であれ
ば、ＲDSのいかなる変化もＣSの逆の変化によって打ち消されて、電荷Ｑは、サ
ンプリング時にパワートランジスタ１３２’を通る電流ＩPに対し、既知の比率
を持つ。電流センサ１５０は基準トランジスタ１５４、既知の電流ＩREFを発生
する電流源１５６、および既知の電圧ＶREFを発生する電圧源１５８を含む。基
準トランジスタ１５４はパワートランジスタ１３２’のトランジスタ素子と同じ
処理技術を用いて、同じ寸法で、同じチップ上に作成された単一のトランジスタ
素子を含む。基準トランジスタ１５４は、接地されたソース、電流源１５６へ接
続されたドレイン、およびパワートランジスタ１３２’の制御もする第２の制御
線１６５に接続されたゲートを持つ。ＲＤＳはゆっくりと変化するため（少なく
ともスイッチングレギュレータ中のパワートランジスタの周波数に比較して）、
基準トランジスタ１５４は可変コンデンサ１５２の大きさが変更されるべき時ご
とに導通される。第２の制御線１６５は、可変コンデンサ１５２の静電容量が調
節されるべき時ごとに作動される。一般に、可変コンデンサ１５２の静電容量は
、パワートランジスタ１３２’のスイッチング周波数に比較して、比較的ゆっく
りと変化する。電流センサ１５０はまた、電圧源１５８へ接続される１つの入力
と、基準トランジスタ１５４のドレインと電流源１５６の間に位置するノード１
６２へ接続される別の入力を有するアナログ／デジタル（Ａ／Ｄ）コンバータ１
６０を含む。
【００２５】 ノード１６２の電圧Ｖ1は基準トランジスタ１５４での電圧降下ＶRと等しい。
すなわちＶ1＝ＶR＝ＩREF×ＲRであり、ＲRは基準トランジスタの抵抗である。
基準トランジスタ１５４とパワートランジスタ１３２’は整合されているので、
基準トランジスタの抵抗ＲRはパワートランジスタの抵抗ＲDSのＮ倍となるはず
である。したがってＶ1＝ＩREF×Ｎ×ＲDSである。Ａ／Ｄコンバータ１６０は電
圧Ｖ1と基準電圧ＶREFの間の比を量子化するように構成される。ＩREF、ＶREFお
よびＮは定数なので、制御バス１６６上のＡ／Ｄコンバータ１６０の出力は、パ
ワートランジスタの抵抗ＲDSに比例するデジタル信号となる。具体的には、Ａ／
Ｄコンバータ１６０の出力は、出力線Ａ1、Ａ2、Ａ3、．．．、ＡM（図７参照）
上にＭビット信号を出力する。Ａ／Ｄコンバータ１６０の出力は、可変コンデン
サ１５２を制御する。特にサンプリング回路１５１は、サンプリング・コンデン
サの静電容量ＣSが、パワートランジスタの抵抗ＲDSに反比例するように構成さ
れる。結果として、可変コンデンサ１５２に蓄えられる電荷Ｑは、測定時にパワ
ートランジスタ１３２’を通ることにより、電流に正比例する。
【００２６】 図７を参照するとサンプリング回路１５１と可変コンデンサ１５２は、２値加
重コンデンサの配列とデジタル論理により実施される。たとえば、サンプリング
回路１５１はＭ＋１個のサンプリング・ユニット１６８−０、１６８−１、．．
．、１６８−Ｍの配列を含む。各サンプリング・ユニット１６８は４個のサンプ
リングスイッチ１７０、１７２、１７４および１７６とサンプリング・コンデン
サ１７８を含む。第１のサンプリング・ユニット１６８−０のサンプリング・コ
ンデンサは、最大予想ＲDSのために最小のサンプリング静電容量を提供する目的
で、公称静電容量ＣNOMを持つ。第２の１６８−１サンプリング・ユニットのサ
ンプリング・コンデンサ１７８は静電容量Ｃを持ち、残りのサンプリング・ユニ
ット１６８−２、．．．、１６８−Ｍの各サンプリング・コンデンサ１７８は、
前のコンデンサの静電容量の２倍の静電容量を持つ。つまり、サンプリング・ユ
ニット１６８−１、１６８−２、１６８−３、．．．、１６８−Ｍのサンプリン
グ・コンデンサ１７８は、それぞれＣ、２Ｃ、２2Ｃ、．．．、２M-1Ｃの静電容
量を持つ。
【００２７】 第１のサンプリング・ユニット１６８−０のサンプリングスイッチ１７０と１
７２は、第１のタイミング信号によって直接制御される。残りのサンプリング・
ユニット１６８−１、１６８−２、．．．、１６８−Ｍでは、タイミング線１３
８ａからの第１のタイミング信号φ1がＡＮＤゲート１７９によって、Ａ／Ｄコ
ンバータ１６０からの各出力線Ａ1、Ａ2、Ａ3、．．．、ＡMと結合される。ＡＮ
Ｄゲート１７９の出力は第１および第２のサンプリングスイッチ１７０と１７２
を制御する。したがって、可変コンデンサ１５２は、Ａ／Ｄコンバータ１６０に
よって出力されるデジタル信号に反比例し、結果としてパワートランジスタ１３
２’の抵抗ＲDSに反比例する、総静電容量ＣCSを示す。したがって可変コンデン
サ１５２に蓄えられる全電荷Ｑは、負荷１３４を流れるデバイス電流ＩDと比例
する。各サンプリング・ユニットの、第３および第４のサンプリングスイッチ１
７４および１７６は、タイミング線１３８ｂからの第２のタイミング信号φ2に
よって制御される。
【００２８】 図８を参照すると別の実施形態では、電流センサ２００が基準線２０２上にデ
ジタル出力信号を発生する。出力信号は負荷２０４を流れるデバイス電流ＩDに
対して既知の比率を持つ。負荷２０４は、入力電圧源２０６へ接続されたソース
と負荷２０４へ接続されたドレインと制御線２１０へ接続されたゲートを持つ、
ＰＭＯＳトランジスタなどの、スイッチまたはパワートランジスタによって入力
電圧源２０６へ接続される。電流センサ２００は１つ以上のコンパレータユニッ
ト２１８を含み、各々がデバイス電流ＩDを異なる既知の基準電流と比較し、デ
ジタル出力Ｂ1、Ｂ2、．．．、ＢMを基準線２０２上へ発生させる。
【００２９】 各コンパレータユニット２１８は基準トランジスタ２２０、電流源２２２およ
びコンパレータ２２４を含む。基準トランジスタ２２０は入力電圧源２０６に接
続されたソース、電流源２２２に接続されたドレイン、および制御線２１０に接
続されたゲートを持つ。基準トランジスタ２２０はパワートランジスタ２０８に
整合されている、すなわちトランジスタ素子が同じ工程を使用して、同じチップ
上に、同じ寸法で作成されているので、これらはほぼ同一の電気特性を有する。
電流源２２２は単純なカレントミラー、カスコード電流源、またはウィルソン電
流源であってよく、既知の電流ＩREFを通す。コンパレータ２２４のプラス入力
は、基準トランジスタ２２０のドレインと電流源２２２の間の第１のノード２２
６へ接続され、コンパレータ２２４のマイナス入力は、パワートランジスタ２０
８のドレインと負荷２０４の間に位置する第２のノード２２８へ接続される。コ
ンパレータの出力は基準線２０２へ接続される。
【００３０】 動作中、制御線２１０が接地され、ゆえにトランジスタ２０８および２２０が
導通しているとすれば、デバイス電流ＩDは入力電圧源２０６からパワートラン
ジスタ２０８を通って負荷２０４へ流れ、基準電流ＩREFは基準トランジスタ２
２０と電流源２２２を通って流れる。第１のノード２２６の電圧Ｖ1は、Ｖ1＝Ｖ IN −（ＲR×ＩREF）により与えられるのに対し、第２のノード２２８の電圧Ｖ2
は、Ｖ2＝ＶIN−（ＲP×ＩD）により与えられる。基準トランジスタ２２０は単
一のトランジスタ素子で作成されるのに対し、パワートランジスタはＮ個のトラ
ンジスタ素子で作成されるので、パワートランジスタ２０８の抵抗ＲPは基準ト
ランジスタ２２０の抵抗ＲRの１／Ｎ倍となる。結果、Ｖ1＝ＶIN−（ＲP×Ｎ×
ＩREF）である。したがって特定のコンパレータ２２４は、デバイス電流ＩDが閾
値電流Ｎ×ＩREFよりも大きいとき、信号を発生する。
【００３１】 閾値電流は、基準トランジスタ２２０中のトランジスタ素子の数を変化するこ
とによって、および／またはコンパレータユニット２１８中の電流源２２２によ
り発生する基準電流を変化することによって、各コンパレータユニット２１８に
対して設定することができる。適切な閾値電流を選択することによって、基準線
２０２上のデジタル出力Ｂ1、Ｂ2、．．．、ＢMは、デバイス電流ＩDに対して既
知の比率を持つデジタル信号を提供する。
【図面の簡単な説明】
【図１】 図１は、本発明によるＰＭＯＳトランジスタのドレインから流れ出す電流を測
定する、電流センサの略回路図である。
【図２】 図２は、ＰＭＯＳトランジスタのドレインへ流れ込む電流を測定するための電
流センサの略回路図である。
【図３】 図３は、ＮＭＯＳトランジスタのドレインから流れ出す電流を測定するための
電流センサの略回路図である。
【図４】 図４は、ＮＰＭＯＳトランジスタのドレインへ流れ込む電流を測定するための
電流センサの略回路図である。
【図５】 図５は、回路素子での電圧をサンプリングする、サンプリング回路を含む電流
センサの略回路図である。
【図６】 図６は、サンプリング静電容量がトランジスタの抵抗の変化に対して較正され
る、電流サンプリング回路を説明する。
【図７】 図７は、可変静電容量を持つサンプリング・コンデンサの略回路図である。
【図８】 図８は、ＰＭＯＳトランジスタのドレインから流れ出る電流が、基準電流と比
較される電流センサの略回路図である。
【符号の説明】１０…負荷、１２…入力電圧源、１４…パワートランジスタ
、１６…制御線、２０…電流センサ、２２…基準線、２４…基準トランジスタ、
２６…フォロア・トランジスタ、２８…増幅器、３０…第１のノード、３２…第
２のノード、４０…負荷、４２…入力電圧源、４４…ＰＭＯＳパワートランジス
タ、４６…制御線、５０…電流センサ、５２…基準線、５４…ＰＭＯＳ基準トラ
ンジスタ、５６…ＰＭＯＳフォロア・トランジスタ、５８…増幅器、６０…第１
のノード、６２…第２のノード、７０…負荷、７４…ＮＭＯＳパワートランジス
タ、７６…制御線、８０…電流センサ、８２…基準線、８４…ＮＭＯＳ基準トラ
ンジスタ、８６…ＮＭＯＳフォロア・トランジスタ、８８…増幅器、９０…第１
のノード、９２…第２のノード、１０４…ＮＭＯＳパワートランジスタ、１０６
…制御線、１１０…電流センサ、１１２…基準線、１１４…ＮＭＯＳ基準トラン
ジスタ、１１６…ＮＭＯＳフォロア・トランジスタ、１１８…増幅器、１２０…
第１のノード、１２２…第２のノード、１３０…電流センサ、１３２…パワート
ランジスタ、１３３…電圧供給、１３４…負荷、１３６ａ…第１の出力端子、１
３６ｂ…第２の出力端子、１３８ａ…第１のタイミング線、１３８ｂ…第２のタ
イミング線、１３９…タイミング回路、１４０〜１４６…サンプリングスイッチ
、１４８…サンプリング・コンデンサ、１３２’ …パワートランジスタ、１３
４’…負荷、１５０…電流センサ、１５１…サンプリング回路、１５２…可変サ
ンプリング・コンデンサ、１５４…基準トランジスタ、１５６…電流源、１５８
…電圧源、１６０…Ａ／Ｄコンバータ、１６２…ノード、１６５…第２の制御線
、１６６…制御バス、１３６ａ’…第１の出力端子、１３６ｂ’…第２の出力端
子、１６８−０〜１６８−Ｍ…サンプリング・ユニット、１７０…第１のサンプ
リングスイッチ、１７２…第２のサンプリングスイッチ、１７４…第３のサンプ
リングスイッチ、１７６…第４のサンプリングスイッチ、１７８…サンプリング
・コンデンサ、１７９…ＡＮＤゲート、２００…電流センサ、２０２…基準線、
２０４…負荷、２０６…入力電圧源、２０８…パワートランジスタ、２１０…制
御線、２１８…コンパレータユニット、２２０…基準トランジスタ、２２２…電
流源、２２４…コンパレータ。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ， ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，Ｌ Ｋ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，Ｔ Ｊ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ ，ＹＵ，ＺＷ (72)発明者 バーンステイン， アンドリュー， ジェ イ． アメリカ合衆国， カリフォルニア州， マウンテン ヴュー， レングストロフ アヴェニュー 575 ナンバー85 (72)発明者 リドスキー， デイヴィッド， ビー． アメリカ合衆国， カリフォルニア州， オークランド， コルトン ブルヴァード 5739 (72)発明者 ナイグエン， フォン アメリカ合衆国， カリフォルニア州， プリーザントン， カル デ ラ メサ 3008 (72)発明者 クラーク， ウィリアム アメリカ合衆国， カリフォルニア州， フレモント， テラス ドライヴ 35624 Ｆターム(参考） 2G035 AA20 AB02 AC02 AC16 AC19 AD03 AD17 AD46 AD47 AD52 AD54 AD56 AD65 5H410 EA11 EB21 FF03 FF16 FF23 LL05 5H740 AA08 BA12 MM11

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 負荷を通る電流を測定するためのセンサであり、 ａ）第１の端子と第２の端子を有し、Ｎ個のほぼ同一のトランジスタ素子を含
    むパワートランジスタであり、該パワートランジスタの第１の端子はほぼ一定の
    電圧に接続され、該パワートランジスタの第２の端子は負荷に接続される、該パ
    ワートランジスタと、 ｂ）第１の端子と第２の端子を有し、パワートランジスタのトランジスタ素子
    とほぼ同じ工程と寸法で作成されたＭ個のほぼ同一なトランジスタ素子を含む基
    準トランジスタであり、該基準トランジスタの第１の端子は、 ｉ）パワートランジスタの第２の端子、または ｉｉ）ほぼ一定の電圧 のうちの１つに接続され、該基準トランジスタの第２の端子は基準線に接続され
    る、該基準トランジスタと、 ｃ）第１の入力、第２の入力および出力を有する増幅器であり、該増幅器の第
    １の入力は基準トランジスタの第２の端子に接続され、該増幅器の第２の入力は ｉ）基準トランジスタの第１の端子がパワートランジスタの第２の端子に接
    続されている場合は、ほぼ一定の電圧へ、または ｉｉ）基準トランジスタの第１の端子がほぼ一定の電圧に接続されている場
    合は、パワートランジスタの第２の端子へ接続され、 該増幅器の出力は、パワートランジスタでの第１の電圧を、定常状態で基準ト
    ランジスタでの第２の電圧に等しくするように接続され、負荷を通る電流に対し
    て既知の比率の電流を持つ基準線上の信号を発生するように接続される、該増幅
    器とを備える負荷を通る電流を測定するためのセンサ。
  2. 【請求項２】 ほぼ一定の電圧が接地端子である請求項１記載のセンサ。
  3. 【請求項３】 ほぼ一定の電圧がプラスの電圧供給である請求項１記載のセ
    ンサ。
  4. 【請求項４】 パワートランジスタを通る電流が、ほぼ一定の電圧から負荷
    へ流れる請求項１記載のセンサ。
  5. 【請求項５】 パワートランジスタと基準トランジスタがＰＭＯＳデバイス
    であり、基準トランジスタの第１の端子がほぼ一定の電圧に接続されている請求
    項４記載のセンサ。
  6. 【請求項６】 パワートランジスタと基準トランジスタがＮＭＯＳデバイス
    であり、基準トランジスタの第１の端子がパワートランジスタの第２の端子に接
    続されている請求項４記載のセンサ。
  7. 【請求項７】 パワートランジスタを通る電流が、負荷からほぼ一定の電圧
    へ流れる請求項１記載のセンサ。
  8. 【請求項８】 パワートランジスタと基準トランジスタがＰＭＯＳデバイス
    であり、基準トランジスタの第１の端子がパワートランジスタの第２の端子に接
    続されている請求項７記載のセンサ。
  9. 【請求項９】 パワートランジスタと基準トランジスタがＮＭＯＳデバイス
    であり、基準トランジスタの第１の端子がほぼ一定の電圧に接続されている請求
    項７記載のセンサ。
  10. 【請求項１０】 増幅器の出力へ接続されたゲート、基準線へ接続された第
    １の端子、および基準トランジスタの第２の端子へ接続された第２の端子を有す
    るフォロア・トランジスタをさらに備える請求項１記載のセンサ。
  11. 【請求項１１】 ほぼ一定の電圧に接続された第１の端子と負荷に接続され
    た第２の端子を有するパワートランジスタと、 可変コンデンサと、 可変コンデンサをパワートランジスタと並列に接続する複数のサンプリングス
    イッチと、 可変コンデンサに、パワートランジスタの抵抗に反比例する静電容量を持たせ
    、それにより、サンプリングスイッチが開いたときに、可変コンデンサに蓄えら
    れる電荷がパワートランジスタを通る電流に比例するように構成された制御器と
    を備える負荷を通る電流を測定するためのセンサ。
  12. 【請求項１２】 制御器が、パワートランジスタを通る電流に比例する電圧
    信号を発生する請求項１１記載のセンサ。
  13. 【請求項１３】 パワートランジスタが、Ｎ個のほぼ同一なトランジスタ素
    子を含む請求項１２記載のセンサ。
  14. 【請求項１４】 制御器が、第１の端子と第２の端子を持つ基準トランジス
    タを有し、該基準トランジスタは、パワートランジスタのトランジスタ素子とほ
    ぼ同じ工程と寸法で作成された、Ｍ個のほぼ同一なトランジスタ素子を含み、ま
    た基準トランジスタの第１の端子は接地され、基準トランジスタの第２の端子は
    既知の電流を発生する電流源に接続され、それにより基準トランジスタの第１の
    端子における電圧はパワートランジスタを通る電流と比例する請求項１３記載の
    センサ。
  15. 【請求項１５】 既知の電圧を発生する電圧源と、基準トランジスタの第１
    の端子に接続されるアナログ−デジタル・コンバータと、既知の電圧と基準トラ
    ンジスタの第１の端子における電圧の間の比に比例する、デジタル信号を出力す
    る電圧源をさらに備える請求項１４記載のセンサ。
  16. 【請求項１６】 可変コンデンサが複数の個別のコンデンサを含み、制御器
    がデジタル信号を使用して、可変コンデンサの総静電容量が基準トランジスタの
    第１の端子の電圧に反比例するようにサンプリングスイッチを制御する請求項１
    ５記載のセンサ。
  17. 【請求項１７】 可変コンデンサが２値加重コンデンサの配列を含み、制御
    器がデジタル論理を含んで、可変コンデンサの静電容量が電圧信号に反比例する
    ようにサンプリングスイッチを制御する請求項１２記載のセンサ。
  18. 【請求項１８】 電圧信号が複数の線上のデジタル信号を含み、可変コンデ
    ンサは各線について個々のコンデンサを含み、デジタル論理は各線についてＡＮ
    Ｄゲートを含み、各ＡＮＤゲートは線の１つに接続される第１の入力、タイミン
    グ信号に接続される第２の入力、およびサンプリングスイッチの１つに接続され
    る出力を有する請求項１７記載のセンサ。
  19. 【請求項１９】 可変コンデンサが複数の個別のコンデンサを含み、各個別
    のコンデンサは、パワートランジスタの第１の端子へ第１のサンプリングスイッ
    チによって接続される第１の極板と、パワートランジスタの第２の端子へ第２の
    サンプリングスイッチによって接続される第２の極板を含む請求項１１記載のセ
    ンサ。
  20. 【請求項２０】 負荷を通る電流を測定するためのセンサであり、該センサ
    は、 第１の端子と、負荷に接続された第２の端子を有するパワートランジスタと、 複数の個々のコンデンサを含み、各個々のコンデンサは第１の極板と第２の極
    板を含む可変コンデンサと、 複数の第１のサンプリングスイッチであり、各第１のサンプリングスイッチが
    、それぞれの個々のコンデンサの第１の極板をパワートランジスタの第１の端子
    へ接続する、該複数の第１のサンプリングスイッチと、 複数の第２のサンプリングスイッチであり、各第２のサンプリングスイッチが
    、それぞれの個々のコンデンサの第２の極板をパワートランジスタの第２の端子
    へ接続する、該複数の第２のサンプリングスイッチと、 パワートランジスタを通る電流に比例する電圧を発生するセンサと、 可変コンデンサに、電圧と反比例の静電容量を持たせ、それによって、サンプ
    リングスイッチが開いたとき可変コンデンサに蓄えられる電荷がパワートランジ
    スタを通る電流と比例するように、複数の第１および第２のサンプリングスイッ
    チを制御するよう構成された制御器とを備える負荷を通る電流を測定するための
    センサ。
  21. 【請求項２１】 負荷を通る電流を測定するためのセンサであり、該センサ
    は、 第１の端子と第２の端子を有するパワートランジスタであり、該パワートラン
    ジスタは、負荷とほぼ一定の電圧との間の回路を完成させ、該パワートランジス
    タはＮ個のほぼ同一のトランジスタ素子を含む、該パワートランジスタと、 第１の端子と第２の端子を有する第１の基準トランジスタであり、該第１の基
    準トランジスタはＭ個のほぼ同一なトランジスタ素子を含み、該第１の基準トラ
    ンジスタの該トランジスタ素子は、パワートランジスタのトランジスタ素子とほ
    ぼ同じ工程と寸法で作成され、該第１の基準トランジスタの第１の端子はパワー
    トランジスタの第１の端子に接続される、該第１の基準トランジスタと、 パワートランジスタの第２の端子に接続される第１の入力、第１の基準トラン
    ジスタの第２の端子に接続される第２の入力、および第１の基準線に接続される
    出力を有する、第１のコンパレータと、 第１の基準トランジスタの第２の端子に接続される第１の既知の電流を発生さ
    せ、それによって、負荷を通る電流が、第１の既知の基準電流のＮ／Ｍ倍よりも
    大きいかどうかを表わす、基準線上のデジタル信号が出力される、第１の電流源
    とを備える負荷を通る電流を測定するためのセンサ。
  22. 【請求項２２】 パワートランジスタと第１の基準トランジスタがＰＭＯＳ
    デバイスである請求項２１記載のセンサ。
  23. 【請求項２３】 Ｍが１である請求項２１記載のセンサ。
  24. 【請求項２４】 請求項２１のセンサであり、該セ１ンサは第１の端子と第
    ２の端子を有する第２の基準トランジスタをさらに備え、該第２の基準トランジ
    スタはＬ個のほぼ同一なトランジスタ素子を含み、該第２の基準トランジスタの
    該トランジスタ素子は、パワートランジスタのトランジスタ素子とほぼ同じ工程
    および寸法で作成され、該第２の基準トランジスタの該第１の端子は、パワート
    ランジスタの第１の端子に接続され、該センサは第２のコンパレータをさらに備
    え、該第２のコンパレータはパワートランジスタの第２の端子に接続された第１
    の入力と、第２の基準トランジスタの第２の端子に接続された第２の入力と、第
    ２の基準線に接続された出力を有し、および該センサは第２の電流源をさらに備
    え、該第２の電流源は、第２の基準トランジスタの第２の端子と第２のコンパレ
    ータの第２の入力間のノードに接続される第２の既知の電流を発生し、それによ
    って、負荷を通る電流が第２の既知の基準電流のＮ／Ｌ倍よりも大きい場合、基
    準線上に第２のデジタル信号が出力される請求項２１記載のセンサ。
  25. 【請求項２５】 ＬとＭが異なる請求項２４記載のセンサ。
  26. 【請求項２６】 第１の既知の基準電流と第２の既知の基準電流が異なる請
    求項２４記載のセンサ。
JP2000580056A 1998-10-30 1999-11-01 電流測定手法 Pending JP2002529710A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/183,417 US6160441A (en) 1998-10-30 1998-10-30 Sensors for measuring current passing through a load
US09/183,417 1998-10-30
PCT/US1999/025609 WO2000026738A1 (en) 1998-10-30 1999-11-01 Current measuring techniques

Publications (1)

Publication Number Publication Date
JP2002529710A true JP2002529710A (ja) 2002-09-10

Family

ID=22672706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000580056A Pending JP2002529710A (ja) 1998-10-30 1999-11-01 電流測定手法

Country Status (7)

Country Link
US (2) US6160441A (ja)
EP (1) EP1125179A1 (ja)
JP (1) JP2002529710A (ja)
KR (1) KR20010080365A (ja)
AU (1) AU1602900A (ja)
TW (1) TW469363B (ja)
WO (1) WO2000026738A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7135355B2 (ja) 2018-03-19 2022-09-13 株式会社デンソー 電流検出回路

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160441A (en) * 1998-10-30 2000-12-12 Volterra Semiconductor Corporation Sensors for measuring current passing through a load
US6754086B2 (en) * 1999-07-15 2004-06-22 Incep Technologies, Inc. Integrated magnetic buck converter with magnetically coupled synchronously rectified mosfet gate drive
US6400544B1 (en) * 1999-07-23 2002-06-04 Maxim Integrated Products, Inc. Current limiting using capacitor charge measurement
US6737301B2 (en) 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6411159B1 (en) * 2000-07-21 2002-06-25 Stmicroelectronics, Inc. Circuit for controlling current levels in differential logic circuitry
WO2002031943A2 (en) 2000-10-10 2002-04-18 Primarion, Inc. System and method for highly phased power regulation
US7007176B2 (en) * 2000-10-10 2006-02-28 Primarion, Inc. System and method for highly phased power regulation using adaptive compensation control
TW531647B (en) 2000-10-13 2003-05-11 Primarion Inc System and method for current sensing
US6563080B2 (en) * 2001-02-15 2003-05-13 Scimed Life Systems, Inc. Laser cutting of stents and other medical devices
US6762636B1 (en) * 2001-12-11 2004-07-13 Cypress Semiconductor Corp. Circuit and method for adjusting duty cycle of a high speed, low swing output signal
DE10219823B4 (de) 2002-05-03 2019-08-14 Robert Bosch Gmbh Messung des Erregerstroms mittels eines Referenztransistors
EP1381154A1 (en) * 2002-07-09 2004-01-14 Lucent Technologies Inc. Power amplification by using different fixed power supply signals for the amplifier
US20040008022A1 (en) * 2002-07-11 2004-01-15 Viola Jeffrey L. Current sensor
US20050045697A1 (en) * 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US6946897B2 (en) * 2003-10-22 2005-09-20 Intersil Americas Inc. Technique for measuring temperature and current via a MOSFET of a synchronous buck voltage converter
US7157895B2 (en) * 2003-11-04 2007-01-02 Hewlett-Packard Development Company, L.P. Systems and methods for generating a current
US6957910B1 (en) * 2004-01-05 2005-10-25 National Semiconductor Corporation Synchronized delta-VBE measurement system
US6977600B2 (en) * 2004-02-20 2005-12-20 Fujitsu Limited Determining analog error using parallel path sampling
US7449869B2 (en) * 2004-09-01 2008-11-11 Artesyn Technologies, Inc. Digital current mode controller with low frequency current sampling
US8749319B2 (en) * 2006-11-18 2014-06-10 Rfmicron, Inc. Method and apparatus for detecting RF field strength
TWI334692B (en) * 2007-02-06 2010-12-11 Realtek Semiconductor Corp Dynamic voltage-generating apparatus and method thereof
JP4973243B2 (ja) * 2007-03-06 2012-07-11 富士通セミコンダクター株式会社 半導体出力回路及び外部出力信号生成方法並びに半導体装置
US9178364B1 (en) * 2007-09-12 2015-11-03 Rf Micro Devices, Inc. Switching power supply with battery
US8672649B2 (en) * 2007-10-10 2014-03-18 Delta T Corporation Ceiling fan system with brushless motor
JP5071079B2 (ja) * 2007-12-05 2012-11-14 ソニー株式会社 電力制御装置
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US8232784B2 (en) 2008-04-01 2012-07-31 O2Micro, Inc Circuits and methods for current sensing
JP2009248399A (ja) * 2008-04-03 2009-10-29 Canon Inc ヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置
DE102008018244B3 (de) * 2008-04-10 2009-11-19 Continental Automotive Gmbh Vorrichtung und Verfahren zum Erkennen eines Fehlers in einer Leistungsbrückenschaltung
US7733174B2 (en) * 2008-10-17 2010-06-08 Texas Instruments Incorporated Feedback controlled power limiting for signal amplifiers
TWI385393B (zh) * 2008-11-28 2013-02-11 Tatung Co 電流量測模組及應用此電流量測模組之電流量測方法
TWI393895B (zh) * 2009-08-11 2013-04-21 Genesys Logic Inc 可於一電源下偵測各負載電流的偵測裝置
CN102043078B (zh) * 2009-10-15 2013-04-24 意法半导体研发(深圳)有限公司 具有超低电压供应的精确电流检测电路
US8314606B2 (en) * 2009-11-17 2012-11-20 Renesas Electronics America Inc. Current sensing and measuring method and apparatus
US8710810B1 (en) 2010-06-23 2014-04-29 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
US9397571B2 (en) 2010-06-23 2016-07-19 Volterra Semiconductor Corporation Controlled delivery of a charging current to a boost capacitor of a voltage regulator
US9203301B2 (en) 2010-06-23 2015-12-01 Volterra Semiconductor Corporation Feedback for controlling the switching frequency of a voltage regulator
US8779744B2 (en) 2010-07-27 2014-07-15 Volterra Semiconductor Corporation Sensing and feedback with enhanced stability in a current mode control voltage regulator
US9331499B2 (en) 2010-08-18 2016-05-03 Volterra Semiconductor LLC System, method, module, and energy exchanger for optimizing output of series-connected photovoltaic and electrochemical devices
US8872384B2 (en) 2010-08-18 2014-10-28 Volterra Semiconductor Corporation Switching circuits for extracting power from an electric power source and associated methods
US8547076B1 (en) 2011-03-10 2013-10-01 Volterra Semiconductor Corporation Multiphase control systems and associated methods
US9438129B2 (en) 2011-10-06 2016-09-06 Cesar Ladron de Guevara Input/output power and signal transfer isolator device
KR101332072B1 (ko) * 2011-11-17 2014-01-22 서울시립대학교 산학협력단 전원장치에 사용되는 ic 회로
US9812942B2 (en) 2012-01-10 2017-11-07 Renesas Electronics America Inc. Distributed driving system
US9195246B2 (en) 2012-02-09 2015-11-24 Volterra Semiconductor Corporation Virtual output voltage sensing for feed-forward control of a voltage regulator
US9281747B2 (en) 2012-06-26 2016-03-08 Volterra Semiconductor Corporation Voltage regulator control using information from a load
WO2014062168A1 (en) 2012-10-16 2014-04-24 Volterra Semiconductor Corporation Systems and methods for controlling maximum power point tracking controllers
US9141123B2 (en) 2012-10-16 2015-09-22 Volterra Semiconductor LLC Maximum power point tracking controllers and associated systems and methods
US9557758B2 (en) 2012-10-16 2017-01-31 Volterra Semiconductor LLC Systems and methods for controlling maximum power point tracking controllers
US20140373894A1 (en) 2013-06-25 2014-12-25 Volterra Semiconductor Corporation Photovoltaic Panels Having Electrical Arc Detection Capability, And Associated Systems And Methods
WO2015001374A1 (en) * 2013-07-04 2015-01-08 Freescale Semiconductor, Inc. A gate drive circuit and a method for controlling a power transistor
US9490629B1 (en) 2013-09-18 2016-11-08 Volterra Semiconductor LLC DC-to-DC converter controllers including over-current protection, and associated systems and methods
US9461639B2 (en) * 2014-05-16 2016-10-04 Freescale Semiconductor, Inc. Semiconductor device and power circuit including a sense transistor for current sensing
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
CN105242190B (zh) * 2015-10-19 2018-11-27 矽力杰半导体技术(杭州)有限公司 电流检测电路
US9742398B2 (en) 2016-01-13 2017-08-22 Texas Instruments Incorporated Methods and apparatus for sensing current through power semiconductor devices with reduced sensitivity to temperature and process variations
JP6772784B2 (ja) * 2016-11-25 2020-10-21 富士通株式会社 電源制御回路、環境発電装置および環境発電装置の制御方法
US11243235B2 (en) * 2018-07-06 2022-02-08 Texas Instruments Incorporated Load current sensing at low output voltage
US10992149B1 (en) 2020-10-08 2021-04-27 Element Energy, Inc. Safe battery energy management systems, battery management system nodes, and methods
US11791642B2 (en) 2020-10-08 2023-10-17 Element Energy, Inc. Safe battery energy management systems, battery management system nodes, and methods
US11831192B2 (en) 2021-07-07 2023-11-28 Element Energy, Inc. Battery management controllers and associated methods
US11269012B1 (en) 2021-07-19 2022-03-08 Element Energy, Inc. Battery modules for determining temperature and voltage characteristics of electrochemical cells, and associated methods
US11699909B1 (en) 2022-02-09 2023-07-11 Element Energy, Inc. Controllers for managing a plurality of stacks of electrochemical cells, and associated methods
US11664670B1 (en) 2022-08-21 2023-05-30 Element Energy, Inc. Methods and systems for updating state of charge estimates of individual cells in battery packs

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383584A (en) * 1965-03-16 1968-05-14 Navy Usa Solid state switching regulator circuit
US3978393A (en) * 1975-04-21 1976-08-31 Burroughs Corporation High efficiency switching regulator
US4034232A (en) * 1976-06-01 1977-07-05 Burroughs Corporation System for synchronizing and phase shifting switching regulators
US4357572A (en) * 1981-03-26 1982-11-02 Bell Telephone Laboratories, Incorporated Current flare out limit control for PWM converter
DE3301068C2 (de) * 1983-01-14 1986-11-27 ANT Nachrichtentechnik GmbH, 7150 Backnang Schaltregler mit Einrichtung zum Erfassen des Mittelwertes der Ausgangsspannung
US4716267A (en) * 1984-02-22 1987-12-29 Weldex, Inc. Three phase high frequency spike welding system
US4546421A (en) * 1984-03-28 1985-10-08 United Technologies Corporation Flyback feedforward pulse width modulation regulator
GB9126789D0 (en) * 1991-12-18 1992-02-19 Texas Instruments Ltd A voltage regulator control circuit
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JPH07106873A (ja) * 1993-10-08 1995-04-21 Kanebo Ltd 電圧モニタ回路
JP2868422B2 (ja) * 1993-10-28 1999-03-10 ヴィエルティー コーポレーション 電力変換における電流検出装置及び方法
US5422562A (en) * 1994-01-19 1995-06-06 Unitrode Corporation Switching regulator with improved Dynamic response
US5523676A (en) * 1994-03-31 1996-06-04 Delco Electronics Corp. Sample and hold method and apparatus for sensing inductive load current
US5532577A (en) * 1994-04-01 1996-07-02 Maxim Integrated Products, Inc. Method and apparatus for multiple output regulation in a step-down switching regulator
IT1269736B (it) * 1994-05-10 1997-04-15 Sits Soc It Telecom Siemens Convertitore dc/dc comprendente una rete di retroazione a trasferimento di carica ad alto isolamento
US5578916A (en) * 1994-05-16 1996-11-26 Thomson Consumer Electronics, Inc. Dual voltage voltage regulator with foldback current limiting
WO1995034121A1 (en) * 1994-06-03 1995-12-14 Philips Electronics N.V. Power supply with improved efficiency, transmitter comprising such a power supply
JPH08107668A (ja) * 1994-10-05 1996-04-23 Mitsubishi Denki Semiconductor Software Kk スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路
US5514947A (en) * 1995-01-31 1996-05-07 National Semiconductor Corporation Phase lead compensation circuit for an integrated switching regulator
US5646513A (en) * 1995-03-10 1997-07-08 International Business Machines Corporation Dynamic loop compensator for continuous mode power converters
EP0743529B1 (en) * 1995-05-16 2004-07-28 STMicroelectronics S.r.l. Method and corresponding circuit for detecting an open load
US5585746A (en) * 1995-09-28 1996-12-17 Honeywell Inc. Current sensing circuit
US5751140A (en) * 1997-03-25 1998-05-12 Space Systems/Loreal, Inc. Voltage converter with battery discharge protection
US6160441A (en) * 1998-10-30 2000-12-12 Volterra Semiconductor Corporation Sensors for measuring current passing through a load

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7135355B2 (ja) 2018-03-19 2022-09-13 株式会社デンソー 電流検出回路

Also Published As

Publication number Publication date
WO2000026738A1 (en) 2000-05-11
AU1602900A (en) 2000-05-22
KR20010080365A (ko) 2001-08-22
TW469363B (en) 2001-12-21
US6445244B1 (en) 2002-09-03
US6160441A (en) 2000-12-12
EP1125179A1 (en) 2001-08-22

Similar Documents

Publication Publication Date Title
JP2002529710A (ja) 電流測定手法
EP1360511B1 (en) System and method for current sensing
JP4630764B2 (ja) ハイ側のスイッチにおいて正および負のピークインダクタ電流を損失無くセンスする方法及び装置
JP3966016B2 (ja) クランプ回路
EP0321226A1 (en) Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential
US7109761B2 (en) Comparator circuit
US7348834B2 (en) Selecting a reference voltage suitable to load functionality
WO2005112217A1 (ja) 過電流検出回路及びこれを有する電源装置
US20060203407A1 (en) Dc-dc converter
US20040135567A1 (en) Switching regulator and slope correcting circuit
TWI405067B (zh) 用於負電壓調節器之控制電路及控制負電壓調節器的方法
JP2000500954A (ja) Ｃｍｏｓコンパレータ
US7737774B2 (en) Electronic circuit with compensation of intrinsic offset of differential pairs
US6091285A (en) Constant voltage output device
US6278322B1 (en) Transconductance amplifier and automatic gain control device using it
JPH08307167A (ja) 補償オフセット電圧を必要としない電圧コンパレータ
JP3631933B2 (ja) スイッチングデバイス
JPH0199433A (ja) バランス型正負電流源回路
JP2004297965A (ja) 電源制御用半導体集積回路
WO2023243050A1 (ja) スイッチングレギュレータ
JPH06105856B2 (ja) 定電流源回路
US11557917B2 (en) Switched mode power supplies with configurable communication addresses
JP2547104Y2 (ja) 電流検出回路
JPS63251820A (ja) 定電流源回路
JP3100804B2 (ja) アナログスイッチ