KR101226205B1 - 2단계 부정합 조정 기법을 사용한 전하 펌프 - Google Patents
2단계 부정합 조정 기법을 사용한 전하 펌프 Download PDFInfo
- Publication number
- KR101226205B1 KR101226205B1 KR1020100122801A KR20100122801A KR101226205B1 KR 101226205 B1 KR101226205 B1 KR 101226205B1 KR 1020100122801 A KR1020100122801 A KR 1020100122801A KR 20100122801 A KR20100122801 A KR 20100122801A KR 101226205 B1 KR101226205 B1 KR 101226205B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- sink
- tuning
- mismatch
- charge pump
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000013256 coordination polymer Substances 0.000 claims abstract description 15
- 230000010076 replication Effects 0.000 claims abstract description 6
- 238000004088 simulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 2단계 부정합 조정 기법을 사용한 전하 펌프에 대한 것으로서, 보다 상세하게는 디지털튜닝과 아날로그튜닝을 포함하는 2단계 부정합 조정 기법을 이용하여 전류 부정합을 효과적으로 보정할 수 있는 전하 펌프에 관한 것이다.
본 발명은 기준 클럭(REF_CLK)을 사용하여 클럭을 생성하는 클럭제너레이터(CLK Generator)와, 상기 클럭제너레이터에서 클럭을 전달받고, 센싱캐피시터(Sensing Cap)로부터 생성되는 전압을 검출하고 그 결과에 따라 보조 싱크 전류(Aux._ISINK)를 조정하는 시피컨트롤러(CP Controller)와, 복제 전하펌프인 레플리카 시피(Replica CP)와, 부정합 전류 복제를 위한 미스매치커런트미러(Mismatch Current Mirror)를 포함하고, 루프필터(Loop Filter)의 커패시터와 저항으로 튜닝과정에 영향을 받지 않게 하기 위해 콘트롤 전압(Vctrl)과 상기 루프필터는 연결을 끊으며, 상기 시피컨트롤러로부터 나오는 신호(CPC<n:0>)는 상기 레플리카 시피에도 동일하게 전달되는 디지털튜닝과, 상기 디지털튜닝 후에 미세 동조(Fine Tuning)를 위해, 상기 클럭제너레이터와 시피컨트롤러는 오프(OFF)되고, 상기 콘트롤 전압(Vctl)노드와 상기 루프필터는 연결하는 아날로그튜닝이 차례로 이루어지는 것을 특징으로 한다.
본 발명은 기준 클럭(REF_CLK)을 사용하여 클럭을 생성하는 클럭제너레이터(CLK Generator)와, 상기 클럭제너레이터에서 클럭을 전달받고, 센싱캐피시터(Sensing Cap)로부터 생성되는 전압을 검출하고 그 결과에 따라 보조 싱크 전류(Aux._ISINK)를 조정하는 시피컨트롤러(CP Controller)와, 복제 전하펌프인 레플리카 시피(Replica CP)와, 부정합 전류 복제를 위한 미스매치커런트미러(Mismatch Current Mirror)를 포함하고, 루프필터(Loop Filter)의 커패시터와 저항으로 튜닝과정에 영향을 받지 않게 하기 위해 콘트롤 전압(Vctrl)과 상기 루프필터는 연결을 끊으며, 상기 시피컨트롤러로부터 나오는 신호(CPC<n:0>)는 상기 레플리카 시피에도 동일하게 전달되는 디지털튜닝과, 상기 디지털튜닝 후에 미세 동조(Fine Tuning)를 위해, 상기 클럭제너레이터와 시피컨트롤러는 오프(OFF)되고, 상기 콘트롤 전압(Vctl)노드와 상기 루프필터는 연결하는 아날로그튜닝이 차례로 이루어지는 것을 특징으로 한다.
Description
본 발명은 2단계 부정합 조정 기법을 사용한 전하 펌프에 대한 것으로서, 보다 상세하게는 디지털튜닝과 아날로그튜닝을 포함하는 2단계 부정합 조정 기법을 이용하여 전류 부정합을 효과적으로 보정할 수 있는 전하 펌프에 관한 것이다.
일반적으로 전하펌프는 VCO-DIV가 Phase-Frequency Detector(PFD)에 전달되면 업(UP)신호와 다운(DN) 신호로 분리되어 메인 전하펌프에 전달되는 방식으로 구성된다.
그러나 주로 공정, 공급 전압, 온도 변화에 따라 전하 펌프의 전류 정합 특성은 변화하게 되며, 이것은 위상 동기 루프의 잡음 특성 저하에 영향이 있다.
따라서 전류 부정합을 효과적으로 보정하면서 튜닝 시간과 정확도 측면에서 향상된 새로운 전하펌프의 개발이 시급하게 되었다.
본 발명은 상술한 문제점을 해결하기 위하여 전류 부정합을 보정할 수 있도록 디지털튜닝 후에 아날로그튜닝을 차례로 적용하는 2단계 부정합 조정 기법을 사용한 전하 펌프를 제공하는 데 목적이 있다.
본 발명은 기준 클럭(REF_CLK)을 사용하여 클럭을 생성하는 클럭제너레이터(CLK Generator)와, 상기 클럭제너레이터에서 클럭을 전달받고, 센싱캐피시터(Sensing Cap)로부터 생성되는 전압을 검출하고 그 결과에 따라 보조 싱크 전류(Aux._ISINK)를 조정하는 시피컨트롤러(CP Controller)와, 복제 전하펌프인 레플리카 시피(Replica CP)와, 부정합 전류 복제를 위한 미스매치커런트미러(Mismatch Current Mirror)를 포함하고, 루프필터(Loop Filter)의 커패시터와 저항으로 튜닝과정에 영향을 받지 않게 하기 위해 콘트롤 전압(Vctrl)과 상기 루프필터는 연결을 끊으며, 상기 시피컨트롤러로부터 나오는 신호(CPC<n:0>)는 상기 레플리카 시피에도 동일하게 전달되는 디지털튜닝과, 상기 디지털튜닝 후에 미세 동조(Fine Tuning)를 위해, 상기 클럭제너레이터와 시피컨트롤러는 오프(OFF)되고, 상기 콘트롤 전압(Vctl)노드와 상기 루프필터는 연결하는 아날로그튜닝이 차례로 이루어진다.
상기 디지털튜닝은 초기 설계 시 소스전류(ISOURCE)가 싱크전류(ISINK) 보다 크게 되도록 설계하여, 센싱캐패시터의 초기전압을 VDD(High)로 하고, 상기 시피컨트롤러는 상기 VDD(High)를 검출하고 보조 싱크 전류(Aux._ISINK)의 커런트소스(Current Source) 중 1개를 온(ON)시킨 후 상기 센싱캐패시터의 전압을 검출하여 상기 센싱캐패시터의 전압이 GND(LOW)로 떨어지게 되는 경우 종료한다.
상기 아날로그튜닝은 소스전류(ISOURCE)가 싱크전류(ISINK)보다 크다면 센싱캐패시터는 <수식1>만큼 충전되고, 상기 센싱캐패시터의 양극 전압은 상승하며, 이 값은 비교기(Comparator)에 의해 판단 신호는 로우(LOW) 상태가 되고 부정합 전류 복제(Mismatch Current Mirror)의 SWN은 ON, SWP는 OFF가 되어 MN1로 △I 만큼 전류가 흐르게 되며, 상기 전류는 MN1와 MN2의 게이트가 연결된 전류 복제 기법을 이용하여 <수식2>와 같이 메인전하펌프(Main CP)의 방전 전류(ISINK)를 △I 만큼 증가 시켜서, 최종적으로 <수식3>이 된다.
<수식1>
△I = ISOURCE - ISINK
<수식2>
ISINK.COR(보정된 방전 전류) = ISINK + △I
<수식3>
ISOURCE = ISINK.COR
본 발명에 따르면 디지털튜닝 후에 아날로그튜닝을 차례로 시행하여, 전류 부정합을 효과적으로 보정하면서, 튜닝 시간과 정확도 측면에서도 용이한 보정이 가능한 효과가 있다.
도1은 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 전체적인 구성을 보여주는 회로도.
도2는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 첫번째 스텝인 대략 동조를 담당하는 회로를 보여주는 도면.
도3은 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 첫번째 스텝인 대략 동조의 순서를 보여주는 도면.
도4는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 두번째 스텝인 미세 동조를 담당하는 회로를 보여주는 도면.
도5a,b,c는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 시뮬레이션 결과를 차례로 보여주는 도면.
도2는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 첫번째 스텝인 대략 동조를 담당하는 회로를 보여주는 도면.
도3은 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 첫번째 스텝인 대략 동조의 순서를 보여주는 도면.
도4는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 두번째 스텝인 미세 동조를 담당하는 회로를 보여주는 도면.
도5a,b,c는 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프의 시뮬레이션 결과를 차례로 보여주는 도면.
이하 본 발명의 실시를 위한 구체적인 내용을 도면을 참조하여 자세히 설명한다.
본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프는 전류 부정합을 효과적으로 보정하기 위해 2단계(2-step)로 전류를 보정하는 방식으로 구성된다.
즉 종래의 전하 펌프처럼 한꺼번에 전류 부정합을 보정하는 방식보다는 일단은 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프처럼 대략(Coarse)적으로 보정을 하고, 그리고 나서 미세(fine)하게 튜닝하는 방법이 튜닝 시간과 정확도 측면에서 더 효과적으로 보정이 가능하다.
도1에서 보는 바와 같이, 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프는 클럭제너레이터(CLK Generator)(10)와 시피컨트롤러(CP Controller)(20)와 레플리카 시피(Replica CP)(30)와 미스매치커런트미러(Mismatch Current Mirror)(40)를 포함한다.
클럭제너레이터(10)는 대략 동조(Coarse Tuning)를 위해, 기준 클럭(REF_CLK; 위상동기루프 외부에서 들어오는 기준되는 클럭)을 사용하여 클럭을 생성하는 장치로서, 대략(Coarse)적으로 보정을 위한 1-step 단계에 필요한 부품이다.
시피컨트롤러(20)는 상기 클럭제너레이터(10)에서 클럭을 전달받고, 센싱캐피시터(Sensing Cap)(50)로부터 생성되는 전압을 검출하고 그 결과에 따라 보조 싱크 전류(Aux._ISINK)를 조정하는 장치로서, 상기 클럭제너레이터(10)와 전기적으로 연결되어 대략(Coarse)적으로 보정을 위한 1-step 단계에 필요한 부품이다.
레플리카 시피(30)는 미세 동조(Fine Tuning)을 위한 복제 전하펌프로서, 미세(fine)하게 튜닝하기 위한 2-step 단계에 필요한 부품이다.
미스매치커런트미러(40)는 부정합 전류 복제를 위한 장치로서, 상기 레플리카 시피(30)와 전기적으로 연결되어 미세(fine) 튜닝을 위한 2-step 단계에 필요한 부품이다.
도2와 도3에서 보는 바와 같이, 상기 1-step 단계인 디지털튜닝은 루프필터(Loop Filter)의 커패시터와 저항으로 튜닝과정에 영향을 받지 않게 하기 위해 콘트롤 전압(Vctrl)과 상기 루프필터는 연결을 끊으며, 상기 시피컨트롤러(20)로부터 나오는 신호(CPC<n:0>)는 상기 레플리카 시피(30)에도 동일하게 전달되도록 하는 방식이다.
도4에서 보는 바와 같이, 상기 1-step 단계인 디지털튜닝 후에 미세 동조(Fine Tuning)를 위한 2-step 단계인 아날로그튜닝은 상기 클럭제너레이터(10)와 시피컨트롤러(20)는 오프(OFF)되고, 상기 콘트롤 전압(Vctl)노드와 상기 루프필터는 연결하는 방식이다.
즉 상기 디지털튜닝 후에 아날로그튜닝 차례로 이루어져서, 전류 부정합을 효과적으로 보정하면서, 튜닝 시간과 정확도 측면에서도 용이한 보정이 가능하다.
구체적으로 살펴보면, 상기 디지털튜닝은 초기 설계 시 ISOURCE > ISINK 가 되도록 설계하여, 센싱캐패시터(50)의 초기전압을 VDD(High)로 하고, 상기 시피컨트롤러(20)는 상기 VDD(High)를 검출하고 보조 싱크 전류(Aux._ISINK)의 커런트소스(Current Source) 중 1개를 온(ON)시킨 후 상기 센싱캐패시터(50)의 전압을 검출하여 상기 센싱캐패시터(50)의 전압이 GND(LOW)로 떨어지게 되는 경우 대략 동조(Coarse Tuning)를 종료하는 방식이다.
상기 아날로그튜닝은 소스전류(ISOURCE)가 싱크전류(ISINK)보다 크다면 센싱캐패시터(50)는 △I = ISOURCE - ISINK 만큼 충전되고, 상기 센싱캐패시터(50)의 양극 전압은 상승하며, 이 값은 비교기(Comparator)에 의해 판단 신호는 로우(LOW) 상태가 되고 부정합 전류 복제(Mismatch Current Mirror)의 SWN은 ON, SWP는 OFF가 되어 MN1로 △I 만큼 전류가 흐르게 되며, 상기 전류는 MN1와 MN2의 게이트가 연결된 전류 복제 기법을 이용하여 ISINK.COR(보정된 방전 전류) = ISINK + △I 와 같이 메인전하펌프(Main CP)의 방전 전류(ISINK)를 △I 만큼 증가시켜, 최종적으로 ISOURCE = ISINK.COR이 되는 방식이다.
도5a에서 보는 바와 같이, 시뮬레이션 결과(Simulation result)를 살펴보면, 부정합이 없을 경우, 위상 동기 루프에서 전하 펌프 사용 영역을 보여준다.
도5b에서 보는 바와 같이, 부정합 발생시 ISOURCE > ISINK 인 경우 보정되기 전 ISINK와 △I : ISOURCE - ISINK 의 미스매치(Mismatch)만큼의 전류량을 합치면 보정 후 ISINK = 보정되기 전 ISINK + △I = ISOURCE가 됨을 보여준다.
또한 5c에서 보는 바와 같이, 부정합 발생시 ISOURCE < ISINK인 경우 보정되기전 ISOURCE와 △I : ISINK - ISOURCE 를 합치면 보정 후 ISOURCE = 보정되기 전 ISOURCE + △I = ISINK 가 됨을 보여준다.
따라서, 본 발명에 따른 2단계 부정합 조정 기법을 사용한 전하 펌프를 이용하면 전류 부정합을 효과적으로 보정할 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 클럭제너레이터(CLK Generator)
20 : 시피컨트롤러(CP Controller)
30 : 레플리카 시피(Replica CP)
40 : 미스매치커런트미러(Mismatch Current Mirror)
20 : 시피컨트롤러(CP Controller)
30 : 레플리카 시피(Replica CP)
40 : 미스매치커런트미러(Mismatch Current Mirror)
Claims (5)
- 기준 클럭(REF_CLK)을 사용하여 클럭을 생성하는 클럭제너레이터(CLK Generator)와;
상기 클럭제너레이터에서 클럭을 전달받고, 센싱캐피시터(Sensing Cap)로부터 생성되는 전압을 검출하고 그 결과에 따라 보조 싱크 전류(Aux._ISINK)를 조정하는 시피컨트롤러(CP Controller)와;
복제 전하펌프인 레플리카 시피(Replica CP)와;
부정합 전류 복제를 위한 미스매치커런트미러(Mismatch Current Mirror);
를 포함하고,
루프필터(Loop Filter)의 커패시터와 저항으로 튜닝과정에 영향을 받지 않게 하기 위해 콘트롤 전압(Vctrl)과 상기 루프필터는 연결을 끊으며, 상기 시피컨트롤러로부터 나오는 신호(CPC<n:0>)는 상기 레플리카 시피에도 동일하게 전달되는 디지털튜닝과;
상기 디지털튜닝 후에 미세 동조(Fine Tuning)를 위해, 상기 클럭제너레이터와 시피컨트롤러는 오프(OFF)되고, 상기 콘트롤 전압(Vctl)노드와 상기 루프필터는 연결하는 아날로그튜닝;
이 차례로 이루어지는 것을 특징으로 하는 2단계 부정합 조정 기법을 사용한 전하 펌프. - 제1항에 있어서,
상기 디지털튜닝은,
초기 설계 시 소스전류(ISOURCE)가 싱크전류(ISINK) 보다 크게 되도록 설계하여, 센싱캐패시터의 초기전압을 VDD(High)로 하고, 상기 시피컨트롤러는 상기 VDD(High)를 검출하고 보조 싱크 전류(Aux._ISINK)의 커런트소스(Current Source) 중 1개를 온(ON)시킨 후 상기 센싱캐패시터의 전압을 검출하여 상기 센싱캐패시터의 전압이 GND(LOW)로 떨어지게 되는 경우 종료하는 것을 특징으로 하는 2단계 부정합 조정 기법을 사용한 전하 펌프. - 제1항에 있어서,
상기 아날로그튜닝은,
소스전류(ISOURCE)가 싱크전류(ISINK)보다 크다면 센싱캐패시터는 <수식1>만큼 충전되고, 상기 센싱캐패시터의 양극 전압은 상승하며, 이 값은 비교기(Comparator)에 의해 판단 신호는 로우(LOW) 상태가 되고 부정합 전류 복제(Mismatch Current Mirror)의 SWN은 ON, SWP는 OFF가 되어 MN1로 △I 만큼 전류가 흐르게 되며, 상기 전류는 MN1와 MN2의 게이트가 연결된 전류 복제 기법을 이용하여 <수식2>와 같이 메인전하펌프(Main CP)의 방전 전류(ISINK)를 △I 만큼 증가 시켜서, 최종적으로 <수식3>이 되는 것을 특징으로 하는 2단계 부정합 조정 기법을 사용한 전하 펌프.
<수식1>
△I = ISOURCE - ISINK
<수식2>
ISINK.COR(보정된 방전 전류) = ISINK + △I
<수식3>
ISOURCE = ISINK.COR - 제 1항 내지 제3항 중 어느 한 항의 전하펌프를 사용하여 전류 부정합을 보정하는 방법.
- 제 1항 내지 제3항 중 어느 한 항의 전하펌프를 사용하여 튜닝 시간과 정확도를 향상시키는 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100122801A KR101226205B1 (ko) | 2010-12-03 | 2010-12-03 | 2단계 부정합 조정 기법을 사용한 전하 펌프 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100122801A KR101226205B1 (ko) | 2010-12-03 | 2010-12-03 | 2단계 부정합 조정 기법을 사용한 전하 펌프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120061472A KR20120061472A (ko) | 2012-06-13 |
KR101226205B1 true KR101226205B1 (ko) | 2013-01-28 |
Family
ID=46612023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100122801A KR101226205B1 (ko) | 2010-12-03 | 2010-12-03 | 2단계 부정합 조정 기법을 사용한 전하 펌프 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101226205B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101904749B1 (ko) | 2012-05-10 | 2018-10-08 | 삼성전자주식회사 | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104745A (ja) * | 1992-03-17 | 1994-04-15 | Natl Semiconductor Corp <Ns> | 自動的な位相オフセット較正を有する位相ロックループ |
KR20000041072A (ko) * | 1998-12-21 | 2000-07-15 | 윤종용 | 반도체 장치의 위상 동기 루프 회로 |
KR20060036108A (ko) * | 2003-08-15 | 2006-04-27 | 노키아 코포레이션 | 위상 동기 루프의 루프-필터의 튜닝 |
US20090108892A1 (en) | 2007-10-24 | 2009-04-30 | Industrial Technology Research Institute | Frequency synthesizer |
-
2010
- 2010-12-03 KR KR1020100122801A patent/KR101226205B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104745A (ja) * | 1992-03-17 | 1994-04-15 | Natl Semiconductor Corp <Ns> | 自動的な位相オフセット較正を有する位相ロックループ |
KR20000041072A (ko) * | 1998-12-21 | 2000-07-15 | 윤종용 | 반도체 장치의 위상 동기 루프 회로 |
KR20060036108A (ko) * | 2003-08-15 | 2006-04-27 | 노키아 코포레이션 | 위상 동기 루프의 루프-필터의 튜닝 |
US20090108892A1 (en) | 2007-10-24 | 2009-04-30 | Industrial Technology Research Institute | Frequency synthesizer |
Also Published As
Publication number | Publication date |
---|---|
KR20120061472A (ko) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085098B2 (en) | PLL circuit | |
US7545223B2 (en) | PLL circuit | |
US8531245B2 (en) | Temperature compensation in a PLL | |
KR101929514B1 (ko) | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 | |
US9413366B2 (en) | Apparatus and methods for phase-locked loops with temperature compensated calibration voltage | |
US8604836B2 (en) | Detector circuit | |
US8358729B2 (en) | Baseband phase-locked loop | |
US8106697B2 (en) | Circuit and method for providing a corrected duty cycle | |
US9991896B2 (en) | Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction | |
JP6872434B2 (ja) | 無線信号処理装置、半導体装置、及び発振周波数変動補正方法 | |
US9484935B2 (en) | Apparatus and methods for frequency lock enhancement of phase-locked loops | |
CN110504962B (zh) | 数字补偿模拟小数分频锁相环及控制方法 | |
KR101515099B1 (ko) | 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프 | |
TWI430068B (zh) | 具低溫度係數之積體電路及其校正方法 | |
US20100134157A1 (en) | PLL circuit and method of cotrolling the same | |
US6919750B2 (en) | Clock signal generation circuit used for sample hold circuit | |
KR101226205B1 (ko) | 2단계 부정합 조정 기법을 사용한 전하 펌프 | |
US7236025B2 (en) | PLL circuit and program for same | |
JP4357674B2 (ja) | 周波数シンセサイザ | |
US20180287617A1 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
US7489168B2 (en) | Clock synchronization apparatus | |
US8723566B1 (en) | Correcting for offset-errors in a PLL/DLL | |
US8525598B2 (en) | Digital to analog converter for phase locked loop | |
US11387835B1 (en) | Phase-locked loop capable of compensating power noise | |
KR101724365B1 (ko) | 복제 딜레이 셀을 이용한 인젝션 락킹 클락 체배 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160115 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |