KR20060036108A - 위상 동기 루프의 루프-필터의 튜닝 - Google Patents

위상 동기 루프의 루프-필터의 튜닝 Download PDF

Info

Publication number
KR20060036108A
KR20060036108A KR1020067002100A KR20067002100A KR20060036108A KR 20060036108 A KR20060036108 A KR 20060036108A KR 1020067002100 A KR1020067002100 A KR 1020067002100A KR 20067002100 A KR20067002100 A KR 20067002100A KR 20060036108 A KR20060036108 A KR 20060036108A
Authority
KR
South Korea
Prior art keywords
charge pump
loop
output
filter
capacitance
Prior art date
Application number
KR1020067002100A
Other languages
English (en)
Other versions
KR100971165B1 (ko
Inventor
사미 빌호넨
자리 멜라바
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20060036108A publication Critical patent/KR20060036108A/ko
Application granted granted Critical
Publication of KR100971165B1 publication Critical patent/KR100971165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 동기 루프(phase locked loop)의 루프-필터를 자동으로 튜닝(tuning)하는 방법에 관한 것이다. 상기 루프-필터는 상기 위상 동기 루프의 전하 펌프의 출력에서 커패시턴스를 가지고, 상기 전하 펌프는 상기 루프-필터에 전류 임펄스들을 공급한다. 루프-필터의 간단한 튜닝이 가능하도록, 상기 방법은 상기 전하 펌프에 의해 출력되는 상기 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하여 조정하는 과정을 포함한다. 마찬가지로 본 발명은 상기 방법을 구현하는 수단을 포함하는 위상 동기 루프 및 그러한 위상 동기 루프를 포함하는 장치에 관한 것이다.

Description

위상 동기 루프의 루프-필터의 튜닝{Tuning a loop-filter of a PLL}
본 발명은 위상 동기 루프(phase locked loop)의 루프-필터를 자동으로 튜닝(tuning)하는 방법에 관한 것이다. 마찬가지로 본 발명은 루프-필터를 포함하는 위상 동기 루프 및 그러한 위상 동기 루프를 포함하는 장치에 관한 것이다.
위상 동기 루프(Phase Locked Loop; PLL)들은 최신 기술로부터 공지된 부궤환 루프(negative feedback loop)들이다.
PLL은 전압 제어 발진기(voltage controlled oscillator; VCO)를 포함하며, 이는 상기 PLL의 출력 신호를 생성한다. 이러한 출력 신호는, 예컨대 셀룰러 폰에 있어서 수신기 체인(receiver chain)의 수신기 믹서용 또는 전송기 체인(transmitter chain)의 전송기 믹서용 국부 발진기 신호로 사용될 수 있다. 상기 VCO는 루프-필터에 의해 구동되며, 상기 루프-필터는 상기 PLL의 루프 특성들, 예컨대 세틀링 시간(settling time) 및 루프 안정성(loop stability)을 결정한다. 그러므로 상기 루프-필터의 응답은 매우 정확해야 한다.
외부 또는 개별 컴포넌트들의 수를 줄이기 위해, PLL에 통합되는 루프-필터를 사용하는 것이 보다 바람직하다. 또한, 통합된 루프-필터를 통해, 분열적인 결합(distructive coupling)의 확률도 감소하게 된다. 하지만, 프로세스의 변동들 또 는 환경적 영향들에 기인하여 통합된 컴포넌트들의 값들이 좀 더 정확한 외부 컴포넌트들의 값들보다 훨씬 많이 변화한다. 예컨대, 외부의 NP0(Negative Positive Zero) 커패시터들은 넓은 온도 범위, 보통 섭씨 -25도에서 섭씨 +85도 사이에 걸쳐 매우 안정된 값을 가진다.
그 결과, 기존의 PLL들은 일반적으로 루프-필터용으로 정확한 외부 컴포넌트들을 포함한다. 그럼에도, 통합된 루프-필터가 사용되는 경우에는, 복잡한 교정 절차(calibration procedure)가 사용된다.
본 발명의 목적은 PLL의 루프-필터의 간단한 튜닝을 가능하게 하는 것이다.
위상 동기 루프의 루프-필터를 자동으로 튜닝하는 방법이 제안된다. 루프-필터는 위상 동기 루프의 전하 펌프(charge pump)의 출력에서 커패시턴스를 구현하고, 그리고 상기 전하 펌프는 전류 임펄스들을 상기 루프-필터에 공급한다. 상기 방법은 상기 전하 펌프에 의해 출력되는 상기 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 출력에서의 커패시턴스에 비례하여 조정하는 과정을 포함한다.
또한, 루프-필터 및 상기 루프-필터에 전류 임펄스들을 공급하는 전하 펌프를 포함하는 위상 동기 루프가 제안된다. 상기 루프-필터는 전하 펌프의 출력에서 커패시턴스를 구현한다. 상기 위상 동기 루프는 상기 전하 펌프에 의해 출력되는 상기 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하여 조정하는 튜닝 컴포넌트를 더 포함한다.
마지막으로, 상기 위상 동기 루프를 포함하는 장치가 제안된다.
본 발명은, 한편으로 PLL의 전하 펌프 출력에서 루프-필터에 의해 구현되는 임피던스와 다른 한편으로 상기 전하 펌프에 의해 상기 루프-필터에 공급되는 전류의 곱이 일정하다면, 상기 PLL의 상기 루프-필터의 일정한 응답이 주어진다는 고려에서 유래한다. 그 결과 상기 전하 펌프의 상기 출력에서의 캐패시턴스의 변동들은 상기 전하 펌프에서 출력되는 전류 임펄스들의 진폭을 조정함으로써 보상된다는 것이 제안된다. 보다 구체적으로는, 상기 전류 임펄스들의 진폭은 상기 커패시턴스에 비례하여 조정된다. 즉, 상기 커패시턴스가 커지면 상기 전류 임펄스들의 진폭도 커지도록 조정된다.
본 발명의 장점은 복잡한 교정 회로 없이도 루프-필터의 간단한 튜닝을 허용한다는 것이다. 본 발명은 통합된 루프-필터에 대해 특히 유리하다.
본 발명의 일 실시예에 있어서, 전하 펌프의 출력 전류는 상기 전하 펌프에 바이어스 전류를 제공함으로써 조정되며, 상기 바이어스 전류는 근본적으로 상기 전하 펌프의 출력에서의 커패시턴스에 비례하여 조정된다.
그러한 바이어스 전류는, 예컨대 스위치드 커패시터 전류 생성기(switched capacitor current generator)에 의해 제공될 수 있으며, 이는 포함된 커패시터에 비례하는 전류를 생성하기에 적합하다. 이를 위해, 트랜지스터들과 같은 스위칭 요소들은 커패시터의 충전 방향을 번갈아 바꿔주는(alternating)데 사용되고, 그리고 1 이상의 트랜지스터들도 포함할 수 있는 변환 요소는, 상기 커패시터 양단에 걸리는 전압을 비례적인 전류로 변환하는데 사용된다. 상기 커패시터가 루프-필터를 가지는 단일 칩에 통합된다면, 또한 상기 커패시터가 상기 전하 펌프의 출력에서 상기 루프-필터에 의해 구현되는 커패시턴스에 근본적으로 상응하는 커패시턴스를 가진다면, 상기 전류 생성기의 커패시터의 커패시턴스 및 상기 전하 펌프의 출력에서의 커패시턴스의 변동들이 서로 상응할 것이다. 그로써 상기 전류 생성기는 상기 전하 펌프의 상기 출력에서의 커패시턴스에 비례하는 바이어스 전류를 생성할 수 있다. 스위치드 커패시터 연결은, 예컨대 Microelectronic circuits(Sedra-Smith 저, Saunders College 편찬)에 기술되어 있다.
스위치드 커패시터 전류 생성기를 튜닝 컴포넌트로 사용하는 것은 실리콘 영역을 거의 필요로 하지 않고 프로세스 변동들에 강건하다는 장점을 가진다.
본 발명은 PLL을 요하는 다른 장치, 예컨대 셀룰러 폰과 같은 통신 장치에 사용될 수 있다.
본 발명의 다른 목적들 및 특징들은 첨부된 도면을 참작한 다음의 상세한 설명으로부터 명확해질 것이다. 하지만, 상기 도면들은 오직 설명을 목적으로 설계된 것이고 본 발명의 범위의 한정으로서 설계된 것이 아닌바, 본 발명의 범위는 첨부된 청구의 범위를 참조하여 정해져야 함은 당연시되어야 한다. 또한, 상기 도면들은 일정한 비율로 그려진 것이 아니며 단지 여기서 설명되는 구성들 및 절차들을 개념적으로 도시하도록 의도된 것임은 당연시되어야 한다.
도 1은 본 발명에 따른 위상 동기 루프의 일 실시예를 개략적으로 보여주는 블록도이다.
도 2는 도 1의 PLL용으로 구현가능한 튜닝 컴포넌트를 개략적으로 보여주는 회로도이다.
도 3은 도 1의 PLL의 튜닝 방법을 보여주는 흐름도이다.
도 1에는 본 발명에 따른 위상 동기 루프(20)의 구현가능한 실시예가 개략적으로 도시되어 있다. 상기 위상 동기 루프(20)는, 예컨대 셀룰러 폰(10)에 사용될 수 있으며, 상기 셀룰러 폰(10)은 도 1에 점선들로 도시되어 있다.
PLL(20)은 루프에서 다음의 기재 순서대로 서로 연결되는, 위상 검출기(phase detector; 21), 전하 펌프(22), 루프-필터(23), VCO(24) 및 프로그램가능 분주기들(programmable frequency dividers; 25)을 포함한다.
따라서 상기 전하 펌프(22)의 출력은 상기 루프-필터(23)의 입력에 연결된다. 상기 루프-필터(23)의 상기 입력은 상기 루프-필터(23) 내에서 제 1 커패시터(C1)를 통해 그라운드에 연결되고 이와 병렬로, 제 1 저항기(R1) 및 제 2 커패시터(C2)의 직렬 연결을 통해 그라운드에 연결된다. 또한, 상기 루프-필터(23)의 상기 입력은 상기 루프-필터(23) 내에서 제 2 저항기(R2) 및 제 3 커패시터(C3)를 통해 그라운드에 연결된다. 저항기(R2) 및 커패시터(C3) 간의 연결은 상기 루프-필터(23)의 출력을 형성하며, 상기 출력은 상기 VCO(24)의 입력에 연결된다. 커패시터들의 명칭들은 동시에 그들의 커패시턴스를 나타낸다.
상기 PLL(20)은 게다가 튜닝 컴포넌트(26)를 포함하며, 상기 튜닝 컴포넌트(26)는 상기 전하 펌프(22)에 연결된다.
상기 튜닝 컴포넌트(26)의 영향 이외에, 상기 PLL(20)은 공지된 방식으로 동 작한다. 상기 VCO(24)는 인가된 전압에 의해 결정된 위상을 가지는 신호를 생성한다. 출력 VCO 신호의 주파수는 상기 분주기들(25)에 의해 분할되고 그 결과 신호(resulting signal)는 상기 위상 검출기(21)로 전송된다. 또한, 알려진 주파수를 가지는 기준 신호(reference signal; Ref)가 상기 위상 검출기(21)의 기준 입력에 인가된다. 상기 위상 검출기(21)는 상기 주파수 분할된 VCO 신호의 위상을 상기 기준 신호(Ref)의 위상과 비교하고 그리고 에러 신호를 출력한다. 상기 두 위상이 동일할 때 상기 PLL(20)이 동기되며, 이는 또한 상기 비교되는 신호들의 주파수도 동일하다는 것을 의미한다.
동기된 상태(locked state)를 달성 또는 유지하기 위해, 상기 전하 펌프(22)는 전류 임펄스들을 생성하며, 상기 임펄스들의 길이는 상기 위상 검출기(21)의 출력 신호에 의해 제어된다. 상기 전하 펌프(22)는, 그 명칭에 나타나듯이 그렇게 전하들, 즉 공급된 전류를 펌핑한다. 상기 임펄스들의 진폭(Icp)은 상기 전하 펌프(22)의 바이어스 전류에 의해 제어된다. 상기 전하 펌프(22)의 전류 임펄스들은 상기 루프-필터(23)에 공급된다.
상기 루프-필터(23)는 상기 전하 펌프(22)의 출력에서 커패시턴스(C)를 제공하며, 이는 상기 루프-필터(23)의 세 개의 커패시터들(C1, C2, C3) 각각의 커패시턴스의 합(C1+C2+C3)에 의해 정의된다. 상기 전하 펌프(22) 출력에서의 대응 임피던스(Z(C))와 상기 전하 펌프(22)에 의해 출력되는 전류 임펄스들의 진폭(Icp)의 곱, 즉 Icp*Z(C)는, 상기 PLL(20)의 생산에 있어 발생가능한 프로세스 변동들 및 발생가능한 환경적 영향들에 불구하고 일정해야 한다. 상기 임피던스(Z(C))가 1/C 에 비례하므로, 따라서 Icp/C의 몫이 일정해야 한다.
이는 본 발명에 따라 상기 전하 펌프(22)에 의해 출력되는 상기 전류 임펄스들의 진폭(Icp)이 상기 전하 펌프(22) 출력에서의 커패시턴스(C)에 비례하도록 보장함으로써 달성된다. 즉, 상기 커패시턴스(C)가, 예컨대 프로세스 변동들에 기인하여 상대적으로 크다면, 충전 전류(Icp) 역시 상대적으로 크다는 것이 보장된다. 이에 따라, 상기 커패시턴스(C)가 상대적으로 작다면, 상기 충전 전류(Icp) 역시 상대적으로 작다는 것이 보장된다. 커패시터(C2)의 커패시턴스는 다른 커패시터들(C1 및 C3)의 커패시턴스보다 상당히 크기 때문에, 이는 일반적으로 상기 커패시터(C2)의 크기에 따라 전류 임펄스들의 진폭(Icp)을 조정하기에 충분할 것이다. 도 1의 실시예에 있어서, 튜닝 컴포넌트(26)는, 이하에서 설명되는 바와 같이, 전류 임펄스들의 진폭(Icp)을 C2 값에 비례하도록 조정하기 위해, 상기 전하 펌프(22)에 상기 C2 값에 비례하는 바이어스 전류를 공급한다.
커패시터에 전류를 충전하는 것은 상기 커패시터 양단 간의 전위차를 발생시키며, 이는 상기 충전 전류의 적분에 비례한다. 따라서 루프-필터(23)는 적분기로서의 역할을 한다. 커패시터(C3) 양단에 결과적으로 걸리는 전압은 상기 루프-필터(23)에 의해 VCO(24)에 제어 전압으로 공급되어 상기 VCO(24)로 하여금 필요한 주파수를 가지는 신호를 생성하도록 한다. 상기 VCO(24)에 의해 출력된 신호의 주파수는 프로그램가능 분주기들(25)의 팩터(factor)를 변경함으로써 변경될 수 있다. 위상이 동기된 VCO 신호는, 예컨대 국부 발진기 신호로서 셀룰러 폰(10)의 전송기 체인의 믹서(미 도시)에 제공될 수 있다.
도 2의 회로도에 도시된 바와 같이, 튜닝 컴포넌트(26)는, 예컨대 스위치드 커패시터 기반 커패시턴스에 따른 전류 생성기일 수 있다.
도 2의 전류 생성기는 커패시터(C4)를 포함하며, 이는 상기 루프-필터(23)의 커패시터들(C1, C2, C3)과 같이 동일한 집적회로 칩에 제조되고, 상기 루프-필터(23)의 커패시터(C2)의 커패시턴스에 상응하는 커패시턴스를 가진다. 상기 전류 생성기의 전압원(Vcc)은 제 1 MOSFET(T1)을 통해 커패시터(C4)의 제 1 단자에 연결되고, 또한 제 3 MOSFET(T3)을 통해 커패시터(C4)의 제 2 단자에 연결된다. 또한, 커패시터(C4)의 상기 제 1 단자 및 커패시터(C4)의 상기 제 2 단자는 각각, 제 2 MOSFET(T2) 및 제 4 MOSFET(T4)을 통해, 제 5 MOSFET(T5)의 드레인과 게이트에 연결된다. 상기 제 5 MOSFET(T5)의 소스는 그라운드에 연결된다. 상기 제 5 MOSFET(T5)의 상기 게이트는 게다가 제 6 MOSFET(T6)의 게이트에 연결된다. 상기 제 6 MOSFET(T6)의 소스는 마찬가지로 그라운드에 연결되는 반면, 상기 제 6 MOSFET(T6)의 드레인은 전하 펌프(22)의 바이어스 전류 입력에 연결된다.
튜닝 컴포넌트(26)에 의해 루프-필터(23)를 튜닝하는 방법은 도 3의 흐름도에 도시되어 있으며, 이하에서 설명될 것이다.
커패시터(C4)의 스위칭을 위해, 클럭 신호(CLOCK)가 MOSFET(T2)의 게이트에 인가되는 반면, 반전 클럭 신호(CLOCK)는 MOSFET(T1)의 게이트에 인가된다. 동시에, 클럭 신호(xCLOCK)는 MOSFET(T4)의 게이트에 인가되는 반면, 반전 클럭 신호(xCLOCK)는 MOSFET(T3)의 게이트에 인가된다. 클럭 신호들(CLOCK 및 xCLOCK)은 근본적으로 상보적이다.
결과적으로, 상기 커패시터(C4)는, 상기 커패시터(C4)의 커패시턴스에 따라 상기 커패시터(C4) 양단에 걸리는 전압의 교호하는 부호들에 따라 충전된다. 따라서, 커패시터(C4)의 커패시턴스에 비례하는 전압이 MOSFET(T6)의 게이트에 인가되어 커패시터(C4)의 상기 커패시턴스에 비례하는 전류(I)가 MOSFET(T6)을 통해 흐르게 될 것이다.
그리고나서, MOSFET(T6)을 통해 흐르는 전류(I)는 바이어스 전류로서 전하 펌프(22)에 인가된다.
커패시터(C4)는 커패시터(C2)와 같이 동일한 집적회로 칩에 제조되기 때문에, 양 커패시터들은 동일한 프로세스 변동들 및 동일한 환경적 영향들에 의해 영향을 받고, 상기 커패시터들의 절대값은 서로를 추종하게 된다. 그 결과, 상기 전하 펌프(22)에 인가되는 바이어스 전류는 커패시터(C2)에도 비례하고, 따라서 근본적으로 상기 전하 펌프(22)의 출력에서의 전체 커패시턴스에 비례한다. 또한, 상기 전하 펌프(22)에 의해 출력되는 전류 임펄스들의 진폭(Ipc)은 그 바이어스 전류에 의해 결정되기 때문에, 상기 전류 임펄스들의 진폭(Ipc) 역시 근본적으로 상기 전하 펌프(22) 출력에서의 커패시턴스(C)에 비례하게 된다.
총괄하면, 본 발명이 복잡한 교정 회로를 요하지 않고 루프-필터(23)의 간단한 튜닝을 가능하게 함은 명확해 진다.
도 2에 도시된 튜닝 컴포넌트(26)는 매우 작고, 입력으로서 단지 클럭 신호 및 전원만을 요구한다. 또한, 이는, IC의 커패시터들이 예컨대, 온도 변화들에 민감하다면, WCDMA(Wide Code Division Multiple Access)와 같은 연속적 시스템들 (continuous systems)에도 사용될 수 있는 연속적 시간 시스템(continuous time system)을 동작시킨다.
지금까지 본 발명의 바람직한 실시예에 적용된 본 발명의 기본적인 신규 특징들을 도시하여 설명하고 지적하였으나, 상술된 장치들 및 방법들의 형태와 세부사항들에 있어서 여러 가지 생략과 대체 및 변경이 당업자에 의해 본 발명의 사상을 벗어나지 않고 이루어질 수 있음은 당연할 것이다. 예컨대, 본질적으로 동일한 기능을 본질적으로 동일한 방법으로 수행하여 동일한 결과를 달성하는 요소들 및/또는 방법의 단계들의 결합들 모두는 본 발명의 범위 내에 있는 것으로 명백히 의도된 것이다. 또한, 본 발명의 어떤 개시된 형태 또는 실시예와 관련하여 도시 및/또는 설명된, 구조들 및/또는 요소들 및/또는 방법의 단계들은 설계상 선택할 수 있는 공통적인 요소로서 기타 다른 개시되거나 설명 또는 제안되는 형태 또는 실시예에 통합될 수 있음을 인정하여야 한다. 따라서, 본 발명의 범위는 여기에 첨부된 청구의 범위에 의해 지시되는 바에 따라서만 제한되도록 의도된 것이다.

Claims (7)

  1. 위상 동기 루프(phase locked loop)의 루프-필터를 자동으로 튜닝(tuning)하는 방법으로서, 상기 루프-필터가 상기 위상 동기 루프의 전하 펌프(charge pump)의 출력에서 커패시턴스를 가지는 위상 동기 루프의 루프-필터 자동 튜닝 방법에 있어서, 상기 전하 펌프가 상기 루프-필터에 전류 임펄스들을 공급하는 단계들, 및 상기 전하 펌프에 의해 출력되는 상기 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하여 조정하는 단계를 포함하는 위상 동기 루프의 루프-필터 자동 튜닝 방법.
  2. 제1항에 있어서,
    상기 전하 펌프에 의해 출력된 상기 전류 임펄스들의 상기 진폭은 상기 전하 펌프에 바이어스 전류(bias current)를 공급함으로써 조정되고, 상기 바이어스 전류는 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하여 조정되는 것을 특징으로 하는 위상 동기 루프의 루프-필터 자동 튜닝 방법.
  3. 제2항에 있어서,
    상기 바이어스 전류는 커패시터의 충전 방향을 바꿔주고 그리고 상기 커패시터 양단에 걸린 전압을 상기 바이어스 전류로 변환하는 스위치드 커패시터 전류 생성기(switched capacitor current generator)에 의해 조정되고, 상기 커패시터는 상기 루프-필터를 가지는 단일 집적회로 칩에 통합되고, 그리고 상기 커패시터는 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 상응하는 커패시턴스를 가지는 것을 특징으로 하는 위상 동기 루프의 루프-필터 자동 튜닝 방법.
  4. 루프-필터;
    상기 루프-필터에 전류 임펄스들을 공급하는 전하 펌프로서, 상기 루프-필터가 상기 전하 펌프의 출력에서 커패시턴스를 가지는 전하 펌프; 및
    상기 전하 펌프에 의해 출력되는 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하게 조정하는 튜닝 컴포넌트를 포함하는 위상 동기 루프.
  5. 제4항에 있어서,
    상기 튜닝 컴포넌트는 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하게 조정되는 전류를 생성하고 그리고 상기 생성된 전류를 바이어스 전류로서 상기 전하 펌프에 공급하는 전류 생성기(current generator)인 것을 특징으로 하는 위상 동기 루프.
  6. 제5항에 있어서,
    상기 전류 생성기는 스위치드 커패시터 전류 생성기로서:
    상기 루프-필터를 가지는 단일 집적회로 칩에 통합되는 커패시터로서, 근본 적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스와 상응하는 커패시턴스를 가지는 커패시터;
    상기 커패시터의 충전 방향을 바꿔주는 스위칭 요소들; 및
    상기 커패시터 양단에 걸린 전압을 상기 바이어스 전류로 변환하는 변환 요소를 포함하는 스위치드 커패시터 전류 생성기인 것을 특징으로 하는 위상 동기 루프.
  7. 루프-필터;
    상기 루프-필터에 전류 임펄스들을 공급하는 전하 펌프로서, 상기 루프-필터가 상기 전하 펌프의 출력에서 커패시턴스를 가지는 전하 펌프; 및
    상기 전하 펌프에 의해 출력되는 전류 임펄스들의 진폭을 근본적으로 상기 전하 펌프의 상기 출력에서의 상기 커패시턴스에 비례하여 조정하는 튜닝 컴포넌트를 가지는 위상 동기 루프를 포함하는 장치.
KR1020067002100A 2003-08-15 2004-08-11 위상 동기 루프의 루프-필터의 튜닝 KR100971165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/641,726 2003-08-15
US10/641,726 US6958657B2 (en) 2003-08-15 2003-08-15 Tuning a loop-filter of a PLL

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017833A Division KR100970916B1 (ko) 2003-08-15 2004-08-11 위상 동기 루프의 루프-필터의 튜닝

Publications (2)

Publication Number Publication Date
KR20060036108A true KR20060036108A (ko) 2006-04-27
KR100971165B1 KR100971165B1 (ko) 2010-07-20

Family

ID=34193618

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067002100A KR100971165B1 (ko) 2003-08-15 2004-08-11 위상 동기 루프의 루프-필터의 튜닝
KR1020097017833A KR100970916B1 (ko) 2003-08-15 2004-08-11 위상 동기 루프의 루프-필터의 튜닝

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097017833A KR100970916B1 (ko) 2003-08-15 2004-08-11 위상 동기 루프의 루프-필터의 튜닝

Country Status (6)

Country Link
US (1) US6958657B2 (ko)
EP (1) EP1654805B1 (ko)
KR (2) KR100971165B1 (ko)
CN (1) CN1813406B (ko)
HK (1) HK1091963A1 (ko)
WO (1) WO2005018092A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226205B1 (ko) * 2010-12-03 2013-01-28 건국대학교 산학협력단 2단계 부정합 조정 기법을 사용한 전하 펌프

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0626024D0 (en) * 2006-12-29 2007-02-07 Nokia Corp Dynamically adjusted phase locked loop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334951A (en) * 1993-02-18 1994-08-02 Northern Telecom Limited Phase lock loops and methods for their operation
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US6181210B1 (en) * 1998-09-21 2001-01-30 Broadcom Corporation Low offset and low glitch energy charge pump for PLL-based timing recovery systems
EP1290796A1 (en) * 2000-05-10 2003-03-12 Cellon France SAS A frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients
US6437615B1 (en) * 2001-09-13 2002-08-20 Lsi Logic Corporation Loop filter and method for generating a control signal in phase-locked loop circuits
FR2840469A1 (fr) 2002-05-28 2003-12-05 Koninkl Philips Electronics Nv Boucle a verrouillage de phase

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226205B1 (ko) * 2010-12-03 2013-01-28 건국대학교 산학협력단 2단계 부정합 조정 기법을 사용한 전하 펌프

Also Published As

Publication number Publication date
US20050046485A1 (en) 2005-03-03
CN1813406A (zh) 2006-08-02
KR100970916B1 (ko) 2010-07-16
HK1091963A1 (en) 2007-01-26
EP1654805B1 (en) 2015-06-03
KR20090094051A (ko) 2009-09-02
WO2005018092A1 (en) 2005-02-24
EP1654805A1 (en) 2006-05-10
CN1813406B (zh) 2012-01-11
US6958657B2 (en) 2005-10-25
KR100971165B1 (ko) 2010-07-20

Similar Documents

Publication Publication Date Title
US8884704B2 (en) Feedback-based linearization of voltage controlled oscillator
US8558592B2 (en) Charge pump and active filter for a feedback circuit
US10635130B2 (en) Process, voltage and temperature tolerant clock generator
US6255872B1 (en) Charge pump circuit for PLL
JP3776798B2 (ja) 制御発振器
TWI684327B (zh) 調整時脈訊號中之工作周期的裝置與方法
US10396806B1 (en) Voltage regulator based loop filter for loop circuit and loop filtering method
EP0945986B1 (en) Charge pump circuit for PLL
US6211743B1 (en) Phase-locked loop having temperature-compensated bandwidth control
CN103873054A (zh) 时钟发生器
US20130187689A1 (en) Phase-locked loop with two negative feedback loops
CN114499512A (zh) 双环路锁相环
US6529084B1 (en) Interleaved feedforward VCO and PLL
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
KR20050091035A (ko) 가변 딜레이 및 이산적 딜레이를 포함하는 위상 동기 루프
KR20210102252A (ko) 직접 피드포워드 회로를 갖는 위상 고정 루프(pll)
US6724273B1 (en) Filter circuitry for voltage controlled oscillator
US8493115B2 (en) Phase locked loop circuit and system having the same
US6677789B1 (en) Rail-to-rail linear charge pump
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
KR100905826B1 (ko) 위상 동기 루프 장치
US20100026397A1 (en) Pll circuit
KR100222673B1 (ko) 위상고정루프회로
KR0126835B1 (ko) 위상 동기 루프 주파수 합성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10