JP2003533119A - 電源投入スイッチング過渡電流を減少させる回路を利用する位相ロック・ループを有する周波数シンセサイザ - Google Patents

電源投入スイッチング過渡電流を減少させる回路を利用する位相ロック・ループを有する周波数シンセサイザ

Info

Publication number
JP2003533119A
JP2003533119A JP2001582915A JP2001582915A JP2003533119A JP 2003533119 A JP2003533119 A JP 2003533119A JP 2001582915 A JP2001582915 A JP 2001582915A JP 2001582915 A JP2001582915 A JP 2001582915A JP 2003533119 A JP2003533119 A JP 2003533119A
Authority
JP
Japan
Prior art keywords
power
coupled
frequency
capacitor
frequency synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001582915A
Other languages
English (en)
Inventor
エル コルドバ，ジョゼ
Original Assignee
セロン フランス エスアーエス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セロン フランス エスアーエス filed Critical セロン フランス エスアーエス
Publication of JP2003533119A publication Critical patent/JP2003533119A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 位相ロック・ループ・シンセサイザ（８）は、チャージ・ポンプ（９）と、周波数プリセット・キャパシタ（２７）を利用するループ・フィルタ（２２）を有する。シンセサイザ（８）はトランジスタ（３４）を有し、トランジスタのある電極（３６）は周波数プリセット・キャパシタに結合される。トランジスタの他の電極（３５）はパワー・アップ端子（３２）に結合され、これはチャージ・ポンプ（２１）にも結合される。電源投入時に、トランジスタ（３４）は、チャージ・ポンプ（２１）の第１パルスの前に、周波数プリセット・キャパシタ（２７）を迅速に充電させる。

Description

【発明の詳細な説明】
【０００１】 ［発明の背景］ １．発明の分野 本発明は、送信機、受信機または送受信機等において使用される周波数シンセ
サイザに関し、特に、電源投入時における周波数プリセット機能を有する周波数
シンセサイザに関する。
【０００２】 ２．関連技術の説明 米国特許第５，３８９，８９９号において開示されている周波数シンセサイザ
は、位相ロック・ループ回路を有する。この位相ロック・ループ回路は、位相比
較器、チャージ・ポンプ、ループ・フィルタおよび電圧制御発振器を有する。電
圧制御発振器の出力は、周波数シンセサイザの出力信号を提供し、周波数分割器
を介して位相比較器の入力に結合される。位相比較器の他の入力には基準発振器
が結合される。位相ロック・ループにより、周波数シンセサイザは特定の周波数
に引き込まれ及びロックされる。このような位相ロック・ループ・シンセサイザ
は当該技術分野でよく知られている。さらに、ループ・フィルタは周波数プリセ
ット・キャパシタを有し、位相ロック・ループ・シンセサイザは、その周波数プ
リセット・キャパシタを迅速に充電および放電して電圧制御発振器の出力を切り
替えるためのプリセット回路を有する。プリセット回路は、プリセット値のＲＯ
Ｍテーブルと、このＲＯＭテーブルに結合されたディジタル・アナログ変換器と
、ＣＰＵと、制御されたスイッチ又はスイッチ群より成り、このスイッチはディ
ジタル・アナログ変換器の出力を周波数プリセット・キャパシタに結合する。プ
リセット回路の動作は次のとおりである。パワー・ダウン又は節電モードにおい
て、周波数シンセサイザおよびスイッチ・オフされたチャージ・ポンプを利用し
て、ＣＰＵがＲＯＭテーブルにアクセスし、周波数シンセサイザにおいて設定さ
れる新たな周波数に対応するプリセット値がＲＯＭテーブルから読み出されるよ
うにする。読み出されたプリセット値は、ディジタル・アナログ変換器によって
アナログ値に変換され、節電モードの期間中に適切なタイミングでオンにされる
スイッチに供給される。オンにされたスイッチにおいて、読み出されたプリセッ
ト値はアナログ値に変換され、ループ・フィルタのキャパシタに印加される。そ
の結果、ループ・フィルタのキャパシタの充電又は放電は、キャパシタにかかる
電圧が読み出されたプリセット値に対応してなされるように行われる。節電信号
がオフに切り替えられると、節電モードが撤回され、スイッチがオフになり、プ
リセット回路からキャパシタが分離され、周波数シンセサイザの通常の動作が始
まり、設定された目標周波数に対する周波数ロックおよび位相ロックを達成する
。したがって、節電モードでプリセットを行うことは、アドレス指定されたＲＯ
Ｍおよびディジタル・アナログ変換器により形成された精巧で複雑な回路を必要
とし、節電モードを撤回し、周波数シンセサイザひいてはチャージ・ポンプの起
動の後に周波数ロックおよび位相ロックが行われる必要がある。
【０００３】 ［発明の要約］ 本発明は、簡易な周波数プリセット回路に関する周波数プリセット・キャパシ
タを有する位相ロック・ループ周波数シンセサイザを提供することを目的とする
。
【０００４】 本発明は、そのような周波数プリセット回路が、チャージ・ポンプおよび周波
数プリセット回路の電源投入と同時に、周波数シンセサイザ内に形成されたチャ
ージ・ポンプと共に動作するようにすることを他の目的とする。
【０００５】 本発明は、チャージ・ポンプおよびプリセット回路の電源の同時投入の後所定
の期間経過後に、ループ・フィルタ内のキャパシタの充電を自動的に不活性化さ
せるような周波数プリセット回路を提供することを他の目的とする。
【０００６】 本発明は、充電時間を調整可能にすることを更なる他の目的とする。
【０００７】 本発明により提供される周波数シンセサイザは： 縦続接続された位相比較器とチャージ・ポンプとループ・フィルタと電圧制御
発振器とを有する位相ロック・ループであって、前記位相比較器の入力が前記電
圧制御発振器の出力に結合され、前記ループ・フィルタは、前記周波数シンセサ
イザの電源投入の際に周波数プリセット電圧を格納する第１キャパシタを有し、
前記チャージ・ポンプがパワー・アップ端子に結合されるところの位相ロック・
ループ；および トランジスタであって、その第１電極が前記パワー・アップ端子に結合され、
その第２電極が前記第１キャパシタに結合され、その制御電極は前記パワー・ア
ップ端子が電源投入信号を提供する場合に前記周波数プリセット電圧の格納を制
御するためのものであるところのトランジスタ； を有する周波数シンセサイザである。
【０００８】 本発明によれば、プリセット回路を有する位相ロック・ループが利用され、シ
ンセサイザの出力周波数が迅速に安定化し、これによりループ・キャパシタが充
電され、位相ロック・ループの引き込みおよびロックの総てが非節電モードで実
行される。
【０００９】 チャージ・ポンプを有するが、周波数プリセット・キャパシタおよびプリセッ
ト回路を有しない位相ロック・ループ・シンセサイザにおいて、電圧制御発振器
の電圧制御信号のオーバーシュートは形成される周波数ステップに比例するので
、チャージ・ポンプは本発明の周波数シンセサイザよりも高い電圧で動作し、又
は電圧制御発振器は本発明の周波数シンセサイザよりも高い制御電圧で動作する
。より高い周波数におけるチャージ・ポンプの動作は、より多くの電力消費を招
き、より高い制御電圧における電圧制御発振器の動作は、位相雑音特性を劣化さ
せてしまう。
【００１０】 第１実施例では、プリセット回路は制御電極に結合したＲＣ回路を有する。こ
れにより、電源投入後所定の期間経過後にトランジスタは自動的に遮断される。
ＲＣ回路は、周波数シンセサイザにより生成可能な周波数の帯域を表現する電圧
範囲の実質的に中間において、周波数プリセット電圧が収まるように、ＲＣ回路
が設計されるのが好ましい。チャージ・ポンプの電源投入およびＲＣ回路を介し
たトランジスタの自動的な遮断を同時に行うことによって、周波数プリセット・
キャパシタの充電は非常に迅速に行われ、概してチャージ・ポンプの第１パルス
前であって電源投入後の間に行われる。
【００１１】 第２実施例では、プリセット回路は、チャージ・ポンプの電源投入時の制御電
極に与えられるパルスによって制御される。このパルスのパルス幅は調整可能で
あることが好ましい。これによりトランジスタは迅速にオンおよびオフに切り替
えられ、周波数プリセット・キャパシタは、既に電源投入されているチャージ・
ポンプを利用して迅速に充電される。パルスはマイクロプロセッサの出力ゲート
で生成されるのが好ましく、適切にプログラムされる場合にパルス幅を非常に容
易に変化させることが可能である。パルス幅を調整することによって、ループ・
フィルタのキャパシタは、ある値にプリセットされることが可能であり、周波数
シンセサイザを、ある周波数帯域内の所望の出力周波数に迅速に安定化させ、概
してチャージ・ポンプが作動し始める前であって電源投入後に行われる。
【００１２】 各図を通じて同一の要素に関しては同一の参照番号が使用される。
【００１３】 ［実施例の詳細な説明］ 図１は、本発明による送受信機のブロック図を示す。送受信機１は、受信／送
信スイッチ４を介して受信分岐における低雑音増幅器３に結合されるアンテナ２
を有する。低雑音増幅器３は周波数ダウン変換器５に結合される。送受信機１は
更に、送信分岐において周波数アップ変換器６を有し、これは電力増幅器７を介
して受信／送信スイッチ４に結合される。送受信機１は更に、本発明による周波
数シンセサイザ８、およびＲＡＭ１０とＲＯＭ１１を有するマイクロコントロー
ラ９を有する。ＲＯＭ１１は送受信機１を制御するためにプログラムされたＲＯ
Ｍである。一部を不揮発性とすることが可能なＲＡＭ１０は、格納プログラムＲ
ＯＭ１１によって使用されるデータを格納する。図示されているものは、同一の
受信および送信帯域で動作する単独のシンセサイザ送受信機である。異なる受信
および送信帯域で動作する場合は、送受信機は、２つの周波数シンセサイザと、
全２重動作に関して受信／送信スイッチの代わりにデュプレクサとを有する。図
示されている装置は受信専用とすることも可能である。その場合は、受信／送信
スイッチおよび送信分岐は不要である。図示されている装置は送信専用とするこ
とも可能である。その場合は、受信／送信スイッチおよび受信分岐は不要である
。
【００１４】 図２は、本発明による周波数シンセサイザ８を示す。周波数シンセサイザ８は
、縦続接続された位相比較器２０と、チャージ・ポンプ２１と、ループ・フィル
タ２２と、電圧制御発振器２３を有する。当該技術分野でよく知られているよう
に、チャージ・ポンプ２１は、ある極性の電流パルスを提供して電圧制御発振器
２３の制御電圧を増加させ、逆の極性の電流パルスを提供して電圧制御発振器２
３の制御電圧を減少させ、そのようなパルスは例えば５μ秒の等間隔のものであ
る。位相比較器２０の入力２４は、周波数分割器２６を介して電圧制御発振器２
３の出力２５に結合される。ループ・フィルタ２２は、周波数シンセサイザ８の
電源投入を行い、周波数プリセット電圧ＶＣを格納するためのキャパシタ２７を
有する。ループ・フィルタ８は更に、キャパシタ２７に直列に結合された抵抗器
２８と、直列に接続された抵抗器２８およびキャパシタ２７に関して並列に位置
するキャパシタ２９とを有する。ループ・フィルタ８は更に、チャージ・ポンプ
および電圧制御発振器２３の間に抵抗器３０を有し、その一端が抵抗器２８およ
びキャパシタ２９に結合され、他端がキャパシタ３１に結合される。チャージ・
ポンプ２１は、周波数シンセサイザ８の電源投入を行うためのパワー・アップ端
子３２に結合される。周波数シンセサイザ８は更に周波数プリセット制御回路３
３を有する。周波数プリセット制御回路はトランジスタ３４を有し、ある電極３
５はパワー・アップ端子に結合され、ある電極３６は抵抗３７を介して抵抗器２
８およびキャパシタ２７の接合部３８に結合され、制御電極３９は、パワー・ア
ップ端子３２がパワー・アップ信号（電源投入信号）Ｐ_ｕｐを搬送する場合に
、周波数プリセット電圧ＶＣの格納を制御する。
【００１５】 図３は、本発明による周波数プリセット制御回路３３の第１実施例を示す。ト
ランジスタ３４および抵抗器３７に加えて、周波数プリセット制御回路３３は、
パワー・アップ端子３２および制御電極３９の間に結合された抵抗器５０と、制
御電極３９および接地ＧＮＤの間に結合されたキャパシタ５１とを有する。
【００１６】 図４は、本発明による周波数プリセット制御回路の第２実施例を示す。トラン
ジスタ３４および抵抗器３７に加えて、周波数プリセット制御回路３３は、制御
電極３９およびマイクロコントローラ９のゲート６１の間に結合された抵抗器６
０を有する。
【００１７】 図５は、本発明の第１実施例による周波数シンセサイザ８の電源投入の様子を
示すタイミング図を示す。図示されているものは、パワー・アップ端子３２にお
ける電圧Ａと、制御電極３９における電圧Ｂと、接合部３８における電圧Ｃと、
キャパシタ２７にかかる電圧ＶＣである。ｔ＝ｔ０において電源投入信号Ｐ_ｕ
ｐを印加すると、抵抗器５０およびキャパシタ５１により形成されるＲＣ回路は
、トランジスタ３４を飽和領域に維持し、これはｔ＝ｔ１でキャパシタ５１が抵
抗器５０を介して近似的に電源投入信号Ｐ_ｕｐマイナス０．６Ｖの電圧に充電
されるまで続く。ｔ＝ｔ１の後はトランジスタ３４は開放回路として機能し、位
相ロック・ループ・シンセサイザのループ応答に何らの影響も与えない。図示さ
れているように、プリセット回路はキャパシタ２７を電圧ＶＣＯまで迅速に充電
し、これは、好ましくは、シンセサイザ８によって生成される周波数帯域を表現
する電圧の範囲Ｒの中間値におけるものである。チャージ・ポンプ２１は周波数
シンセサイザ８を、プリセット周波数から始まって所望の周波数に落ち着かせる
。所望の最終的な電圧ひいては周波数に近接した迅速なプリセットに起因して、
オーバーシュートの減少した周波数安定化を実現する。抵抗器２８を通じてキャ
パシタ２７が充電されることに加えて、キャパシタ２９も充電される。キャパシ
タ２７はキャパシタ２９よりも大きな容量であることが好ましい。大きな容量の
キャパシタ２７にトランジスタ３４を接続することによって、トランジスタ３４
の漏れ電流はほとんど影響を与えない。チャージ・ポンプ２１の第１パルスの前
であって電源投入の後においてキャパシタ２７のプリセット電圧が得られるよう
に、ＲＣ回路が設計されているのが好ましい。
【００１８】 図６は、本発明の第２実施例による周波数シンセサイザ８におけるプリセット
・キャパシタ２７の充電の様子を示す。図示されているものは、ゲート電圧６１
により出力される電圧Ｄと、接合部３８における電圧Ｄである。電圧Ｄはゲート
６１においてプログラムされたマイクロコントローラ９により生成されたパルス
７０である。パルス７０のパルス幅７１は、ロックされるべき所望の周波数に依
存してマイクロコントローラ９によって調整可能である。パルス幅の選択は、プ
リセット電圧が電圧制御発振器２３の制御入力における最終電圧に対応するよう
にして行われ、これはロックされるべき周波数を表現するものである。図示され
ているランプ電圧はＥはキャパシタ２７を充電する。
【００１９】 以上の説明により、本願特許請求の範囲に記載の本発明の精神および範疇にお
いて様々な変形が可能であること、および本発明は上述した実施例に限定されな
いことは、当業者にとって明白であろう。原文明細書に記載の“comprising”な
る用語は、請求項に列挙されたもの以外の要素またはステップが存在することを
排除するものではない。
【図面の簡単な説明】
【図１】 図１は、本発明による送受信機のブロック図を示す。
【図２】 図２は、本発明による周波数シンセサイザを示す。
【図３】 図３は、本発明による周波数プリセット制御回路の第１実施例を示す。
【図４】 図４は、本発明による周波数プリセット制御回路の第２実施例を示す。
【図５】 図５は、本発明による周波数シンセサイザの電源投入の様子を示すタイミング
図を示す。
【図６】 図６は、本発明による周波数シンセサイザにおけるプリセット・キャパシタの
充電の様子を示す。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 周波数シンセサイザであって： 縦続接続された位相比較器とチャージ・ポンプとループ・フィルタと電圧制御
    発振器とを有する位相ロック・ループであって、前記位相比較器の入力が前記電
    圧制御発振器の出力に結合され、前記ループ・フィルタは、前記周波数シンセサ
    イザの電源投入の際に周波数プリセット電圧を格納する第１キャパシタを有し、
    前記チャージ・ポンプがパワー・アップ端子に結合されるところの位相ロック・
    ループ；および トランジスタであって、その第１電極が前記パワー・アップ端子に結合され、
    その第２電極が前記第１キャパシタに結合され、その制御電極は前記パワー・ア
    ップ端子が電源投入信号を提供する場合に前記周波数プリセット電圧の格納を制
    御するためのものであるところのトランジスタ； を有することを特徴とする周波数シンセサイザ。
  2. 【請求項２】 更に、第１抵抗器および第２キャパシタを有し、前記第１抵
    抗器は前記制御電極および前記パワー・アップ端子の間に結合され、前記第２キ
    ャパシタは前記制御電極および基準端子の間に結合され、電源投入の際に、前記
    周波数プリセット値が、前記周波数シンセサイザによって形成することが可能な
    周波数帯域を表す電圧の範囲内に収まることを特徴とする請求項１記載の周波数
    シンセサイザ。
  3. 【請求項３】 更に、第２抵抗器を有し、前記第２抵抗器は前記第１キャパ
    シタおよび前記第２電極の間に結合されることを特徴とする請求項２記載の周波
    数シンセサイザ。
  4. 【請求項４】 前記ループ・フィルタが更に、前記第１キャパシタと直列に
    結合され且つ前記チャージ・ポンプの出力に結合された第３抵抗器と、直列に結
    合された第３抵抗器および第１キャパシタに並列に結合された第３キャパシタと
    を有することを特徴とする請求項１記載の周波数シンセサイザ。
  5. 【請求項５】 電源投入の際に、前記制御電極が前記周波数プリセット電圧
    の格納を制御するパルス信号を搬送し、前記パルス信号のパルス幅は、前記周波
    数シンセサイザによって形成されることが可能な周波数帯域を表現する電圧の範
    囲内に収まるように周波数プリセット電圧を定めることを特徴とする請求項１記
    載の周波数シンセサイザ。
  6. 【請求項６】 前記パルス幅が調節可能であることを特徴とする請求項５記
    載の周波数シンセサイザ。
  7. 【請求項７】 前記パルス信号がマイクロプロセッサによって生成されるこ
    とを特徴とする請求項５記載の周波数シンセサイザ。
  8. 【請求項８】 更に、抵抗器を有し、前記抵抗器は前記第１キャパシタおよ
    び前記第２電極の間に結合されることを特徴とする請求項５記載の周波数シンセ
    サイザ。
  9. 【請求項９】 受信局部発振信号を生成する周波数シンセサイザを有する受
    信機であって、前記周波数シンセサイザは： 縦続接続された位相比較器とチャージ・ポンプとループ・フィルタと電圧制御
    発振器とを有する位相ロック・ループであって、前記位相比較器の入力が前記電
    圧制御発振器の出力に結合され、前記ループ・フィルタは、前記周波数シンセサ
    イザの電源投入の際に周波数プリセット電圧を格納する第１キャパシタを有し、
    前記チャージ・ポンプがパワー・アップ端子に結合されるところの位相ロック・
    ループ；および トランジスタであって、その第１電極が前記パワー・アップ端子に結合され、
    その第２電極が前記第１キャパシタに結合され、その制御電極は前記パワー・ア
    ップ端子が電源投入信号を提供する場合に前記周波数プリセット電圧の格納を制
    御するためのものであるところのトランジスタ； を有することを特徴とする受信機。
  10. 【請求項１０】 送信局部発振信号を生成する周波数シンセサイザを有する
    送信機であって、前記周波数シンセサイザは： 縦続接続された位相比較器とチャージ・ポンプとループ・フィルタと電圧制御
    発振器とを有する位相ロック・ループであって、前記位相比較器の入力が前記電
    圧制御発振器の出力に結合され、前記ループ・フィルタは、前記周波数シンセサ
    イザの電源投入の際に周波数プリセット電圧を格納する第１キャパシタを有し、
    前記チャージ・ポンプがパワー・アップ端子に結合されるところの位相ロック・
    ループ；および トランジスタであって、その第１電極が前記パワー・アップ端子に結合され、
    その第２電極が前記第１キャパシタに結合され、その制御電極は前記パワー・ア
    ップ端子が電源投入信号を提供する場合に前記周波数プリセット電圧の格納を制
    御するためのものであるところのトランジスタ； を有することを特徴とする送信機。
  11. 【請求項１１】 受信および送信局部発振信号を生成する周波数シンセサイ
    ザを有する送受信機であって、前記周波数シンセサイザは： 縦続接続された位相比較器とチャージ・ポンプとループ・フィルタと電圧制御
    発振器とを有する位相ロック・ループであって、前記位相比較器の入力が前記電
    圧制御発振器の出力に結合され、前記ループ・フィルタは、前記周波数シンセサ
    イザの電源投入の際に周波数プリセット電圧を格納する第１キャパシタを有し、
    前記チャージ・ポンプがパワー・アップ端子に結合されるところの位相ロック・
    ループ；および トランジスタであって、その第１電極が前記パワー・アップ端子に結合され、
    その第２電極が前記第１キャパシタに結合され、その制御電極は前記パワー・ア
    ップ端子が電源投入信号を提供する場合に前記周波数プリセット電圧の格納を制
    御するためのものであるところのトランジスタ； を有することを特徴とする送受信機。
JP2001582915A 2000-05-10 2001-05-10 電源投入スイッチング過渡電流を減少させる回路を利用する位相ロック・ループを有する周波数シンセサイザ Pending JP2003533119A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00401281 2000-05-10
EP00401281.1 2000-05-10
PCT/EP2001/005477 WO2001086814A1 (en) 2000-05-10 2001-05-10 A frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients

Publications (1)

Publication Number Publication Date
JP2003533119A true JP2003533119A (ja) 2003-11-05

Family

ID=8173672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001582915A Pending JP2003533119A (ja) 2000-05-10 2001-05-10 電源投入スイッチング過渡電流を減少させる回路を利用する位相ロック・ループを有する周波数シンセサイザ

Country Status (6)

Country Link
US (1) US20030006848A1 (ja)
EP (1) EP1290796A1 (ja)
JP (1) JP2003533119A (ja)
KR (1) KR20020029900A (ja)
CN (1) CN1386325A (ja)
WO (1) WO2001086814A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0202884D0 (en) * 2002-02-07 2002-03-27 Nokia Corp Synthesiser
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
ATE328393T1 (de) * 2002-05-28 2006-06-15 Koninkl Philips Electronics Nv Pll-schaltung
DE60314384T2 (de) * 2003-06-17 2008-02-14 Freescale Semiconductor, Inc., Austin Filter für eine Phasenregelschleife
US6958657B2 (en) * 2003-08-15 2005-10-25 Nokia Corporation Tuning a loop-filter of a PLL
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
CN101534120B (zh) * 2009-04-09 2011-09-14 华为技术有限公司 锁相环电路及其充电方法
CN102904586B (zh) * 2012-10-25 2017-04-19 上海集成电路研发中心有限公司 一种超宽带发射机
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
US10442935B2 (en) 2016-08-06 2019-10-15 Hrl Laboratories, Llc Coatings combining oil-absorbing and oil-repelling components for increased smudge resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389899A (en) * 1991-08-30 1995-02-14 Fujitsu Limited Frequency synthesizer having quick frequency pull in and phase lock-in
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
US5473640A (en) * 1994-01-21 1995-12-05 At&T Corp. Phase-lock loop initialized by a calibrated oscillator-control value

Also Published As

Publication number Publication date
WO2001086814A1 (en) 2001-11-15
US20030006848A1 (en) 2003-01-09
EP1290796A1 (en) 2003-03-12
CN1386325A (zh) 2002-12-18
KR20020029900A (ko) 2002-04-20

Similar Documents

Publication Publication Date Title
US5694308A (en) Method and apparatus for regulated low voltage charge pump
US6799070B2 (en) Voltage control circuitry for charging ouput capacitor
US4896122A (en) Multiple bandwidth crystal controlled oscillator
JP2748676B2 (ja) Ｐｌｌ回路
US7551037B2 (en) PLL circuit having reduced pull-in time
US20030185028A1 (en) Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit
US20070075790A1 (en) Switching regulator duty cycle control in a fixed frequency operation
JP2003533119A (ja) 電源投入スイッチング過渡電流を減少させる回路を利用する位相ロック・ループを有する周波数シンセサイザ
US3958186A (en) Wideband phase locked loop transmitter system
US5914589A (en) Voltage boosting circuit for high-potential-side MOS switching transistor
EP1078449B1 (en) Apparatus and method for minimizing turn-on time for a crystal oscillator
US6822884B1 (en) Pulse width modulated charge pump
US5359300A (en) Phase locked loop (PLL) having a power supply circuit
JPH01157612A (ja) 電圧制御発振回路
WO2002039568A2 (en) Boost doubler circuit
US6353403B1 (en) Fast ramping of control voltage with enhanced resolution
CA2550284A1 (en) Method and apparatus for reduced noise band switching circuits
US4343043A (en) Radio having a crescendo audio alarm
US6246213B1 (en) Device having battery-save circuitry and method of operation
JPS6023369B2 (ja) 電源供給回路
JP2927937B2 (ja) Ｐｌｌ周波数シンセサイザ
JPH104350A (ja) Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール
JPH02148914A (ja) Ｐｌｌ周波数シンセサイザ装置
JPH0955656A (ja) Ｐｌｌ回路
JPS5922421B2 (ja) 無線通信機