CN1386325A - 用于减少加电切换瞬变的具有锁相环的频率合成器 - Google Patents

用于减少加电切换瞬变的具有锁相环的频率合成器 Download PDF

Info

Publication number
CN1386325A
CN1386325A CN01801956A CN01801956A CN1386325A CN 1386325 A CN1386325 A CN 1386325A CN 01801956 A CN01801956 A CN 01801956A CN 01801956 A CN01801956 A CN 01801956A CN 1386325 A CN1386325 A CN 1386325A
Authority
CN
China
Prior art keywords
capacitor
bring
voltage
frequency synthesizer
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01801956A
Other languages
English (en)
Inventor
J·L·科尔多巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1386325A publication Critical patent/CN1386325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一种锁相环频率合成器(8),它包括电荷泵(9)和带有频率预置电容器的环路滤波器(27)。频率合成器(8)包括一个晶体管(34),该晶体管的一个主电极(36)与频率预置电容器相连接。晶体管(34)的另一个主电极(35)与提升功率端子(32)相连接,提升功率端子(32)同时还与电荷泵(21)连接。一旦加电,在电荷泵的第一脉冲之前,晶体管(34)引发频率预置电容器(27)迅速充电。

Description

用于减少加电切换瞬变的具有锁相环的频率合成器
发明背景
1.发明领域
本发明涉及一种频率合成器，它用于收发信机、接收机或发射机等，更具体而言，是用于功率提升时频率预置的频率合成器。
2.相关技术描述
在美国专利5,389,899中，公开了一种包括锁相环电路的频率合成器。该锁相环有一个相比较器、一个电荷泵、一个环路滤波器和一个电压控制的振荡器。提供给该频率合成器输出信号的电压控制的振荡器的输出，通过一个分频器耦合到相比较器的输入。一个参照振荡器被耦合到该相比较器的另一输入。锁相环使频率合成器牵引和锁定到一个具体的频率。这种锁相环合成器在本技术领域中是众所周知的。此外，环路滤波器有一个频率预置电容器，同时锁相环合成器有一个预置电路，为的是在切换电压控制的振荡器输出时使频率预置电容器快速充放电。预置电路包括一个预置值ROM表，一个耦合到ROM表的数字/模拟转换器，一个CPU和一个控制开关或者是耦合数字/模拟转换器的输出到频率预置电容器的开关。预置电路的运行如下：在减少功率或节约功率的模式中，频率合成器并且因此电荷泵切断，CPU引发ROM表寻址，以使预置值从ROM表读出，此值对应于在频率合成器里要设定的新频率。读出的预置值被数字/模拟转换器转换成模拟值，并被馈送到在节约功率模式期间在适当定时被接通的开关。随着该开关的接通，读出的预置值被转换成一模拟值，它加到环路滤波器的电容器上。其结果，环路滤波器的电容器进行充电或放电以使加在电容器上的电压对应于读出的预置值。当节约功率信号断开时，取消节约功率模式，该开关被切断，由此断开电容器和预置电路的连接，同时启动合成器的正常运行以便以规定的目标频率实现频率锁定和相位锁定。所以，使用一种由寻址ROM和一个数字/模拟转换器所构成精巧的和复杂的电路，预置发生在节约功率模式，并且此后在取消节约功率模式同时提升频率合成器的频率以及因此提升电荷泵的功率时，进行频率锁定和相位锁定。
发明概述
本发明的目的是提供一种具有简单的频率预置电路的锁相环频率合成器，它具有一种频率预置电容器。
本发明的另一目的是提供这样的一种频率预置电路，它同一种包含在频率合成器中的电荷泵协同并运行在同时提升电荷泵和频率预置电路功率之时。
本发明的另一目的是提供这样一种预置电路，在同时提升电荷泵和预置电路的功率之后的一段预定时间内，它自动成为对环路滤波器中的电容器的充电不起作用。
本发明的另一个目的是提供可调的充电时间。
根据本发明提供的频率合成器包括：一种包括相比较器的级联结构的锁相环、一个电荷泵、一个环路滤波器和一个电压控制的振荡器，该相比较器的输入耦合到该电压控制的振荡器的输出。环路滤波器包括第一电容器的，此电容器在提升频率合成器的功率时储存频率预置电压，并且电荷泵耦合到提升功率端子；以及一个晶体管，其第一主电极耦合到提升功率端子，第二主电极耦合到第一电容器，以及一个控制电极在提升功率端子传送提升功率信号时控制所述频率预置电压的储存。
本发明是基于这样的了解，即通过锁相环和预置电路的配合，合成器的输出频率快速稳定，借助于此，回路电容器充电，同时锁相环的牵引和锁定都是在非功率节约模式下进行的。
在具有电荷泵但没有频率预置电容器和预置电路的锁相环合成器中，由于电压控制的振荡器的电压控制信号的过调与待定的频率间距成正比，或者是电荷泵应运行在比本发明的频率合成器更高电压下，或者是电压控制的振荡器应运行在比本发明的频率合成器更高的控制电压下。在较高频率下运行电荷泵导致较高的功率消耗，而在较高控制电压增益下运行电压控制的振荡器导致相噪声性能下降。
在第一实施方案中，预置电路包括一个耦合到控制电极的RC电路。由此方法，晶体管在功率提升后一预定的时间完成自动切断。最好是如此选择RC电路的参数，使频率预置电压基本上稳定在代表由频率合成器所能产生的频带的电压范围的中间。在电荷泵功率提升和通过RC电路自动切断晶体管的同时，典型地在功率上升之后和电荷泵的第一脉冲之前，频率预置电容器充电极快。
在第二实施方案中，预置电路受到一脉冲控制，此脉冲在电荷泵功率提升时被加到控制电极上。最好此脉冲宽度可调的。由此方法，晶体管快速接通和断开，同时频率预置电容器随已加电的电荷泵快速充电。此脉冲最好在一个微处理器的输出门产生，在适当编程之后微处理器能容易地改变脉冲的宽度。通过调节脉冲宽度，环路滤波器的电容器能被预置到一个值，它能使频率合成器在一频带内快速稳定于所要的输出频率，典型地甚至是在已加电之后的电荷泵开始工作之前。
附图的简要说明
图1是根据本发明的收发信机的方框图。
图2示出一种根据本发明的频率合成器
图3示出一种根据本发明的频率预置控制电路的第一实施方案。
图4示出一种根据本发明的频率预置控制电路的第二实施方案。
图5示出一种根据本发明的说明频率合成器功率提升的定时图。
图6示出一种根据本发明的在频率合成器中预置电容器的充电。
所有图上使用相同的参照编号表示相同的特征。
实施方案详述
图1是根据本发明的收发信机1的方框图。该收发信机1包括一根天线2，该天线在接收支路中经由接收/发射开关4耦合到低噪音放大器3上。此低噪音放大器3耦合到减频转换器5上。在发射支路中收发信机1进一步包括一个提升频率转换器6，该转换器经由功率放大器7耦合到接收/发射开关4上。此收发信机1进一步包括根据本发明的频率合成器8，和具有RAM10和ROM11的微控制器9。ROM11是编程的ROM以控制收发信机1。部分可能是非易失的RAM10储存数据由编程的ROM11所使用。示出的是一种一个运行在相同的接收和发射频带的合成器收发信机。对于运行在不同接收和发射频带，收发信机有两个频率合成器，并且，对全双工运行的情况，采用天线共用器取代接收/发射开关。在所示装置只是一个接收机的情况下，没有接收/发射开关和发射支路；在所示装置只是一个发射机的情况下，则没有接收/发射开关和接收支路。
图2示出根据本发明的频率合成器8。此频率合成器8包括一种相比较器20的级联结构、一个电荷泵21、一个环路滤波器22、和一个电压控制的振荡器23。正如在本技术领域中众所周知的那样，电荷泵21提供一个极性的电流脉冲，它引起电压控制的振荡器23的控制电压升高，同时提供一个反极性电流脉冲，它减少电压控制的振荡器23的控制电压，这些脉冲的间隔相等，例如，5μs。示出的合成器是锁相环合成器。相比较器20的输入24经由一个分频器26耦合到电压控制的振荡器23的一个输出25。环路滤波器22包括电容器27，该电容器用于在频率合成器功率提升时，储存频率预置电压Vc。环路滤波器8进一步包括同电容器27串联的电阻28，以及同电阻28和电容器27构成的串联电路相并联的电容器29。环路滤波器8进一步包括在电荷泵和电压控制的振荡器23之间的电阻30，此电阻的一端与电阻28和电容器29相连接，它的另一端同电容器31相连。电荷泵21为提升频率合成器8的功率耦合到功率提升端子32。频率合成器8进一步包括频率预置控制电路33。频率预置控制电路包括晶体管34，其主电极35耦合到功率提升端子，其主电极36经由电阻37耦合到电阻28和电容器27的连接点38，同时其控制电极39在功率提升端子32传送功率提升信号P-up时，控制频率预置电压Vc的储存。
图3示出根据本发明的频率预置控制电路33的第一实施方案。除了晶体管34和电阻37，频率预置控制电路33还包括在功率提升端子32和控制电极39之间耦合的电阻50，和在控制电极39和地GND之间耦合的电容器51。
图4示出根据本发明的频率预置控制电路33的第二实施方案。除了晶体管34和电阻37，频率预置控制电路33还包括在微控制器9的门61和控制电极39之间耦合的电阻60。
图5示出在第一实施方案中，说明根据本发明的频率合成器8在提升功率时运行的定时图解。示出的是在功率提升端子32上的电压A，在控制电极39上的电压B，在连接点38上的电压C，和跨接在电容器27上的电压Vc。在t＝t0时施加功率提升信号P_up，由电阻50和电容器51构成的RC电路，使晶体管进入饱并一直到t＝t1，电容器51通过电阻50充电到一电压为止，该电压近似于功率提升信号电压P_up负0.6V的。在t＝t1之后，晶体管34起开路作用，并且不再影响锁相环合成器的回路响应。如图所示，预置电路使电容器27快速充电到电压Vco，最好落在代表由合成器8产生的频带的电压范围R的中间。电荷泵21使频率合成器8从预置频率起稳定于所要的频率。由于快速预置值接近于所要的最终电压，因此频率，频率稳定显示出降低的过调。除了对电容器27充电，通过电阻28，对电容器29也进行充电。最好，电容器27比电容器29有更高的电压。通过将晶体管34耦合到较高电压的电容器27，晶体管的漏电流的影响就很小了。最好，RC电路的参数这样确定，使电容器27在电压提升之后电荷泵21第一脉冲之前获得预置电压。
图6示出在第二实施方案中，根据本发明的频率合成器8中的预置电容器27的充电。所示的是由门61输出的电压D，和在连接点38处的电压D。此电压D是在门61由编程的微控制器9产生的一个脉冲70。脉冲70的脉冲宽度71通过微控制器9是可调节的，并与所要锁定频率相关。选择此脉冲宽度71使预置电压对应于电压控制的振荡器23的控制输入的最终电压，它代表被锁定的频率。所示的直线上升的电压E给电容器27充电。
鉴于前述，对于本领域熟练人员，很显然，在以下附属的权利要求所限定的本发明的精神实质和范围内可以进行各种改进，并且并不局限于本发明所提供的实例。术语“包括”不排除权利要求所列出之外的其它要素或步骤的存在。

Claims (11)

1.一种频率合成器(8)，该合成器包括：
一种包括一个相比较器(20)的级联结构的锁相环、一个电荷泵(21)、一个环路滤波器(22)和一个电压控制的振荡器(23)，该相比较器(20)的输入(24)耦合到电压控制的振荡器(23)的输出(25)，该环路滤波器(22)包括第一电容器(27)，当频率合成器提升功率时，此电容器用于储存频率预设置电压(Vc)，电荷泵(21)耦合到提升功率端子(32)；和
晶体管(34)的第一主电极(35)耦合到提升功率端子(32)，第二主电极(36)耦合到第一电容器(27)上，以及控制电极(39)在提升功率端子(32)传送提升功率信号(P_up)时控制频率预置电压(VC)的储存。
2.如权利要求1中所要求的频率合成器(8)，该频率合成器还包括第一电阻(50)和第二电容器(51)，该第一电阻(50)耦合在控制电极(39)和提升功率端子(32)之间，并且第二电容器(51)耦合在控制电极(39)和参考端子(GND)之间，当提升功率时，频率预置电压(Vc)稳定在代表频率合成器(8)所产生的频带的电压(R)范围内。
3.如权利要求2中所要求的频率合成器(8)，该频率合成器还包括第二电阻(37)，该第二电阻(37)耦合在第一电容器(27)和第二主电极(36)之间。
4.如权利要求1中所要求的频率合成器(8)，其中环路滤波器(22)进一步包括第三电阻(28)，它同第一电容器(27)串联并耦合到电荷泵(21)的输出上，以及第三电容器(31)并联耦合到所述的串联耦合的第三电阻(28)和第一电容器(27)。
5.如权利要求1中所要求的频率合成器(8)，其中在提升功率时，控制电极(39)传送一个控制频率预置电压(Vc)储存的脉冲信号(70)，该脉冲信号(70)的脉冲宽度决定频率预置电压(Vc)稳定在代表所述频率合成器所产生的频带的电压(R)范围内。
6.如权利要求5中所要求的频率合成器(8)，其中脉冲宽度是可调的。
7.如权利要求5中所要求的频率合成器(8)，其中脉冲信号(70)是由微处理器(9)产生的。
8.如权利要求5中所要求的频率合成器(8)，该频率合成器还包括一个电阻(37)，该电阻(37)耦合在第一电容器(27)和第二主电极(36)之间。
9.一种具有频率合成器(8)的用于产生接收机本机振荡器信号的接收机，所述频率合成器(8)包括：
一种包括一个相比较器(20)的级联结构的锁相环、一个电荷泵(21)、一个环路滤波器(22)和一个电压控制的振荡器(23)，该相比较器(20)的输入(24)耦合到电压控制的振荡器(23)的输出(25)，该环路滤波器(22)包括第一电容器(27)，当频率合成器提升功率时，此电容器用于储存频率预设置电压(Vc)，电荷泵(21)耦合到提升功率端子(32)；和
晶体管(34)的第一主电极(35)耦合到提升功率端子(32)，第二主电极(36)耦合到第一电容器(27)，以及控制电极(39)在提升功率端子(32)传送提升功率信号(P_up)时，控制频率预置电压(Vc)的储存。
10.一种具有频率合成器(8)的用于产生发射机本机振荡器信号的发射机，所述频率合成器(8)包括：
一种包括一个相比较器(20)的级联结构的锁相环、一个电荷泵(21)、一个环路滤波器(22)和一个电压控制的振荡器(23)，该相比较器(20)的输入(24)耦合到电压控制的振荡器(23)的输出(25)，该环路滤波器(22)包括第一电容器(27)，当频率合成器提升功率时，此电容器用于储存频率预设置电压(Vc)，电荷泵(21)耦合到提升功率端子(32)；和
晶体管(34)的第一主电极(35)耦合到提升功率端子(32)，第二主电极(36)耦合到第一电容器(27)，以及控制电极(39)在提升功率端子(32)传送提升功率信号(P_up)时，控制频率预置电压(Vc)的储存。
11.一种具有频率合成器(8)的用于产生接收机和发射机的本机振荡器信号的收发信机，所述频率合成器(8)包括：
一种包括一个相比较器(20)的级联结构的锁相环、一个电荷泵(21)、一个环路滤波器(22)和一个电压控制的振荡器(23)，该相比较器(20)的输入(24)耦合到电压控制的振荡器(23)的输出(25)，该环路滤波器(22)包括第一电容器(27)，当频率合成器提升功率时，此电容器用于储存频率预设置电压(Vc)，电荷泵(21)耦合到提升功率端子(32)；和
晶体管(34)的第一主电极(35)耦合到提升功率端子(32)，第二主电极(36)耦合到第一电容器(27)，以及控制电极(39)在提升功率端子(32)传送提升功率信号(P_up)时，控制频率预置电压(Vc)的储存。
CN01801956A 2000-05-10 2001-05-10 用于减少加电切换瞬变的具有锁相环的频率合成器 Pending CN1386325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00401281 2000-05-10
EP00401281.1 2000-05-10

Publications (1)

Publication Number Publication Date
CN1386325A true CN1386325A (zh) 2002-12-18

Family

ID=8173672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01801956A Pending CN1386325A (zh) 2000-05-10 2001-05-10 用于减少加电切换瞬变的具有锁相环的频率合成器

Country Status (6)

Country Link
US (1) US20030006848A1 (zh)
EP (1) EP1290796A1 (zh)
JP (1) JP2003533119A (zh)
KR (1) KR20020029900A (zh)
CN (1) CN1386325A (zh)
WO (1) WO2001086814A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839548B (zh) * 2003-06-17 2010-10-27 飞思卡尔半导体公司 锁相环滤波器
CN1813406B (zh) * 2003-08-15 2012-01-11 诺基亚公司 自动调谐锁相环的环路滤波器的方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0202884D0 (en) 2002-02-07 2002-03-27 Nokia Corp Synthesiser
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
WO2003100980A1 (en) * 2002-05-28 2003-12-04 Koninklijke Philips Electronics N.V. Pll circuit
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
CN101534120B (zh) * 2009-04-09 2011-09-14 华为技术有限公司 锁相环电路及其充电方法
CN102904586B (zh) * 2012-10-25 2017-04-19 上海集成电路研发中心有限公司 一种超宽带发射机
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
US10442935B2 (en) 2016-08-06 2019-10-15 Hrl Laboratories, Llc Coatings combining oil-absorbing and oil-repelling components for increased smudge resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993005578A1 (en) * 1991-08-30 1993-03-18 Fujitsu Limited Frequency synthesizer
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
US5473640A (en) * 1994-01-21 1995-12-05 At&T Corp. Phase-lock loop initialized by a calibrated oscillator-control value

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839548B (zh) * 2003-06-17 2010-10-27 飞思卡尔半导体公司 锁相环滤波器
CN1813406B (zh) * 2003-08-15 2012-01-11 诺基亚公司 自动调谐锁相环的环路滤波器的方法及装置

Also Published As

Publication number Publication date
US20030006848A1 (en) 2003-01-09
WO2001086814A1 (en) 2001-11-15
EP1290796A1 (en) 2003-03-12
KR20020029900A (ko) 2002-04-20
JP2003533119A (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
US6781425B2 (en) Current-steering charge pump circuit and method of switching
US7215936B2 (en) Super-regenerative receiver including phase-locked loop
US11469667B2 (en) Constant on-time converter with frequency control
US4987387A (en) Phase locked loop circuit with digital control
US5825640A (en) Charge pump circuit and method
US5963100A (en) Frequency synthesizer having a speed-up circuit
JP2748676B2 (ja) Ｐｌｌ回路
US20040130364A1 (en) Charge pump circuit and PLL circuit using same
CN1386325A (zh) 用于减少加电切换瞬变的具有锁相环的频率合成器
CA1219640A (en) Circuit arrangement comprising a voltage-controlled oscillator operable with different sensitivities
US4506233A (en) Bandwidth control circuit for a phase locked loop
KR20010052061A (ko) 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법
EP1182780B1 (en) Phase locked loop having a reduced lock time
JPH01157612A (ja) 電圧制御発振回路
US4123726A (en) Circuit for synchronizing the oscillation of an oscillator keyed by a pulse, with a reference oscillation
US7167063B2 (en) Method and apparatus for reduced noise band switching circuits
US5502411A (en) Frequency synthesizer
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
CN104967448A (zh) 锁相环快速锁定电路及其控制方法
US20020017958A1 (en) Phase lock circuit
US6016069A (en) Attenuating systems and methods for acquiring synchronization in phase locked loops
JP4066500B2 (ja) Ｐｌｌ回路
US6949980B2 (en) Phase-locked loop with high frequency adjustment of the operating range of the oscillator
CN219875717U (zh) 一种振荡器电路、频率产生单元及微处理芯片
EP1273101A1 (en) Fast ramping of control voltage with enhanced resolution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication