KR20020029900A - 전력-온 스위칭 과도 현상을 감소시키기 위한 회로를구비하는 위상-동기 루프를 포함하는 주파수 신시사이저 - Google Patents

전력-온 스위칭 과도 현상을 감소시키기 위한 회로를구비하는 위상-동기 루프를 포함하는 주파수 신시사이저 Download PDF

Info

Publication number
KR20020029900A
KR20020029900A KR1020027000155A KR20027000155A KR20020029900A KR 20020029900 A KR20020029900 A KR 20020029900A KR 1020027000155 A KR1020027000155 A KR 1020027000155A KR 20027000155 A KR20027000155 A KR 20027000155A KR 20020029900 A KR20020029900 A KR 20020029900A
Authority
KR
South Korea
Prior art keywords
power
frequency
capacitor
frequency synthesizer
terminal
Prior art date
Application number
KR1020027000155A
Other languages
English (en)
Inventor
요세 엘. 코르도바
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20020029900A publication Critical patent/KR20020029900A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

위상-동기 루프 신시사이저(8)는 주파수 프리세트 커패시터(27)를 구비한 루프 필터(22)와 충전 펌프(21)를 구비한다. 신시사이저(8)는 한 메인 전극(36)이 주파수 프리세트 커패시터에 연결되는 트랜지스터(34)를 구비한다. 트랜지스터(34)의 또 다른 메인 전극(35)은 충전 펌프(21)에 또한 연결되는 전력-업 단자(32)에 연결된다. 전력-업 시에, 트랜지스터(34)는 주파수 프리세트 커패시터(27)로 하여금 충전 펌프(21)의 제 1 펄스 이전에 신속하게 충전되도록 야기한다.

Description

전력-온 스위칭 과도 현상을 감소시키기 위한 회로를 구비하는 위상-동기 루프를 포함하는 주파수 신시사이저{A FREQUENCY SYNTHESIZER HAVING A PHASE-LOCKED LOOP WITH CIRCUIT FOR REDUCING POWER-ON SWITCHING TRANSIENTS}
미국 특허 제 5,389,899호에서는 위상-동기 루프 회로를 포함하는 주파수 신시사이저가 개시되어 있다. 위상-동기 루프 회로는 위상 비교기, 충전 펌프, 루프 필터, 및 전압 제어 발진기를 구비한다. 주파수 신시사이저의 출력 신호를 제공하는 전압 제어 발진기의 출력단은 주파수 분할기를 통해서 위상 비교기의 입력단에 연결된다. 기준 발진기가 위상 비교기의 또 다른 입력단에 연결된다. 위상-동기 루프는 주파수 신시사이저로 하여금 특정 주파수로 풀-인(pull-in)하고 록-인(lock-in)하도록 야기한다. 그러한 위상-동기 루프 신시사이저는 해당 기술 분야에 잘 알려져 있다. 그 외에도, 루프 필터는 주파수 프리세트 커패시터를 구비하고, 위상-동기 루프 신시사이저는 전압 제어 발진기의 출력을 스위칭하기 위한 주파수 프리세트 커패시터를 신속하게 충전 또는 방전시키는 프리세트 회로를 구비한다. 프리세트 회로는 프리세트 값에 대한 ROM-테이블, ROM-테이블에 연결되는 디지털-아날로그 변환기, CPU, 및 상기 디지털-아날로그 변환기의 출력단을 주파수 프리세트 커패시터에 연결하는 제어식 스위치나 스위치들을 포함한다. 프리세트 회로의 동작은 다음과 같다. 전력-다운 또는 전력 절감 모드에서는, 주파수 신시사이저 및 그에 따른 스위칭 오프된 충전 펌프를 통해, CPU는, 주파수 신시사이저에서 설정될 새로운 주파수에 대응하는 ROM-테이블로부터 프리세트 값이 판독되도록 ROM 테이블의 어드레싱을 야기한다. 판독된 프리세트 값은 디지털-아날로그 변환기에 의해 아날로그 값으로 변환되고, 전력 절감 모드 기간 동안 적절한 시간에 턴 온 되는 스위치에 공급된다. 스위치가 턴 온 되면, 판독된 프리세트 값은 루프 필터의 커패시터에 인가되는 아날로그 값으로 변환된다. 그 결과, 루프 필터의 커패시터에 대한 충전이나 방전은, 커패시터 양단에 걸리는 전압이 판독된 프리세트 값에 대응하게 이루어지도록 수행된다. 전력 절감 신호가 스위칭 오프되었을 때, 즉 전력 절감 모드를 중지시켰을 때, 스위치는 턴 오프됨으로써, 본 회로로부터 커패시터를 연결해제하고 설정 목표 주파수로 주파수 록-인 및 위상-록-인을 달성하도록 신시사이저의 정상적인 동작을 개시한다. 그럼으로써, 어드레싱된 ROM 및 디지털-아날로그 변환기에 의해서 형성된 정교하고 복잡한 회로를 사용하여, 프리세팅이 전력 절감 모드에서 발생하고, 그런 다음, 주파수 록-인 및 위상-록-인이 전력-절감 모드를 중지하고 주파수 신시사이저를 전력-업시킴으로써 충전 펌프를 전력-업시키는 동안에 발생한다.
본 발명은 트랜시버, 수신기, 또는 송신기 등에서 사용하기 위한 주파수 신시사이저에 관한 것으로, 더 상세히는, 전력-업 시에 주파수 프리세트(preset)를 갖는 주파수 신시사이저에 관한 것이다.
도 1은 본 발명에 따른 트랜시버의 블록도.
도 2는 본 발명에 따른 주파수 신시사이저를 나타내는 도면.
도 3은 본 발명에 따른 주파수 프리세트 제어 회로의 제 1 실시예를 나타내는 도면.
도 4는 본 발명에 따른 주파수 프리세트 제어 회로의 제 2 실시예를 나타내는 도면.
도5는 본 발명에 따른 주파수 신시사이저의 전력-업을 예시하는 타이밍도.
도 6은 본 발명에 따른 주파수 신시사이저 내의 프리세트 커패시터에 대한 충전을 나타내는 도면.
도면들에 걸쳐서, 동일한 특징부에는 동일한 참조 번호가 사용된다.
본 발명의 목적은 간단한 주파수 프리세트 회로와 함께, 주파수 프리세트 커패시터를 구비하는 위상-동기 루프 주파수 신시사이저를 제공하는데 있다.
본 발명의 또 다른 목적은, 그러한 주파수 프리세트 회로가 충전 펌프와 주파수 프리세트 회로를 동시에 전력-업시키는 동안에 주파수 신시사이저에 포함된 충전 펌프와 협력하여 동작하는 것을 제공하는데 있다.
본 발명의 또 다른 목적은, 충전 펌프와 프리세트 회로의 동시적인 전력-업 이후 사전 결정된 시간에는 자동적으로 루프 필터 내의 커패시터를 충전시키도록 동작되지 않는 그러한 프리세트 회로를 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 조정가능한 충전 시간을 제공하는데 있다.
본 발명에 따라,
위상 비교기, 충전 펌프, 루프 필터, 및 전압 제어 발진기의 직렬 배열을 포함하는 위상-동기 루프로서, 상기 위상 비교기의 입력단은 상기 전압 제어 발진기의 출력단에 연결되고, 상기 루프 필터는 상기 주파수 신시사이저의 전력-업 시에 주파수 프리세트 전압을 저장하기 위한 제 1 커패시터를 포함하며, 상기 충전 펌프는 전력-업 단자에 연결되는, 상기 위상-동기 루프와;
제 1 메인 전극은 상기 전력-업 단자에 연결되고, 제 2 메인 전극은 상기 제 1 커패시터에 연결되며, 제어 전극은 상기 전력-업 단자가 전력-업 신호를 전달할 때 상기 주파수 프리세트 전압의 상기 저장을 제어하는, 트랜지스터를 포함하는 주파수 신시사이저가 제공된다.
본 발명은, 프리세트 회로와 위상-동기 루프의 협력을 통해서 신시사이저의출력 주파수가 신속하게 안정됨으로써, 루프 커패시터의 충전과 위상 동기 루프의 풀-인 및 록-인은 모두 비-전력 절감 모드에서 수행된다는 식견에 기초한다.
충전 펌프를 구비하지만 주파수 프리세트 커패시터와 프리세트 회로는 구비하지 않는 위상-동기 루프 신시사이저에서는, 전압 제어 발진기의 전압 제어 신호의 오버슈트가 수행될 주파수 단계에 비례한다는 사실로 인해서, 충전 펌프는 본 발명의 주파수 신시사이저 보다 더 높은 전압에서 동작하여야 하거나 또는 전압 제어 발진기가 본 발명의 주파수 신시사이저 보다 더 높은 제어 전압 제어에서 동작하여야 한다. 더 높은 주파수로의 충전 펌프의 동작은 더 높은 전력 소모를 발생시키고, 반면에 더 높은 제어 전압 이득에서의 전압 제어 발진기의 동작은 위상 잡음 성능의 감소를 발생시킨다.
제 1 실시예에서, 프리세트 회로는 제어 전극에 연결된 RC-회로를 포함한다. 이를 통해, 트랜지스터가 전력-업 이후 사전 결정된 시간에 자동적으로 차단되는 것이 이루어진다. RC-회로는, 상기 주파수 프리세트 전압이 상기 주파수 신시사이저에 의해 생성가능한 주파수 대역을 나타내는 전압 범위의 중간에 실질적으로 놓이도록 바람직하게 그 크기가 정해진다. 충전 펌프의 동시적인 전력-업과 RC-회로를 통한 트랜지스터의 자동적인 차단에 의해, 주파수 프리세트 커패시터의 충전은 전형적으로 전력-업이 이루어진 이후에 충전 펌프의 제 1 펄스 이전에 매우 빠르게 이루어진다.
제 2 실시예에서, 프리세트 회로는 충전 펌프의 전력-업 시에 제어 전극에 인가되는 펄스에 의해서 제어된다. 바람직하게, 펄스의 펄스폭은 조정가능하다. 이로써, 트랜지스터는 신속하게 스위칭 온 및 오프되고, 주파수 프리세트 커패시터는 이미 전력 온된 충전 펌프를 통해 신속하게 충전된다. 펄스는 적절하게 프로그래밍되었을 때 펄스폭을 쉽게 변경시킬 수 있는 마이크로프로세서의 출력 게이트에서 생성되는 것이 바람직하다. 펄스폭을 조정함으로써, 루프 필터의 커패시터는, 전형적으로는 심지어 충전 펌프가 전력 온된 이후에 작동을 시작하기 이전에, 주파수 신시사이저로 하여금 신속하게 주파수 대역 내의 원하는 출력 주파수로 안정되도록 야기하는 값으로 프리세트될 수 있다.
도 1은 본 발명에 따른 트랜시버(1)의 블록도이다. 트랜시버(1)는 수/송신스위치(4)를 통해 수신 브랜치 내의 저잡음 증폭기(3)에 연결되는 안테나(2)를 포함한다. 저잡음 증폭기(3)는 주파수 하향-변환기(5)에 연결된다. 트랜시버(1)는 또한, 송신 브랜치 내에, 전력 증폭기(7)를 통해 수/송신 스위치(4)에 연결되는 주파수 상향-변환기(6)를 포함한다. 트랜시버(1)는 또한 본 발명에 따른 주파수 신시사이저(8)와, RAM(10) 및 ROM(11)을 구비하는 마이크로 제어기(9)를 포함한다. ROM(11)은 트랜시버(1)를 제어하기 위해 프로그래밍된 ROM이다. RAM(10)은, 부분적으로 비-활성일 수 있고, 저장된 프로그램 ROM(11)에 의해 사용될 데이터를 저장한다. 동일한 수신 및 송신 대역에서 동작하는 단일 신시사이저 트랜시버가 도시되어 있다. 다른 수신 및 송신 대역에서의 동작을 위해, 트랜시버는 두 개의 주파수 신시사이저를 구비하고, 완전한 듀플렉스 동작을 위해, 수/송신 스위치 대신에 듀플렉서를 구비한다. 도시된 디바이스는 수신기 전용일 수 있다. 그 경우에, 수/송신 스위치 및 송신 브랜치가 빠지게 된다. 도시된 디바이스는 송신기 전용일 수 있다. 그 경우에, 수/송신기 스위치 및 수신 브랜치가 빠지게 된다.
도 2는 본 발명에 따른 주파수 신시사이저(8)를 도시하고 있다. 주파수 신시사이저(8)는 위상 비교기(20), 충전 펌프(21), 루프 필터(22), 및 전압 제어 발진기(23)로 이루어진 직렬 배열(cascade arrangement)을 포함한다. 해당 분야에서 잘 알려진 바와 같이, 충전 펌프(21)는 전압 제어 발진기(23)의 제어 전압 증가를 야기하는 한 극성의 전류 펄스와, 전압 제어 발진기(23)의 제어 전압 감소를 야기하는 반대 극성의 전류 펄스를 제공하는데, 상기 펄스는 예를 들어 5 ㎲의 등거리 간격을 갖는다. 도시된 신시사이저는 위상-동기 루프 신시사이저이다. 위상비교기(20)의 입력단(24)은 주파수 분할기(26)를 통해서 전압 제어 발진기(23)의 출력단(25)에 연결된다. 루프 필터(22)는 주파수 신시사이저(8)의 전력-업 시에 주파수 프리세트 전압(Vc)을 저장하기 위한 커패시터(27)를 포함한다. 루프 필터(22)는 또한 커패시터(27)와 직렬로 연결된 저항(28)과, 상기 저항(28) 및 커패시터(27)로 이루어진 직렬 배열에 병렬로 연결된 커패시터(29)를 포함한다. 루프 필터(22)는 또한 충전 펌프와 전압 제어 발진기(23)의 사이에 저항(30)을 포함하는데, 상기 저항(30)의 한쪽 종단에는 저항(28)과 커패시터(29)가 연결되고, 그것의 또 다른 종단에는 커패시터(31)가 연결된다. 충전 펌프(21)는 주파수 신시사이저(8)의 전력-업을 위한 전력-업 단자(32)에 연결된다. 주파수 신시사이저(8)는 또한 주파수 프리세트 제어 회로(33)를 포함한다. 주파수 프리세트 제어 회로는 트랜지스터(34)를 포함하는데, 상기 트랜지스터(34)의 메인 전극(35)은 전력-업 단자에 연결되고, 그것의 메인 전극(36)은 저항(37)을 통해서 저항(28)과 커패시터(27)의 접점(38)에 연결되며, 그것의 제어 전극(39)은 전력-업 단자(32)가 전력-업 신호(P_up)를 전달할 때 주파수 프리세트 전압(Vc)의 저장을 제어한다.
도 3은 본 발명에 따른 주파수 프리세트 제어 회로(33)의 제 1 실시예를 도시하고 있다. 트랜지스터(34)와 저항(37) 외에도, 주파수 프리세트 제어 회로(33)는 전력-업 단자(32)와 제어 전극(39) 사이에 연결되는 저항(50)과, 제어 전극(39)과 접지(GND) 사이에 연결되는 커패시터(51)를 포함한다.
도 4는 본 발명에 따른 주파수 프리세트 제어 회로의 제 2 실시예를 도시하고 있다. 트랜지스터(34)와 저항(37) 외에도, 주파수 프리세트 제어 회로(33)는 제어 전극(39)과 마이크로제어기(9)의 게이트(61) 사이에 연결되는 저항(60)을 포함한다.
도 5는 제 1 실시예에서 본 발명에 따른 주파수 신시사이저(8)의 동작을 전력-업시키는 것을 도시하는 타이밍도를 나타내고 있다. 전력-업 단자(32)에서의 전압(A), 제어 전극(39)에서의 전압(B), 접점(38)에서의 전압(C), 및 커패시터(27) 양단에 걸치는 전압(Vc)이 도시되어 있다. t=t0에 전력-업 신호(P_up)를 인가하였을 때, 저항(50)과 커패시터(51)에 의해서 형성된 RC-회로는, t=t1에서 커패시터(51)가 거의 전력-업 신호(P_up)의 전압에서 0.6V를 뺀 전압까지 저항(50)을 통해 충전될 때까지, 트랜지스터(34)를 포화상태로 유지한다. t=t1이후에, 트랜지스터(34)는 개방 회로로서 동작하고, 위상-동기 루프 신시사이저의 루프 응답에 더 이상 영향을 주지 않는다. 도시된 바와 같이, 본 회로는 커패시터(27)로 하여금, 바람직하게는 신시사이저(8)에 의해 생성되는 주파수 대역을 나타내는 전압 범위(R)의 중간인 전압(Vco)까지 신속하게 충전되도록 야기한다. 충전 펌프(21)는 주파수 신시사이저(8)로 하여금 프리세트 주파수로부터 시작해서 원하는 주파수에서 안정되도록 야기한다. 원하는 최종 전압, 즉 그로 인해 주파수에 거의 근접하는 신속한 프리세트로 인해서, 주파수 안정화 과정은 감소된 오버슈트를 나타낸다. 커패시터(27)가 충전되는 것 외에도, 저항(28)을 통해서 커패시터(29)도 또한 충전된다. 바람직하게, 커패시터(27)는 커패시터(29) 보다 더 높은 정전용량을 갖는다. 트랜지스터(34)를 더 높은 정전용량을 갖는 커패시터(27)에 연결함으로써, 트랜지스터(34)의 누설 전류는 덜 영향을 미친다. 바람직하게, RC-회로는, 커패시터(27)에서의 프리세트 전압이 전력-업된 후 충전 펌프(21)의 제 1 펄스 이전에 획득되도록, 그 크기가 정해진다.
도 6은 제 2 실시예에서 본 발명에 따른 주파수 신시사이저(8) 내의 프리세트 커패시터(27)에 대한 충전을 나타내고 있다. 게이트(61)에 의해 출력되는 전압(D)과 접점(38)에서의 전압(D)이 도시되어 있다. 전압(D)은 게이트(61)에서 프로그래밍된 마이크로제어기(9)에 의해 생성되는 펄스(70)이다. 펄스(70)의 펄스폭(71)은 록크(lock)될 원하는 주파수에 따라 마이크로제어기(9)에 의해 조정가능하다. 펄스폭(71)은, 프리세트 전압이 록크될 주파수를 나타내는 전압 제어 발진기(23)의 제어 입력단에서의 최종 전압에 대응하도록, 선택된다. 도시된 램프 전압(E)은 커패시터(27)를 충전시킨다.
위에서 설명된 것을 통해, 다양한 변경이 첨부된 청구범위에 의해서 이후로 한정되는 본 발명의 사상과 범위 내에서 이루어질 수 있고, 그에 따라서 본 발명은 제공된 예로 제한되지는 않는다는 것이 당업자에게 자명해질 것이다. 용어 "포함하는"은 청구범위에 기재된 요소나 단계 이외의 요소나 단계에 대한 존재를 배제하지 않는다.
상술한 바와 같이, 본 발명은 트랜시버, 수신기, 또는 송신기 등에서 사용하기 위한 주파수 신시사이저, 더 상세히는, 전력-업 시에 주파수 프리세트를 갖는 주파수 신시사이저에 이용가능하다.

Claims (11)

  1. 위상 비교기(20), 충전 펌프(21), 루프 필터(22), 및 전압 제어 발진기(23)의 직렬 배열(cascade arrangement)을 포함하는 위상-동기 루프로서, 상기 위상 비교기(20)의 입력단(24)은 상기 전압 제어 발진기(23)의 출력단(25)에 연결되고, 상기 루프 필터(22)는 상기 주파수 신시사이저(8)의 전력-업 시에 주파수 프리세트 전압(Vc)을 저장하기 위한 제 1 커패시터(27)를 포함하며, 상기 충전 펌프(21)는 전력-업 단자(32)에 연결되는, 위상-동기 루프와;
    제 1 메인 전극(35)은 상기 전력-업 단자(32)에 연결되고, 제 2 메인 전극(36)은 상기 제 1 커패시터(27)에 연결되며, 제어 전극(39)은 상기 전력-업 단자(32)가 전력-업 신호(P_UP)를 전달할 때 상기 주파수 프리세트 전압(Vc)의 상기 저장을 제어하는 트랜지스터(34)를
    포함하는 주파수 신시사이저(8).
  2. 제 1항에 있어서, 제 1 저항(50)과 제 2 커패시터(51)를 더 포함하고,
    상기 제 1 저항(50)은 상기 제어 전극(39)과 상기 전력-업 단자(32) 사이에 연결되고, 상기 제 2 커패시터(51)는 상기 제어 전극(39)과 기준 단자(GND) 사이에 연결되며, 전력 업 시에 상기 주파수 프리세트 전압(Vc)은 상기 주파수 신시사이저(8)에 의해 생성가능한 주파수 대역을 나타내는 전압 범위(R) 내에 정해지는, 주파수 신시사이저(8).
  3. 제 2항에 있어서, 제 2 저항(37)을 더 포함하고,
    상기 제 2 저항(37)은 상기 제 1 커패시터(27)와 상기 제 2 메인 전극(36) 사이에 연결되는, 주파수 신시사이저(8).
  4. 제 1항에 있어서, 상기 루프 필터(22)는, 상기 제 1 커패시터(27)와는 직렬로 연결되고 상기 충전 펌프(21)의 출력단에 연결되는 제 3 저항(28)과, 상기 직렬 연결된 제 3 저항(28)과 제 1 커패시터(27)에 병렬로 연결되는 제 3 커패시터(31)를 더 포함하는, 주파수 신시사이저(8).
  5. 제 1항에 있어서, 전력-업 시에, 상기 제어 전극(39)은 상기 주파수 프리세트 전압(Vc)의 상기 저장을 제어하는 펄스 신호(70)를 전달하고, 상기 펄스 신호(70)의 펄스폭(71)은 상기 주파수 신시사이저에 의해 생성가능한 주파수 대역을 나타내는 전압 범위(R) 내에 정해지도록 상기 주파수 프리세트 전압(Vc)을 결정하는, 주파수 신시사이저(8).
  6. 제 5항에 있어서, 상기 펄스폭(71)은 조정가능한, 주파수 신시사이저(8).
  7. 제 5항에 있어서, 상기 펄스 신호(70)는 마이크로프로세서(9)에 의해서 생성되는, 주파수 신시사이저(8).
  8. 제 5항에 있어서, 저항(37)을 더 포함하고, 상기 저항(37)은 상기 제 1 커패시터(27)와 상기 제 2 메인 전극(36) 사이에 연결되는, 주파수 신시사이저(8).
  9. 수신기 국부 발진기 신호를 생성하기 위한 주파수 신시사이저(8)를 구비하는 수신기로서, 상기 주파수 신시사이저(8)는,
    위상 비교기(20), 충전 펌프(21), 루프 필터(22), 및 전압 제어 발진기(23)의 직렬 배열을 포함하는 위상-동기 루프로서, 상기 위상 비교기(20)의 입력단(24)은 상기 전압 제어 발진기(23)의 출력단(25)에 연결되고, 상기 루프 필터(22)는 상기 주파수 신시사이저(8)의 전력-업 시에 주파수 프리세트 전압(Vc)을 저장하기 위한 제 1 커패시터(27)를 포함하며, 상기 충전 펌프(21)는 전력-업 단자(32)에 연결되는, 위상-동기 루프와;
    제 1 메인 전극(35)은 상기 전력-업 단자(32)에 연결되고, 제 2 메인 전극(36)은 상기 제 1 커패시터(27)에 연결되며, 제어 전극(39)은 상기 전력-업 단자가 전력-업 신호(P_UP)를 전달할 때 상기 주파수 프리세트 전압(Vc)의 상기 저장을 제어하는 트랜지스터(34)를
    포함하는, 수신기.
  10. 송신기 국부 발진기 신호를 생성하기 위한 주파수 신시사이저(8)를 구비하는 송신기로서, 상기 주파수 신시사이저(8)는,
    위상 비교기(20), 충전 펌프(21), 루프 필터(22), 및 전압 제어 발진기(23)의 직렬 배열을 포함하는 위상-동기 루프로서, 상기 위상 비교기(20)의 입력단(24)은 상기 전압 제어 발진기(23)의 출력단(25)에 연결되고, 상기 루프 필터(22)는 상기 주파수 신시사이저(8)의 전력-업 시에 주파수 프리세트 전압(Vc)을 저장하기 위한 제 1 커패시터(27)를 포함하며, 상기 충전 펌프(21)는 전력-업 단자(32)에 연결되는, 위상-동기 루프와;
    제 1 메인 전극(35)은 상기 전력-업 단자(32)에 연결되고, 제 2 메인 전극(36)은 상기 제 1 커패시터(27)에 연결되며, 제어 전극(39)은 상기 전력-업 단자(32)가 전력-업 신호(P_UP)를 전달할 때 상기 주파수 프리세트 전압(Vc)의 상기 저장을 제어하는 트랜지스터(34)를
    포함하는, 송신기.
  11. 수신기 및 송신기 국부 발진기 신호를 생성하기 위한 주파수 신시사이저(8)를 구비하는 트랜시버로서, 상기 주파수 신시사이저(8)는,
    위상 비교기(20), 충전 펌프(21), 루프 필터(22), 및 전압 제어 발진기(23)의 직렬 배열을 포함하는 위상-동기 루프로서, 상기 위상 비교기(20)의 입력단(24)은 상기 전압 제어 발진기(23)의 출력단(25)에 연결되고, 상기 루프 필터(22)는 상기 주파수 신시사이저(8)의 전력-업 시에 주파수 프리세트 전압(Vc)을 저장하기 위한 제 1 커패시터(27)를 포함하며, 상기 충전 펌프(21)는 전력-업 단자(32)에 연결되는, 위상-동기 루프와;
    제 1 메인 전극(35)은 상기 전력-업 단자(32)에 연결되고, 제 2 메인 전극(36)은 상기 제 1 커패시터(27)에 연결되며, 제어 전극(39)은 상기 전력-업 단자(32)가 전력-업 신호(P_UP)를 전달할 때 상기 주파수 프리세트 전압(Vc)의 상기 저장을 제어하는 트랜지스터(34)를
    포함하는, 트랜시버.
KR1020027000155A 2000-05-10 2001-05-10 전력-온 스위칭 과도 현상을 감소시키기 위한 회로를구비하는 위상-동기 루프를 포함하는 주파수 신시사이저 KR20020029900A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00401281.1 2000-05-10
EP00401281 2000-05-10
PCT/EP2001/005477 WO2001086814A1 (en) 2000-05-10 2001-05-10 A frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients

Publications (1)

Publication Number Publication Date
KR20020029900A true KR20020029900A (ko) 2002-04-20

Family

ID=8173672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027000155A KR20020029900A (ko) 2000-05-10 2001-05-10 전력-온 스위칭 과도 현상을 감소시키기 위한 회로를구비하는 위상-동기 루프를 포함하는 주파수 신시사이저

Country Status (6)

Country Link
US (1) US20030006848A1 (ko)
EP (1) EP1290796A1 (ko)
JP (1) JP2003533119A (ko)
KR (1) KR20020029900A (ko)
CN (1) CN1386325A (ko)
WO (1) WO2001086814A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0202884D0 (en) 2002-02-07 2002-03-27 Nokia Corp Synthesiser
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
JP2005528034A (ja) * 2002-05-28 2005-09-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｐｌｌ回路
EP1492235B1 (en) * 2003-06-17 2007-06-13 Freescale Semiconductor, Inc. Filter for phase-locked loop
US6958657B2 (en) * 2003-08-15 2005-10-25 Nokia Corporation Tuning a loop-filter of a PLL
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
CN101534120B (zh) * 2009-04-09 2011-09-14 华为技术有限公司 锁相环电路及其充电方法
CN102904586B (zh) * 2012-10-25 2017-04-19 上海集成电路研发中心有限公司 一种超宽带发射机
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
US10442935B2 (en) 2016-08-06 2019-10-15 Hrl Laboratories, Llc Coatings combining oil-absorbing and oil-repelling components for increased smudge resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993005578A1 (en) * 1991-08-30 1993-03-18 Fujitsu Limited Frequency synthesizer
US5359297A (en) * 1993-10-28 1994-10-25 Motorola, Inc. VCO power-up circuit for PLL and method thereof
US5473640A (en) * 1994-01-21 1995-12-05 At&T Corp. Phase-lock loop initialized by a calibrated oscillator-control value

Also Published As

Publication number Publication date
EP1290796A1 (en) 2003-03-12
WO2001086814A1 (en) 2001-11-15
US20030006848A1 (en) 2003-01-09
CN1386325A (zh) 2002-12-18
JP2003533119A (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
EP0202072B1 (en) Frequency synthesizer
JP2748676B2 (ja) Ｐｌｌ回路
US5379002A (en) Frequency synthesizer using intermittently controlled phase locked loop
EP0483254A4 (en) Multiple bandwidth crystal controlled oscillator
KR20060061917A (ko) 피엘엘 회로
US5914589A (en) Voltage boosting circuit for high-potential-side MOS switching transistor
KR20020029900A (ko) 전력-온 스위칭 과도 현상을 감소시키기 위한 회로를구비하는 위상-동기 루프를 포함하는 주파수 신시사이저
JPH0425735B2 (ko)
KR20000076963A (ko) 전압 조정을 위한 역률 보정 제어기와 전원 장치 제어기작동 방법
EP1050196B1 (en) Resonant converter circuit
EP1078449B1 (en) Apparatus and method for minimizing turn-on time for a crystal oscillator
US5359300A (en) Phase locked loop (PLL) having a power supply circuit
JPH1075119A (ja) 発振器
US6703810B2 (en) Digital controlled charge current regulator
US4841255A (en) Frequency synthesizer
US5361044A (en) Phase locked loop frequency synthesizer
US9083319B2 (en) Oscillator and control method thereof
US20050134392A1 (en) Method and apparatus for reduced noise band switching circuits
US6353403B1 (en) Fast ramping of control voltage with enhanced resolution
US6791375B2 (en) Method and circuit for switching source modulation frequency
EP0438260A2 (en) Capacitor precharge for reduced synthesizer lock time
JPH10256903A (ja) Ｐｌｌ回路
JPH1022824A (ja) 位相同期回路
JPH09130241A (ja) Ｐｌｌシンセサイザ
EP0243063A2 (en) Angle modulator

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid