CN1839548B - 锁相环滤波器 - Google Patents

锁相环滤波器 Download PDF

Info

Publication number
CN1839548B
CN1839548B CN2004800171940A CN200480017194A CN1839548B CN 1839548 B CN1839548 B CN 1839548B CN 2004800171940 A CN2004800171940 A CN 2004800171940A CN 200480017194 A CN200480017194 A CN 200480017194A CN 1839548 B CN1839548 B CN 1839548B
Authority
CN
China
Prior art keywords
charge pump
locked loop
phase
loop filter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800171940A
Other languages
English (en)
Other versions
CN1839548A (zh
Inventor
米卡埃尔·格奈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1839548A publication Critical patent/CN1839548A/zh
Application granted granted Critical
Publication of CN1839548B publication Critical patent/CN1839548B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种锁相环滤波器，包括连接到第一电荷泵通道的第一电容；以及连接到第二电荷泵通道的并联的电阻/电容电路，并且所述电阻/电容电路具有第二电容；其中第一电容和第二电容串联连接，以使得第一电容相关的电压和并联的电阻/电容电路相关的电压相加在一起。

Description

锁相环滤波器
技术领域
本发明涉及锁相环滤波器。
背景技术
无线电话系统通常需要低相位噪声、快速的交换时间、以及高精确度的信道频率。
为设计具有所需特征(例如低相位噪声)的锁相环，相关的锁相环滤波器通常需要大于10nF的电容值，其中最大的锁相环电容应该是“零点”电容(即用于在滤波器传递函数中创建零点的锁相环滤波电容，这是对于锁相环的稳定性而言是必需的)。
然而，对于需要如此大的电容值的锁相环来说，对其实现单片集成的是很困难并且昂贵的。
已经开发了一种技术，用于减少锁相环所需的电容值，由此允许进行单片集成，同时还保持相同的整体锁相环传递函数(即锁相环动态地成环)，这种技术包括利用双通道的锁相环滤波器，其中每一锁相环滤波器通道由单独的电荷泵通道驱动，例如来自于具有两个输出通道的电荷泵或是两个具有单一输出通道的单独电荷泵。
双通道锁相环滤波器的一个例子是由Craninckx和Steyaert在1998年12月的IEEE Journal of Solid-State Circuit，Vol.33，No.12中提出的，其中双通道锁相环滤波器包括两个有源器件、一个放大器和一个电压加法器。
双通道锁相环滤波器的另一个例子是由Koo在2002年5月的IEEE Journal of Solid-State Circuit，Vol.37，No.5中提出的，其中双通道锁相环滤波器包括单个有源器件和放大器。
然而，在锁相环滤波器之中使用有源器件同时增加了相位噪声和功耗，并且增加了锁相环滤波器的复杂程度。
US 5,774,023公开了一种环路滤波器，其包括强电流第一极点滤波电容、强电流第一极点阻尼电阻、弱电流第一极点滤波电容、弱电流第一极点阻尼电阻和第一极点滤波电容，其中当来自电荷泵的电流脉冲与最终的窄环路带度相当时，环路滤波器由第一电荷泵输出来驱动，而其他情况该环路滤波器由第二电荷泵输出来驱动。如上述US5,774,023公开的，在第一电荷泵输出和第二电荷泵输出之间切换电流源，而不是同时输出。
根据本发明的一个方面，提供一种包括锁相环系统的集成电路，该锁相环系统具有：电荷泵(12)，被设置为在第一电荷泵通道上输出第一电流，同时在第二电荷泵通道上输出第二电流；以及锁相环滤波器(13)，该锁相环滤波器(13)的特征在于为第二电容(C2)、并联的电阻/电容电路(23)以及附加极点的组合，所述第二电容(C2)电气地连接在第一电荷泵通道和第二电荷泵通道之间；并且，所述并联电阻/电容电路(23)电气地连接到第二电荷泵通道，并且所述电阻/电容电路(23)具有第一电容(C1)和第一电阻性元件(R1)；其中第二电容(C2)和第一电容(C1)串联连接，以允许与第二电容(C2)相关的电压和与所述并联的电阻/电容电路(23)相关的电压相加起来；所述附加极点具有第二电阻性元件(R2)和并联电容(C3)，其中并联电容(C3)的一端连接到第二电阻性元件(R2)并且另一端连接到基准电压，使得电荷泵(12)被设置为并行地生成第一电荷泵通道上的第一电流以及生成第二电荷泵通道(22)上的第二电流，该第一电流相当于电荷泵电流Icp除以因数B，该第二电流相当于电荷泵电流Icp减去电荷泵电流Icp除以因数B即Icp-Icp/B。
其提供如下优点，在不需要使用诸如电压加法器或积分器的有源器件的情况下，使得能够将环路滤波器电容集成到单一芯片上。
附图说明
以下将通过实例并参考附图对本发明的实施例进行描述，其中：
图1示出了根据本发明实施例的包括滤波器的锁相环；
图2示出了根据本发明实施例的锁相环滤波器；
图3示出了根据本发明实施例的锁相环滤波器的双通道特性图；
图4示出了根据本发明实施例的锁相环滤波器的相位噪声特性图。
具体实施方式
图1示出在无线电话(未示出)中使用的锁相环10。锁相环10包括相位检测器11，其具有用于接收基准频率的第一输入端、用于接收锁相环频率的第二输入端以及用于连接到电荷泵12的输出端。电荷泵12具有两个输出通道，其分别与环路滤波器13的相应输入通道相连接。环路滤波器13连接到电压控制振荡器VCO14。VCO14与第一2倍分频器15相连接，该第一2倍分频器15向无线电话DCS部分和第二2倍分频器16提供输入。第二2倍分频器16向无线电话GSM部分和N分频器17提供输入。N分频器17连接到相位检测器11的第二输入端，用于向相位检测器11提供锁相环频率。
尽管示出在图1中的实施例被设置为在同时支持GSM和DCS的多频带无线电话中使用，但是本领域技术人员能够知晓能够使用更一般的锁相环结构，例如，VCO14可以被配置为在期望频率下提供输出频率而无需使用分频器。
锁相环10以如下方式工作，向相位检测器11馈送例如26MHz的基准信号。相位检测器11比较基准信号和N分频器17的输出信号之间的相位差，生成与两个信号相位之间的差值成比例的输出脉冲。相位检测器11的输出脉冲用于对电荷泵12充电或放电，而电荷泵12具有如下所述的第一电流输出通道和第二电流输出通道。相位检测器11和电荷泵12之间的信号是电压信号。
电荷泵12对环路滤波器13进行充电或放电。
如下所述，环路滤波器13接收来自第一通道和第二通道的输出电流，并将该输出电流转换为电压电平，所述输出电流表现了两个频率之间的相位差。环路滤波器13产生的电压用于驱动VCO14，其中VCO14用于减小基准频率和N分频器17输出频率之间的相位差。第一2倍分频器15、第二2倍分频器16和N分频器17的用途是允许产生除了基准频率之外的频率。本领域的技术人员能够理解，通过改变N的值可以生成不同的频率，也就是说，可以作为合成器使用。例如，当锁相环10锁定在26MHz基准频率时，压控振荡器14可以被设置为生成3.6GHz的信号，第一2倍分频器15将3.6GHz信号转换为适用于DCS使用的1.8GHz的信号。相应地，第二2倍分频器16将1.8GHz信号转换为适用于GSM使用的0.9GHz信号。N分频器17用于将0.9GHz信号转换26MHz信号以保持与26MHz基准信号的锁相。
图2示出连接到第一电荷泵通道21和第二电荷泵通道22的环路滤波器13。第一电荷泵通道21和第二电荷泵通道22可以由单个电荷泵或两个单独电荷泵构成。第一电荷泵通道21被设置为具有相当于电荷泵增益Icp除以因数B的增益。第二电荷泵通道22被设置为生成第二电流，所述第二电流相当于电荷泵电流Icp减去电荷泵电流Icp除以因数B(即Icp-Icp/B)。然而，在第一电流泵通道21和第二电流泵通道22之间也可以使用其他电流关系，以确保保持较低的环路滤波器的总电容值。最好是第一电流泵通道21上生成的电流小于第二电流泵通道22上的电流。
环路滤波器13包括并联的电阻/电容电路23，其具有第一电阻性元件R1(例如，电阻或具有相同功能的元件，例如电容开关电路或工作在线性区的MOS晶体管)和与之并联的第一电容C1。并联的电阻/电容电路23的一端连接到基准电压，例如地或者其他稳定电压，而另一端连接到第二电荷泵通道22并且串联地连接到第二电容C2。第二电容C2的另一端连接到第一电荷泵通道21，由此电荷泵12的第一电荷泵通道21和第二电荷泵通道22同时向环路滤波器13提供电流，用于同时进行频率获得和锁定模式。
为了本实施例的目的，环路滤波器13包括附加极点，所述附加极点由串联连接在第一电荷泵通道21和VCO14之间的第二电阻性元件R2(例如，电阻或具有相同功能的元件，例如电容开关电路或工作在线性区的MOS晶体管)和第三电容C3所建立，所述第三电容C3的一端连接在电阻性元件R2和VCO14之间，而另一端连接到基准电压，例如地或者其他稳定电压。由第二电阻性元件R2和第三电容C3建立的附加极点的目的是进一步地抑制相位噪声，并且也是期望的特点(尽管并不是必要的)。
第二电容C2两端形成的电压对应于积分输入电流，并且由s域中的公式决定，如图3所示：
V B = I cp B 1 s C 2
并联的电阻/电容电路23两端形成的电压对应于以极点ωp的低通传递函数并且由以下公式决定，如图3所示：
VA＝Icp(R1‖C1)
因此，可以按如下公式计算环路滤波器的等效阻抗：
Figure B2004800171940D00061
由于第一电容C1和第二电容C2串联地配置，因此使得电压VA和VB相加，由此使积分电压和低通传递电压相结合。结果得到的环路滤波器阻抗和环路滤波器增益在图3中示出。
当第二电容C2用于对输入电压进行积分，并且相应地用于形成所需的环路滤波器13的零点时，使用电荷泵电流Icp除以因数B提供了如下优点：在不需要大电容值的情况下，允许将零点设置的足够低，如在图3中的滤波器阻抗和环路增益图中所示出的。
B值的选择取决于多个因素。如果B值增大则总电容值减少，由此如果希望减小电容值，在可能希望将B设置的尽可能的大。然而，B值存在多个上限。首先，当B增加时，带内相位噪声也以相同的速率增大。其次，已经发现对于带有附加极点(即R1/C2与C1串联，之后是R3/C2极点)的无源双通道滤波器来说，当B达到35到40之间的值时，在数学上无解(这略微取决于环路参数)。第三，是实际上可获得的最小电流源；如果B增大，则辅助的充电泵增益按1/B的比率减少。这可能导致极小的难以控制的电流源(低于1uA)。
由于电荷泵电流除以因数B的影响，在第一电荷泵通道21和VCO14之间形成的环路滤波器13的低频通道将比在第二电荷泵通道22和VCO14之间形成的高频通道具有更大的噪声。然而，由于低频通道的频带宽度小于由高频通道决定的环路滤波器的频带宽度，在低频通道上产生的附加噪声将不会影响带外相位噪声。事实上，如图4所示，在高于环路滤波器频带宽度的偏移频率上，低频通道产生的噪声将小于高频通道所产生的噪声。
举例来说，通过使用上述的环路滤波器，根据下列环路滤波器参数进行计算可以获知第一电容C1的值、第二电容C2的值、第三电容C3的值、第一电阻性元件R1的值以及第二电阻性元件R2的值。
频带宽度100kHz
KVCO＝400MHz/V
基准频率26MHz
双通道比率因数B＝30
通过给定Icp、KVCO、基准频率、频带宽度的值并且通过解环路滤波器阻抗公式Zeq(s)，则可以获得所需的电容和电阻的适当的值。因此，通过利用如上给出的环路滤波器阻抗公式Zeq(s)以及第一电流泵通道电流20uA(即600uA/30)和第二电流泵通道电流580uA(即600uA-20uA)，则可以计算下列元件的数值：
C2＝90pF
R1＝1480ohms
C1＝225pF
R2＝4700ohms
C3＝300pF
因此，基于上述环路滤波器，环路滤波器的总环路滤波器电容值是615pF。
这可以与相应元件值如下的连接到单通道电荷泵的标准环路滤波器相比：
C2＝10nF
R1＝410ohms
C1＝880pF
R2＝1110ohms
C3＝300pF
因此，对于单通道环路滤波器，总的环路滤波器电容数值大约是11nF。

Claims (5)

1.一种包括锁相环系统的集成电路，该锁相环系统具有：电荷泵(12)，被设置为在第一电荷泵通道上输出第一电流，同时在第二电荷泵通道上输出第二电流；以及锁相环滤波器(13)，该锁相环滤波器(13)的特征在于为第二电容(C2)、并联的电阻/电容电路(23)以及附加极点的组合，所述第二电容(C2)电气地连接在第一电荷泵通道和第二电荷泵通道之间；并且，所述并联电阻/电容电路(23)电气地连接到第二电荷泵通道，并且所述电阻/电容电路(23)具有第一电容(C1)和第一电阻性元件(R1)；其中第二电容(C2)和第一电容(C1)串联连接，以允许与第二电容(C2)相关的电压和与所述并联的电阻/电容电路(23)相关的电压相加起来；所述附加极点具有第二电阻性元件(R2)和并联电容(C3)，其中并联电容(C3)的一端连接到第二电阻性元件(R2)并且另一端连接到基准电压，使得电荷泵(12)被设置为并行地生成第一电荷泵通道上的第一电流以及生成第二电荷泵通道(22)上的第二电流，该第一电流相当于电荷泵电流Icp除以因数B，该第二电流相当于电荷泵电流Icp减去电荷泵电流Icp除以因数B即Icp-Icp/B。
2.根据权利要求1的包括锁相环系统的集成电路，其中第二电流大于第一电流，以使得所述锁相环滤波器(13)的电容值减小。
3.根据权利要求1的包括锁相环系统的集成电路，其中相加的电压用于控制电压控制振荡器(14)。
4.一种电子设备，其包括根据权利要求1的集成电路。
5.根据权利要求4的电子设备，其中该电子设备是无线电话。
CN2004800171940A 2003-06-17 2004-06-16 锁相环滤波器 Expired - Fee Related CN1839548B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03291465A EP1492235B1 (en) 2003-06-17 2003-06-17 Filter for phase-locked loop
EP03291465.7 2003-06-17
PCT/EP2004/006481 WO2004114525A1 (en) 2003-06-17 2004-06-16 Phase locked loop filter

Publications (2)

Publication Number Publication Date
CN1839548A CN1839548A (zh) 2006-09-27
CN1839548B true CN1839548B (zh) 2010-10-27

Family

ID=33396031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800171940A Expired - Fee Related CN1839548B (zh) 2003-06-17 2004-06-16 锁相环滤波器

Country Status (8)

Country Link
US (1) US7283004B2 (zh)
EP (1) EP1492235B1 (zh)
JP (1) JP4236683B2 (zh)
KR (1) KR101073822B1 (zh)
CN (1) CN1839548B (zh)
AT (1) ATE364930T1 (zh)
DE (1) DE60314384T2 (zh)
WO (1) WO2004114525A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382178B2 (en) 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
US7567133B2 (en) * 2006-04-06 2009-07-28 Mosaid Technologies Corporation Phase-locked loop filter capacitance with a drag current
KR100852178B1 (ko) * 2007-03-29 2008-08-13 삼성전자주식회사 선형 변화 저항 회로 및 이를 포함하는 프로그램 가능한루프 필터
CN101465647B (zh) * 2007-12-21 2010-12-01 锐迪科微电子（上海）有限公司 锁相环装置中的滤波器及锁相环装置
JP5102603B2 (ja) 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US8854094B2 (en) * 2008-03-21 2014-10-07 Broadcom Corporation Phase locked loop
US8339207B2 (en) * 2008-07-23 2012-12-25 Sony Corporation System and method for effectively implementing a loop filter device
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프
JP2013058904A (ja) * 2011-09-08 2013-03-28 Alps Electric Co Ltd 位相同期回路及びテレビジョン信号受信回路
CN103051334A (zh) * 2011-10-17 2013-04-17 无锡旗连电子科技有限公司 一种射频识别读写器锁相环
CN113300705B (zh) * 2021-07-27 2021-10-15 深圳比特微电子科技有限公司 锁相环电路和信号处理设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5774023A (en) * 1997-04-30 1998-06-30 Motorola, Inc. Adaptive phase locked loop system with charge pump having dual current output
CN1386325A (zh) * 2000-05-10 2002-12-18 皇家菲利浦电子有限公司 用于减少加电切换瞬变的具有锁相环的频率合成器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417739B1 (en) * 2001-03-23 2002-07-09 Motorola, Inc. Loop filter
EP1282234A1 (en) * 2001-07-31 2003-02-05 Texas Instruments Incorporated Loop filter architecture
US7161436B2 (en) 2002-11-27 2007-01-09 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop
JP4220843B2 (ja) * 2003-06-27 2009-02-04 パナソニック株式会社 低域ろ波回路およびフィードバックシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424689A (en) * 1993-12-22 1995-06-13 Motorola, Inc. Filtering device for use in a phase locked loop controller
US5774023A (en) * 1997-04-30 1998-06-30 Motorola, Inc. Adaptive phase locked loop system with charge pump having dual current output
CN1386325A (zh) * 2000-05-10 2002-12-18 皇家菲利浦电子有限公司 用于减少加电切换瞬变的具有锁相环的频率合成器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jan Craninckx, Michel S. J. Steyaert.A Fully Integrated CMOSDCS-1800 Frequency Synthesizer.IEEE JOURNAL OF SOLID-STATE CIRCUITS33 12.1998,33(12),2054-2065.
Jan Craninckx, Michel S. J. Steyaert.A Fully Integrated CMOSDCS-1800 Frequency Synthesizer.IEEE JOURNAL OF SOLID-STATE CIRCUITS33 12.1998,33(12),2054-2065. *

Also Published As

Publication number Publication date
CN1839548A (zh) 2006-09-27
ATE364930T1 (de) 2007-07-15
US20070090882A1 (en) 2007-04-26
KR101073822B1 (ko) 2011-10-17
WO2004114525A1 (en) 2004-12-29
EP1492235A1 (en) 2004-12-29
US7283004B2 (en) 2007-10-16
DE60314384D1 (de) 2007-07-26
EP1492235B1 (en) 2007-06-13
KR20060018896A (ko) 2006-03-02
JP2006527936A (ja) 2006-12-07
DE60314384T2 (de) 2008-02-14
JP4236683B2 (ja) 2009-03-11

Similar Documents

Publication Publication Date Title
Shu et al. A 2.4-GHz monolithic fractional-N frequency synthesizer with robust phase-switching prescaler and loop capacitance multiplier
US7518458B2 (en) Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator
EP1216508B1 (en) Pll loop filter with switched-capacitor resistor
US7345550B2 (en) Type II phase locked loop using dual path and dual varactors to reduce loop filter components
US20030025538A1 (en) Loop filter architecture
US6680657B2 (en) Cross-coupled voltage controlled oscillator with improved phase noise performance
CN1839548B (zh) 锁相环滤波器
US7706767B2 (en) Dual path loop filter for phase lock loop
US20050245225A1 (en) Wideband I/Q signal generation device
US7689189B2 (en) Circuit and method for signal reception using a low intermediate frequency reception
CN108599761B (zh) 一种宽带信号源
US7944318B2 (en) Voltage controlled oscillator, and PLL circuit and radio communication device each including the same
EP1489752A1 (en) Receiver apparatus
US7082295B2 (en) On-chip loop filter for use in a phase locked loop and other applications
KR100696411B1 (ko) 싱글칩 ｃｍｏｓ 송신기/수신기 및 그의 사용방법
JP4327144B2 (ja) Ｐｌｌ回路におけるアクティブフィルタ。
JP4618759B2 (ja) 単一チップｃｍｏｓ送信機／受信機およびその使用方法
Emira et al. A BiCMOS Bluetooth/Wi-Fi Receiver
CN114499505A (zh) 一种环路滤波器及锁相环电路
Pache et al. An improved 3 V 2 GHz image reject mixer and a VCO-prescaler fully integrated in a BiCMOS process
JP2000224027A (ja) Ｐｌｌ回路
Wiranto et al. A low-cost CMOS reconfigurable receiver for WiMAX applications
JPH10242846A (ja) 電圧制御型高周波発振装置
JPH10303744A (ja) Ｐｌｌ回路における制御電圧感度切替回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20150616

EXPY Termination of patent right or utility model