CN1044014A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1044014A
CN1044014A CN90100084.1A CN90100084A CN1044014A CN 1044014 A CN1044014 A CN 1044014A CN 90100084 A CN90100084 A CN 90100084A CN 1044014 A CN1044014 A CN 1044014A
Authority
CN
China
Prior art keywords
conductor pattern
contact layer
silicon body
layer
aluminium lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN90100084.1A
Other languages
English (en)
Other versions
CN1024066C (zh
Inventor
伊沃·约翰内斯·梅蒂尔迪斯·玛丽亚·拉伊梅卡斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of CN1044014A publication Critical patent/CN1044014A/zh
Application granted granted Critical
Publication of CN1024066C publication Critical patent/CN1024066C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件,该器件包括硅本体(1),硅本体(I)设有由接触层(4)和铝层(5)构成的导线分布图(4,5)。象铪、钛和锆之类制成的接触层(4)在与硅和铝接触时就会起反应。因此,使硅本体(1)与形成阻止硅迁移的阻挡层的导线分布图(2,3)接触,而导线分布图(2,3)又和上述导线分布图(4,5)接触。

Description

本发明涉及一种半导体器件,该器件包括硅本体,硅本体的一侧设有若干层状的导线分布图,其中,至少一层导线分布图是由铝层和毗邻铝层且位于铝层与硅本体之间的导电接触层构成。
从《IBM(国际商业机器公司)技术公开公报》第18卷,第6期,第1845-6页(1975年11月)中可以了解到本发明开端所述的那种半导体器件,还可参看《固体薄膜》第125卷,第335-340页(1985)。
在该已知的半导体器件中,所述导线分布图邻接硅本体,接触层由例如铪构成。
我们知道,这种结构由于硅表面上形成凹坑和浅pn结的短路,因而具有很大的缺点。
本发明的主要目的是至少在很大程度上避免这些缺点。
按照本发明,本说明书开端所述的那种半导体器件具有这样的特点:在硅本体的所述一侧,硅本体的表面邻接第一导线分布图,该导线分布图形成了阻止硅从硅本体迁移入导线分布图的阻挡层,且第一导线分布图邻接上述第二导线分布图,且由接触层和铝层构成,接触层则由铪、钛和锆中至少一种元素组成。
本发明特别是基于这样的认识提出的,即,上述已知半导体器件的缺点是由铪、钛或锆构成的接触层一方面与硅本体直接接触,另一方面又与铝层直接接触引起的。
采用不让硅从半导体本体迁移出的第一导线分布图即可避免上述缺点。
有大量材料可供选用作为第一导线分布图。
第一导线分布图最好是由钨层构成。这时有一层钨层就足够了。
在本发明的半导体器件的另一最佳实施例中,第一导线分布图由含钛化合物的薄层和含铝的薄层组成。适当的钛化合物不会引起采用元素钛时可能出现的问题。
含钛化合物的薄层最好由含氯的钛钨合金或由双层的硅化钛和氮化钛构成。
含铝的薄层最好由铝或铝与例如硅、铜或钛的合金构成。
接触层最好由铪构成,铪这种金属在上述已知方法中是会引起许多问题的。
第二导线分布图的铝层也可由铝与硅和/或铜的合金构成。
除第一导线分布图外,以后的所有导线分布图最好由铪接触层和铝层复合组成。
本发明还涉及制造半导体器件的一种方法,在该方法中,硅本体的一侧依次配备接触层和邻接该接触层的铝层,由这些薄层形成层状的导线分部图。
在上述已知的方法中,硅本体上设置由例如铪构成的接触层,并在该接触层上形成铝层。在一般的方法中,在铝层上准备敷设导线分布图的部位设有光敏漆制成的图形。接着,对不为光敏漆所覆盖的那部分铝层进行阳极氧化。
这时铪层的作用是与铝层形成良好的电接触,并使铝层的氧化尽可能彻底。最后还可以通过对所形成氧化铝的部位进行阳极氧化,只将部分铪层转化成氧化铪。因此,除去光敏漆图形之后,就要将导线分布图在400至500℃下在富氧的潮湿气氛中进行氧化处理。
在上述最后谈到的处理中,硅本体可能会在其与导线分布图的铪接触层接触的部位受损伤。这种损伤是由于铪与铝反应引发的,接着,所形成的反应生成物与硅本体的硅反应。于是,浅pn的结遭侵袭,硅就从半导体扩散入铝层中。
为抑制这种损伤,在本发明的方法中是令硅本体在所述一侧上与第一导线分布图接触,第一导线分布图形成了阻止硅从硅本体迁移入待形成的导线分布图的阻挡层,同时,如上所述,在第一导线分布图上形成与第一导线分布图接触的第二导线分布图,第二导线分布图由接触层和铝层组成,为接触层所选取的组成物则由铪、钛和锆中的至少一种元素组成。
借助于本发明的方法就可以制取一种与第一导线分布图在各点接触完美的硅本体。
由例如钨层或钛化合物和含铝层的组合物构成的第一导线分布图形可用一般方法形成,举例说,借助于等离子体蚀刻法,视具体情况而定,进行平面化。
由接触层和铝层构成的第二导线分布图和任何以后的导线分布图,在至少对铝层进行阳极氧化构图之后,最好在含氧的气氛中在400至550℃下进行氧化处理。
这样,导线分布图就在侧面被嵌入完全隔离的环境中。
这种高温处理可以历时例如10秒钟至几小时。
由接触层和铝层构成的第二导线分布图和任何以后的导线分布图,具有这样的优点,即,它们可用简单而花费不大的方法制成。这样就可以灵活地制取技术规格仅适用于某给定用途的集成电路。
现在参照附图和一个实例说明本发明的内容。
附图中,图1示意示出了本发明的部分半导体器件的剖视图,图2和3则示意示出了在本发明方法的各顺序的制造步骤中部分半导体器件的剖视图。
图1示出了一半导体器件,该器件包括硅本体(1),其一侧设有若干层状的导线分布图(2,3;4,5;6,7;),其中,至少一个导线分布图(4,5)是由铝层(5)和毗邻铝层(5)且位于铝层(5)与硅本体(1)之间的导电接触层(4)构成。
在已知的半导体器件中,导线分布图(2,3),与导线分布图4,5和6,7的情况一样,是由接触层2和铝层3构成的。
由例如铪构成的接触层又直接与硅本体1和铝层3接触,往往会导致在硅本体中强烈形成凹坑,并侵袭浅pn结。
因此根据本发明,第一导线分布图2,3在邻接硅本体1的所述一侧的表面上,形成阻止硅从硅本体1迁移入第一导线分布图2,3的阻挡层。
第一导线分布图2,3邻接第二导线分布图4,5,第二导线分布图4,5,如上所述,是由接触层4和铝层5构成的。依次第二导线分布图4,5又可以邻接其组成与第二导线分布图4,5相同的第三导线分布图6,7。
接触层4,6由铪、钛和锆中的至少一种元素构成,最好是由铪构成。
按照本发明,第一导线分布图2,3由例如钨的均匀层或例如含钛的膜层2和含铝的薄层3构成。
本发明的半导体器件是这样制成的,即使得到硅本体1的一侧设有一接触层4,有一铝层5邻接接触层4,由这些薄层形成层状导线分布图4,5。
由于在以后热处理的过程中会出现硅本体1受侵袭的问题,因此在进行形成上述最后提到的导线分布图4,5的工序之前,先进行令硅本体1的所述侧与形成阻止硅从硅本体1迁移入第一导线分布图2,3中的阻挡层的第一导线分布图2,3接触的工序。
接着,在第一导线分布图2,3上形成上述第二导线分布图4,5,该第二导线分布图4,5与第一导线分布图2,3接触,且由接触层4和铝层5构成。
接触层4选用由铪、钛和锆中至少一种元素构成的组合物。
在制造本发明的半导体器件的过程中(见图2),举例来说,始料是P导电型硅本体,该硅本体在离表面80.1微米处有一n型扩散区9和pn结10。
扩散区9是按一般方法由0.6微米厚的二氧化硅层11构成的,孔12即用蚀刻的方法通入二氧化硅层11中。
按一般方法在表面8和二氧化硅层11上的孔12中形成含氮的钛-钨层2。薄层2的厚度为0.1微米。薄层2上形成0.6微米厚的铝层3。
按一般方法蚀刻薄层2和3以制取第一导线分布图2,3。
接着,形成0.5微米厚的氧化硅层13和光敏漆的扁平层24,然后用等离子体蚀刻法制取扁平表面15,工艺条件是,光敏漆和氧化硅以及铝和氧化硅都分别以相同的速率进行蚀刻(还应参看图3)。
按与表面8上类似的方式在表面15上形成0.5微米厚的氧化硅层31,在氧化硅层31中开孔32。
在表面15和氧化硅层31上的孔32中形成0.02微米厚的铪恒定层4和1微米厚的铝层5。
按一般方法在薄层5上形成光敏漆图形35,然后对薄层4,5进行阳极氧化处理,由此将薄层5的部分37变换成氧化铝。此外,铪层4的部分36部分被转换成氧化铪。
为使薄层部分36和37完全氧化,对薄层4和5在含氧的气氛中在450℃下进行一小时的热氧化处理。
于是形成了导线分布图4,5。
下面将指出,随后通过在导体图形4,5上形成氧化物层,且视具体情况而定,通过平面化,可用类似的方式制取导线分布图形6,7。
本发明并不局限于所示的实施例。
举例来说,接触层也可以用钛或锆而不用铪构成。此外薄层2也可不采用含氮的钛钨合金而采用双层硅化钛和氮化钛。另外,下面还指出,在不脱离本发明的范围的前提下,熟悉本领域的技术人员是可以就本发明的各细节进行种种修改的。

Claims (9)

1、一种半导体器件,它包括硅本体,硅本体的一侧设有若干层状的导线分布图,其中至少一个导线分布图是由铝层和毗邻铝层且位于铝层与硅本体之间的导电接触层构成,
其特征在于,在硅本体的所述一侧,硅本体的表面邻接第一导线分布图,该导线分布图形成了阻止硅从硅本体迁移入导线分布图的阻挡层,且第一导线分布图邻接上述第二导线分布图,且由接触层和铝层构成,接触层则由铪、钛和锆其中至少一种元素构成。
2、如权利要求1所述的半导体本体,其特征在于,第一导线分布图由钨层构成。
3、如权利要求1所述的半导体器件,其特征在于,第一导线分布图由一层含钛化合物的薄层和一层含铝的薄层构成。
4、如权利要求3所述的半导体器件,其特征在于,含钛化合物的薄层由含氮的钛钨合金或双层硅化钛和氮化钛构成。
5、如权利要求3所述的半导体器件,其特征在于,含铝的薄层由铝或铝合金构成。
6、如以上任一权利要求所述的半导体器件,其特征在于,接触层由铪构成。
7、如以上任一权利要求所述的半导体器件,其特征在于,除第一导线分布图外,所有以后的导线分布图都由铪接触层和铝层的复合层构成。
8、一种制造半导体器件的方法,在该方法中,在硅本体的一侧依次形成接触层和邻接接触层的铝层,由这些薄层形成层状的导线分布图,
其特征在于,在硅本体的所述一侧,硅本体与第一导线分布图接触,第一导线分布图形成了阻止硅本体迁移入待形成的导线分布图的阻挡层,同时如上所述在第一导线分布图上形成与第一导线分布图接触的第二导线分布图,第二导线分布图由接触层和铝层组成,为接触层所选取的组成物则由铪、钛和锆中的至少一种元素组成。
9、如权利要求8所述的方法,其特征在于,第二导线分布图是通过对接触层和铝层的图形进行氧化处理构图、然后在含氧的潮湿气氛中在400至550℃下进行氧化处理制取的。
CN90100084.1A 1989-01-04 1990-01-02 包括多层金属化层的半导体器件 Expired - Fee Related CN1024066C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900010 1989-01-04
NL8900010A NL8900010A (nl) 1989-01-04 1989-01-04 Halfgeleiderinrichting en werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
CN1044014A true CN1044014A (zh) 1990-07-18
CN1024066C CN1024066C (zh) 1994-03-16

Family

ID=19853902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90100084.1A Expired - Fee Related CN1024066C (zh) 1989-01-04 1990-01-02 包括多层金属化层的半导体器件

Country Status (6)

Country Link
US (1) US5040049A (zh)
EP (1) EP0377245B1 (zh)
JP (1) JPH02222575A (zh)
CN (1) CN1024066C (zh)
DE (1) DE68922085T2 (zh)
NL (1) NL8900010A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138084B (zh) * 2004-10-29 2010-06-02 弗利普芯片国际有限公司 具有覆在聚合体层上的隆起的半导体器件封装

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
EP0525517A1 (de) * 1991-08-02 1993-02-03 Siemens Aktiengesellschaft Verfahren zur Auffüllung mindestens eines Kontaktloches in einer isolierenden Schicht
JP2710221B2 (ja) * 1995-01-25 1998-02-10 日本電気株式会社 半導体装置及びその製造方法
JPH10125865A (ja) * 1996-10-15 1998-05-15 Fujitsu Ltd 半導体装置、半導体記憶装置、およびその製造方法
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6894915B2 (en) * 2002-11-15 2005-05-17 Micron Technology, Inc. Method to prevent bit line capacitive coupling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4871617A (en) * 1984-04-02 1989-10-03 General Electric Company Ohmic contacts and interconnects to silicon and method of making same
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
JPS63160328A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138084B (zh) * 2004-10-29 2010-06-02 弗利普芯片国际有限公司 具有覆在聚合体层上的隆起的半导体器件封装

Also Published As

Publication number Publication date
DE68922085T2 (de) 1995-11-02
CN1024066C (zh) 1994-03-16
US5040049A (en) 1991-08-13
DE68922085D1 (de) 1995-05-11
JPH02222575A (ja) 1990-09-05
NL8900010A (nl) 1990-08-01
EP0377245B1 (en) 1995-04-05
EP0377245A1 (en) 1990-07-11

Similar Documents

Publication Publication Date Title
CN1024066C (zh) 包括多层金属化层的半导体器件
KR930002670B1 (ko) 반도체 장치 및 그 제조방법
CN1135607C (zh) 半导体装置的制造方法
CN1275324C (zh) 半导体器件及其制造方法
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
US4786523A (en) Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
JPH03204967A (ja) 集積回路用コンデンサおよびその製造方法
CN1215916A (zh) 半导体器件及其制造方法
EP0103855B1 (en) Process for integrated circuit metallization with low via resistance
US4374159A (en) Fabrication of film circuits having a thick film crossunder and a thin film capacitor
CN1519897A (zh) 用于改善铜金属层对势垒层的粘附性的半导体器件制造方法
JPS63291436A (ja) 半導体装置の製造方法
CN1236484C (zh) 半导体器件的金属接触结构及其形成方法
CN1139972C (zh) 半导体器件制造方法
CN1144270C (zh) 制造具有多层布线层的半导体装置的方法
JPH0629294A (ja) 半導体装置の製造方法
JPS59215764A (ja) 半導体装置用キヤパシタの製造方法
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
JPS63226946A (ja) 半導体装置
JPH02229433A (ja) 配線材料
JPS61113259A (ja) 半導体装置の製造方法
JPH01169981A (ja) 超電導薄膜の製造方法
JPS6136949A (ja) 多層配線方法
JPS6037150A (ja) 半導体装置の製造方法
JPH07211862A (ja) 金属配線及びこれを用いた容量構造およびそれらの製造 方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee