CN104183562B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104183562B
CN104183562B CN201410226036.1A CN201410226036A CN104183562B CN 104183562 B CN104183562 B CN 104183562B CN 201410226036 A CN201410226036 A CN 201410226036A CN 104183562 B CN104183562 B CN 104183562B
Authority
CN
China
Prior art keywords
electrode
film
conductive film
insulating film
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410226036.1A
Other languages
English (en)
Other versions
CN104183562A (zh
Inventor
石井泰之
茶木原启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104183562A publication Critical patent/CN104183562A/zh
Application granted granted Critical
Publication of CN104183562B publication Critical patent/CN104183562B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

改善半导体器件的性能。一种半导体器件具有彼此远离地形成在半导体衬底之上的第一电极和虚设电极、形成在第一电极和虚设电极之间、第一电极的周缘侧表面处以及虚设电极的周缘侧表面处的第二电极、以及形成在第一电极和第二电极之间的电容性绝缘膜。第一电极、第二电极和电容性绝缘膜形成电容性元件。此外，半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与形成在与第一电极侧相对的虚设电极的侧表面处的第二电极的部分电耦合。

Description

半导体器件
相关申请的交叉引用
本文通过引用整体并入于2013年5月27日提交的日本专利申请No.2013-110476的公开内容(包括说明书、附图和摘要)。
技术领域
本发明涉及半导体器件，并且优选地可应用于例如具有电容性元件的半导体器件。
背景技术
在一些半导体器件中，在一个半导体芯片中形成微计算机。在包括形成在其中的微计算机的半导体芯片中，形成有中央处理单元：包括诸如CMISFET(互补金属绝缘体半导体场效应晶体管)之类的逻辑电路、存储器、模拟电路等的CPU。
作为在该半导体芯片中使用的存储器，例如使用电可重写非易失性存储器。作为电可擦/写非易失性存储器(非易失性半导体存储器件)，已经广泛使用EEPROM(电可擦可编程只读存储器)或闪速存储器。
为了操作如上所述的非易失性存储器，在半导体芯片中形成诸如升压电路之类的驱动电路。驱动电路需要高精度电容性元件。此外，在包括形成在其中的微计算机的半导体芯片中，也形成模拟电路。模拟电路也需要高精度电容性元件。因此，在半导体芯片中，除了非易失性存储器和MISFET之外，还形成电容性元件。
使用制造非易失性存储器单元的步骤，与非易失性存储器单元同时地形成一些这样的电容性元件。具体而言，在形成非易失性存储器单元的控制栅极电极的步骤中，形成电容性元件的下电极。在形成包括非易失性存储器的电荷积累膜的叠置膜的步骤中，形成电容性元件的电容性绝缘膜。然后，在形成非易失性存储器单元的存储器栅极电极的步骤中，形成电容性元件的上电极。电容性元件称为PIP(多晶硅绝缘体多晶硅)电容性元件，因为多晶硅膜用于上电极和下电极。
在日本未审专利公开No.2009-99640(专利文献1)和日本未审专利公开No.2011-40621(专利文献2)中，公开了一种PIP电容性元件，该PIP电容性元件具有下电极和上电极，以及形成在上电极和下电极之间的电容性绝缘膜，上电极和下电极均由形成在半导体衬底之上的多晶硅膜形成，电容性绝缘膜例如由氧化硅膜形成。
专利文献1公开了以下内容：在上电极中，存在叠置区域和非叠置区域，叠置区域的下方层包括存在于其中的下电极，非叠置区域的下方层不包括存在于其中的下电极；并且在上电极的非叠置区域中形成将与上电极耦合的插塞。而专利文献2公开了以下内容：将下电极、电容性膜和上电极以此顺序叠置；并且过孔在下电极之上与上电极耦合。
[专利文献]
[专利文献1]
日本未审专利公开No.2009-99640
[专利文献2]
日本未审专利公开No.2011-40621
发明内容
例如，在专利文献1中描述的PIP电容性元件中，上电极具有在叠置区域和非叠置区域中间的台阶区域；以及待与上电极耦合的插塞在非叠置区域中与上电极耦合。而在上电极的表面之上，形成金属硅化物膜。在台阶区域中，在上电极的侧壁处形成由绝缘膜形成的侧壁。在台阶区域中的上电极的表面之上，不形成金属硅化物膜。因此，台阶区域中的上电极具有高电阻。在非叠置区域中，待与上电极耦合的插塞无法与存在于叠置区域中的低电阻下的上电极部分电耦合。由此，插塞和上电极无法在低电阻下电耦合。
另一方面，例如，在专利文献2中描述的PIP电容性元件中，将与上电极耦合的插塞在叠置区域中与上电极耦合。而在上电极的整个表面之上，形成金属硅化物膜。因此，插塞与上电极可以在低电阻下电耦合。
然而，在这样的PIP电容性元件中，电容性元件的厚度是上电极的厚度、电容性绝缘膜的厚度和下电极的厚度之和。由此，电容性元件的顶表面的高度位置比例如非易失性存储器单元中的源极区域或漏极区域的顶表面的高度位置更高。即，从电容性元件之上的导线的底表面到电容性元件的上电极的顶表面的厚度方向上的距离比从非易失性存储器单元之上的导线的底表面到源极区域或漏极区域的顶表面的厚度方向上的距离更短。
因此，当穿透层间绝缘膜并到达源极电极或漏极电极的接触孔和穿透层间绝缘膜并到达电容性元件的上电极的顶表面的接触孔在同一步骤中形成时，接触孔可以穿透层间绝缘膜、上电极和电容性绝缘膜，以到达下电极。在这样的情况下，嵌入在接触孔中的由导电膜形成的插塞可能引起上电极和下电极之间的短路，导致半导体器件的性能的下降。
其它目的和新颖特征从本说明书和附图的描述将显而易见。
根据一个实施例，一种半导体器件具有彼此远离地形成在半导体衬底之上的第一电极和虚设电极、形成在第一电极和虚设电极之间、第一电极的周缘侧表面处以及虚设电极的周缘侧表面处的第二电极、以及形成在第一电极和第二电极之间的电容性绝缘膜。第一电极、第二电极和电容性绝缘膜形成电容性元件。此外，半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与形成在与第一电极侧相对的虚设电极的侧表面处的第二电极的部分电耦合。
此外，根据另一实施例，一种半导体器件具有形成在半导体衬底之上的第一电极、穿透第一电极的开口、在开口内部和第一电极的周缘侧表面处形成的第二电极、以及在第一电极和第二电极之间形成的电容性绝缘膜。第一电极、第二电极和电容性绝缘膜形成电容性元件。另外，该半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与第二电极电耦合。
根据又一实施例，一种半导体器件具有形成在半导体衬底之上的第一电极、在第一电极的周缘侧表面处形成的第二电极、以及在第一电极与第二电极之间形成的电容性绝缘膜。第一电极包括多个第一线部分，在平面图中该多个第一线部分在第一方向上延伸并在与第一方向交叉的第二方向上排列。第一电极、第二电极和电容性绝缘膜形成电容性元件。此外，该半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与第二电极电耦合。
根据一个实施例，可以改善半导体器件的性能。
附图说明
图1是示出作为第一实施例的半导体器件的半导体芯片的平面图；
图2是示出第一实施例中的电容性元件的平面图；
图3是示出第一实施例中的电容性元件的截面图；
图4是示出第一实施例的第一修改示例中的电容性元件的平面图；
图5是示出第一实施例的第一修改示例中的电容性元件的截面图；
图6是示出又一示例中的电容性元件的截面图；
图7是示出第一实施例的第二修改示例中的电容性元件的平面图；
图8是示出第一实施例的第二修改示例中的电容性元件的截面图；
图9是示出第一实施例的第二修改示例中的电容性元件的截面图；
图10是示出第一实施例的第三修改示例中的电容性元件的平面图；
图11是示出第一实施例的第三修改示例中的电容性元件的截面图；
图12是示出第一实施例的半导体器件的截面图；
图13是示出第一实施例的半导体器件的截面图；
图14是第一实施例中制造步骤期间的半导体器件的截面图；
图15是第一实施例中制造步骤期间的半导体器件的截面图；
图16是第一实施例中制造步骤期间的半导体器件的截面图；
图17是第一实施例中制造步骤期间的半导体器件的截面图；
图18是第一实施例中制造步骤期间的半导体器件的截面图；
图19是第一实施例中制造步骤期间的半导体器件的截面图；
图20是第一实施例中制造步骤期间的半导体器件的截面图；
图21是第一实施例中制造步骤期间的半导体器件的截面图；
图22是第一实施例中制造步骤期间的半导体器件的截面图；
图23是第一实施例中制造步骤期间的半导体器件的截面图；
图24是第一实施例中制造步骤期间的半导体器件的截面图；
图25是第一实施例中制造步骤期间的半导体器件的截面图；
图26是第一实施例中制造步骤期间的半导体器件的截面图；
图27是第一实施例中制造步骤期间的半导体器件的截面图；
图28是第一实施例中制造步骤期间的半导体器件的截面图；
图29是第一实施例中制造步骤期间的半导体器件的截面图；
图30是第一实施例中制造步骤期间的半导体器件的截面图；
图31是第一实施例中制造步骤期间的半导体器件的截面图；
图32是示出对比示例1的半导体器件的截面图；
图33是示出对比示例2的半导体器件的截面图；
图34是示出第二实施例中的电容性元件的平面图；
图35是示出第二实施例中的电容性元件的截面图；
图36是示出第二实施例的第一修改示例中的电容性元件的平面图；
图37是示出第二实施例的第一修改示例中的电容性元件的截面图；
图38是示出又一示例中的电容性元件的平面图；
图39是示出又一示例中的电容性元件的截面图；
图40是示出又一示例中的电容性元件的截面图；
图41是示出第二实施例的第二修改示例中的电容性元件的平面图；
图42是示出第二实施例的第二修改示例中的电容性元件的截面图；
图43是示出第三实施例中的电容性元件的平面图；
图44是示出第三实施例的第一修改示例中的电容性元件的平面图；
图45是示出第三实施例的第二修改示例中的电容性元件的平面图；
图46是示出第三实施例的第二修改示例中的电容性元件的截面图；以及
图47是示出第四实施例中的电容性元件的截面图。
具体实施方式
在下面的实施例中，为了方便起见，如果需要，则可以在多个划分的部分或实施例中描述实施例。然而，除非另外指出，否则这些实施例并非彼此独立，而是存在一定关系，使得一个实施例是另一个实施例的部分或全部的修改示例、细节、补充说明等。
此外，在下面的实施例中，当提及元件的数目等(包括数目、数值、数量、范围等)时，除非另外指出，以及除了其中数目原则上明显限于该特定数目的情况和其它情况外，元件的数目并不限于该特定数目，而是可以大于或小于该特定数目。
此外，在下面的实施例中，无需说，除非另外指出，除了原则上它们明显被认为必需的情况以及其它情况，构成元件(包括元件步骤等)不总是必需的。类似地，在下面的实施例中，当提及构成元件等的形状、位置关系等时，应明白的是，除非另外指出，除非另外原则上认为明显如此，以及除了其它情况外，它们包括与该形状等基本类似或相似的那些形状等。这也适用于前面的数值和范围。
以下将通过参照附图详细地描述代表性实施例。顺便提及，在用于描述实施例的所有附图中，具有相同功能的部件给定相同的参考标号和数字，并且省略对其的重复描述。此外，在下面的实施例中，除非特别需要，否则原则上将不重复对相同或相似部分的描述。
此外，在用于实施例的附图中，为便于理解附图，即使在截面图中也可以省略阴影。而为了便于理解附图，即使在平面图中也可以提供阴影。
此外，在截面图和平面图中，每个部分的尺寸不对应于实际器件的尺寸。为便于理解附图，可以以相对放大的比例显示特定部分。而即使当平面图和截面图彼此对应时，也可以以不同的比例显示相应的部分。
第一实施例
<半导体器件的配置>
图1是示出作为第一实施例的半导体器件的半导体芯片的平面图。图1示出了在作为例如其中形成由微计算机的半导体器件的半导体芯片CHP处形成的相应元件的布局配置。
在图1中，作为半导体器件的半导体芯片CHP具有CPU1、RAM(随机存取存储器)2、模拟电路3和闪速存储器4。然后，在半导体芯片的外围部分中，形成有焊盘PD，焊盘PD是用于耦合电路和外部电路的输入/输出外部端子。
CPU1也称为中央处理单元并且对应于计算机等的心脏。CPU1读取并解码来自存储设备的指令，并且基于此执行不同的操作和控制，因而需要具有高处理速度性能。因此，在形成在半导体芯片CHP的元件中，形成CPU1的MISFET(金属绝缘体半导体场效应晶体管)需要相对更大的电流驱动力。即，形成CPU1的MISFET由低击穿电压MISFET形成。
RAM2是能够随机地读取存储器信息的存储器，即随机地读取存储的存储器信息，并且新写入存储器信息，也称为随机存储存储器。作为IC(集成电路)存储器的RAM包括使用动态电路的DRAM(动态RAM)和使用静态电路的SRAM(静态RAM)两种。DRAM是需要存储保持操作的随机写/读存储器；SRAM是不需要存储保持操作的随机写/读存储器。RAM2需要具有高速操作性能。由此，在形成在半导体芯片CHP中的元件中，形成RAM2的MISFET需要相对更大的电流驱动力。即，作为形成RAM2的MISFET，使用低击穿电压MISFET。
模拟电路3是临时操控持续改变的电压或电流信号(即模拟信号)的电路，例如由放大电路、转换电路、修改电路、振荡电路或电源电路形成。在半导体芯片CHP处形成的元件中，作为形成模拟电路3的MISFET使用相对更高击穿电压的MISFET。
闪速存储器4是一种能够针对写入操作和擦除操作二者电重写的非易失性存储器，也称为电可擦可编程只读存储器。闪速存储器4的存储器单元包括存储器单元选择的MISFET，以及例如用于存储的MONOS(金属氧化物氮化物氧化物半导体)型FET(场效应晶体管)。对于闪速存储器的写入操作而言，使用热电子注入或Fowler-Nordheim隧穿现象；对于擦除操作，使用Fowler-Nordheim隧穿现象或热空穴注入。
为了操作如上所述的闪速存储器4，在半导体芯片CHP中形成诸如升压电路之类的驱动电路。驱动电路需要高精度电容性元件。此外，模拟电路3也需要高精度电容性元件。因此，在半导体芯片CHP中，除了非易失性存储器4和MISFET外，也形成电容性元件。本第一实施例具有在电容性元件的结构中的作为在半导体芯片CHP中形成的PIP电容性元件的结构元件。以下将对作为形成在半导体芯片CHP中的PIP电容性元件的电容性元件的配置给出描述。顺便提及，以下将PIP电容性元件简称为电容性元件。
<电容性元件的配置>
图2是示出第一实施例中的电容性元件的平面图。图3是示出第一实施例中的电容性元件的截面图。图3是沿着图2的线A-A的截面图。
顺便提及，图2的平面图是透过导线HL1和HL2、层间绝缘膜34和侧壁29b(见图3)看到的电容性元件的平面透视图，并且也没有示出半导体衬底10和元件隔离区域11(这同样适用于下面的平面图)。而在图2的平面图中，为便于理解，将除了电极23外的其它部分阴影化，但电极23未被阴影化(这同样适用于下面的平面图)。
如图2和图3所示，半导体器件具有半导体衬底10和元件隔离区域11。在半导体衬底10的前表面(第一主表面)10a中形成元件隔离区域11。半导体衬底10例如由硅(Si)单晶形成。元件隔离区域11例如由氧化硅膜形成。
半导体器件具有由在元件隔离区域11之上形成的导电膜CF1形成的电极16。优选地，电极16由在元件隔离区域11之上形成的导电膜CF1和在导电膜CF1的表面处形成的金属硅化物膜33形成。导电膜CF1例如由多晶硅膜形成。金属硅化物膜33例如由硅化钴膜形成。此外，如图3所示，可以经由绝缘膜IF1在元件隔离区域11之上形成电极16。
如图2所示，电极16包括多个线部分LP1和线部分LP2。多个线部分LP1分别在Y轴方向上延伸并且在X轴方向上排列，其中X轴方向和Y轴方向在平面图中是相互交叉的两个方向。在平面图中，线部分LP2在X轴方向上延伸并且在Y轴方向上与多个线部分LP1的一侧上的端部耦合。利用这样的配置，多个线部分LP1经由线部分LP2彼此电耦合。在平面图中，包括多个线部分LP1和线部分LP2的电极16具有梳状形状。
顺便提及，在本说明书中，用语“在平面图中”意味着从与半导体衬底10的前表面10a垂直的方向看到的视图。
此外，半导体器件具有虚设电极DE，由与在元件隔离区域11之上的电极16远离地形成的导电膜CF1形成。优选地，虚设电极DE由在与形成电极16的导电膜CF1同一层处的导电膜CF1和形成在导电膜CF1的表面处的金属硅化物膜33形成。如前面所述，导电膜CF1例如由多晶硅膜形成。金属硅化物膜33例如由硅化钴膜形成。此外，如图3所示，可以经由绝缘膜IF1在元件隔离区域11之上形成虚设电极DE。
如图2所示，在平面图中，虚设电极DE在X轴方向延伸并且与跨多个线部分LP1的线部分LP2相对地布置，即布置在与线部分LP2侧相对的多个线部分LP1侧上。换言之，虚设电极DE在X轴方向上布置在多个线部分LP1的每一侧上，并且线部分LP2在X轴方向上耦合到多个线部分LP1的另一侧上的每个端部。
此外，半导体器件具有电极23，由在电极16与虚设电极DE之间、在电极16的周缘侧表面处和在虚设电极DE的周缘侧表面处集成地形成的导电膜CF2形成。优选地，电极23由在电极16与虚设电极DE之间、电极16的周缘侧表面处和虚设电极DE的周缘侧表面处集成地形成的导电膜CF2以及在导电膜CF2的表面之上形成的金属硅化物膜33形成。导电膜CF2例如由多晶硅膜形成。金属硅化物膜33例如由硅化钴膜形成。
此外，半导体器件具有电容性绝缘膜27，由在电极16与电极23之间以及电极23与半导体衬底10之间形成的绝缘膜IF2形成。因此，电极23经由电容性绝缘膜27在电极16的周缘侧表面以及虚设电极DE的周缘侧表面处形成。然后，电极16、电极23和电容性绝缘膜27形成电容性元件。顺便提及，在电容性元件的外周缘部分中，在电极23的周缘侧表面处形成由绝缘膜形成的侧壁29b。除了包括形成在其中的侧壁29b的区域之外，金属硅化物膜33形成在电极23的整个表面之上。
如图3所示，在元件隔离区域11之上，形成层间绝缘膜34，使得覆盖由电极16、电极23和电容性绝缘膜27形成的电容性元件。在层间绝缘膜34中，形成有作为耦合孔的接触孔CH1和接触孔CH2。接触孔CH1穿透层间绝缘膜34并到达电极16。接触孔CH2穿透层间绝缘膜34并到达电极23。
在接触孔CH1中，形成有作为耦合电极的插塞PG1，插塞PG1由嵌入在接触孔CH1中的导电膜形成并且与电极16电耦合。而在接触孔CH2中，形成有作为耦合电极的插塞PG2，插塞PG2由嵌入在接触孔CH2中的导电膜形成并且与电极23电耦合。在插塞PG1之上，形成有与插塞PG1电耦合的导线HL1。在插塞PG2之上，形成有与插塞PG2电耦合的导线HL2。在电极16的表面之上，形成有金属硅化物膜33。因此，插塞PG1与暴露在接触孔CH1的底部处的金属硅化物膜33接触，并且与电极16电耦合。而在电极23的表面之上，形成金属硅化物膜33。因此，插塞PG2与暴露在接触孔CH2的底部处的金属硅化物膜33接触并与电极23电耦合。
接触孔CH1穿透层间绝缘膜34并到达电极16的线部分LP2。插塞PG1由嵌入在接触孔CH1中的导电膜形成并且与电极16的线部分LP2直接电耦合。
接触孔CH2穿透层间绝缘膜34并到达形成在与电极16侧相对的虚设电极DE的侧表面处的电极23的部分。在这样的配置的情形下，插塞PG1可以经由形成在电极23的表面之上的、具有相对较小电阻的金属硅化物膜33，与电极23的任意部分电耦合。此外，在电极23的整个表面之上，形成有金属硅化物膜33。因此，插塞PG2可以在低电阻下与电极23的任意部分电耦合。
而在平面图中，在不同区域中形成电极16和电极23。换言之，在平面图中不存在其中电极16和电极23彼此叠置的叠置区域。这样的配置消除了接触孔CH2穿透电极23并到达电极16的可能性。这可以防止电极16和电极23之间经由插塞PG2电短路。
此外，电极16具有多个线部分LP1。这导致与电极16的侧表面相对的电极23的侧表面的区域增加。由此，可以容易地增加电容性元件的容量。
另一方面，如图3所示，虚设电极DE处于与电极16电绝缘的状态。由此，接触孔CH2可以到达虚设电极DE。即，在平面图中，接触孔CH2可以具有叠置虚设电极DE的部分。作为结果，即使当形成电极23的导电膜CF2的膜厚度小并且形成在电极16的侧表面处的电极23的宽度小时，接触孔CH2也可以迁移到虚设电极DE侧。由此，可以将接触孔CH2容易地对准。
<电容性元件的第一修改示例>
图4是示出第一实施例的第一修改示例中的电容性元件的平面图；图5是示出第一实施例的第一修改示例中的电容性元件的截面图。图5是沿着图4的线A-A的截面图。
本第一修改示例中的电容性元件与参照图2和图3描述的第一实施例中的电容性元件的不同之处在于：未布置线部分LP2(见图2)，以及多个插塞PG1分别与多个线部分LP1直接电耦合，另外，除了插塞PG2之外，多个插塞PG3与电极23直接电耦合。本第一修改示例中的电容性元件在其它方面与第一实施例中的电容性元件相同。
如图4所示，电极16包括多个线部分LP1，而不包括线部分LP2。此外，与第一实施例一样，在平面图中，多个线部分LP1分别在Y轴方向延伸，并且在X轴方向排列。因此，多个线部分LP1彼此远离地形成。
接触孔CH1穿透层间绝缘膜34，并到达电极16的线部分LP1。插塞PG1由嵌入在接触孔CH1中的导电膜形成并且与电极16的线部分LP1直接电耦合。
在层间绝缘膜34中，除了接触孔CH1和CH2之外，形成作为开口的接触孔CH3。接触孔CH3穿透层间绝缘膜34并到达布置在相邻线部分LP1之间的电极23的部分。在接触孔CH3中，形成有作为耦合电极的插塞PG3，该插塞PG3由嵌入在接触孔CH3中的导电膜形成并且与布置在相邻线部分LP1之间的电极23的部分电耦合。在插塞PG3之上，形成有与插塞PG3电耦合的导线HL3。
同样在本第一修改示例中，与第一实施例一样，插塞PG2可以在低电阻下与电极23的任意部分电耦合。因此，可以防止电极16和电极23彼此电短路。从而，可以容易地增加电容性元件的容量并且可以容易地对准接触孔CH2。
另一方面，在本第一修改示例中，与第一实施例相比，尽管X轴方向上线部分LP1的宽度更大，但插塞PG1可以与线部分LP1直接电耦合。由此，插塞PG1可以在仍然更低的电阻下与电极16电耦合。
顺便提及，图6在截面图中示出了又一示例的电容性元件。如图6所示，当对导电膜CF1进行构图由此形成线部分LP1时，防止形成在相邻线部分LP1之间的开口OP1穿透导电膜CF1。这允许多个线部分LP1的底部经由导电膜CF1彼此组合。即，电极16包括将相邻线部分LP1的底部耦合的耦合部分CN1。
在图6所示的示例中，当设定电极23的顶表面的高度位置等于图5所示的高度位置时，电极23的底表面的高度位置变高，导致电极23的厚度减小。由此，电容性元件的容量减少。然而，线部分LP1在它们相应的底部彼此耦合。由此可以减小电极16的电阻。然而，优选地，电极16和虚设电极DE处于彼此电绝缘的状态。由此相邻线部分LP1的底部可以彼此组合。然而，优选地，防止电极16的底部和虚设电极DE的底部彼此组合。
顺便提及，从而当对导电膜CF1进行构图时，防止开口OP1穿透导电膜CF1。这也可适用于包括第一实施例的各个实施例以及除了第一实施例的第一修改示例外的实施例的各个修改示例。
<电容性元件的第二修改示例>
图7是示出第一实施例的第二修改示例中的电容性元件的平面图。图8和图9均为示出第一实施例的第二修改示例中的电容性元件的截面图。图8是沿着图7的线A-A的截面图。图9是沿着图7的线B-B的截面图。
本第二修改示例的电容性元件与参照图2和图3描述的第一实施例的电容性元件的不同之处在于：不仅在电极16与虚设电极DE之间、在电极16的周缘侧表面处和在虚设电极DE的周缘侧表面处形成电极23，而且在电极16的顶表面的局部区域中形成电极23。本第二修改示例的电容性元件在其它方面与第一实施例的电容性元件相同。
如图7所示，电极16不包括线部分，在平面图中具有矩形形状，并且一体化地形成。顺便提及，在本第二修改示例中，虚设电极DE在Y轴方向上延伸并且形成为在X轴方向上远离电极16。
除了电极16与虚设电极DE之间、在电极16的周缘侧表面以及在虚设电极DE的周缘侧表面外，也在电极16的顶表面的局部区域中形成电极23。而可以一体化地形成电极23。此外，在形成于电极16的顶表面之上的电极23的部分的侧表面处，形成有由绝缘膜形成的侧壁29c。顺便提及，图7示出了透过侧壁29c看到的状态。
在其中电极23和侧壁29c中的任一个都不形成在其中的电极16的顶表面的区域中形成金属硅化物膜33。此外，接触孔CH1穿透层间绝缘膜34并到达电极23和侧壁29c中的任一个都不形成在其中的电极16的顶表面区域。插塞PG1由嵌入在接触孔CH1中的导电膜形成，并且与电极16直接电耦合。接触孔CH2和插塞PG2与第一实施例中的相同。
同样在本第二修改示例中，与第一实施例一样，插塞PG2可以在低电阻下与电极23的任意部分电耦合。因此，可以防止电极16和电极23电短路。因而，可以容易地对准接触孔CH2。
另一方面，在本第二修改示例中，与第一实施例相比，可以减少与电极16的侧表面相对的电极23的侧表面面积。然而，电极16的顶表面与电极23的底表面彼此相对。由此，可以容易地增加电容性元件的容量。
<电容性元件的第三修改示例>
图10是示出第一实施例的第三修改示例中的电容性元件的平面图。图11是示出第一实施例的第三修改示例中的电容性元件的截面图。图11是沿着图10的线A-A的截面图。
第三修改示例的电容性元件与参照图2和图3描述的第一实施例的半导体器件的不同之处在于：在电极16的顶表面的局部区域中形成帽绝缘膜CP1。本第三修改示例的电容性元件在其它方面与第一实施例的电容性元件相同。
如图10和图11所示，在线部分LP1之上并且在线部分LP2的一部分之上(即在电极16的一部分之上)，至少在平面图中经由电容性绝缘膜27与电极23接触的区域中形成帽绝缘膜CP1。帽绝缘膜CP1由诸如氮化硅膜之类的绝缘膜IF3形成。
顺便提及，在其中形成帽绝缘膜CP1的每个线部分LP1的顶表面的区域中，未形成金属硅化物膜33。另一方面，在每个插塞PG1附近的线部分LP2的顶表面区域处并且在虚设电极DE的顶表面处，形成金属硅化物膜33，而不形成帽绝缘膜CP1。
同样在本第三修改示例中，与第一实施例一样，每个插塞PG2可以在低电阻下与电极23的任意部分电耦合。这可以防止电极16和电极23之间通过插塞PG2电短路。因而，可以容易地增加电容性元件的容量，并且可以容易地对准接触孔CH2。
另一方面，在本第三修改示例中，在平面图中经由电容性绝缘膜27与电极23接触的电极16的区域由帽绝缘膜CP1覆盖。因此，在本第三修改示例中，与第一实施例相比，可以更可靠地防止相邻的电极16与电极23电短路。
<存储器单元的配置>
然后，将通过参照附图对形成在半导体芯片CHP(见图1)中的闪速存储器4(见图1)的存储器单元、用在模拟电路3(见图1)中的电容性元件或闪速存储器4的驱动电路给出描述。
图12和图13均为示出第一实施例的半导体器件的截面图。图12是示出闪速存储器的存储器单元的结构以及形成在模拟电路等中的电容性元件的结构的截面图。图13是示出存储器单元的绝缘膜27a的外围的截面图。
如图12所示，存储器单元形成在半导体芯片的存储器单元形成区域AR1中，并且电容性元件形成在半导体芯片的电容性元件形成区域AR2中。即，半导体器件具有在存储器单元形成区域AR1中形成的存储器单元和在电容性元件形成区域AR2中形成的电容性元件。
首先，将对闪速存储器的存储器单元的结构给出描述。半导体器件具有p型阱12、栅极绝缘膜13、控制栅极电极15、存储器栅极电极26、作为栅极绝缘膜的绝缘膜27a以及作为源极区域和漏极区域的低密度杂质扩散区域28和高密度杂质扩散区域30。栅极绝缘膜13、控制栅极电极15、绝缘膜27a和存储器栅极电极26形成存储器单元。
如图12所示，在存储器单元形成区域AR1中，在半导体衬底10中形成p型阱12。在p型阱12之上，形成有存储器单元。存储器单元由用于选择存储器单元的选择部分和用于存储信息的存储部分形成。
首先，将对用于选择存储器单元的选择部分的配置给出描述。存储器单元具有在半导体衬底10(即p型阱12)之上形成的栅极绝缘膜13。在栅极绝缘膜13之上，形成有控制栅极电极15。栅极绝缘膜13由在电极16与半导体衬底10之间的绝缘膜IF1处于同一层的绝缘膜IF1诸如氧化硅膜形成。控制栅极电极15由诸如多晶硅膜的导电膜CF1和在导电膜CF1的表面处形成的诸如硅化钴膜的金属硅化物膜33形成。即，控制栅极电极15由与形成电极16的导电膜CF1处于同一层的导电膜CF1形成。形成金属硅化物膜33用于减小控制栅极电极15的电阻。控制栅极电极15具有选择存储器单元的功能。换言之，通过控制栅极电极15选择特定存储器单元。因而，对所选的存储器单元执行写入操作、擦除操作或读取操作。
然后，将对存储器单元的配置给出描述。在控制栅极电极15的一个侧表面处，经由绝缘膜27a形成有存储器栅极电极26。存储器栅极电极26以形成在控制栅极电极15的一个侧表面处的侧壁形状形成，并且由诸如多晶硅膜的导电膜CF2和形成在导电膜CF2的表面处的诸如硅化钴膜的金属硅化物膜33形成。即，存储器栅极电极26由与形成电极23的导电膜CF2同一层处的导电膜CF2形成。形成金属硅化物膜33用于减小存储器栅极电极26的电阻。
在控制栅极电极15与存储器栅极电极26之间以及在存储器栅极电极26与半导体衬底10之间，形成有作为栅极绝缘膜的绝缘膜27a。绝缘膜27a由与形成电容性绝缘膜27的绝缘膜IF2处于同一层的绝缘膜IF2形成。如图13所示，形成绝缘膜27a的绝缘膜IF2由形成在半导体衬底10之上的氧化硅膜17、形成在氧化硅膜17之上的电荷积累膜25以及形成在电荷积累膜25之上的氧化硅膜19形成。氧化硅膜17用作形成在存储器栅极电极26与半导体衬底10之间的栅极绝缘膜。由氧化硅膜17形成的栅极绝缘膜也具有作为隧道绝缘膜的功能。例如，存储器单元的存储部分向电荷积累膜25注入电子，或者经由氧化硅膜17从半导体衬底10向电荷积累膜25注入空穴，并且由此执行信息的存储或擦除。因此，氧化硅膜17用作隧道绝缘膜。
然后，形成在氧化硅膜17之上的电荷积累膜25具有积累电荷的功能。具体而言，在本第一实施例中，电荷积累膜25由氮化硅膜18形成。本第一实施例中的存储器单元的存储部分通过电荷积累膜25中积累的电荷的有无来控制在半导体衬底10中(即在存储器栅极电极26下方)的p型阱12中流动的电流，并由此存储信息。换言之，通过利用以下方式来存储信息：根据电荷积累膜25中积累的电荷的有无，存储器栅极电极26下方的半导体衬底10中流动的电流的阈值电压改变。
在本第一实施例中，具有捕获能级的绝缘膜用作电荷积累膜25。作为具有捕获能级的绝缘膜的一个示例，可以提及的是由氮化硅膜18制成。然而，不限于氮化硅膜，可以使用例如氧化铝膜(矾土)。当具有捕获能级的绝缘膜用作电荷积累膜25时，在形成于绝缘膜中的捕获能级下捕获电荷。通过这样在捕获能级下捕获电荷，在绝缘膜中积累电荷。
在一个侧壁处(即控制栅极电极15的两个侧壁的一个侧表面处)，形成有存储器栅极电极26。而在另一侧壁处(即其另一侧表面处)，形成有由氧化硅膜形成的侧壁29a。类似地，在一个侧壁处(即存储器栅极电极26的两个侧壁的一个侧表面处)，形成有控制栅极电极15。而在另一侧壁处(即其另一侧表面处)，形成有由氧化硅膜形成的侧壁29a。
在侧壁29a正下方的半导体衬底10中，形成有成对的浅低密度杂质扩散区域28，其是n型半导体区域。在与该成对的浅低密度杂质扩散区域28接触的外区域中，分别形成有成对的深高密度杂质扩散区域30。深高密度杂质扩散区域30也是n型半导体区域。在每个高密度杂质扩散区域30的表面处，形成有例如由硅化钴膜形成的金属硅化物膜33。该对低密度杂质扩散区域28和该对高密度杂质扩散区域30形成存储器单元的源极区域或漏极区域。源极区域和漏极区域由低密度杂质扩散区域28和高密度杂质扩散区域30形成。作为结果，源极区域和漏极区域可以形成为LDD(轻掺杂漏极)结构。
顺便提及，对于源极区域和漏极区域，一个与控制栅极电极15对准地形成，另一个与存储器栅极电极16对准地形成。
这里，假设由栅极绝缘膜13、控制栅极电极15以及源极区域和漏极区域形成的晶体管称为选择晶体管。另一方面，假设由绝缘膜27a、存储器栅极电极26以及源极区域和漏极区域形成的晶体管称为存储器晶体管。作为结果，可以认为存储器单元的选择部分由选择晶体管形成，并且存储器单元的存储部分由存储器晶体管形成。以此方式形成存储器单元。
然后，将对待与存储器单元耦合的布线结构给出描述。在存储器单元之上形成由氧化硅膜形成的层间绝缘膜34，使得覆盖存储器单元。在层间绝缘膜34中，形成有每个接触孔CH4，接触孔CH4穿透层间绝缘膜34并到达形成在形成源极区域或漏极区域的高密度杂质扩散区域30的表面处的金属硅化物膜33。在接触孔CH4的内部中嵌入有导电膜。作为导电膜，首先形成有作为势垒导电膜的钛/氮化钛膜。然后，以使得填充接触孔CH4这样的方式形成钨膜。因而，在接触孔CH4中嵌入钛/氮化钛膜和钨膜。这导致形成插塞PG4，该插塞PG4由嵌入在接触孔CH4中的导电膜形成并且与源极区域或漏极区域电耦合。然后，在层间绝缘膜34之上形成有导线HL4。导线HL4和插塞PG4彼此电耦合。导线HL4由例如钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。
顺便提及，也以与插塞PG4相同的方式形成插塞PG1、PG2和PG3。也以与导线HL4相同的方式形成导线HL1、HL2和HL3。
如上所述配置本第一实施例中的存储器单元。以下将对存储器单元的操作给出描述。这里，将施加到控制栅极电极15的电压称为Vcg，并将施加到存储器栅极电极26的电压称为Vmg。此外，将施加到源极区域和漏极区域的相应电压分别称为Vs和Vd。将施加到半导体衬底10(即p型阱12)的电压称为Vb。电子注入到作为电荷积累膜25的氮化硅膜18中定义为“写入”。空穴注入到氮化硅膜18中定义为“擦除”。
首先，将描述写入操作。通过称为所谓的源极侧注入方法的热电子写入执行写入操作。作为写入电压，例如将施加到源极区域的电压Vs设定在6V；将施加到存储器栅极电极26的电压Vmg设定在12V；并且将施加到控制栅极电极15的电压Vcg设定在1.5V。然后，控制将施加到漏极区域的电压Vd使得用于写入的沟道电流变为给定的设定值。在该步骤的电压Vd由具有控制栅极电极15的选择晶体管的阈值电压和沟道电流的设定值决定，并且例如变为约1V。将施加到p型阱12即半导体衬底10的电压Vb为0V。
将对当施加这样的电压以执行写入操作时的电荷移动给出描述。如上所述，在将施加到源极区域的电压Vs与将施加到漏极区域的电压Vd之间引起电位差。作为结果，电子在形成于源极区域和漏极区域之间的沟道区域中流动。在沟道区域中流动的电子在控制栅极电极15与存储器栅极电极26之间的边界附近下方的沟道区域中加速并且变成热电子。然后，在施加到存储器栅极电极26的正电压(Vmg＝12V)的电场下，热电子注入到电荷积累膜25中(即存储器栅极电极26下方的氮化硅膜18中)。注入的热电子在氮化硅膜18中在捕获能级处被捕获。作为结果，电子积累在氮化硅膜18中，导致存储器晶体管的阈值电压增加。以此方式执行写入操作。
随后，将描述擦除操作。例如通过使用带间隧穿现象的BTBT(带到带隧穿)擦除执行擦除操作。在BTBT擦除的情况下，例如将施加到存储器栅极电极26的电压Vmg设定在-6V；将施加到源极区域的电压Vs设定在6V；并且将施加到控制栅极电极15的电压Vcg设定在0V；并且漏极区域施加有0V。作为结果，通过跨源极区域和存储器栅极电极引起的电压在表面区域端部处的带间隧穿现象产生的空穴由于施加到源极区域的高电压而加速并变成热空穴。然后，热空穴中的一些被吸附到施加到存储器栅极电极26的负电压并注入到氮化硅膜18中。注入的热空穴在氮化硅膜18中的捕获能级下被捕获，导致存储器晶体管的阈值电压的减小。以此方式执行擦除操作。
然后，将描述读取操作。以下列方式执行读取：将施加到漏极区域的电压Vd设定在Vdd(1.5V)，将施加到源极区域的电压Vs设定在0V，将施加到控制栅极电极15的电压Vcg设定在Vdd(1.5V)，并且将施加到存储器栅极电极26的电压Vmg设定在Vdd(1.5V)；因而电流在与写入方向相反的方向上通过。下面也是可接受的：将施加到漏极区域的电压Vd和将施加到源极区域的电压Vs互换并分别设定在0V和1.5V；因而利用与写入方向相同的方向上的电流执行读取。在该步骤，当存储器单元处于写入状态并且阈值电压高时，则电流不流过存储器单元。另一方面，当存储器单元处于擦除状态并且阈值电压低时，电流流过存储器单元。
<用于制造半导体器件的方法>
然后，将对用于制造本第一实施例的半导体器件的方法给出描述。
图14至图31均为第一实施例中制造步骤期间的半导体器件的截面图。图14至图31均示出与图12所示截面相同的截面。
首先，如图14所示，提供有一种半导体衬底10，其由掺杂有诸如硼(B)之类的p型杂质的硅单晶形成。然后，在半导体衬底10中，形成有用于将例如低击穿电压MISFET形成区域和高击穿电压MISFET形成区域彼此隔离的元件隔离区域11。提供元件隔离区域11，以便防止元件相互干扰。可以使用例如LOCOS(局部硅氧化)方法或STI(浅沟槽隔离)方法来形成元件隔离区域11。
例如，利用STI方法，以下列方式形成元件隔离区域11。即，在半导体衬底10中，使用光刻技术和刻蚀技术形成元件隔离沟槽。然后，在半导体衬底10之上形成氧化硅膜，使得填充元件隔离沟槽。然后，通过化学机械抛光(CMP)方法，去除形成在半导体衬底10之上的氧化硅膜的不必要部分。作为结果，可以形成有如下元件隔离区域11，在其中仅在元件隔离沟槽中嵌入氧化硅膜。顺便提及，图14示出了在半导体衬底10的前表面10a侧上的其中未形成元件隔离区域11的存储器单元形成区域AR1的区域以及在半导体衬底10的前表面10a侧上的其中形成元件隔离区域11的电容性元件形成区域AR2的区域。
然后，利用杂质对半导体衬底10进行掺杂以形成p型阱12。通过利用离子注入方法向半导体衬底10中掺杂诸如硼之类的p型杂质来形成p型阱12。然后，在存储器单元形成区域AR1中，在p型阱12的表面区域中形成用于形成选择晶体管的沟道的半导体区域(未示出)。形成用于沟道形成的半导体区域，用于调整形成沟道的阈值电压。
然后，如图15所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，在半导体衬底10之上形成绝缘膜IF1。例如由氧化硅膜形成绝缘膜IF1并且可以使用例如热氧化方法形成绝缘膜IF1。然而，绝缘膜IF1不限于氧化硅膜，而是可以进行各种变化。例如，绝缘膜IF1可以是氮氧化硅膜(SiON)。即，可以在绝缘膜IF1和半导体衬底10之间的界面处分离出氮。就抑制膜中界面态的产生以及减少电子捕获的效果方面而言，氮氧化硅膜比氧化硅膜更好。因此，可以改善绝缘膜IF1的热载流子阻力，并且可以改善绝缘电阻。此外，与氧化硅膜相比，氮氧化硅膜不太易于杂质扩散到其中。由此，通过针对栅极绝缘膜13使用氮氧化硅膜，可以抑制由于控制栅极电极15中的杂质向半导体衬底10侧的扩散引起的阈值电压的变化。为了形成氮氧化硅膜，例如期望地在诸如NO、NO2或NH3的含氮气氛中可以对半导体衬底10进行热处理。备选地，以下列方式也可以得到相同的效果：在半导体衬底10的表面之上形成由氧化硅膜形成的绝缘膜IF1；然后在含氮气氛中对半导体衬底10进行热处理；因此在绝缘膜IF1和半导体衬底10之间的界面处分离出氮。
备选地，绝缘膜IF1可以由例如具有比氮化硅膜的介电常数更高介电常数的高介电常数膜形成。作为结果，即使在相同容量下，也可以增加物理膜厚度。由此可以减小泄漏电流。
例如，作为高介电常数膜，使用作为铪氧化物之一的氧化铪(HfO2)膜。然而，代替氧化铪膜，也可以使用其它铪类型绝缘膜，诸如铝酸铪(HfAlO)膜、氮氧化铪(HfON)膜、硅酸铪(HfSiO)膜以及氮氧化硅铪(HfSiON)膜。此外，也可以使用通过利用诸如氧化钽、氧化铌、氧化钛、氧化锆、氧化镧和氧化钇之类的氧化物掺杂铪类型绝缘膜得到的铪类型绝缘膜。与氧化铪膜一样，铪类型绝缘膜的介电常数比氧化硅膜和氮氧化硅膜高，并因此可以通过与当使用氧化铪膜时相同的效果。
然后，在存储器单元形成区域AR1和电容性元件形成区域AR2中，在绝缘膜IF1之上形成由多晶硅膜形成的导电膜CF1。可以使用例如CVD(化学气相沉积)方法形成由多晶硅膜形成的导电膜CF1。然后，使用光刻技术和离子注入方法，将诸如磷或砷之类的n型杂质掺杂到由多晶硅膜形成的导电膜CF1中。
然后，如图16所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，使用构图的抗蚀剂膜作为掩膜，通过刻蚀对导电膜CF1和绝缘膜IF1进行处理即构图。然后，在存储器单元形成区域AR1中，形成有由导电膜CF1形成的控制栅极电极15和在控制栅极电极15与半导体衬底10之间的由绝缘膜IF1形成的栅极绝缘膜13。而在电容性元件形成区域AR2中，形成有由导电膜CF1形成的电极16以及由导电膜CF1形成的虚设电极DE。控制栅极电极15是存储器单元的选择晶体管的栅极电极。因而，在形成存储器单元的控制栅极电极15的步骤中形成电容性元件的电极16和虚设电极DE。
这里，在控制栅极电极15中，将n型杂质掺杂到由多晶硅膜形成的导电膜CF1中。由此，可以将控制栅极电极15的功函数值设定在硅的导带(4.15eV)附近的值。由此，可以减小作为n沟道型MISFET的选择晶体管的阈值电压。
这里，当制造第一实施例的第三修改示例的半导体器件时，代替参照图16描述的步骤，作为修改示例，可以执行参照图17至图19所述的下列步骤。
首先，在参照图15所述的步骤之后，如图17所示，在由多晶硅膜形成的导电膜CF1之上形成绝缘膜IF3。可以使用例如CVD方法形成由氮化硅膜形成的绝缘膜IF3。顺便提及，对于绝缘膜IF3的材料，可以代替氮化硅膜而使用由用作帽绝缘膜、硬掩蔽膜或间隔物膜的其它材料形成的绝缘膜。
然后，如图18所示，通过使用构图的抗蚀剂膜作为掩膜进行刻蚀，处理绝缘膜IF3。因而，在其中形成金属硅化物膜的电容性元件形成区域AR2的区域中，去除绝缘膜IF3。在电容性元件形成区域AR2的除了其中形成金属硅化物膜的区域之外的区域中，留下绝缘膜IF3。顺便提及，如图18所示，在存储器单元形成区域AR1中可以留下绝缘膜IF3。
然后如图19所示，通过使用构图的抗蚀剂膜作为掩膜进行刻蚀，处理绝缘膜IF3、导电膜CF1和绝缘膜IF1。作为结果，在存储器单元形成区域AR1中，形成有栅极绝缘膜13、控制栅极电极15和在控制栅极电极15之上的由绝缘膜IF3形成的帽绝缘膜CP1。而在电容性元件形成区域AR2中，形成电极16。在电极16的顶表面的一部分之上，形成有由绝缘膜IF3形成的帽绝缘膜CP1。顺便提及，在执行图19所示步骤之后，可以按照与执行图16所示步骤之后相同的方式执行图20所示步骤和后续步骤相同的步骤。
然后，如图20所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，在包括控制栅极电极15的表面、电极16的表面和虚设电极DE的表面的半导体衬底10之上形成绝缘膜IF2。在图20中，绝缘膜IF2被示出为一层膜。然而，如在图21中以放大比例所示的那样，绝缘膜IF2例如由氧化硅膜17、氧化硅膜17之上的氮化硅膜18以及形成在氮化硅膜18之上的氧化硅膜19形成，并且这是所谓的ONO膜。可以使用例如CVD方法形成绝缘膜IF2。然后，例如氧化硅膜17的膜厚度为5nm。氮化硅膜18的膜厚度为10nm。氧化硅膜19的膜厚度为5nm。
绝缘膜IF2的氮化硅膜18是将成为存储器单元形成区域AR1中的存储器晶体管(见图13)的电荷积累膜25的膜。在本第一实施例中，作为电荷积累膜25，使用了氮化硅膜18。然而，作为电荷积累膜25，可以使用具有捕获能级的其它绝缘膜。例如，也可以使用氧化铝膜(矾土膜)作为电荷积累膜25。
然后如图20所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，在绝缘膜IF2之上形成例如由多晶硅膜形成的导电膜CF2。可以使用例如CVD方法来形成由多晶硅膜形成的导电膜CF2。
然后如图22所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，通过各向异性刻蚀来对例如由多晶硅膜形成的导电膜CF2进行回刻蚀。作为结果，在存储器单元形成区域AR1中，均由导电膜CF2形成的侧壁22a和侧壁22b经由绝缘膜IF2留在侧壁处，即在控制栅极电极15的相对侧上的侧表面处。另一方面，在电容性元件形成区域AR2中，导电膜CF2经由绝缘膜IF2一体化地留在电极16和虚设电极DE之间、电极16的周缘侧表面处以及虚设电极DE的周缘侧表面处。因而，一体化地形成由留下的导电膜CF2形成的电极23。由此，在平面图中电极16和电极23并不彼此叠置。
这里，当制造第一实施例的第二修改示例中的半导体器件时，在执行参照图20所述的步骤之后，可以代替参照图22所述的步骤来执行参照图23和图24所述的下列步骤。
首先，如图23所示，在半导体衬底10上施加抗蚀剂膜PR1之后，使抗蚀剂膜PR1经受曝光/显影处理，由此被构图。执行构图使得实现以下项：在电容性元件形成区域AR2中，在电极16的顶表面中，在其中形成电极23的区域中，导电膜CF1覆盖有抗蚀剂膜PR1；并且在其它区域中，导电膜CF2露出。
然后，如图24所示，通过各向异性刻蚀对由多晶硅膜形成的导电膜CF2进行回刻蚀。作为结果，在存储器单元形成区域AR1中，在侧壁处(即在控制栅极电极15的相对侧上的侧表面处)，留下均由导电膜CF2形成的侧壁22a和侧壁22b。另一方面，在电容性元件形成区域AR2中，对例如由多晶硅膜形成的导电膜CF2进行各向异性刻蚀。作为结果，在电极16和虚设电极DE之间、在电极16的周缘侧表面处并且在虚设电极DE的周缘侧表面处，形成有由一体化形成的导电膜CF2形成的电极23。而在电容性元件形成区域AR2中，使用抗蚀剂膜PR1作为掩膜，刻蚀由多晶硅膜形成的导电膜CF2。作为结果，在电极16的顶表面的局部区域中，经由绝缘膜IF2形成有电极23。在此步骤处，在电极16的顶表面的局部区域中，在平面图中电极16和电极23彼此叠置。然后，去除构图的抗蚀剂膜PR1。顺便提及，在执行图24所示步骤之后，可以按照与执行图22所示步骤之后相同的方式执行与图25所示步骤以及后续步骤相同的步骤。
然后如图25所示，在向半导体衬底10上施加抗蚀剂膜PR2之后，使抗蚀剂膜PR2经受曝光/显影处理。作为结果，对抗蚀剂膜PR1进行构图。执行构图使得实现以下项：在电容性元件形成区域AR2完全被覆盖的同时，存储器单元形成区域AR1被局部地开口。具体而言，执行构图使得露出形成在侧壁即存储器单元形成区域AR1中控制栅极电极15的一侧上的侧表面处的侧壁22b。例如，在图25中，露出了在控制栅极电极15的左手侧上的侧壁处形成的侧壁22b。
然后，如图26所示，通过使用构图的抗蚀剂膜PR2作为掩膜进行刻蚀，去除在控制栅极电极15的左手侧上的侧壁处露出的侧壁22b。在此步骤处，在控制栅极电极15的右手侧上的侧壁处形成的侧壁22a覆盖有抗蚀剂膜PR2并因而留下而不去除。侧壁22a是将成为存储器栅极电极26的部分(见稍后描述的图27)。此外，同样在电容性元件形成区域AR2中，通过抗蚀剂膜PR2保护电极23，并因而留下而未被去除。然后，去除构图的抗蚀剂膜PR2。
随后如图27所示，在存储器单元形成区域AR1和电容性元件形成区域AR2中，刻蚀并由此去除绝缘膜IF2的露出部分即未覆盖有任何电极23和将成为存储器栅极电极26的侧壁22a的绝缘膜IF2的部分。即，在存储器单元形成区域AR1中，留下在控制栅极电极15与存储器栅极电极26之间以及在存储器栅极电极26与半导体衬底10之间的绝缘膜IF2的部分并去除其其它部分。而在电容性元件形成区域AR2中，留下在电极16与电极23之间、在虚设电极DE与电极23之间以及在电极23与半导体衬底10之间的绝缘膜IF2的部分，并去除其其它部分。
因而，在存储器单元形成区域AR1中，仅在侧壁处(即在控制栅极电极15的右手侧上的侧表面处)，经由绝缘膜IF2留下由导电膜CF2形成的侧壁22a，从而导致形成侧壁形存储器栅极电极26。而留下绝缘膜IF2在控制栅极电极15与存储器栅极电极26之间的部分以及在存储器栅极电极26与半导体衬底10之间的部分。留下的绝缘膜IF2成为绝缘膜27a。在此步骤处，在绝缘膜27a中，形成绝缘膜27a(见图21)的氮化硅膜18成为电荷积累膜25(见图13)。
另一方面，在电容性元件形成区域AR2中，留下绝缘膜IF2在电极16与电极23之间的部分、在虚设电极DE与电极23之间的部分以及在电极23与半导体衬底10之间的部分。留下的绝缘膜IF2成为电容性绝缘膜27。电容性绝缘膜27由氧化硅膜17、氮化硅膜18以及氧化硅膜19形成(见图21)。然后，电极16、电极23和电容性绝缘膜27形成电容性元件。
顺便提及，在此时间点，导电膜CF1由多晶硅膜形成。因此，存储器单元的存储器栅极电极26和电容性元件的电极23均由多晶硅膜形成。
然后如图28所示，通过使用光刻技术和离子注入方法，在存储器单元形成区域AR1中形成有与控制栅极电极15和存储器栅极电极26对准的浅低密度杂质扩散区域28。浅低密度杂质扩散区域28是掺杂有诸如磷或砷的n型杂质的n型半导体区域。
随后，如图29所示，在半导体衬底10之上形成有由氧化硅膜形成的绝缘膜。由氧化硅膜形成的该绝缘膜可以使用例如CVD方法形成。然后，对该绝缘膜进行各向异性刻蚀，由此形成侧壁29a和29b。在存储器单元形成区域AR1中，在侧壁处即控制栅极电极15的左手侧上的侧表面处，并且在侧壁处即存储器栅极电极26的右手侧上的侧表面处，形成有由绝缘膜形成的侧壁29a。另一方面，在电容性元件形成区域AR2中，在侧壁处即在电极23的侧表面处，形成有由绝缘膜形成的侧壁29b。形成侧壁29a和29b的每个绝缘膜由氧化硅膜的单层膜形成。然而，绝缘膜并不限于此，而是可以由例如氮化硅膜和氧化硅膜的叠置膜形成。
这里，当制造第一实施例的第二修改示例中的半导体器件时，在参照图29所述的步骤中，在电容性元件形成区域AR2中，在形成在电极16的顶表面处的电极23的部分的侧壁处，形成有侧壁29c(见图8)。
然后如图30所示，通过使用光刻技术和离子注入方法，在存储器单元形成区域AR1中，形成有与侧壁29a对准的深高密度杂质扩散区域30。深高密度杂质扩散区域30是掺杂有诸如磷或砷之类的n型杂质的n型半导体区域。深高密度杂质扩散区域30和浅低密度杂质扩散区域28形成存储器单元的源极区域和漏极区域。因而，源极区域和漏极区域均由浅低密度杂质扩散区域28和深高密度杂质扩散区域30形成。作为结果，源极区域和漏极区域可以形成为LDD结构。在因而形成高密度杂质扩散区域30之后，执行在约1000℃的热处理。作为结果，激活掺杂的杂质。
然后如图31所示，在控制栅极电极15、存储器栅极电极26、电极16、电极23、虚设电极DE和作为源极区域和漏极区域的高密度杂质扩散区域30的表面处，形成有金属硅化物膜33。
首先，在存储器单元形成区域AR1和电容性元件形成区域AR2中，在半导体衬底10之上形成由例如钴膜形成的金属膜。在此步骤处，在存储器单元形成区域AR1中，形成金属膜，使得与露出的控制栅极电极15和存储器栅极电极26直接接触。类似地，金属膜也与深高密度杂质扩散区域30直接接触。另一方面，在电容性元件形成区域AR2中，金属膜与电极16的部分和电极23的部分直接接触。可以使用例如溅射方法形成由例如钴膜形成的金属膜。金属膜的膜厚度例如为10nm。
然后，对半导体衬底10执行第一热处理。然后，清洗半导体衬底10的表面。通过APM(氢氧化铵过氧化氢混合清洗)清洗和HPM清洗执行该清洗。APM清洗是利用包括氢氧化铵(NH4OH)/过氧化氢(H2O2)/纯水(H2O)的混合化学剂的清洗，并具有去除颗粒或有机物质的大的效果。另一方面，HPM清洗是利用包括盐酸(HCl)/过氧化氢(H2O2)/纯水(H2O)的混合化学剂的清洗，并具有去除金属的大的效果。随后，在清洗之后执行第二热处理。
作为结果，如图31所示，在存储器单元形成区域AR1中，在控制栅极电极15的表面以及存储器栅极电极26的表面处，由多晶硅膜形成的导电膜CF1和CF2以及由钴膜形成的金属膜彼此相互作用，从而导致形成由硅化钴膜形成的金属硅化物膜33。作为结果，控制栅极电极15形成为由多晶硅膜形成的导电膜CF1和由硅化钴膜形成的金属硅化物膜33的叠置结构。而存储器栅极电极26形成为由多晶硅膜形成的导电膜CF2和由硅化钴膜形成的金属硅化物膜33的叠置结构。形成由硅化钴膜形成的金属硅化物膜33，用于减小控制栅极电极15和存储器栅极电极26的电阻。此外，栅极绝缘膜13、控制栅极电极15、存储器栅极电极26和绝缘膜27a形成存储器单元。
类似地，通过热处理，同样在高密度杂质扩散区域30的表面处，由硅形成的高密度杂质扩散区域30和由钴膜形成的金属膜彼此相关作用，导致形成由硅化钴膜形成的金属硅化物膜33。由此，同样在高密度杂质扩散区域30中，可以实现更低的电阻。
另一方面，在电容性元件形成区域AR2中，在电极16的表面、虚设电极DE的表面以及电极23的表面处，由多晶硅膜形成的导电膜CF1和CF2与由钴膜形成的金属膜彼此相互作用，导致形成由硅化钴膜形成的金属硅化物膜33。作为结果，电极16和虚设电极DE均形成为由多晶硅膜形成的导电膜CF1和由硅化钴膜形成的金属硅化物膜33的叠置结构。而电极23形成为由多晶硅膜形成的导电膜CF2和由硅化钴膜形成的金属硅化物膜33的叠置结构。形成由硅化钴膜形成的金属硅化物膜33，用于减小电极16、虚设电极DE和电极23的电阻。
然后，将未反应的金属膜从半导体衬底10之上去除。顺便提及，在本第一实施例中，已经对其中将硅化钴膜形成为金属硅化物膜33的示例给出描述。然而，也可以接受的是，作为金属硅化物膜33，代替硅化钴膜地形成例如硅化镍膜或硅化钛膜。
按照至此描述的方式，在存储器单元形成区域AR1中可以形成存储器单元，并且在电容性元件形成区域AR2中可以形成本第一实施例中的电容性元件。
顺便提及，当制造第一实施例的第三修改示例中的半导体器件时，在参照图31所述的步骤中，如前面参照图11所述的那样，并不在电极16的顶表面的其中形成帽绝缘膜CP1的区域中形成金属硅化物膜33。
然后，将参照图12描述布线步骤。如图12所示，在半导体衬底10的前表面10a之上，形成有层间绝缘膜34。层间绝缘膜34例如由氧化硅膜形成并且可以使用例如使用TEOS(正硅酸乙酯)作为原材料的CVD方法形成。然后，使用例如CMP方法对层间绝缘膜34的表面进行平坦化。
随后，使用光刻技术和蚀刻技术，在层间绝缘膜34中形成接触孔CH1、CH2和CH4。在此步骤处，在存储器单元形成区域AR1中，形成有穿透层间绝缘膜34并到达源极区域或漏极区域的接触孔CH4。而在电容性元件形成区域AR2中，形成有接触孔CH1和CH2。接触孔CH1穿透层间绝缘膜34并到达电极16。此外，接触孔CH2穿透层间绝缘膜34并到达形成在与电极16侧相对的虚设电极DE的侧表面处的电极23的部分。
然后，在包括接触孔CH1、CH2和CH4的底表面和内壁的层间绝缘膜34之上，形成有钛/氮化钛膜。由钛膜和氮化钛膜的叠置膜形成钛/氮化钛膜并且可以使用例如溅射方法形成钛/氮化钛膜。钛/氮化钛膜具有防止例如钨扩散到硅中的所谓的势垒性质，钨是在后续步骤中待嵌入的膜材料。
随后，完全在半导体衬底10的前表面10a之上形成作为导电膜的钨膜，使得填充接触孔CH1、CH2和CH4。可以使用例如CVD方法形成钨膜。然后，通过使用例如CMP方法去除形成在层间绝缘膜34之上的钨膜和钛/氮化钛膜的不必要部分。作为结果，可以形成插塞PG1、PG2和PG4。
其中，在电容性元件形成区域AR2中，形成插塞PG1和PG2。作为插塞PG1，形成有嵌入在接触孔CH1中并与电极16电耦合的导电膜形成的插塞PG1。作为插塞PG2，形成有嵌入在接触孔CH2中并与电极23电耦合的导电膜形成的插塞PG2。顺便提及，作为插塞PG1，形成有与形成在电极16的表面之上的金属硅化物膜33接触的插塞PG1，并且作为插塞PG2，形成有与形成在电极23之上的金属硅化物膜33接触的插塞PG2。
然后，在层间绝缘膜34之上，依次形成插塞PG1、PG2和PG4，例如钛/氮化钛膜、含铜的铝膜和钛/氮化钛膜。可以使用例如溅射方法形成这些膜。随后，通过使用光刻技术和刻蚀技术，对这些膜进行构图，由此形成导线HL1、HL2和HL4。导线HL1与插塞PG1电耦合；导线HL2与插塞PG2电耦合；并且导线HL4与插塞PG4电耦合。此外，在导线的叠置层处，形成导线。然而，省略这里的描述。因而，最终可以形成本第一实施例中的半导体器件。
<关于电极和插塞之间的耦合>
将参照附图描述对比示例1和对比示例2的半导体器件。图32是示出对比示例1的半导体器件的截面图。图33是示出对比示例2的半导体器件的截面图。图32和图33均为示出闪速存储器的存储器单元的结构和模拟电路等中形成的电容性元件的结构的截面图。
在对比示例1的半导体器件中，存储器单元形成区域AR1中的相应部分以及电容性元件形成区域AR2中除了下电极116、上电极123、接触孔CH102和插塞PG102外的相应部分与第一实施例的半导体器件的相应部分相同。而在对比示例2的半导体器件中，存储器单元形成区域AR1中的相应部分以及电容性元件形成区域AR2中除了下电极116、上电极123、接触孔CH102和插塞PG102外的相应部分与第一实施例的半导体器件的相应部分相同。
在对比示例1的半导体器件中，尽管未示出，但在平面图中下电极116和上电极123具有不同的矩形形状，并且具有叠置区域和非叠置区域，在叠置区域中下电极116和上电极123在平面图中彼此叠置，在非叠置区域中下电极116和上电极123在平面图中彼此不叠置。即，在图32的X轴方向上，下电极116的长度比上电极123的长度短。在与X轴方向交叉的Y轴方向(与图32的纸面垂直的方向)上，下电极116的长度比上电极123的长度长。在其中平面图中下电极116与上电极123彼此叠置的因而配置的叠置区域中，形成电容性元件。然后，在下电极116的非叠置区域中，形成有与下电极116电耦合的插塞(未示出)。而在上电极123的非叠置区域中，形成有穿透层间绝缘膜34并到达上电极123的接触孔CH102，并形成有由嵌入在接触孔CH102中的导电膜形成并与上电极123电耦合的插塞PG102。
如图32所示，下电极116由多晶硅膜形成的导电膜CF1以及在导电膜CF1的表面之上形成的金属硅化物膜33形成。另一方面，在上电极123的台阶区域的侧壁处，形成有由绝缘膜形成的侧壁129。在上电极123的台阶区域的表面之上，不形成金属硅化物膜33。由此，台阶区域中的上电极123具有高电阻。因而，在上电极123的非叠置区域中形成的插塞PG102无法在低电阻下与上电极123的叠置区域电耦合。因此，插塞PG102和上电极123无法在低电阻下彼此电耦合。
另一方面，在对比示例2的半导体器件中，在平面图中，下电极116和上电极123具有不同的矩形形状。然而，在平面图中，将上电极123形成为被包括在其中形成下电极116的区域中。在平面图中，上电极123遍及整个表面地覆盖下电极116。由此，在对比示例2的半导体器件中，下电极116具有其中平面图中下电极116和上电极123彼此叠置的叠置区域和其中平面图中下电极116和上电极123彼此不叠置的非叠置区域。然后，在下电极116的非叠置区域中形成与下电极116电耦合的插塞(未示出)。而在下电极116的叠置区域中形成与上电极123电耦合的插塞PG102。此外，在上电极123的整个表面之上形成金属硅化物膜33。因此，插塞PG102和上电极123可以在低电阻下彼此电耦合。
然而，在对比示例2的半导体器件中，电容性元件的厚度变为下电极116的厚度、电容性绝缘膜27的厚度和上电极123的厚度的总和。而形成下电极116的导电膜CF1的厚度等于形成控制栅极电极15的导电膜CF1的厚度。由此，电容性元件的上电极123的顶表面的高度位置比例如存储器单元中的控制栅极电极15的顶表面的高度位置更高，并且比存储器单元中的源极区域或漏极区域的顶表面的高度位置更高。即，在电容性元件之上的导线HL2的底表面与电容性元件的上电极123的顶表面之间的厚度方向上的距离DST1比在存储器单元之上的导线HL4的底表面与控制栅极电极15的顶表面之间的厚度方向上的距离DST2更短，并且比导线HL4的底表面与源极区域或漏极区域的顶表面之间的厚度方向上的距离DST3更短。
因此，当穿透层间绝缘膜34并到达源极区域或漏极区域的接触孔CH4和穿透层间绝缘膜34并到达上电极123的顶表面的接触孔CH102在同一步骤中形成时，接触孔CH102可以穿透上电极123和电容性绝缘膜27以到达下电极116。在这样的情况下，由嵌入在接触孔CH102中的导电膜形成的插塞PG102可以引起上电极123与下电极116之间的短路，导致半导体器件的性能降低。
此外，当半导体衬底10的顶表面与导线HL2或HL4的底表面之间的高度随着半导体器件的小型化而减小时，导线HL2的底表面与上电极123的顶表面之间的厚度方向上的距离减少的比率大于导线HL4的底表面与源极区域或漏极区域的顶表面之间的厚度方向上的距离减少的比率。这导致以下情况的更大可能性：由嵌入在接触孔CH102中的导电膜形成的插塞PG102引起上电极123与下电极116之间的短路。因此，半导体器件的性能进一步降低。
<本实施例的主要特征和效果>
另一方面，在本第一实施例中，接触孔CH2穿透层间绝缘膜34并到达电极23的在与电极16侧相对的虚设电极DE的侧表面处形成的部分。此外，在本第一实施例中，由嵌入在接触孔CH2中的导电膜形成的插塞PG2穿透层间绝缘膜34并与电极23的在与电极16侧相对的虚设电极DE的侧表面处形成的部分直接电耦合。在电极23的与电极16侧相对的虚设电极DE侧上的部分处，以虚设电极DE作为核心部分形成有作为侧壁的电极23。在这样的配置的情况下，插塞PG2可以经由形成在电极23的表面处并具有相对较小电阻的金属硅化物膜33与电极23的任意部分电耦合。由此插塞PG2可以在低电阻下与电极23的任意部分电耦合。
而在本第一实施例中，在平面图中，电极23的在与电极16侧相对的虚设电极DE的侧表面处形成的部分不叠置电极16。因此，接触孔CH2并不穿透层间绝缘膜34、电极23和电容性绝缘膜27而到达电极16。因而，由嵌入在接触孔CH2中的导电膜形成的插塞PG2并不引起电极23与电极16之间的短路。因此，可以改善半导体器件的性能。
顺便提及，如图8所示，在第一实施例的第二修改示例中，在电极23的形成于电极16的顶表面之上的部分的侧表面处，形成有由绝缘膜形成的侧壁29c。然而，与图32所示对比示例1中在上电极123的台阶区域中形成与由绝缘膜形成的侧壁129所在的侧表面的高度相比，第一实施例的第二修改示例中形成侧壁29c所在的侧表面的高度更小。由此，与插塞PG102与下电极123在低电阻下无法彼此电耦合的情况相比，在第一实施例的第二修改示例中，插塞PG2与电极23可以在低电阻下彼此电耦合。
第二实施例
在第一实施例中，示出了其中形成虚设电极DE并且插塞PG2与电极23的在虚设电极DE的侧表面处形成的部分电耦合的示例(见图3)。另一方面，在第二实施例中，将对其中不形成虚设电极DE并且在电极16中形成开口OP2使得插塞PG2与形成在电极16中形成的开口OP2的内部中的电极23电耦合的示例给出描述(见稍后描述的图35)。
图34是示出第二实施例中的电容性元件的平面图。图35是示出第二实施例中的电容性元件的截面图。图35是沿着图34的线A-A的截面图。如图34和图35所示，除了电极16、电极23、插塞PG1和插塞PG2的布局之外，本第二实施例的半导体器件可以设定成与第一实施例的半导体器件相同。
如图34和图35所示，半导体器件具有由在元件隔离区域11之上形成的导电膜CF1形成，但与第一实施例不同的是，不具有虚设电极DE(见图3)。另一方面，与第一实施例不同，半导体器件具有穿透电极16的开口OP2。然后，半导体器件具有形成在开口OP2内部的导电膜CF2和一体化地形成在电极16的周缘侧表面处的导电膜CF2形成的电极23。电极23由例如多晶硅膜形成的导电膜CF2和形成在导电膜CF2的表面处的例如硅化钴膜形成的金属硅化物膜33形成。
顺便提及，与第一实施例一样，在电极16与电极23之间形成有由绝缘膜IF2形成的电容性绝缘膜27。然后，电极16、电极23和电容性绝缘膜27形成电容性元件。以使得覆盖电极16、电极23和电容性绝缘膜27形成的电容性元件这样的方式形成层间绝缘膜34。在层间绝缘膜34中，形成有作为耦合孔的接触孔CH1和CH2。
接触孔CH1穿透层间绝缘膜34并到达电极16。插塞PG1由嵌入在接触孔CH1中的导电膜形成并与电极16直接电耦合。
接触孔CH2穿透层间绝缘膜34并到达电极23。插塞PG2由嵌入在接触孔CH2中的导电膜形成并且与电极23直接电耦合。在这样的配置的情况下，由嵌入在接触孔CH2中的导电膜形成的插塞PG2可以经由形成在电极23的表面处并具有相对较小电阻的金属硅化物膜33而与电极23的任意部分电耦合。由此，插塞PG2可以在低电阻下与电极23的任意部分电耦合。
同样在本第二实施例中，在平面图中电极16和电极23形成在不同区域中。这样的配置消除了接触孔CH2穿透电极23并到达电极16的担心。这可以防止电极23与电极16之间经由插塞PG2电短路。
优选地，半导体器件具有穿透电极16的多个开口OP2和形成在多个开口OP2的各自内部中的电极23。多个开口OP2分别在Y轴方向延伸并且在X轴方向上排列。因而，半导体器件具有穿透电极16的多个开口OP2和形成在多个开口OP2的各自内部的电极23。这导致与电极16的侧表面相对的电极23的侧表面的更大面积。由此可以容易地增加电容性元件的容量。
顺便提及，与第一实施例一样，当对导电膜CF1进行构图时，防止开口OP2穿透导电膜CF1。这也可适用于第二实施例和第二实施例的各个修改示例。在此步骤处，半导体器件具有形成在电极16中的开口OP2。
<电容性元件的第一修改示例>
图36是示出第二实施例的第一修改示例中的电容性元件的平面图。图37是示出第二实施例的第一修改示例的电容性元件的截面图。图37是沿着图36的线A-A的截面图。
本第一修改示例中的电容性元件与参照图34和图35描述的第二实施例中的电容性元件的不同之处在于，电极23不仅形成在穿透电极16的各开口OP2的内部和电极16的周缘侧表面中，而且形成在电极16的顶表面的局部区域中。本第一修改示例中的电容性元件在其它方面与第二实施例中的电容性元件相同。
如图36所示，电极16在平面图中具有矩形形状并且一体化地形成。顺便提及，同样在本第一修改示例中，与第二实施例一样，不形成虚设电极DE(见图3)。
除了开口OP2的内部以及电极16的周缘侧表面之外，电极23也形成在电极16的顶表面的局部区域中。此外，在形成于电极16的顶表面之上的电极23的部分的侧表面处，形成有由绝缘膜形成的侧壁29c。
在本第一修改示例中，各接触孔CH2穿透层间绝缘膜34并到达平面图中覆盖开口OP2的区域中的电极23。此外，由嵌入在接触孔CH2中的导电膜形成的插塞PG2与平面图中覆盖开口OP2的区域中的电极23电耦合。作为结果，即使当接触孔CH2穿透层间绝缘膜34使得对电极23过刻蚀时，可以防止接触孔CH2穿透电容性绝缘膜27并到达电极16。这可以防止由嵌入在接触孔CH2中的导电膜形成的插塞PG2引起电极16与电极23之间的短路。由此可以改善半导体器件的性能。
同样在本第一修改示例中，与第二实施例一样，插塞PG2可以与电极23的任意部分电耦合。这可以放置电极16与电极23之间的电短路。因此可以容易地对准接触孔CH2。
另一方面，在第一修改示例中，与第二实施例相比，电极16的顶表面与电极23的底表面彼此相对。由此，可以容易地增加电容性元件的容量。
然后，将对其中改变形成电极23的导电膜CF2的厚度与开口OP2的开口宽度的比率的情况给出描述。
图38是示出又一示例中的电容性元件的平面图。图39和图40均为示出又一示例中的电容性元件的截面图。图39和图40均为沿着图38的线A-A的截面图。
顺便提及，在图38至图40所示示例中，将对其中形成穿透电极16的两个开口OP2的情况给出描述。
开口OP2的开口宽度称为开口宽度WT1，并且形成电极23的导电膜CF2的厚度称为厚度TH1。然后，在图39所示示例中，假设下列表达式(1)成立：
WT1≤2×TH1 表达式(1)。
在这种情况下，如图39所示，开口OP2的内部可以利用导电膜CF2填充。当开口OP2的内部因而填充有导电膜CF2时，由嵌入在接触孔CH2中的导电膜形成的插塞PG2与平面图中覆盖开口OP2的区域中的电极23电耦合，该接触孔CH2穿透层间绝缘膜34并到达平面图中覆盖开口OP2的区域中的电极23。作为结果，即使当接触孔CH2穿透层间绝缘膜34使得电极23过刻蚀时，也可以防止电极16与电极23之间通过由嵌入在接触孔CH2中的导电膜形成的插塞PG2短路。由此可以改善半导体器件的性能。
顺便提及，在图39中，开口OP2的开口宽度WT1示出为在开口OP2的侧表面处形成有电容性绝缘膜27的开口宽度(这也适用于图40)。
另一方面，即使当导电膜的厚度TH1和开口宽度WT1不满足表达式(1)时，如图40所示，也可以进一步利用由绝缘膜形成的侧壁29d填充导电膜CF2的每个间隙。这里，形成侧壁29d的绝缘膜的厚度设定在厚度TH2，其等于形成侧壁29c的绝缘膜的厚度。在这种情况下，在图40所示示例中，假设下列表达式(2)成立：
2×TH1<WT1≤2×(TH1+TH2) 表达式(2)
在这种情况下，如图40所示，在开口OP2的底表面和侧表面处形成导电膜CF2。形成侧壁29d的绝缘膜形成在开口OP2的内部中以及导电膜CF2之上。由此，开口OP2的内部可以经由导电膜CF2填充有侧壁29d。即使当开口OP2的内部经由导电膜CF2填充有侧壁29d时，嵌入在接触孔CH2中的插塞PG2与在平面图中覆盖开口OP2的区域中的电极23电耦合，该接触孔CH2穿透层间绝缘膜34并到达在平面图中覆盖开口OP2的区域中的电极23。作为结果，即使当接触孔CH2穿透层间绝缘膜34使得电极23过刻蚀时，也可以防止电极16与电极23之间通过由嵌入在接触孔CH2中的导电膜形成的插塞PG2短路。由此可以改善半导体器件的性能。
<电容性元件的第二修改示例>
图41是示出第二实施例的第二修改示例中的电容性元件的平面图。图42是示出第二实施例的第二修改示例中的电容性元件的截面图。图42是沿着图41的线A-A的截面图。
本第二修改示例的电容性元件与参照图34和图35描述的第二实施例的半导体器件的不同之处在于，帽绝缘膜CP1形成在电极16的顶表面的局部区域中。在其它方面，本第二修改示例的电容性元件与第二实施例的电容性元件相同。
如图41和图42所示，在电极16的布置在围绕开口OP2的区域中的部分之上，形成有帽绝缘膜CP1。帽绝缘膜CP1由诸如氮化硅膜的绝缘膜IF3形成。
顺便提及，在电极16的顶表面的其中形成帽绝缘膜CP1的区域中未形成有金属硅化物膜33。另一方面，在插塞PG1的附近的电极16的顶表面区域中，形成金属硅化物膜33，而不形成帽绝缘膜CP1。
同样在本第二修改示例中，与第二实施例一样，插塞PG2可以在低电阻下与电极23的任意部分耦合。因而可以防止电极16与电极23之间通过插塞PG2短路。作为结果，可以容易地增加电容性元件的容量。
另一方面，在本第二修改示例中，在平面图中经由电容性绝缘膜27与电极23接触的电极16的区域覆盖有帽绝缘膜CP1。因此，在本第二修改示例中，与第二实施例相比，可以更可靠地防止电极16与电极23之间的电短路。
<用于制造半导体器件的方法>
关于本第二实施例的用于制造半导体器件的方法，可以执行与第一实施例中参照图14至图16、图20至图22、图25至图31和图12描述的步骤相同的步骤。
然而，在本第二实施例中，当在与参照图16所述的步骤相同的步骤中对导电膜CF1进行构图时，形成开口OP2(见图35)。此外，在与参照图20所述步骤相同的步骤中，在包括每个开口OP2的内部和电极16的表面的半导体衬底10之上形成绝缘膜IF2。而在与参照图22所述步骤相同的步骤中，对导电膜CF2进行回刻蚀。作为结果，导电膜CF1经由绝缘膜IF2留在每个开口OP2的内部和电极16的周缘侧表面处。此外，在与参照图12所述步骤的相同步骤中，以使得穿透层间绝缘膜34并到达在平面图中覆盖开口OP2的区域中的开口OP2的内部中形成的电极23这样的方式来形成接触孔CH2，并且将插塞PG2与形成在每个开口OP2内部中的电极23电耦合。
<本实施例的主要特征和效果>
在本第二实施例中，在穿透电极16的开口OP2的每个内部中形成电极23。然后，在本第二实施例中，与第一实施例一样，由嵌入在接触孔CH2中的导电膜形成的插塞PG2穿透层间绝缘膜34并与形成在开口OP2内部中的电极23电耦合。在形成于每个开口的内部中的电极23的表面处，形成有金属硅化物膜33。利用这样的配置，插塞PG2可以经由形成在电极23表面处的具有相对较小电阻的金属硅化物膜33，而与形成在每个开口OP2内部中的电极23的任意部分电耦合。由此，插塞PG2可以在低电阻下与形成在每个开口OP2内部中的电极23的任意部分耦合。
此外，在本第二实施例中，在每个开口OP2内部中形成的电极23在平面图中不叠置电极16。因此，接触孔CH2不穿透层间绝缘膜34、电极23和电容性绝缘膜27而到达电极16，并且由嵌入在接触孔CH2中的导电膜形成的插塞PG2并不引起电极23与电极16之间的短路。因此可以改善半导体器件的性能。
第三实施例
在第一实施例中，示出了其中形成虚设电极DE并且插塞PG2与电极23的在虚设电极DE的侧表面处形成的部分电耦合的示例(见图3)。另一方面，在第三实施例中，将对其中不形成虚设电极DE并且每个插塞PG3与电极23的布置在相邻线部分LP1之间的部分电耦合的示例给出描述(见稍后描述的图43)。
图43是示出第三实施例中的电容性元件的平面图。顺便提及，图43的沿线A-A的截面图与参照图5描述的第一实施例的第一修改示例中的电容性元件的截面图。如图43和图5所示，除了未形成虚设电极DE(见图3)外，可以设定本第三实施例的电容性元件与第一实施例的第一修改示例中的电容性元件相同。
因此，在本第三实施例中，不形成第一实施例的第一修改示例中的插塞PG2(见图4)，仅形成插塞PG1和插塞PG3。
同样在本第三实施例中，与第一实施例一样，每个插塞PG3可以在低电阻下与电极23的布置在相邻线部分LP1之间的部分电耦合。这可以防止电极16与电极23之间电短路。因此可以容易地增加电容性元件的容量。
另一方面，在本第三实施例中，与第一实施例的第一修改示例一样，与第一实施例相比，线部分LP1的宽度变得更大，而插塞PG1可以与线部分直接电耦合。由此插塞PG1可以在更低电阻下与电极16电耦合。
顺便提及，与第一实施例一样，当对导电膜CF1构图时，防止形成在相邻线部分LP1之间的开口OP1(见图6)穿透导电膜CF1。这也可适用于第三实施例和第三实施例的各个修改示例。在这种情况下，电极16包括耦合部分CN1，如图6所示耦合部分CN1耦合相邻线部分LP1的底部。
<电容性元件的第一修改示例>
图44是示出第三实施例的第一修改示例中的电容性元件的平面图。顺便提及，沿着图44的线A-A的截面图与参照图5所述的第一实施例的第一修改示例的电容性元件的截面图相同。
本第一修改示例中的电容性元件与参照图43所述的第三实施例中的电容性元件的不同之处在于，布置线部分LP2，以及多个插塞PG1不仅与多个线部分LP1的各个线部分而且与线部分LP2直接电耦合。在其它一些方面，本第一修改示例中的电容性元件与第三实施例中的电容性元件相同。
如图44所示，电极16包括多个线部分LP1和线部分LP2。在平面图中，多个线部分LP1分别在Y轴方向上延伸并且在X轴方向上排列。在平面图中，线部分LP2在X轴方向上延伸并且在Y轴方向上与多个线部分LP1的一侧上的端部耦合。利用这样的配置，多个线部分LP1经由线部分LP2彼此电耦合。包括多个线部分LP1和线部分LP2的电极16在平面图中具有梳状形状。
接触孔CH1穿透层间绝缘膜34(见图5)，并且不仅到达多个线部分LP1而且到达线部分LP2。插塞PG1均由嵌入在各接触孔CH1中的导电膜形成，而且不仅与多个线部分LP1而且与线部分LP1电耦合。
同样在本第一修改示例中，与第三实施例一样，插塞PG3可以在低电阻下与电极23的任意部分电耦合。这可以放置电极16与电极23之间电短路。因此，可以容易地增加电容性元件的容量。
另一方面，在本第一修改示例中，与第三实施例相比，与电极16的侧表面相对的电极23的侧表面的面积增加。由此可以容易地增加电容性元件的容量。此外，在本第一修改示例中，与第三实施例相比，与电极16直接电耦合的插塞PG1的数量增加。由此插塞PG1可以在更低电阻下与电极16电耦合。
<电容性元件的第二修改示例>
图45是示出第三实施例的第二修改示例中的电容性元件的平面图。图46是示出第三实施例的第二修改示例中的电容性元件的截面图。图46是沿着图45的线A-A的截面图。
本第二修改示例的电容性元件与参照图44和图45所述的第三实施例的第一修改示例的电容性元件的不同之处在于，帽绝缘膜CP1形成在电极16的顶表面的局部区域中。在其它一些方面，本第二修改示例的电容性元件与第三实施例的第一修改示例中的电容性元件相同。
如图45和图46所示，帽绝缘膜CP1至少形成在线部分LP1之上并且在线部分LP2的一部分之上(即在电极16的一部分之上)的、平面图中经由电容性绝缘膜27与电极23接触的区域中。帽绝缘膜CP1由诸如氮化硅膜之类的绝缘膜IF3形成。
顺便提及，在其中形成帽绝缘膜CP1的每个线部分LP1的顶表面区域中，未形成有金属硅化物膜33。另一方面，在插塞PG1附近的线部分LP2的顶表面区域中，形成有金属硅化物膜33，而未形成有帽绝缘膜CP1。
此外，在本第二修改示例中，在线部分LP1之上不形成金属硅化物膜33。由此，插塞PG1不与线部分LP1直接电耦合，而与线部分LP2直接电耦合。
同样在本第二修改示例中，与第三实施例的第一修改示例一样，插塞PG3可以在低电阻下与电极23的任意部分电耦合。因而可以防止电极16与电极23之间通过插塞PG3电短路。因此可以容易地增加电容性元件的容量。
另一方面，在本第二修改示例中，经由电容性绝缘膜27与电极23接触的电极16的区域覆盖有帽绝缘膜CP1。因此，在本第二修改示例中，与第三实施例的第一修改示例相比，可以更可靠地防止彼此相邻的电极16与电极23之间电短路。
<用于制造半导体器件的方法>
对于本第三实施例的用于制造半导体器件的方法，可以执行与第一实施例中参照图14至图16、图20至图22、图25至图31和图12所述步骤相同的步骤。
然而，在本第三实施例中，当在与参照图16所述步骤相同的步骤中对导电膜CF1进行构图时，不形成虚设电极DE(见图16)，并且包括分别在Y轴方向延伸并在X轴方向排列(见图43)的多个线部分LP1的电极16由导电膜CF1形成。此外，在与参照图20所述步骤相同的步骤中，不形成虚设电极DE(见图16)。由此，在包括电极16的表面的半导体衬底10之上形成有绝缘膜IF2。此外，在与参照图22所述步骤相同的步骤中，不形成虚设电极DE(见图22)。由此，对导电膜CF2进行回刻蚀，由此将导电膜CF1经由绝缘膜IF2留在电极16的周缘侧表面处。而且，在与参照图12所述步骤相同的步骤中，以使得穿透层间绝缘膜34并到达布置在相邻线部分LP1之间的电极23的部分这样的方式形成接触孔CH3。因而，插塞PG3与布置在相邻线部分LP1之间的电极23的部分电耦合。
<本实施例的主要特征和效果>
在本第三实施例中，与第一实施例一样，由嵌入在每个接触孔CH3中的导电膜形成的接触插塞PG3穿透层间绝缘膜34，并且与布置在相邻线部分LP1之间的电极23的部分直接电耦合。在电极23的布置在相邻线部分LP1之间的部分处，形成有金属硅化物膜33。利用这样的配置，插塞PG3可以经由在电极23表面处形成的具有相对较小电阻的金属硅化物膜33与电极23的任意部分电耦合。由此，插塞PG3可以在低电阻下与电极23的任意部分电耦合。
此外，在本第三实施例中，电极23在平面图中不与电极16叠置。因此，接触孔CH3不穿透层间绝缘膜34、电极23和电容性绝缘膜27而到达电极16。此外，电极23和电极16不通过由嵌入在接触孔CH3中的导电膜形成的插塞PG3短路。因此可以改善半导体器件的性能。
第四实施例
在第一实施例中，示出了其中一个电容性元件形成在元件隔离区域之上的示例。在第四实施例中，将对其中多个电容性元件形成在导电半导体衬底之上的配置给出描述。
本第四实施例中的电容性元件的平面布局与参照图2所述的第一实施例中的电容性元件的平面布局相同。本第四实施例和第一实施例之间的不同之处出现在截面图中。
图47是第四实施例中的电容性元件的截面图。图47对应于沿着图2的线A-A的截面图。
如图47所示，在半导体衬底10中，形成有元件隔离区域11。在插入在元件隔离区域11之间的有源区域中，形成有电容性元件。即，本第四实施例的半导体器件具有包括半导体衬底10作为电极的下电极、包括形成在半导体衬底10之上的绝缘膜IF1的电容性绝缘膜14和包括形成在电容性绝缘膜14之上的电极16的上电极。然后，包括半导体衬底10作为电极的下电极、电容性绝缘膜14和包括电极16的上电极形成第一电容性元件。
此外，与第一实施例一样，电极16、电容性绝缘膜27和电极23形成第二电容性元件。
顺便提及，尽管未示出，但包括半导体衬底10作为电极的下电极、电容性绝缘膜27和包括电极23的上电极也可以形成第三电容性元件。
用于制造本第四实施例中的半导体器件的方法与用于制造第一实施例中的电容性元件的方法相同，除了电容性元件形成在作为插入在元件隔离区域11之间的有源区域的半导体衬底10之上。
在本第四实施例中，形成第一电容性元件和第二电容性元件。因此，第一电容性元件和第二电容性元件彼此并联耦合。作为结果，可以形成占用面积等于第一实施例中且容量值大于第一实施例中的电容性元件。第一电容性元件和第二电容性元件的并联耦合可以通过将半导体衬底10与电极23设定在同一电位来实现。
顺便提及，在本第四实施例中，第一实施例的电容性元件不形成在元件隔离区域11之上，而是形成在插入于元件隔离区域11之间的半导体衬底10之上。然而，本第四实施例也可适用于其中包括第一实施例的各个实施例以及实施例的各个修改示例中的每个电容性元件不形成在元件隔离区域11之上而形成在插入于元件隔离区域11之间的半导体衬底10之上的情况。
至此，通过实施例的方式具体地描述了本发明人作出的本发明。然而自然理解到的是，本发明并不限于实施例，而是可以在不脱离其精神的情况下进行各种变化。
本发明至少包括以下实施例。
[附加声明1]
一种用于制造半导体器件的方法，包括以下步骤：
(a)在半导体衬底之上形成第一导电膜，
(b)对第一导电膜进行构图，并且形成由第一导电膜形成的第一电极，并且与第一电极远离地形成由第一导电膜形成的第一虚设电极，
(c)在包括第一电极的表面和第一虚设电极的表面的半导体衬底之上形成第一绝缘膜，
(d)在第一绝缘膜之上形成第二导电膜，
(e)对第二导电膜进行回刻蚀，并将第二导电膜经由第一绝缘膜留在第一电极与第一虚设电极之间、第一电极的周缘侧表面处以及第一虚设电极的周缘侧表面处，由此形成第二电极，
(f)去除第一绝缘膜的未覆盖有第二电极的部分，并形成在第一电极和第二电极之间的由第一绝缘膜形成的第一电容性绝缘膜，
(g)以使得覆盖第一电极、第二电极和第一电容性绝缘膜这样的方式形成层间绝缘膜，
(h)形成穿透层间绝缘膜并到达第一电极的第一耦合孔以及穿透层间绝缘膜并到达形成在与第一电极侧相对的第一虚设电极的侧表面处的第二电极的第一部分的第二耦合孔，以及
(i)形成由嵌入在第一耦合孔中的第三导电膜形成并与第一电极电耦合的第一耦合电极，并且形成由嵌入在第二耦合孔中的第三导电膜形成并与第二电极的第一部分电耦合的第二耦合电极，
其中在步骤(f)中，第一电极、第二电极和第一电容性绝缘膜形成第一电容性元件。
[附加声明2]
根据附加声明1所述的用于制造半导体器件的方法，
其中在步骤(e)中，对第二导电膜进行构图和回刻蚀，并由此将第二导电膜经由第一绝缘膜留在第一电极与第一虚设电极之间、在第一电极的周缘侧表面处、在第一虚设电极的周缘侧表面处以及第一电极的顶表面的局部区域中，由此形成第二电极。
[附加声明3]
根据附加声明1所述的用于制造半导体器件的方法包括：
步骤(j)：在步骤(f)之后且在步骤(g)之前，在第一导电膜的表面处形成第一金属硅化物膜并且在第二导电膜的表面处形成第二金属硅化物膜，
其中在步骤(i)中，形成与第一金属硅化物膜接触的第一耦合电极，并且形成与第二金属硅化物膜接触的第二耦合电极。
[附加声明4]
根据附加声明1所述的用于制造半导体器件的方法包括：
步骤(k)：在步骤(a)之前，在半导体衬底的第一主表面侧上的第一区域中以及在半导体衬底的第一主表面侧上的第二区域中，在半导体衬底的第一主表面处形成第二绝缘膜，
其中在步骤(a)中，在第一区域和第二区域中的第二绝缘膜之上形成第一导电膜，
其中在步骤(b)中，在第一区域和第二区域中对第一导电膜和第二绝缘膜进行构图，并且在第一区域中形成第一电极和第一虚设电极，并在第二区域中形成由第一导电膜形成的第一栅极电极和在第一栅极电极与半导体衬底之间的由第二绝缘膜形成的第一栅极绝缘膜，
其中在步骤(c)中，在包括第一电极的表面、第一虚设电极的表面和第一区域与第二区域中的第一栅极电极的表面的半导体衬底之上形成第一绝缘膜，
其中在步骤(d)中，在第一区域和第二区域中的第一绝缘膜之上形成第二导电膜，
其中在步骤(e)中，在第一区域和第二区域中对第二导电膜进行回刻蚀，由此在第一区域中形成第二电极，并且将第二导电膜经由第一绝缘膜留在第一栅极电极的侧表面处，由此在第二区域中形成第二栅极电极，以及
其中在步骤(f)中，在第一区域和第二区域中去除第一绝缘膜的未覆盖有第二电极和第二栅极电极中任何一个的一部分，在第一区域中形成第一电容性绝缘膜，并且在第二区域中形成由第一栅极电极与第二栅极电极之间的第一绝缘膜以及第二栅极电极与半导体衬底之间的第一绝缘膜形成的第二栅极绝缘膜，
该方法包括：
步骤(l)：在步骤(f)之后且在步骤(g)之前，在第二区域中与半导体衬底中的第一栅极电极和第二栅极电极对准地形成源极区域和漏极区域，
其中在步骤(g)中，以使得覆盖第一电极、第二电极、第一电容性绝缘膜、第一栅极电极、第二栅极电极、第二栅极绝缘膜、第一区域和第二区域中的源极区域和漏极区域这样的方式形成层间绝缘膜，
其中在步骤(h)中，在第一区域中形成第一耦合孔和第二耦合孔，并且在第二区域中形成穿透层间绝缘膜并到达源极区域的第三耦合孔和穿透层间绝缘膜并到达漏极区域的第四耦合孔，
其中在步骤(i)中，在第一区域中形成第一耦合电极和第二耦合电极，并且在第二区域中形成由嵌入在第三耦合孔中的第三导电膜形成且与源极区域电耦合的第三耦合电极以及由嵌入在第四耦合孔中的第三导电膜形成且与漏极区域电耦合的第四耦合电极，以及
其中在步骤(l)中，第一栅极绝缘膜、第一栅极电极、第二栅极电极和第二栅极绝缘膜形成存储器单元。
[附加声明5]
根据附加声明1所述的用于制造半导体器件的方法，包括：
步骤(m)：在步骤(a)之前，在半导体衬底中形成元件隔离区域，
其中在步骤(a)中，在元件隔离区域之上形成第一导电膜。
[附加声明6]
一种用于制造半导体器件的方法，包括以下步骤：
(a)在半导体衬底之上形成第一导电膜，
(b)对第一导电膜进行构图，并形成由第一导电膜形成的第一电极和穿透第一电极的第一开口，
(c)在包括第一开口的内部和第一电极的表面的半导体衬底之上形成第一绝缘膜，
(d)在第一绝缘膜之上形成第二导电膜，
(e)对第二导电膜进行回刻蚀，并将第二导电膜经由第一绝缘膜留在第一开口的内部以及第一电极的周缘侧表面处，由此形成第二电极，
(f)去除第一绝缘膜的未覆盖有第二电极的部分，并形成在第一电极和第二电极之间的由第一绝缘膜形成的第一电容性绝缘膜，
(g)以使得覆盖第一电极、第二电极和第一电容性绝缘膜这样的方式形成层间绝缘膜，
(h)形成穿透层间绝缘膜并到达第一电极的第一耦合孔以及穿透层间绝缘膜并到达第二电极的第二耦合孔，以及
(i)形成由嵌入在第一耦合孔中的第三导电膜形成并与第一电极电耦合的第一耦合电极，并且形成由嵌入在第二耦合孔中的第三导电膜形成并与第二电极电耦合的第二耦合电极，
其中在步骤(f)中，第一电极、第二电极和第一电容性绝缘膜形成第一电容性元件。
[附加声明7]
一种用于制造半导体器件的方法，包括以下步骤：
(a)在半导体衬底之上形成第一导电膜，
(b)对第一导电膜进行构图，并形成由第一导电膜形成的第一电极，
(c)在包括第一电极的表面的半导体衬底之上形成第一绝缘膜，
(d)在第一绝缘膜之上形成第二导电膜，
(e)对第二导电膜进行回刻蚀，并将第二导电膜经由第一绝缘膜留在第一电极的周缘侧表面处，由此形成第二电极，
(f)去除第一绝缘膜的未覆盖有第二电极的部分，并形成在第一电极和第二电极之间的由第一绝缘膜形成的第一电容性绝缘膜，
(g)以使得覆盖第一电极、第二电极和第一电容性绝缘膜这样的方式形成层间绝缘膜，
(h)形成穿透层间绝缘膜并到达第一电极的第一耦合孔以及穿透层间绝缘膜并到达第二电极的第二耦合孔，以及
(i)形成由嵌入在第一耦合孔中的第三导电膜形成并与第一电极电耦合的第一耦合电极，并且形成由嵌入在第二耦合孔中的第三导电膜形成并与第二电极电耦合的第二耦合电极，
其中在步骤(f)中，第一电极、第二电极和第一电容性绝缘膜形成第一电容性元件，并且
其中在步骤(b)中，第一电极由第一导电膜形成，该第一电极包括多个第一线部分，在平面图中该多个第一线部分分别在第一方向上延伸并且在与第一方向交叉的第二方向上排列。
[附加声明8]
一种半导体器件，包括：
半导体衬底；
第一电极，由形成在所述半导体衬底之上的第一导电膜形成；
第一虚设电极，与所述第一电极远离地形成在所述半导体衬底之上，并且由第二导电膜形成，所述第二导电膜在与所述第一导电膜相同的层；
第二电极，由第三导电膜形成，所述第三导电膜形成在所述第一电极和所述第一虚设电极之间、所述第一电极的周缘侧表面处以及所述第一虚设电极的周缘侧表面处；
第一电容性绝缘膜，由形成在所述第一电极和所述第二电极之间的第一绝缘膜形成；
层间绝缘膜，以使得覆盖所述第一电极、所述第二电极和所述第一电容性绝缘膜这样的方式形成；
第一耦合孔，穿透所述层间绝缘膜并到达所述第一电极；
第二耦合孔，穿透所述层间绝缘膜并到达形成在与所述第一电极侧相对的所述第一虚设电极的侧表面处的所述第二电极的第一部分；
第一耦合电极，由嵌入在所述第一耦合孔中的第四导电膜形成并且与所述第一电极电耦合；以及
第二耦合电极，由嵌入在所述第二耦合孔中的第五导电膜形成并且与所述第二电极的第一部分电耦合，
其中所述第一电极、所述第二电极和所述第一电容性绝缘膜形成第一电容性元件，
其中所述第一电极包括：
多个第一线部分，在平面图中该多个第一线部分分别在第一方向上延伸并且在与第一方向交叉的第二方向上排列，和
耦合部分，将彼此相邻的第一线部分的底部耦合，以及
其中所述第一虚设电极在第二方向上延伸并且布置在第一方向上的第一线部分的一侧上。
[附加声明9]
一种半导体器件，包括：
半导体衬底，
第一电极，由形成在所述半导体衬底之上的第一导电膜形成，
第一开口，在第一电极中形成，
第二电极，由第二导电膜形成，所述第二导电膜形成在所述第一开口的内部以及所述第一电极的周缘侧表面处，
第一电容性绝缘膜，由形成在所述第一电极和所述第二电极之间的第一绝缘膜形成，
层间绝缘膜，以使得覆盖所述第一电极、所述第二电极和所述第一电容性绝缘膜这样的方式形成，
第一耦合孔，穿透所述层间绝缘膜并到达所述第一电极，
第二耦合孔，穿透所述层间绝缘膜并到达形成在所述第一开口的内部中的所述第二电极的第一部分，
第一耦合电极，由嵌入在所述第一耦合孔中的第三导电膜形成并且与所述第一电极电耦合，以及
第二耦合电极，由嵌入在所述第二耦合孔中的第四导电膜形成并且与所述第二电极的第一部分电耦合，
其中所述第一电极、所述第二电极和所述第一电容性绝缘膜形成第一电容性元件。
[附加声明10]
一种半导体器件，包括：
半导体衬底，
第一电极，由形成在所述半导体衬底之上的第一导电膜形成，
第二电极，由形成在所述第一电极的周缘侧表面处的第二导电膜形成，
第一电容性绝缘膜，形成在所述第一电极与所述第二电极之间，
层间绝缘膜，以使得覆盖所述第一电极、所述第二电极和所述第一电容性绝缘膜这样的方式形成，
第一耦合孔，穿透所述层间绝缘膜并到达所述第一电极，
第二耦合孔，穿透所述层间绝缘膜并到达所述第二电极，
第一耦合电极，由嵌入在所述第一耦合孔中的第三导电膜形成并与所述第一电极电耦合，以及
第二耦合电极，由嵌入在所述第二耦合孔中的第四导电膜形成并与所述第二电极电耦合，
其中所述第一电极、所述第二电极和所述第一电容性绝缘膜形成第一电容性元件，并且
其中所述第一电极包括：
多个第一线部分，在平面图中所述多个第一线部分在第一方向上延伸并且在与所述第一方向交叉的第二方向上排列，以及
耦合部分，将彼此相邻的相邻第一线部分的底部耦合。

Claims (16)

1.一种半导体器件，包括：
半导体衬底；
第一电极，由在所述半导体衬底之上形成的第一导电膜形成；
第一虚设电极，与所述第一电极远离地在所述半导体衬底之上形成，并且由第二导电膜形成，所述第二导电膜在与所述第一导电膜相同的层；
第二电极，由第三导电膜形成，所述第三导电膜在所述第一电极和所述第一虚设电极之间、在所述第一电极的周缘侧表面处以及在所述第一虚设电极的周缘侧表面处形成；
第一电容性绝缘膜，由形成在所述第一电极和所述第二电极之间的第一绝缘膜形成；
层间绝缘膜，以使得覆盖所述第一电极、所述第二电极和所述第一电容性绝缘膜这样的方式形成；
第一耦合孔，穿透所述层间绝缘膜并到达所述第一电极；
第二耦合孔，穿透所述层间绝缘膜并到达所述第二电极的在与所述第一电极侧相对的所述第一虚设电极的侧表面处形成的第一部分；
第一耦合电极，由嵌入在所述第一耦合孔中的第四导电膜形成并且与所述第一电极电耦合；以及
第二耦合电极，由嵌入在所述第二耦合孔中的第五导电膜形成并且与所述第二电极的所述第一部分电耦合，
其中所述第一电极、所述第二电极和所述第一电容性绝缘膜形成第一电容性元件。
2.根据权利要求1所述的半导体器件，
其中所述第一电极包括多个第一线部分，在平面图中，所述多个第一线部分分别在第一方向上延伸并且在与所述第一方向交叉的第二方向上排列，以及
其中所述第一虚设电极在所述第二方向上延伸并且布置在所述第一方向上的所述第一线部分的一侧上。
3.根据权利要求2所述的半导体器件，
其中所述第一电极包括第二线部分，所述第二线部分在所述第二方向上延伸并且耦合到所述第一线部分的与所述一侧相对的相应端部，
其中所述第一耦合孔穿透所述层间绝缘膜并且到达所述第二线部分，以及
其中所述第一耦合电极与所述第二线部分电耦合。
4.根据权利要求2所述的半导体器件，
其中所述第二电极在彼此相邻的所述第一线部分之间形成，
其中所述第一耦合孔穿透所述层间绝缘膜并且到达所述第一线部分，以及
其中所述第一耦合电极与所述第一线部分电耦合，
所述器件包括：
第三耦合孔，穿透所述层间绝缘膜并到达布置在彼此相邻的所述第一线部分之间的所述第二电极的第二部分，以及
第三耦合电极，由嵌入在所述第三耦合孔中的第六导电膜形成并且与所述第二电极的所述第二部分电耦合。
5.根据权利要求1所述的半导体器件，
其中所述第二电极由所述第三导电膜形成，所述第三导电膜在所述第一电极与所述第一虚设电极之间、在所述第一电极的周缘侧表面处、在所述第一虚设电极的周缘侧表面处以及在所述第一电极的局部区域中形成，并且
其中所述第一耦合孔穿透所述层间绝缘膜并到达所述第一电极的顶表面的其中未形成所述第二电极的区域。
6.根据权利要求3所述的半导体器件，包括在所述第一线部分的顶表面处形成的帽绝缘膜。
7.根据权利要求1所述的半导体器件，
其中所述第一电极由所述第一导电膜和在所述第一导电膜的表面处形成的第一金属硅化物膜形成，
其中所述第二电极由所述第三导电膜和在所述第三导电膜的表面处形成的第二金属硅化物膜形成，
其中所述第一耦合电极与所述第一金属硅化物膜接触，以及
其中所述第二耦合电极与所述第二金属硅化物膜接触。
8.根据权利要求1所述的半导体器件，
其中所述第一电极在所述半导体衬底的第一主表面侧上的第一区域中以及在所述半导体衬底的所述第一主表面之上形成，
所述器件包括：
第一栅极绝缘膜，在所述半导体衬底的所述第一主表面侧上的第二区域中以及在所述半导体衬底的所述第一主表面处形成，
第一栅极电极，在所述第一栅极绝缘膜之上形成，并且由第七导电膜形成，所述第七导电膜在与所述第一导电膜相同的层，
第二栅极电极，在所述第一栅极电极的一个侧表面处形成，并且由第八导电膜形成，所述第八导电膜在与所述第三导电膜相同的层，
第二栅极绝缘膜，在所述第一栅极电极与所述第二栅极电极之间以及在所述第二栅极电极与所述半导体衬底之间形成，并且由第二绝缘膜形成，所述第二绝缘膜在与所述第一绝缘膜相同的层，以及
源极区域和漏极区域，与所述第一栅极电极和所述第二栅极电极对准地在所述半导体衬底中形成，
其中所述第一栅极绝缘膜、所述第一栅极电极、所述第二栅极电极和所述第二栅极绝缘膜形成存储器单元。
9.根据权利要求1所述的半导体器件，包括：
元件隔离区域，在所述半导体衬底中形成，
其中所述第一电极由形成在所述元件隔离区域之上的所述第一导电膜形成。
10.根据权利要求1所述的半导体器件，包括：
第三电极，所述第三电极包括所述半导体衬底以作为电极，以及
第二电容性绝缘膜，形成在所述第三电极之上，
其中所述第一电极由在所述第二电容性绝缘膜之上形成的所述第一导电膜形成，以及
其中所述第三电极、所述第一电极和所述第二电容性绝缘膜形成第二电容性元件。
11.一种半导体器件，包括：
半导体衬底，
第一电极，由在所述半导体衬底之上形成的第一导电膜形成，
第一开口，穿透所述第一电极，
第二电极，由第二导电膜形成，所述第二导电膜在所述第一开口的内部以及在所述第一电极的周缘的侧表面处形成，
第一电容性绝缘膜，由在所述第一电极和所述第二电极之间形成的第一绝缘膜形成，
层间绝缘膜，以使得覆盖所述第一电极、所述第二电极和所述第一电容性绝缘膜这样的方式形成，
第一耦合孔，穿透所述层间绝缘膜并到达所述第一电极，
第二耦合孔，穿透所述层间绝缘膜并到达所述第二电极的在所述第一开口的内部中形成的第一部分，
第一耦合电极，由嵌入在所述第一耦合孔中的第三导电膜形成并且与所述第一电极电耦合，以及
第二耦合电极，由嵌入在所述第二耦合孔中的第四导电膜形成并且与所述第二电极的所述第一部分电耦合，
其中所述第一电极、所述第二电极和所述第一电容性绝缘膜形成第一电容性元件。
12.根据权利要求11所述的半导体器件，
其中所述第二电极由在所述第一开口的内部中以及在所述第一电极的顶表面的局部区域中形成的所述第二导电膜形成，以及
其中所述第二耦合孔穿透所述层间绝缘膜，并且到达在平面图中覆盖所述第一开口的区域中的所述第二电极。
13.根据权利要求12所述的半导体器件，
其中在平面图中所述第一开口在第一方向上延伸，以及
其中所述第一开口的内部填充有所述第二导电膜。
14.根据权利要求12所述的半导体器件，
其中在平面图中所述第一开口在第一方向上延伸，
其中所述第二导电膜在所述第一开口的侧表面和底表面处形成，
所述器件具有：
第二绝缘膜，在所述第一开口的内部中的所述第二导电膜之上形成，
其中经由所述第二导电膜，所述第一开口的内部填充有所述第二绝缘膜。
15.根据权利要求12所述的半导体器件，具有帽绝缘膜，所述帽绝缘膜形成在所述第一电极的顶表面的围绕所述第一开口的区域中，
其中所述第一耦合孔穿透所述层间绝缘膜并到达所述第一电极的顶表面的其中未形成所述帽绝缘膜的区域。
16.根据权利要求11所述的半导体器件，具有：
元件隔离区域，在所述半导体衬底中形成，
其中所述第一电极由在所述元件隔离区域之上形成的所述第一导电膜形成。
CN201410226036.1A 2013-05-27 2014-05-26 半导体器件 Expired - Fee Related CN104183562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-110476 2013-05-27
JP2013110476A JP6133688B2 (ja) 2013-05-27 2013-05-27 半導体装置

Publications (2)

Publication Number Publication Date
CN104183562A CN104183562A (zh) 2014-12-03
CN104183562B true CN104183562B (zh) 2018-07-24

Family

ID=51934823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410226036.1A Expired - Fee Related CN104183562B (zh) 2013-05-27 2014-05-26 半导体器件

Country Status (4)

Country Link
US (2) US9214350B2 (zh)
JP (1) JP6133688B2 (zh)
CN (1) CN104183562B (zh)
TW (1) TWI625771B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017037986A (ja) 2015-08-11 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US10026685B2 (en) * 2015-09-25 2018-07-17 Qualcomm Incorporated Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
JP6232464B2 (ja) 2016-04-20 2017-11-15 株式会社フローディア 不揮発性半導体記憶装置
JP6885779B2 (ja) * 2017-04-28 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2019192719A (ja) * 2018-04-20 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10622073B2 (en) * 2018-05-11 2020-04-14 Texas Instruments Incorporated Integrated circuit including vertical capacitors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461060A (zh) * 2006-06-02 2009-06-17 肯奈特公司 改良的金属-绝缘体-金属电容器
CN101136412B (zh) * 2006-08-30 2010-06-16 美国博通公司 具有金属电容器的非易失性存储单元及电子系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326286A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
DE102004033825B4 (de) * 2004-07-13 2009-05-14 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
US7768044B2 (en) * 2004-07-30 2010-08-03 Agere Systems Inc. Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
JP4773073B2 (ja) * 2004-08-11 2011-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI299206B (en) * 2006-06-16 2008-07-21 Realtek Semiconductor Corp X-shaped semiconductor capacitor structure
JP5142494B2 (ja) * 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5314873B2 (ja) * 2007-10-05 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5129541B2 (ja) * 2007-10-15 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2010082328A1 (ja) * 2009-01-15 2010-07-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011040621A (ja) 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の設計方法および半導体装置の製造方法
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
JP5613506B2 (ja) * 2009-10-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461060A (zh) * 2006-06-02 2009-06-17 肯奈特公司 改良的金属-绝缘体-金属电容器
CN101136412B (zh) * 2006-08-30 2010-06-16 美国博通公司 具有金属电容器的非易失性存储单元及电子系统

Also Published As

Publication number Publication date
TW201447994A (zh) 2014-12-16
US20140346581A1 (en) 2014-11-27
JP6133688B2 (ja) 2017-05-24
US9214350B2 (en) 2015-12-15
US20160079160A1 (en) 2016-03-17
JP2014229844A (ja) 2014-12-08
CN104183562A (zh) 2014-12-03
TWI625771B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN104183562B (zh) 半导体器件
JP4477886B2 (ja) 半導体装置の製造方法
US7601581B2 (en) Method of manufacturing a semiconductor device
CN106952920A (zh) 半导体器件及其制造方法
JP2010282987A (ja) 半導体装置およびその製造方法
JP2009099640A (ja) 半導体装置およびその製造方法
CN106024797B (zh) 半导体器件及其制造方法
CN105226064B (zh) 半导体器件及其制造方法
JP2011103332A (ja) 半導体装置およびその製造方法
CN106935591A (zh) 嵌入式hkmg非易失性存储器
JP6683488B2 (ja) 半導体装置およびその製造方法
CN107871748A (zh) 半导体装置和半导体装置的制造方法
CN106935590A (zh) 嵌入式hkmg非易失性存储器
JP2012059888A (ja) 半導体装置およびその製造方法
US10002768B2 (en) Semiconductor device and manufacturing method thereof
JP2018182156A (ja) 半導体装置およびその製造方法
JP6360229B2 (ja) 半導体装置
JP2009010281A (ja) 半導体装置およびその製造方法
JP2012216857A (ja) 半導体装置の製造方法
JP5684414B2 (ja) 半導体装置の製造方法
JP5732574B2 (ja) 半導体装置の製造方法
CN112786609A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180724

Termination date: 20200526

CF01 Termination of patent right due to non-payment of annual fee