CN101136412B - 具有金属电容器的非易失性存储单元及电子系统 - Google Patents

具有金属电容器的非易失性存储单元及电子系统 Download PDF

Info

Publication number
CN101136412B
CN101136412B CN2007101488489A CN200710148848A CN101136412B CN 101136412 B CN101136412 B CN 101136412B CN 2007101488489 A CN2007101488489 A CN 2007101488489A CN 200710148848 A CN200710148848 A CN 200710148848A CN 101136412 B CN101136412 B CN 101136412B
Authority
CN
China
Prior art keywords
transistor
state
volatile memory
metal capacitor
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101488489A
Other languages
English (en)
Other versions
CN101136412A (zh
Inventor
安德鲁·陈
比布赫达塔·萨胡
阿里·安瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101136412A publication Critical patent/CN101136412A/zh
Application granted granted Critical
Publication of CN101136412B publication Critical patent/CN101136412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种置于半导体芯片中的存储单元，包括非易失性存储晶体管、控制栅和浮栅。所述控制栅通过金属电容器与非易失性存储晶体管上的浮栅电容性连接。所述金属电容器可形成在所述半导体芯片的一个或多个金属层内。一个实施例中，所述金属电容器是多齿的梳状。一个实施例中，所述非易失性存储晶体管是NMOS非易失性存储晶体管。本发明还涉及一种电子系统。

Description

具有金属电容器的非易失性存储单元及电子系统
技术领域
本发明涉及半导体设备，更具体地说，涉及一种半导体存储设备。
背景技术
使用非易失性半导体存储器的电子设备体积不断变小，同时对存储非易失性数据能力的要求却越来越高，因此需要生产一种体积小且成本低的非易失性存储单元。非易失性存储单元可以被制成“双多晶(double-poly)”结构，即控制栅和浮栅分别形成于单独的多晶硅层。然而，双多晶制造工艺成本高，因为生产多层多晶硅层需要额外的生产步骤。
在传统的非易失性存储单元中，金属氧化物半导体(MOS)晶体管的栅极，即浮栅，与作为控制栅的MOS电容器连结。尽管这种存储单元不须用到高成本的双多晶工艺，却要占用大量半导体表层面积，因为该MOS电容器必须置于半导体基底上，设置在MOS晶体管的侧面。使用MOS电容器的非易失性存储单元还需要注意在半导体上需要使用的空间的最小要求。例如，如果用p沟道金属氧化物半导体(PMOS)作为MOS电容器，用n沟道金属氧化物半导体(NMOS)作为MOS晶体管，那么在MOS电容器n阱与NMOS晶体管的N+扩散区之间须有一个相对较大的最小空间来保证充分的电绝缘，这能使存储单元更大。另外，MOS电容器会遇到经栅极绝缘层的电荷泄漏，或从N阱到硅基片的结漏，导致存储单元的数据存储可靠性降低。
因此，需要一种占用半导体芯片(die)较小的面积，能节省制造成本并提高数据存储可靠性的非易失性存储单元。
发明内容
本发明涉及一种具有金属电容器的非易失性存储单元，在后续部分将结合至少一幅附图进行充分的展现和描述，并在权利要求中得到更完整的阐述。
根据本发明的一个方面，本发明提供了一种置于半导体芯片中的存储单元，所述存储单元包括：
非易失性存储晶体管、控制栅和浮栅；
所述控制栅通过形成在所述半导体芯片的至少一个金属层内的金属电容器与所述浮栅电容性连接。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述金属电容器形成在所述半导体芯片的至少两个金属层内。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述非易失性存储晶体管的状态通过所述非易失性存储晶体管的源/漏极来读出。
优选地，所述非易失性存储晶体管的状态通过与所述非易失性存储晶体管连接的读出晶体管读出。
优选地，所述非易失性存储晶体管的状态通过与所述非易失性存储晶体管连接的读出晶体管和选择晶体管读出。
根据本发明的另一个方面，本发明提供了一种置于半导体芯片中的存储单元，所述存储单元包含：
NMOS非易失性存储晶体管、控制栅和浮栅；
所述控制栅通过形成在所述半导体芯片的至少一个金属层内的金属电容器与所述浮栅电容性连接。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述金属电容器形成在所述半导体芯片的至少两个金属层内。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述NMOS非易失性存储晶体管的状态通过所述NMOS非易失性存储晶体管的源/漏极读出。
优选地，所述NMOS非易失性存储晶体管的状态通过与所述NMOS非易失性存储晶体管连接的读出晶体管读出。
优选地，所述非NMOS非易失性存储晶体管的状态通过与所述NMOS非易失性存储晶体管连接的读出晶体管和选择晶体管读出。
根据本发明的另一个方面，本发明提供了一种电子系统，所述电子系统包括：
半导体芯片，所述半导体芯片包括至少一个存储单元，所述至少一个存储单元包括有非易失性存储晶体管、控制栅和浮栅，所述控制栅通过形成在所述半导体芯片的至少一个金属层内的金属电容器与所述浮栅电容性连接。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述金属电容器形成在所述半导体芯片的至少两个金属层内。
优选地，所述金属电容器的形状为具有多齿的梳状。
优选地，所述非易失性存储晶体管的状态通过所述非易失性存储晶体管的源/漏极读出。
优选地，所述电子系统从下述设备中选出：有线通信设备、无线通信设备、手机、交换机、路由器、复读机、编解码器、支持局域网、无线局域网、蓝牙功能的设备、数码相机、数字音频播放器/或录音机、数字视频播放机和/或录像机、电脑、监控器、电视机、机顶盒、调制解调器、数码自动控制系统、数码控制家庭用具、打印机、复印机、数字音频或视频接收机、射频无线电收发机、个人数字助理、数字游戏机、数字测试和/或测量设备、数字航空设备、医疗器材和数控医疗设备。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明一个实施例中非易失性存储单元的原理示意图；
图2是传统的非易失性存储单元的截面图，包含传统的MOS电容器；
图3A是本发明一个实施例中非易失性存储单元的俯视图；
图3B是本发明一个实施例中非易失性存储单元的截面图；
图4A是使用本发明一个实施例的非易失性存储单元的一种配置结构的示意图；
图4B是使用本发明一个实施例的非易失性存储单元的一种配置结构的示意图；
图4C是使用本发明一个实施例的非易失性存储单元的一种配置结构的示意图；
图5是根据本发明的电子系统的实施例示意图，其包括利用一个或者多个本发明的非易失性存储单元的半导体芯片或封装。
具体实施方式
本发明涉及一种具有金属电容器的非易失性存储单元。尽管本发明结合具体实施例给出描述，但是本发明的原理还可应用于本申请介绍的特定实施例以外的其它实施例中。此外，本发明的描述中，某些细节已被省略以免导致本发明具有创意的部分不清楚，而这些被省略的细节是本领域一般技术人员所熟知的。
本发明的附图及相应的细节说明仅仅是针对本发明的实施例的描述，为简洁起见，其它应用本发明原理的实施例将不在此特别描述，也不另外附图说明。
图1是示例非易失性存储单元100的示意图。非易失性存储单元100包括非易失性存储晶体管102、电容器104、控制栅106、浮栅108和源极/漏极110。在非易性存储单元100，非易失性存储晶体管102的浮栅108通过电容器104电容性连接到控制栅106。
非易失性存储单元100可以通过热载流子发射和/或Fowler-Nordheim隧穿机制进行编程或擦除。在读操作过程中，启动非易失性存储晶体管102所需的控制栅106端的电压对应于非易失性存储单元100的状态。例如，高电压对应于删除状态，低电压对应于编程状态。这样，非易失性存储单元100的状态可以通过对控制栅106施加特定的电压来由源极/漏极110输出。控制栅和浮栅分别形成于单独的多硅层内的双多晶结构，可以用于制造非易失性存储单元100。然而，双多晶工艺所需的额外制造步骤大大增加了非易失性存储单元的成本。
图2是传统非易失性存储单元200的示意图，包含置于基底220上的传统晶体管202和电容器204。例如，基底220可以是P型硅。晶体管202可以是N沟道金属氧化物半导体场效应晶体管(NMOS)，电容器204可以是金属氧化物半导体(MOS)电容器。非易失性存储单元200进一步包括有控制栅206(即MOS电容器204的第一端脚)、浮栅208(即NMOS管202的栅极)、源/漏节点210、MOS电容器绝缘层212、MOS电容器栅极214(即MOS电容器204的第二端脚)、NMOS管202的源/漏N+扩散区218、晶体管栅极绝缘层222、N阱224(由分隔距离226将其与最近的源/漏扩散区分隔开)、P+扩散区228。NMOS管202的浮栅208通过图中所示的互连216与MOS电容器204的栅级214相连接。
非易失性存储单元200的工作方式类似于图1的非易失性存储单元100。NMOS晶体管202、MOS电容器204、控制栅206、浮栅208和源/漏节点210分别对应于图1中的晶体管102、电容器104、控制栅106、浮栅108和源/漏节点110。具体来说，MOS电容器204将非易失性存储单元200的控制栅206与NMOS晶体管202的浮栅208相连接。NMOS晶体管202可以通过热载流子发射/或隧穿机制进行编程或擦除，源/漏节点210可以用于读出NMOS晶体管202的状态。
因为非易失性存储单元200使用MOS电容器，其需要高电压对该单元进行编程和删除。处于这样或那样的原因，间距226必须足够的大以使NMOS晶体管202和MOS电容器204之间有充分的电绝缘，这便增加了非易失性存储单元200的尺寸。由于MOS电容器204和NMOS晶体管202不可以竖向堆叠，存储单元的横向放置使它占用大量的表面积。另外，使用MOS电容器的存储单元会发生通过MOS电容器绝缘层212的电荷泄漏，也可能发生从N阱224到基板220的结漏。
图3A是依据本发明一个实施例的非易失性存储单元300的俯视图。非易失性存储单元300包括置于基板320(可以是P型基板)上的非易失性存储晶体管302如NMOS晶体管302以及金属电容器304。非易失性存储单元300进一步包括有控制栅306、浮栅308、金属电容器304的第一极板310、金属电容器304的第二极板312、相互连接316及N+扩散区318。例如，浮栅308可以是多晶硅。在此实施例中，金属电容器的第一和第二极板310、312是带齿梳状的，即如图金属电容板310(或电容梳310)上的梳齿314。然而，金属电容器304的极板也可由其它几何结构、尺寸和形状构成。
而且，尽管为了便于说明，图上显示的金属电容器304是置于单个金属层上的平行极板电容器，金属电容器304还可以是各极板置于不同的金属层内的平行极板电容器。例如，极板310置于第一金属层，而极板312可以置于第二金属层。而且，每一个极板本身也可以布置在不同的金属层内并相互连接形成一个电极板，如极板310。因此总的来说，已知的任何平行极板金属电容器结构，不管是在一个金属层或多个金属层，不管是否包含多个互连的平行极板，不管是由任何一种金属制成的，如铝，铜，钛或是各种金属合金，都可用作本发明实施例中的金属电容器304。
图3B是非易失性存储单元300在图3A沿3B-3B处的截面图。特别说明，图3B的NMOS晶体管302、金属电容器304、控制栅306、浮栅308、相互连接316、N+扩散区318及基板320是图3A中对应的同一部件的截面图。图3B还显示了在浮栅308和基板320之间形成的晶体管栅极绝缘层322(在图3A中没有显示)。并且，图3B显示出了中间绝缘层340(图3A没有显示)，金属电容器304设置在该层上。中间绝缘层340可以是任何常用的绝缘材料，如氧化硅或其它绝缘材料，包括用于半导体工业中的各种高介电或低介电绝缘材料。
在金属电容器304中，第一极板310和第二极板312分别有三个梳齿，如图所示的梳齿314。然而，根据现有技术可知的是，可以选用任何数量的梳齿，通常都会用较多的梳齿，为了便于讨论和说明在此不加显示。而且，为了便于讨论和说明，其它元件也未显示出来。例如，将相互连接316与浮栅308连接起来的栅极接点没有在图3A或图3B中显示。也是为了方便说明，相互连接316显示的是直接放在并接触栅极绝缘层322上的浮栅308，根据现有技术可以理解的是，该接触通常通过置于源/漏扩散区318外的浮栅308的延伸(例如：置于源/漏扩展区318外场氧化物层上的多晶硅延展处上)来实现。而且，非易失性存储单元300的控制栅306(显示为电容器极板310的延伸部分306)可以通过下面基底层320内的器件或上面金属层接入，或在构成金属电容器304的同一金属层内形成。然而，为了便于说明，连接到控制栅的接点、通道或相互连接部分在图3A和3B中均未显示。
金属电容器304可以装在NMOS晶体管302的一侧(如图所示)，或直接装在NMOS晶体管302上面。如前面注明的，金属电容器304可以做成单层或多层的金属电容器。多层金属电容器可以大幅提高电容密度，因为它可获得每一层的各个梳齿间的平行极板电容，也可以获得竖向对齐的各层的梳齿间的平行极板电容。多层金属电容器单位面积内可以提供更高的电容量，并可以在非易失性存储单元内占用较小的面积。
对比传统的使用MOS电容器的方法，金属电容器的实现不需要占用宝贵的半导体表面面积，因为金属电容器所占用的空间在芯片表面之上，那里有很多可用且未被使用的空间。另外，随着半导体制造工艺的提高，及更多金属层在半导体制造中被普遍采用，并且随着中间绝缘层厚度的减少，金属电容器的密度将普遍提高，并且有大量的金属层可以用于制造多层金属电容器，进而自动导致电容密度的增加和占用非易失性存储单元表面面积的缩小。而且，对比双多晶工艺，使用金属电容器不用出昂贵的费用，也不用专业的双多晶工艺便可制造非易失性存储单元。此外，传统的使用MOS电容器的非易性存储单元中出现的经MOS电容绝缘层的漏电和MOS电容阱与基底之间的结漏等问题在本发明的非易失性存储单元中也被消除。
在操作中，非易失性存储单元300的控制栅306和NMOS晶体管302的浮栅308通过金属电容器304电容性连接。类似于前述关于非易失性存储单元100的工作方式，NMOS晶体管302可以通过热载流子发射或隧穿机制进行编程或擦除，而源/漏扩散区318可以用来读出NMOS晶体管302的状态。
图4A、4B、4C分别示出了分别利用非易失性存储单元400A、400B、400C的一些配置结构。每个非易失性存储单元400A、400B、400C都使用了非易失性存储晶体管，如上面讨论过的非易失性存储晶体管302(分别显示为非易失性晶体管402a、402b和402c)，以及金属电容器，如上述讨论过的金属电容器304及其各个实施例(分别显示为金属电容器404a、404b和404c)。因此，每个非易失性存储单元400A、400B、400C都可以以上述讨论过的图3A和图3B的方式来实现。
在图4A中，非易失性存储单元400A包括非易失性存储晶体管402a、金属电容器404a、控制栅406a、浮栅408a和源/漏极410a。非易失性存储晶体管402a的浮栅408a通过金属电容器404a与控制栅406a电容性连接。非易失性存储晶体管402a可以是n沟道金属氧化物半导体场效应晶体管(NMOS)，如图3A的NMOS晶体管302。金属电容器404a可以由状如梳子的金属极板构成，如图3A中的金属电容器304。按照与图1所述类似的方式，使用源/漏极410a来感测或读取非易失性存储晶体管402a的状态。
在图4B中，非易失性存储单元400B包括非易失性存储晶体管402b、金属电容器404b、控制栅406b、浮栅408b。非易失性存储晶体管402b的浮栅408b通过金属电容器404b与控制栅406b连接。非易失性存储晶体管402b可以是n沟道金属氧化物半导体场效应晶体管(NMOS)，例如如图3A的NMOS晶体管302。金属电容器404b可以是由有很多如梳子齿的梳子状的金属极板构成，如图3A的金属电容器304。在图4B的结构中，读出晶体管416b的栅极414b与浮栅408b连接。在这个结构中，读出晶体管416b，特别是其源/漏极418b用于感测或读取非易失性存储晶体管402b的状态。需要注意，在图4A的结构图中，重复的编程和擦除会导致电荷在非易失性存储晶体管402a的栅极绝缘层内被捕捉到，这将降低读出的可靠性。在图4B所示的结构中，将读出功能与编程和擦除功能分离，提高了可靠性，但同时却增加了存储阵列的尺寸。
在图4C中，非易失性存储单元400C包括非易失性存储晶体管402c、金属电容器404c、控制栅406c、浮栅408c。非易失性存储晶体管402c的浮栅408c通过金属电容器404c与控制栅连接。非易失性存储晶体管402c可以是n沟道金属氧化物半导体场效应晶体管(NMOS)，例如如图3A的NMOS晶体管302。金属电容器404c可以是由有很多如梳子齿的梳子状的金属极板构成，如图3A的金属电容器304。在图4C的结构中，读出晶体管416c的栅极414c连接到浮栅408c。在这个结构中，读出晶体管416c，特别是其源/漏极418c被用于感测和读取非易失性存储晶体管402c的状态。另外，选择晶体管420c的栅极422c由选择输入426c驱动。当选择输入426c(如，存储阵列中的一个字符线)处于激活状态时，将源/漏极418c感测到的(读出的)状态选择为输出。
在4C的结构中，类似于图4B，将读出功能与编程和擦除功能分离，提高了可靠性，但却增加了存储阵列的尺寸。然而，选择晶体管420c提供了额外的性能和灵活度，能够仅从选择的非易失性存储晶体管提供输出。然而，这个额外的晶体管进一步增加了图4C结构的复杂性和体积。注意，图4A、4B、4C中的所有结构体现和得益于金属电容器代替MOS电容器和双多晶工艺的优点，该优点已在上面结合非易失性存储单元300及相关的图3A和3B做过讨论。
图5是一个电子系统实施例，包括使用一个或多个本发明的非易失性存储单元的半导体芯片或封装。电子系统500包括示例模块502、504、506、集成电路(IC)半导体芯片508，分立的元件510和512，内置于印刷电路板(PCB)514内并通过该PCB互相连接。一个实施例中，电子系统500可以包括多个PCB。IC芯片508包括电路516，该电路516使用一个或多个根据本发明所述的非易失性存储单元518。
如图5所示，模块502、504、506安装在PCB 514上，其可以是中央处理器、图形控制器、数字信号处理器、ASIC(专用集成芯片)、视频处理模块、音频处理模块、射频接收器、射频发射器、图象感应模块、电源控制模块、机电发动机控制模块或现场可编程门阵列(FPGA)或其它应用于现代电子电路板内的模块。PCB 514包含大量互连迹线(图5没有显示)，用于连接模块502、504和506、分立的元件510和512以及IC芯片508。
又如图5所示，IC芯片508装于PCB 514上，而且可以是任何用到本发明实施例的非易失性存储单元的芯片。在一个实施例中，IC芯片508也可以不装在PCB 514上、可与不同PCB上的其它模块互相连接。如上所述，电路516位于IC芯片518内，包括一个或多个非易失性存储单元518。而且如图5所示，分立的元件510和512安装在PCB 514上，可以分别是例如分立的滤波器(如包括BAW或SAW之类的滤波器)、功率放大器或运算放大器、半导体器件如晶体管或二极管或类似的、天线元件、感应器、电容器或电阻器。分立的元件510和512本身可能使用了本发明的非易失性存储器单元。
电子系统500可以用于如有线或无线通信设备、手机，交换机、路由器、复读机、多媒体数字信号编解码器、支持局域网、无线局域网、蓝牙的设备、数码相机、数字音频播放器和/或录音机、数码视频播放器和/或录像机、电脑、监控器、电视机、机顶盒、调制解调器、数字自动控制系统、数字控制家用设施、打印机、复印机、数字音频或视频接收机、无线电收发机、个人数字助理(PDA)、数字游戏机、数字调试或测量仪器、数字航空设备、医疗器材或数控医疗设备或其它现代电子设施中使用到的系统、设备、组件或模块。
综上所述，本发明提供了一种置于半导体芯片中的存储单元。根据本发明中如上所述的各个方面及具体实施例，本领域的普通技术人员能够理解，并对本发明作出任何修改以及等效替换而不脱离本发明的范围。此外，可在本发明范围内根据本发明的启发进行多种修改以适应某种特定的条件或材料。因此，本发明的范围并不限制于所披露的具体实施例，本发明包括落入权利要求范围内的所有具体实施例。

Claims (6)

1.一种置于半导体芯片中的存储单元，其特征在于，所述存储单元包括：
设置在基板上的非易失性存储晶体管、控制栅和浮栅；
所述控制栅通过形成在所述半导体芯片的具有多个金属层的金属电容器与所述浮栅电容性连接；
其中，在浮栅和基板之间形成晶体管栅极绝缘层及中间绝缘层；所述金属电容器设置在中间绝缘层上，每一金属层中设置有一极板，以形成平行极板电容器；所述非易失性存储晶体管的状态通过与所述非易失性存储晶体管连接的读出晶体管和选择晶体管读出，并通过对控制栅施加特定的电压来由源极/漏极读取，其中高电压对应于删除状态，低电压对应于编程状态；读出晶体管的源/漏极用于感测和读取非易失性存储晶体管的状态；选择晶体管的栅极用于接收选择输入的驱动，并在选择输入处于激活状态时，控制所述读出晶体管的源/漏极感测到的状态选择为输出；所述非易失性存储晶体管是NMOS晶体管；所述浮栅是多晶硅。
2.根据权利要求1所述的存储单元，其特征在于，所述金属电容器的形状为具有多齿的梳状。
3.根据权利要求1所述的存储单元，其特征在于，所述金属电容器形成在所述半导体芯片的至少两个金属层内。
4.根据权利要求3所述的存储单元，其特征在于，所述金属电容器的形状为具有多齿的梳状。
5.一种电子系统，其特征在于，所述电子系统包括：
半导体芯片，所述半导体芯片包括至少一个存储单元，所述至少一个存储单元包括有设置在基板上的非易失性存储晶体管、控制栅和浮栅，所述控制栅通过形成在所述半导体芯片的具有多个金属层内的金属电容器与所述浮栅电容性连接；
其中，在浮栅和基板之间形成晶体管栅极绝缘层及中间绝缘层；所述金属电容器设置在中间绝缘层上，每一金属层中设置有一极板，以形成平行极板电容器；所述非易失性存储晶体管的状态通过与所述非易失性存储晶体管连接的读出晶体管和选择晶体管读出，并通过对控制栅施加特定的电压来由源极/漏极读取，其中高电压对应于删除状态，低电压对应于编程状态；读出晶体管的源/漏极用于感测和读取非易失性存储晶体管的状态；选择晶体管的栅极用于接收选择输入的驱动，并在选择输入处于激活状态时，控制所述读出晶体管的源/漏极感测到的状态选择为输出；所述非易失性存储晶体管是NMOS晶体管；所述浮栅是多晶硅。
6.根据权利要求5中所述的电子系统，其特征在于，所述电子系统从下述设备中选出：有线通信设备、无线通信设备、手机、交换机、路由器、复读机、编解码器、支持局域网、无线局域网、蓝牙功能的设备、数码相机、数字音频播放器/或录音机、数字视频播放机和/或录像机、电脑、监控器、电视机、机顶盒、调制解调器、数码自动控制系统、数码控制家庭用具、打印机、复印机、数字音频或视频接收机、射频无线电收发机、个人数字助理、数字游戏机、数字测试和/或测量设备、数字航空设备、医疗器材和数控医疗设备。
CN2007101488489A 2006-08-30 2007-08-28 具有金属电容器的非易失性存储单元及电子系统 Active CN101136412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/514,029 US8243510B2 (en) 2006-08-30 2006-08-30 Non-volatile memory cell with metal capacitor
US11/514,029 2006-08-30

Publications (2)

Publication Number Publication Date
CN101136412A CN101136412A (zh) 2008-03-05
CN101136412B true CN101136412B (zh) 2010-06-16

Family

ID=38819788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101488489A Active CN101136412B (zh) 2006-08-30 2007-08-28 具有金属电容器的非易失性存储单元及电子系统

Country Status (6)

Country Link
US (1) US8243510B2 (zh)
EP (1) EP1895594B1 (zh)
KR (1) KR100886271B1 (zh)
CN (1) CN101136412B (zh)
HK (1) HK1119483A1 (zh)
TW (1) TWI466300B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183562A (zh) * 2013-05-27 2014-12-03 瑞萨电子株式会社 半导体器件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070057772A1 (en) * 2005-09-09 2007-03-15 Honeywell International Inc. Hybrid SAW/BAW sensor
US7612397B2 (en) * 2006-11-10 2009-11-03 Sharp Kabushiki Kaisha Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors
US8247861B2 (en) 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
US7920423B1 (en) * 2007-07-31 2011-04-05 Synopsys, Inc. Non volatile memory circuit with tailored reliability
US7773424B2 (en) * 2008-05-23 2010-08-10 Freescale Semiconductor, Inc. Circuit for and an electronic device including a nonvolatile memory cell and a process of forming the electronic device
US7776677B1 (en) * 2009-03-30 2010-08-17 Semiconductor Components Industries, Llc Method of forming an EEPROM device and structure therefor
CN101834187A (zh) * 2010-04-13 2010-09-15 北京大学 一种嵌入式非挥发性存储器
KR101672959B1 (ko) * 2010-08-13 2016-11-17 삼성전자주식회사 비휘발성 메모리 소자 및 그의 형성방법
KR101205029B1 (ko) * 2010-12-30 2012-11-26 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 캐패시터
US8890288B2 (en) * 2011-10-11 2014-11-18 Broadcom Corporation MOM capacitor having local interconnect metal plates and related method
US9282647B2 (en) * 2012-02-28 2016-03-08 Eastman Kodak Company Method of making micro-channel structure for micro-wires
KR102029918B1 (ko) 2013-04-18 2019-10-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US20150162369A1 (en) * 2013-12-09 2015-06-11 Tower Semiconductor Ltd. Single-Poly Floating Gate Solid State Direct Radiation Sensor Using STI Dielectric And Isolated PWells
US9590059B2 (en) * 2014-12-24 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor to integrate with flash memory
US11335768B2 (en) * 2018-04-16 2022-05-17 Semtech Corporation Integrated high voltage capacitor
CN108807342B (zh) * 2018-06-01 2019-11-15 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN109887536A (zh) * 2019-02-13 2019-06-14 上海新储集成电路有限公司 一种非易失性存储单元结构
US11610999B2 (en) 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications
TWI755943B (zh) * 2020-11-23 2022-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體元件及其製造方法
US11818887B2 (en) 2021-10-14 2023-11-14 Ememory Technology Inc. Erasable programmable single-poly non-volatile memory cell and associated array structure
CN114726374B (zh) * 2022-04-22 2024-04-30 深圳市灵明光子科技有限公司 一种电容阵列结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034198B2 (ja) * 1980-11-26 1985-08-07 富士通株式会社 不揮発性メモリ
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5716874A (en) * 1996-02-20 1998-02-10 United Microelectronics Corporation Method of fabricating EPROM memory by individually forming gate oxide and coupling insulator
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US5969992A (en) * 1998-12-21 1999-10-19 Vantis Corporation EEPROM cell using P-well for tunneling across a channel
US6191980B1 (en) * 2000-03-07 2001-02-20 Lucent Technologies, Inc. Single-poly non-volatile memory cell having low-capacitance erase gate
US6936887B2 (en) * 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
DE10141962A1 (de) 2001-08-28 2003-03-20 Koninkl Philips Electronics Nv Nicht-flüchtiger Halbleiterspeicher
JP4390412B2 (ja) * 2001-10-11 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6788574B1 (en) * 2001-12-06 2004-09-07 Virage Logic Corporation Electrically-alterable non-volatile memory cell
US6528842B1 (en) * 2001-12-31 2003-03-04 Jet City Electronics, Inc. Electronically erasable memory cell using CMOS technology
US20050030827A1 (en) * 2002-09-16 2005-02-10 Impinj, Inc., A Delaware Corporation PMOS memory cell
US6818936B2 (en) 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US6806529B1 (en) * 2003-01-30 2004-10-19 National Semiconductor Corporation Memory cell with a capacitive structure as a control gate and method of forming the memory cell
US7671401B2 (en) * 2005-10-28 2010-03-02 Mosys, Inc. Non-volatile memory in CMOS logic process
US20070241384A1 (en) * 2006-04-14 2007-10-18 Gigadevice Semiconductor Inc. Methods and apparatus for non-volatile semiconductor memory devices
US7400169B2 (en) * 2006-08-22 2008-07-15 Broadcom Corporation Inductor-tuned buffer circuit with improved modeling and design

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183562A (zh) * 2013-05-27 2014-12-03 瑞萨电子株式会社 半导体器件
CN104183562B (zh) * 2013-05-27 2018-07-24 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
EP1895594A3 (en) 2009-03-18
KR100886271B1 (ko) 2009-03-04
HK1119483A1 (en) 2009-03-06
TW200832721A (en) 2008-08-01
US20080054331A1 (en) 2008-03-06
KR20080020571A (ko) 2008-03-05
TWI466300B (zh) 2014-12-21
EP1895594B1 (en) 2015-12-23
EP1895594A2 (en) 2008-03-05
US8243510B2 (en) 2012-08-14
CN101136412A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
CN101136412B (zh) 具有金属电容器的非易失性存储单元及电子系统
CN101304022B (zh) 多芯片电子系统
KR101263182B1 (ko) 비휘발성 메모리 소자, 제조방법 및 이를 이용한 메모리 시스템
CN1612328B (zh) 埋入式电容器介层窗结构及其制造方法
US6004847A (en) Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
US20060205154A1 (en) Manufacturing method of an non-volatile memory structure
CN101171684A (zh) 一次性可程序化记忆胞
CN103972227A (zh) 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置
CN109904229A (zh) 垂直式铁电薄膜储存晶体管和资料写入及读出方法
JP2005079165A (ja) 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
US7514311B2 (en) Method of manufacturing a SONOS memory
US20030003660A1 (en) Structure of an embedded channel write/erase flash memory cell and fabricating method thereof
US20090294821A1 (en) Semiconductor device having driving transistors
US6941535B2 (en) Design system of semiconductor integrated circuit element, program, program product, design method of semiconductor integrated circuit element, and semiconductor integrated circuit element
CN101506968A (zh) 屏蔽浮栅隧穿元件结构
KR20190135642A (ko) 벌크 소거 동작을 지원하는 3차원 플래시 메모리 소자 및 그 제조 방법
US20030025149A1 (en) Semiconductor device
US7776690B2 (en) Method of forming a contact on a semiconductor device
US8329533B2 (en) Stacked capacitor for double-poly flash memory
CN105990357A (zh) 半导体器件及制备方法、半导体器件的测试结构及方法
CN102347310A (zh) 半导体器件和半导体器件的驱动方法
CN106887434B (zh) 三维存储器元件
US20050101102A1 (en) Non-volatile memory and manufacturing method using STI trench implantation
CN100477228C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1119483

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1119483

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170302

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Alton Park Road, Irvine, California, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right

Effective date of registration: 20181018

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right