CN104137250A - 应变缓减的tsv的结构和方法 - Google Patents

应变缓减的tsv的结构和方法 Download PDF

Info

Publication number
CN104137250A
CN104137250A CN201380010824.0A CN201380010824A CN104137250A CN 104137250 A CN104137250 A CN 104137250A CN 201380010824 A CN201380010824 A CN 201380010824A CN 104137250 A CN104137250 A CN 104137250A
Authority
CN
China
Prior art keywords
threading
hole
substrate
separator
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380010824.0A
Other languages
English (en)
Other versions
CN104137250B (zh
Inventor
V·拉马钱德兰
S·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104137250A publication Critical patent/CN104137250A/zh
Application granted granted Critical
Publication of CN104137250B publication Critical patent/CN104137250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

一种包括针对穿板通孔(TSV)的应变缓减的半导体管芯。半导体管芯包括具有有源面的半导体基板。半导体基板包括连接到有源面的导电层。半导体管芯还包括仅延伸穿过基板的穿板通孔。穿板通孔可包括在整个穿板通孔的长度上基本恒定的直径。穿板通孔可用导电装填材料来填充。半导体管芯还包括围绕穿板通孔的隔离层。隔离层可包括两部分：在基板的有源面附近能够缓解来自导电装填材料的应力的凹槽部分，以及介电部分。凹槽部分的组成可与介电部分不同。

Description

应变缓减的TSV的结构和方法
技术领域
本公开一般涉及集成电路(IC)。更具体地，本公开涉及穿板通孔(TSV)的应变缓减。
背景技术
当TSV(穿板通孔)由具有相对于基板(例如，硅)不匹配热膨胀系数(CTE)的材料填充时，TSV会承受高的压应力。具体而言，压应力可通过周围的基板传到相邻的器件。所传递的压应力可导致围绕TSV的器件的参数的偏移。
用于解决压应力的常规技术包括围绕TSV的“禁用区域”。禁用区域界定围绕TSV的其中不能放置敏感器件的区域。不幸的是，禁用区域导致电路布局面积的损失。例如，取决于具体的器件敏感性，禁用区域在半径上可以有5至10微米(5-10um)大。
铜是具有与硅不匹配CTE的填充材料的一个示例。当由硅所限制的TSV被热循环处理时，TSV内的铜填充材料会向上膨胀到TSV外。铜向上抽吸到TSV之外会损坏TSV附近的任何电路。尽管是结合铜来描述的，在被用于填充TSV时，具有与其基板相比不匹配CTE的任何填充材料的膨胀都会导致上述问题。
概述
根据本公开的一个方面，描述了包括针对穿板通孔(TSV)的应变缓解的半导体管芯。半导体管芯包括具有有源面的基板。半导体基板包括连接到有源面的导电层。半导体管芯还包括仅延伸穿过基板的穿板通孔。在一个配置中，穿板通孔包括在整个穿板通孔的长度上基本恒定的直径。穿板通孔可由导电装填材料来填充。半导体管芯还包括围绕穿板通孔的隔离层。在这一配置中，隔离层包括两部分：基板的有源面附近的能够缓解来自导电装填材料的压应力的凹槽部分，以及介电部分。凹槽部分的组成可与介电部分不同。
在本公开的又一方面，描述了用于针对穿板通孔(TSV)的应变缓解的方法。方法包括在基板中界定穿板通孔腔。方法还包括在腔中沉积隔离层。方法还包括用导电材料填充腔。方法还包括移除隔离层的一部分以创建凹槽部分。
在本公开的另一方面，半导体管芯包括用于提供针对穿板通孔(TSV)的应变缓解的装置。半导体管芯包括半导体基板。半导体管芯还包括仅延伸穿过基板的穿板通孔。在一个配置中，穿板通孔包括在整个穿板通孔的长度上基本恒定的直径。穿板通孔可用导电装填材料来填充。半导体管芯还包括用于缓解来自导电装填材料的应力的装置。
在本公开的又一方面，描述了针对穿板通孔(TSV)的应变缓解的方法。方法包括在基板中界定穿板通孔腔的步骤。方法还包括在腔中沉积隔离层的步骤。方法还包括用导电材料填充腔的步骤。方法还包括移除隔离层的一部分以创建凹槽部分的步骤。
本公开的其他特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1示出了根据本公开的一个方面解说包括有源器件的集成电路(IC)器件的横截面图。
图2示出了根据本公开的一个方面解说包括用于为穿板通孔(TSV)提供增加大小的开口的光阻层的图1的IC器件的横截面图。
图3示出了根据本公开的一个方面解说包括内衬隔离层的图2的IC器件的横截面图。
图4示出了根据本公开的一个方面解说穿板通孔(TSV)被内衬隔离层围绕的图3的IC器件的横截面图。
图5示出了根据本公开的一个方面解说包括形成在内衬隔离层内的隔离凹槽的图4的IC器件的横截面图。
图6示出了根据本公开的一个方面解说包括形成在TSV腔的侧壁上的隔离凹槽和内衬隔离层的图5的IC器件的横截面图。
图7示出了根据本公开的一个方面解说接着后端工艺(BEOL)叠层制造的图6的IC器件的横截面图。
图8示出了根据本公开的一个方面解说包括具有内衬隔离层以及在侧壁隔离凹槽内的回填材料的穿板通孔的图7的IC器件的横截面图其。
图9示出了根据本公开的一个方面解说对第一和第二内衬隔离层进行解说的图1的IC器件的截面图。
图10示出了根据本公开的一个方面解说对被第一和第二内衬隔离层围绕的穿板通孔(TSV)进行解说的图9的IC器件的横截面图。
图11示出了根据本公开的一个方面解说包括形成在第二内衬隔离层内的隔离凹槽的图10的IC器件的横截面图。
图12示出了根据本公开的一个方面解说接着后端工艺(BEOL)叠层制造的图11的IC器件的横截面图。
图13示出了根据本公开的一个方面解说包括多层内衬隔离的隔离凹槽内的回填材料的图12的IC器件的横截面图。
图14示出了根据本公开的一个方面解说包括被第一、第二和第三内衬隔离层围绕的穿板通孔(TSV)的图9的IC器件的横截面图。
图15示出了根据本公开的一个方面解说包括形成在第二内衬隔离层内的隔离凹槽的图14的IC器件的横截面图。
图16示出了根据本公开的一个方面解说接着后端工艺(BEOL)叠层制造的图15的IC器件的横截面图。
图17示出了根据本公开的一个方面解说包括多层内衬隔离的隔离凹槽内的回填材料的图16的IC器件的横截面图。
图18是根据本公开的一个方面解说用于形成包括穿板通孔(TSV)的侧壁上的一个或多个内衬隔离层以及隔离凹槽的TSV的方法的框图。
图19是解说其中可有利地采用本公开的配置的无线通信系统的框图。
详细描述
本公开的各方面提供用于减轻与TSV(穿板通孔)应力对相邻器件的影响有关的问题的技术。根据本公开的一个方面，内衬隔离膜被描述为将穿板通孔(TSV)的导电部分与基板(例如，硅)层隔开。在一个配置中，内衬隔离层在TSV周围凹陷到几微米范围内的深度。在另一配置中，隔离凹槽空隙用顺应性材料回填。示例的顺应性材料包括但不限于聚酰亚胺以及其他类似顺应性材料。在本公开的另一方面，在TSV形成过程之后，后端工艺(BEOL)互联层被制造在晶片上以完成IC器件。
有利地，在TSV和基板层之间向上开口的凹槽允许针对TSV的应变缓减，并减少了传到基板内相邻器件的应变。同样地，通过留出供TSV填充材料膨胀到凹槽腔中的路径，可减轻装填材料抽出。改变内衬隔离层的组成提供了不同的优点。用顺应性(compliant)材料回填凹槽可以更稳健的集成方案提供类似的优点。
图1示出了根据本公开的一个方面的解说包括有源器件112－116的集成电路(IC)器件100的横截面图。代表性地，IC器件100包括包含浅沟槽隔离(STI)区130的基板(例如，硅晶片)102。在这一配置中，STI区130是半金属或其他类似材料。STI区130之上是包括前端工艺(FEOL)互连层110的层间介电(ILD)层120。ILD 120可包括有源器件112－116以及导线(例如，通孔)121－128。在这一配置中，ILD层120是由氧化硅或其他类似材料形成的用于防止导线121-128之间短路的接触ILD。在一替换性配置中，ILD层120是低K(low-K)电介质材料或其他类似材料。
图2示出了根据本公开的一个方面的解说包括用于为一个或多个隔离层以及TSV(穿板通孔)提供增加大小的TSV腔236(例如，五十微米)的光阻层234的图1的IC器件200的横截面图。如图2中所示，在ILD层120的表面上沉积了抛光停止层132之后，光刻界定稍大于实际的最终TSV(参见图4和8)的TSV(穿板通孔)腔236。在这一配置中，TSV的大小在0.25-0.5微米(μm)的量级上。抛光停止层132可由碳化硅、氮化硅或其他类似保护性材料形成。
图3示出了根据本公开的一个方面解说具有内衬隔离层340的图2的IC器件300的横截面图。在这一配置中，蚀刻和/或光刻过程蚀穿ILD层120、STI区130以及硅晶片102。在蚀刻完成之后，内衬隔离沉积在抛光停止层132和TSV腔236的侧壁上形成内衬隔离层340。内衬隔离层340可用一层未经氟化的石英玻璃(USG)、原硅酸四乙酯(TEOS)、氧化硅、氮化硅或用于形成氧化膜的其他类似前驱物来形成。内衬隔离层340还可由一层有机材料(诸如有机绝缘体)来形成。内衬隔离层340可具有四分之一微米的厚度。
图4示出了根据本公开的一个方面解说包括被内衬隔离层340围绕的穿板通孔(TSV)450的图3的IC器件400的横截面图。如图4中所示，执行TSV填充和抛光过程用装填材料填充TSV腔以形成TSV 450，该TSV 450被内衬隔离层340围绕。在所解说的示例中，装填材料是铜。内衬隔离层340防止TSV450内的装填材料接触硅晶片102。装填材料可包括但不限于铜、钨或具有相对于基板材料(在本示例中为硅)不匹配的热膨胀系数(CTE)的其他类似装填材料。如图4中所示，压应力452可能影响ILD层120内的有源器件112－116和/或硅晶片102。
图5示出了根据本公开的一个方面解说包括形成在内衬隔离层440内的隔离凹槽542的图4的IC器件500的横截面图。如图5中所示，对内衬隔离层440执行化学选择性蚀刻。代表性地，化学选择性蚀刻移除内衬隔离层440上的抛光停止层132并形成深度达一到二微米的隔离凹槽542。在本公开的一个方面，隔离凹槽的深度基于器件(例如，有源器件112－116)延伸到硅晶片102中有多深，后者可根据晶体管技术来决定。如图5中所示，化学选择性蚀刻过程导致隔离凹槽542的形成，用于提供针对TSV 450的装填材料的应力缓减。
图6示出了根据本公开的一个方面解说包括形成在TSV 450的侧壁上的隔离凹槽542和内衬隔离层440的图5的IC器件600的横截面图。代表性地，执行抛光停止移除来移除抛光停止层132，以为如图7中所示的后端工艺互联叠层的形成作准备。
图7示出了根据本公开的一个方面的解说接着后端工艺(BEOL)叠层制造的图6的IC器件700的横截面图。代表性地，在完成TSV处理之后，BEOL互联叠层790的BEOL互联层被制造在晶片102上以完成IC器件700的形成。在这一配置中，隔离凹槽542提供针对TSV装填材料的应变缓减以减轻和/或防止装填材料向上抽吸出TSV。
图8示出了根据本公开的一个方面解说包括具有内衬隔离层440以及在侧壁隔离凹槽542内的顺应性回填材料860的TSV 450的图7的IC器件800的横截面图。在本公开的这一方面，顺应性回填材料860可以是聚酰亚胺或其他类似材料。在这一配置中，顺应性回填材料860吸收来自TSV 450和/或周围器件的压应力554。
图9示出了根据本公开的一个方面解说具有第一内衬隔离层940以及第二内衬隔离层970的图1的IC器件900的横截面图。在一个配置中，第一内衬隔离层940以及第二内衬隔离层970是化学上不同的。代表性地，图9解说了内衬隔离沉积的变型，其中多层内衬隔离被形成在抛光停止层132上和TSV腔936的侧壁上。在这一配置中，多层内衬隔离层可包括氧化物、氮化物或其他类似介电材料。
图10示出了根据本公开的一个方面解说具有被第一内衬隔离层940和第二内衬隔离层970围绕的穿板通孔(TSV)950的图9的IC器件1000的横截面图。如图10中所示，TSV填充和抛光过程提供TSV 950，其包括在TSV侧壁上的多层内衬隔离(940，970)。如图10中所示，箭头1052解说了由铜填充的TSV 950引起的压应力。
图11示出了根据本公开的一个方面解说包括形成在第二衬垫隔离层970内的隔离凹槽1172的图10的IC器件1100的横截面图。代表性地，执行内衬隔离凹槽蚀刻。在这一配置中，内衬隔离凹槽蚀刻是仅移除两个内衬隔离层940/970中的一者的一部分的化学选择性蚀刻。如图11中所示，隔离凹槽1172可在TSV装填材料和硅晶片102之间提供额外的隔离屏障。
图12示出了根据本公开的一个方面解说接着后端工艺(BEOL)叠层制造的图11的IC器件1200的横截面图。代表性地，在完成TSV处理之后，BEOL互联叠层1290的BEOL互联层被制造在硅晶片102上以完成IC器件1200的形成。在这一配置中，隔离凹槽1172提供针对TSV装填材料的应变缓减以减轻和/或防止装填材料向上抽吸出TSV 950。
图13示出了根据本公开的一个方面解说包括多层内衬隔离(940，970)的隔离凹槽内的顺应性回填材料1360图12的IC器件1300的横截面图。如图13中所示，根据本公开的一个方面，TSV 950包括第一内衬隔离层940、第二内衬隔离层970以及侧壁隔离凹槽1142内的顺应性回填材料1360。在本公开的这一方面，顺应性回填材料可以是聚酰亚胺或其他类似材料。在这一配置中，顺应性回填材料1360吸收来自TSV 950和/或周围器件的压应力1054。
图14示出了根据本公开的一个方面解说包括被第一、第二和第三内衬隔离层(1440，1470，1480)围绕的穿板通孔(TSV)1450的图9的IC器件1400的横截面图。在一个配置中，第一内衬隔离层1440、第二内衬隔离层1470以及第三内衬隔离层1480是化学上不同的。代表性地，图14解说了内衬隔离沉积的变型，其中多层内衬隔离被形成在抛光停止层132上和TSV腔1450的侧壁上。如图14中所示，箭头1452解说了由铜填充的TSV 1450引起的压应力。在这一配置中，多层内衬隔离层可包括氧化物、氮化物或其他类似介电材料。
图15示出了根据本公开的一个方面解说包括形成在第二衬垫隔离层1470内的隔离凹槽1582的图14的IC器件1500的横截面图。代表性地，执行内衬隔离凹槽蚀刻。在这一配置中，内衬隔离凹槽蚀刻是仅移除三个内衬隔离层1440/1470/1480中的一者的一部分的化学选择性蚀刻。如图15中所示，隔离凹槽1582可在TSV装填材料和晶片102的材料之间提供额外的隔离屏障。
图16示出了根据本公开的一个方面解说接着后端工艺(BEOL)叠层制造的图15的IC器件1600的横截面图。代表性地，在完成TSV处理之后，BEOL互联叠层1690的BEOL互联层被制造在晶片102上以完成IC器件1600的形成。在这一配置中，隔离凹槽1582提供针对TSV装填材料的应变缓减以减轻和/或防止装填材料向上抽吸出TSV 1450。
图17示出了根据本公开的一个方面解说包括多层内衬隔离(1440，1470，1480)的隔离凹槽内的顺应性回填材料1760的图16的IC器件1700的横截面图。如图17中所示，根据本公开的一个方面，TSV 1450包括第一内衬隔离层1440、第二内衬隔离层1470、第三内衬隔离层1480以及侧壁隔离凹槽1582内的顺应性回填材料1760(图16)。在本公开的这一方面，顺应性回填材料1760可以是聚酰亚胺机票或类似材料。在这一配置中，顺应性回填材料1760吸收来自TSV 1450和/或周围器件的压应力1454。
图18是根据本公开的一个方面解说用于形成包括穿板通孔(TSV)的侧壁上的一个或多个内衬隔离层以及隔离凹槽的的TSV的方法1800的框图。在框1810，TSV腔236/936被界定为穿过基板，例如如图2、3和9中所示。虽然本描述主要关于硅基板，但可设想其他基板材料。在框1812，在TSV腔内和抛光停止层上沉积内衬隔离层，例如如图3、9和14中所示。在框1814，用导电材料来填充穿板通孔450/1050/1450，例如如图4、10和14中所示。虽然本描述主要关于铜装填，但可设想其他装填材料。在框1816，对内衬隔离层进行蚀刻以创建凹槽部分。例如，如图5、11和15中所示，对内衬隔离层的蚀刻在TSV 450/950/1450的侧壁上留下内衬隔离凹槽542/1172/1582。
图19是解说其中可有利地采用本公开的配置的示例无线通信系统1900的框图。出于解说目的，图19示出了三个远程单元1920、1930和1950以及两个基站1940。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元1920、1930以及1950包括IC设备1925A、1925C和1925B，IC设备1925A、1925C和1925B包括所公开的被内衬隔离层围绕的穿板通孔(TSV)。将明白，包含IC的任何设备也可包括在此公开的被内衬隔离层围绕的TSV，包括基站、交换设备以及网络装备。图19示出从基站1940到远程单元1920、1930和1950的前向链路信号1980，以及从远程单元1920、1930和1950到基站1940的反向链路信号1990。
在图19中，远程单元1920被示为移动电话，远程单元1930被示为便携式计算机，而远程单元1950被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。尽管图19解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各个方面可适用于包括被内衬隔离层围绕的TSV的任何设备。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。任何有形地实施指令的机器可读介质可被用来实现本文中所描述的方法体系。例如，软件代码可存储于存储器中并由处理器单元执行。存储器可以实现在处理器单元内或在处理器单元外部。如本文所用的，术语“存储器”是指任何类型的长期、短期、易失性、非易失性、或其他存储器，而并不限于任何特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
尽管已详细描述了本公开及其优点，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，那么上方变成下方，反之亦然。此外，如果是侧面取向的，那么上方和下方可指代基板或电子器件的侧面。此外，本申请的范围无意被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。如本领域的普通技术人员将容易从本公开领会到的，可以利用根据本公开的现存或今后开发的与本文所描述的相应实施例执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (20)

1.一种半导体管芯，包括：
具有有源面的基板；
耦合到所述有源面的导电层；
穿板通孔，所述穿板通孔仅延伸穿过所述基板并且具有在整个穿板通孔的长度上基本恒定的直径，所述穿板通孔包括导电装填材料；以及
围绕所述穿板通孔的隔离层，并且所述隔离层包括两部分：在所述基板的有源面附近能够缓解来自所述导电装填材料的应力的凹槽部分，以及介电部分，所述凹槽部分的组成与所述介电部分不同。
2.如权利要求1所述的半导体管芯，其特征在于，所述凹槽部分是空的空间。
3.如权利要求1所述的半导体管芯，其特征在于，所述凹槽部分包括顺应性回填材料。
4.如权利要求1所述的半导体管芯，其特征在于，所述隔离层包括选自由以下各项构成的组中的材料：未经氟化的石英玻璃(USG)、原硅酸四乙酯(TEOS)、氧化硅、氮化硅以及有机绝缘体。
5.如权利要求1所述的半导体管芯，其特征在于，进一步包括：
形成在所述半导体基板内的浅沟槽隔离(STI)区；以及
形成在所述半导体基板的表面和所述(STI)区上的层间介电(ILD)层。
6.如权利要求1所述的半导体管芯，其特征在于，所述半导体管芯被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元以及计算机。
7.一种制造穿板通孔的方法，包括：
在基板中界定穿板通孔腔；
在所述腔中沉积隔离层；
用导电材料填充所述腔；以及
移除所述隔离层的一部分以创建凹槽部分。
8.如权利要求7所述的制造穿板通孔的方法，其特征在于，还包括用顺应性回填材料填充所述凹槽部分。
9.如权利要求7所述的制造穿板通孔的方法，其特征在于，还包括：
在填充所述腔之前在所述腔中沉积至少一个附加隔离层；以及
在填充所述腔之后选择性地移除所述附加隔离层中的至少一者的一部分以创建所述凹槽部分。
10.如权利要求7所述的制造穿板通孔的方法，其特征在于，所述隔离层由选自由以下各项构成的组中的材料形成：未经氟化的石英玻璃(USG)、原硅酸四乙酯(TEOS)、氧化硅、氮化硅以及有机绝缘体。
11.如权利要求7所述的制造穿板通孔的方法，其特征在于，还包括：
执行化学选择性蚀刻以移除所述隔离层的所述部分以创建所述凹槽部分。
12.如权利要求7所述的制造穿板通孔的方法，其特征在于，还包括：
将包括具有所述凹槽部分的隔离层的穿板通孔纳入到半导体管芯内；以及
将所述半导体管芯集成到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元以及计算机。
13.一种半导体管芯，包括：
半导体基板；
穿板通孔，所述穿板通孔仅延伸穿过所述基板并且具有在整个穿板通孔的长度上基本恒定的直径，所述穿板通孔包括导电装填材料；以及
用于缓解来自所述导电装填材料的应力的装置。
14.如权利要求13所述的半导体管芯，其特征在于，用于缓解应力的装置包括围绕所述穿板通孔的隔离层，并且所述隔离层包括两部分：在所述基板的有源面附近且能够缓解来自所述导电装填材料的应力的凹槽部分，以及介电部分，所述凹槽部分的组成与所述介电部分不同。
15.如权利要求14所述的半导体管芯，其特征在于，所述隔离层包括选自由以下各项构成的组中的材料：未氟化的石英玻璃(USG)、原硅酸四乙酯(TEOS)、氧化硅、氮化硅以及有机绝缘体。
16.如权利要求13所述的半导体管芯，其特征在于，进一步包括：
形成在所述半导体基板内的浅沟槽隔离(STI)区；以及
形成在所述半导体基板的表面和所述(STI)区上的层间介电(ILD)层。
17.如权利要求13所述的半导体管芯，其特征在于，所述半导体管芯被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元以及计算机。
18.一种方法，包括：
在基板中界定穿板通孔腔的步骤；
在所述穿板通孔腔中沉积隔离层的步骤；
用导电材料填充所述穿板通孔腔的步骤；以及
移除所述隔离层的一部分以创建凹槽部分的步骤。
19.如权利要求18所述的方法，其特征在于，进一步包括将包括具有所述凹槽部分的隔离层的穿板通孔纳入到半导体管芯内的步骤。
20.如权利要求19所述的方法，其特征在于，进一步包括将所述半导体管芯纳入到以下至少一者中的步骤：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元以及计算机。
CN201380010824.0A 2012-02-27 2013-02-26 应变缓减的tsv的结构和方法 Active CN104137250B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/405,600 2012-02-27
US13/405,600 US8779559B2 (en) 2012-02-27 2012-02-27 Structure and method for strain-relieved TSV
PCT/US2013/027729 WO2013130425A1 (en) 2012-02-27 2013-02-26 Structure and method for strain-relieved tsv

Publications (2)

Publication Number Publication Date
CN104137250A true CN104137250A (zh) 2014-11-05
CN104137250B CN104137250B (zh) 2017-02-22

Family

ID=47843438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010824.0A Active CN104137250B (zh) 2012-02-27 2013-02-26 应变缓减的tsv的结构和方法

Country Status (8)

Country Link
US (2) US8779559B2 (zh)
EP (1) EP2820671B1 (zh)
JP (1) JP5706055B2 (zh)
KR (2) KR101580941B1 (zh)
CN (1) CN104137250B (zh)
ES (1) ES2817788T3 (zh)
HU (1) HUE050677T2 (zh)
WO (1) WO2013130425A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105967137A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 为晶圆级芯片尺寸封装件（wlcsp）应用缓解焊接偏移的结构和方法
CN106711140A (zh) * 2015-11-13 2017-05-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法
WO2022205706A1 (zh) * 2021-04-01 2022-10-06 长鑫存储技术有限公司 半导体结构及其形成方法、堆叠结构

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779559B2 (en) 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV
KR101960496B1 (ko) * 2012-08-29 2019-03-20 에스케이하이닉스 주식회사 반도체 장치
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
US8981466B2 (en) 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
US9455220B2 (en) 2014-05-31 2016-09-27 Freescale Semiconductor, Inc. Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures
US9567204B2 (en) 2014-08-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
US10157823B2 (en) * 2014-10-31 2018-12-18 Qualcomm Incorporated High density fan out package structure
US9466569B2 (en) 2014-11-12 2016-10-11 Freescale Semiconductor, Inc. Though-substrate vias (TSVs) and method therefor
JP2016115715A (ja) * 2014-12-11 2016-06-23 富士通株式会社 半導体装置
US9812359B2 (en) * 2015-06-08 2017-11-07 Globalfoundries Inc. Thru-silicon-via structures
US9673275B2 (en) 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
KR102495587B1 (ko) 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
JP7009111B2 (ja) * 2017-08-17 2022-01-25 キヤノン株式会社 半導体装置及びその製造方法
US10559520B2 (en) * 2017-09-29 2020-02-11 Qualcomm Incorporated Bulk layer transfer processing with backside silicidation
KR102511200B1 (ko) 2018-06-27 2023-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102493464B1 (ko) 2018-07-19 2023-01-30 삼성전자 주식회사 집적회로 장치 및 이의 제조 방법
US10707151B2 (en) * 2018-11-20 2020-07-07 Nanya Technology Corporation Through silicon via structure and method for manufacturing the same
US10896848B1 (en) * 2019-10-15 2021-01-19 Nanya Technology Corporation Method of manufacturing a semiconductor device
CN110970348A (zh) * 2019-11-04 2020-04-07 长江存储科技有限责任公司 半导体结构及其制备方法
DE102020119814A1 (de) 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co. Ltd. Front-end-of-line -semiconductor-on-substrate durchkontaktierung (feol-tsv)
US11521915B2 (en) * 2020-02-26 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Front-end-of-line (FEOL) through semiconductor-on-substrate via (TSV)
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
JP2022018262A (ja) 2020-07-15 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置および半導体装置の製造方法
CN112599483B (zh) * 2020-12-11 2024-02-27 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、芯片
KR20220120777A (ko) 2021-02-23 2022-08-31 삼성전자주식회사 반도체 소자 및 적층형 반도체 칩

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
CN101771018A (zh) * 2008-12-31 2010-07-07 台湾积体电路制造股份有限公司 具有气隙的穿透硅通孔
US20120013022A1 (en) * 2010-07-16 2012-01-19 Imec Method for forming 3d-interconnect structures with airgaps
WO2012013162A1 (zh) * 2010-07-30 2012-02-02 昆山智拓达电子科技有限公司 一种硅通孔互连结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP4950012B2 (ja) * 2007-11-29 2012-06-13 力成科技股▲分▼有限公司 シリコンスルーホールを有する半導体チップ装置及びその製造方法
US8049310B2 (en) * 2008-04-01 2011-11-01 Qimonda Ag Semiconductor device with an interconnect element and method for manufacture
JP2010010324A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100995922B1 (ko) 2008-07-22 2010-11-22 한국전기연구원 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치
JP2010135348A (ja) * 2008-12-02 2010-06-17 Panasonic Corp 貫通電極形成方法
US8614145B2 (en) * 2011-12-14 2013-12-24 Sematech, Inc. Through substrate via formation processing using sacrificial material
US8518823B2 (en) * 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8779559B2 (en) 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN101771018A (zh) * 2008-12-31 2010-07-07 台湾积体电路制造股份有限公司 具有气隙的穿透硅通孔
US20120013022A1 (en) * 2010-07-16 2012-01-19 Imec Method for forming 3d-interconnect structures with airgaps
WO2012013162A1 (zh) * 2010-07-30 2012-02-02 昆山智拓达电子科技有限公司 一种硅通孔互连结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105967137A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 为晶圆级芯片尺寸封装件（wlcsp）应用缓解焊接偏移的结构和方法
CN105967137B (zh) * 2015-03-12 2018-10-23 台湾积体电路制造股份有限公司 为晶圆级芯片尺寸封装件(wlcsp)应用缓解焊接偏移的结构和方法
CN106711140A (zh) * 2015-11-13 2017-05-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN106711140B (zh) * 2015-11-13 2021-12-21 台湾积体电路制造股份有限公司 半导体器件及其形成方法
WO2022205706A1 (zh) * 2021-04-01 2022-10-06 长鑫存储技术有限公司 半导体结构及其形成方法、堆叠结构

Also Published As

Publication number Publication date
KR20150058556A (ko) 2015-05-28
HUE050677T2 (hu) 2020-12-28
KR20140131976A (ko) 2014-11-14
US9355904B2 (en) 2016-05-31
KR101580941B1 (ko) 2015-12-30
WO2013130425A1 (en) 2013-09-06
US8779559B2 (en) 2014-07-15
JP5706055B2 (ja) 2015-04-22
US20140302674A1 (en) 2014-10-09
JP2015511765A (ja) 2015-04-20
EP2820671B1 (en) 2020-06-17
ES2817788T3 (es) 2021-04-08
EP2820671A1 (en) 2015-01-07
US20130221494A1 (en) 2013-08-29
CN104137250B (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN104137250A (zh) 应变缓减的tsv的结构和方法
JP6012763B2 (ja) 基板貫通ビアを集積回路の中間工程層に組み込むこと
EP2777071B1 (en) Protection spacer for protecting low-k wiring layers during patterning of through substrate vias
EP2559066B1 (en) Dual-side interconnected cmos for stacked integrated circuits
US8587121B2 (en) Backside dummy plugs for 3D integration
US8421238B2 (en) Stacked semiconductor device with through via
US8796138B2 (en) Through substrate vias
US20110027962A1 (en) Trench decoupling capacitor formed by rie lag of through silicon via (tsv) etch
US8680689B1 (en) Coplanar waveguide for stacked multi-chip systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant