KR100995922B1 - 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치 - Google Patents

공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치 Download PDF

Info

Publication number
KR100995922B1
KR100995922B1 KR1020080071249A KR20080071249A KR100995922B1 KR 100995922 B1 KR100995922 B1 KR 100995922B1 KR 1020080071249 A KR1020080071249 A KR 1020080071249A KR 20080071249 A KR20080071249 A KR 20080071249A KR 100995922 B1 KR100995922 B1 KR 100995922B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
voltage
jfet
capacitor
Prior art date
Application number
KR1020080071249A
Other languages
English (en)
Other versions
KR20100010324A (ko
Inventor
강인호
김남균
김상철
욱 방
주성재
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020080071249A priority Critical patent/KR100995922B1/ko
Publication of KR20100010324A publication Critical patent/KR20100010324A/ko
Application granted granted Critical
Publication of KR100995922B1 publication Critical patent/KR100995922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 전원 인가시 공핍형 접합형 전계효과 트랜지스터를 과전류에 의한 파괴로부터 보호하기 위한 보호회로 및 이를 이용한 전원장치에 관한 것으로, 정류된 직류전압을 충전하는 두 개의 DC 링크 캐패시터; 상위 DC 링크 캐패시터의 양단에 일반적인 전원회로를 구성하고 하위 DC 링크 캐패시터의 양단에는 상시개통 특성의 접합형 전계효과 트랜지스터를 초기 전원투입시 발생하는 돌입전류로부터 보호하며 접합형 전계효과 트랜지스터를 턴오프시키기에 충분한 전압을 공급해주는 레귤레이터;를 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이 보호회로가 적용된 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge), 풀브리지(full-bridge) 형의 전원장치를 기술적 요지로 한다. 이와 같은 본 발명에 의한 보호회로는 구성이 간단하여 값싼 비용으로서 접합형 전계효과 트랜지스터의 장점을 살릴 수 있는 전원장치를 구현할 수 있는 장점이 있다.
공핍형 접합형 전계효과 트랜지스터, 도출전류, 보호회로, 레귤레이터

Description

공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치{A protection circuit for a normally-on(depletion mode) JFET and the power apparatus}
본 발명은 전원 인가시 공핍형 접합형 전계효과 트랜지스터를 과전류에 의한 파괴로부터 보호하기 위한 보호회로 및 이를 적용한 전원장치에 관한 것이다.
일반적인 스위칭소자에 사용되는 IGBT나 MOSFET의 개폐를 제어하는 게이트가 산화막 구조로 형성되어 있는 것과는 달리 접합형 전계효과 트랜지스터(JFET)는 p-n 접합구조로 이루어져 신뢰성이 높고 입력 캐패시턴스가 낮다는 장점이 있다.
따라서 최근 차세대 전력용 소자의 재료물질로 각광받고 있는 탄화규소(SiC)의 경우 실리콘과 같이 산화막을 성장하기에 유리한 조건을 가지고 있음에도 불구하고 산화막의 품질 및 신뢰성에서 여전히 문제가 있어서 신뢰성이 높은 p-n 접합으로 소자를 개폐시키는 접합형 전계효과 트랜지스터(JFET)가 먼저 상용화를 앞두고 있는 실정이다.
그러나 공핍형 접합형 전계효과 트랜지스터(JFET)는 일반적으로 게이트 전원이 인가되기 전에 전류를 흘릴 수 있는 채널이 이미 형성하고 있어서 접합형 전계효과 트랜지스터(JFET)를 이용하여 전원장치를 만들 시에는 전원인가와 동시에 접합형 전계효과 트랜지스터(JFET)를 통하여 과도한 전류가 흘러서 소자를 파괴시킬 수 있다.
이러한 공핍형 접합형 전계효과 트랜지스터(JFET)의 상시개통(normally-on) 특성 때문에 주로 단일 전원으로 제어하는 대부분의 전원장치에서는 거의 사용하지 않고 있다. 최근 전원장치도 고밀도, 소형화되는 추세를 따라 전원장치의 동작주파수가 높아지고 스위치소자의 스위칭손실 및 도통손실도 증가하는 추세에 있다. 이러한 손실은 주로 스위칭소자의 입력 및 출력 캐패시턴스 및 턴온저항 때문에 발생하는데 탄화규소 접합형 전계효과 트랜지스터(JFET)는 낮은 입출력 캐패시턴스 및 턴온저항으로 인해 전원장치에 장착되고 있는 추세이다.
접합형 전계효과 트랜지스터(JFET)의 상시개통(normally-on) 특성으로부터 소자 및 전원장치를 보호하기 위해 종래의 기술은 상시개통(normally-on) 특성을 가지는 접합형 전계효과 트랜지스터(JFET)와 상시불통(normally-off) 특성을 가지는 MOSFET을 도 1과 같이 배치하여 전체의 특성이 상시불통(normally-off) 특성을 갖도록 캐스코드형으로 만들었다.
도 1에 도시된 바와 같이, 게이트(130)에 영전압이 걸리면 MOSFET(110)은 턴오프되어 있다. 드레인(120)과 소스(140)를 관통하는 누설전류가 있다면 드레인과 소스 양단전압의 대부분은 항복전압이 큰 접합형 전계효과 트랜지스터(JFET)(100)에 걸리며 일부의 전압은 MOSFET의 드레인과 소스의 양단에 걸린다. 따라서 접합형 전계효과 트랜지스터(JFET)의 게이트와 소스 사이에는 음전압이 인가되어 전체 캐스코드는 턴오프 상태를 유지한다.
반면 MOSFET의 게이트에 문턱전압 이상의 전압이 인가되면 MOSFET 소스와 드레인 양단에는 채널이 형성되어 저항이 급격하게 감소하고 따라서 접합형 전계효과 트랜지스터(JFET)의 게이트와 소스의 전압도 급격하게 증가하여 영전압에 가까워진다.
이와 같은 방법으로 전체 캐스코드는 턴온 상태로 바뀌게 된다. 캐스코드를 이용한 종래의 방법은 회로구성은 간단하지만 입력단이 MOSFET이 되므로 입력 캐패시턴스가 증가하며 특히 탄화규소 접합형 전계효과 트랜지스터(JFET)를 이용할 경우의 장점을 제대로 활용할 수 없다는 단점이 있다.
또 다른 종래의 기술은 도 2에 도시된 바와 같이, quasi-상시불통(normally-off) 접합형 전계효과 트랜지스터(JFET)를 사용하는 것이다. quasi-상시불통(normally-off) 접합형 전계효과 트랜지스터(JFET)(240)는 게이트 전압이 영전압일 때 채널이 완전히 닫히는 것이 아니기 때문에 항복전압이 낮다.
따라서 전원투입시 인가되는 전압은 충분히 막을 수 있지만 전원장치가 동작하기 시작하여 발생되는 동적전압까지는 막을 수 없다. 도 2는 초기 전원 투입시 전압을 막고 게이트 제어 신호기에서 발생한 스위칭 신호에 의해 트랜스포머(220)의 이차권선에서 음전압이 캐패시터(210)에 충전하도록 설계되어 있다. 그러나 이는 quasi-상시불통(normally-off) 접합형 전계효과 트랜지스터(JFET)를 이용하기 때문에 스위칭소자의 도통손실을 증가시키는 턴온저항이 크다는 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 전원 투입시 공핍형 접합형 전계효과 트랜지스터를 과전류에서 보호하고 스위치로서 접합형 전계효과 트랜지스터를 동작시키기에 충분한 음전압을 제공하는 보호회로를 구성하는 것을 그 과제로 한다.
상기의 목적을 달성하기 위하여 본 발명은, 정류된 직류전압을 충전하는 두 개의 DC 링크 캐패시터; 상위 DC 링크 캐패시터의 양단에 일반적인 전원회로를 구성하고 하위 DC 링크 캐패시터의 양단에는 상시개통(normally-on) 특성의 접합형 전계효과 트랜지스터(JFET)를 초기 전원투입시 발생하는 돌입전류로부터 보호하며 접합형 전계효과 트랜지스터(JFET)를 턴오프시키기에 충분한 전압을 공급해주는 레귤레이터;를 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이 보호회로가 적용된 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge), 풀브리지(full-bridge) 형의 전원장치를 기술적 요지로 한다.
또한, 본 발명은, 입력 교류전원의 노이즈 성분을 제거하는 필터; 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드; 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터; 전원 인가시 발생하는 돌입전류로부터 접합형 전계효과 트랜지스터(JFET)를 보호하고 접합형 전계효과 트랜지스터(JFET)의 구동을 위해 필요한 음의 전압을 생성하는 레귤레이터; 접합형 전계효과 트랜지스터(JFET)를 스위칭하기 위한 제어신호를 발생하는 게이트제어신호 발생기; 레귤레이터의 출력전압과 게이트 제어 신호기에서 발생한 전압이 더해져 접합형 전계효과 트랜지스터(JFET) 게이트에 음전압 및 영전압이 인가되도록 만드는 트랜스포머; 게이트 전압이 인가되지 않았을 때에도 채널이 형성되어 전류가 흐르는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터(JFET); 이차권선을 통해 원하는 출력전압을 만드는 트랜스포머; 정상상태에 이르렀을 때 상기 트랜스포머의 보조권선으로부터 생성된 음전압을 캐패시터에 전달하여 레귤레이터의 동작을 턴오프시키는 보조전원;을 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이 보호회로가 적용된 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge), 풀브리지(full-bridge) 형의 전원장치를 기술적 요지로 한다.
여기에서, 상기 레귤레이터는, 기준전압을 제공하는 제너다이오드; 제너다이오드를 보호하는 저항; 음전압을 충전할 캐패시터; 캐패시터의 전압(VC3)이
Figure 112010038246312-pat00001
에서 결정되는 전압에 이르렀을 때 충전전류를 끊어주는 스위치소자(380); 캐패시터(370)에 충전되는 전류의 크기를 제한하며 전원 투입시 접합형 전계효과 트랜지스터(JFET)의 통전시간(τ)을
Figure 112010038246312-pat00002
에 결정되게 만드는 저항으로 구성된 것이 바람직하다.
이상에서와 같이 본 발명은 접합형 전계효과 트랜지스터(JFET) 스위칭소자를 사용한 스위칭모드 전원장치를 구성할 경우, 회로구성이 간단하여 저비용으로 초기 기동시 발생하는 돌입전류로부터 소자의 파괴를 막을 수 있으며 PWM IC에 의해 접합형 전계효과 트랜지스터(JFET)를 스위칭 동작시키기에 충분한 음전압을 제공할 수 있는 효과가 있다.
대부분의 스위칭 전원장치는 입력 교류전원(300)의 노이즈 성분을 제거하는 필터(310), 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드(320), 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터(330, 340)를 포함하고 있다.
도 3은 본 발명에 의한 공핍형 접합형 전계효과 트랜지스터(JFET) 보호회로를 플라이백(flyback)형 스위칭 전원장치에 응용한 예이다. 도시된 바와 같이, 본 발명의 바람직한 실시예로, 입력 교류전원(300)의 노이즈 성분을 제거하는 필터(310)와, 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드(320) 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터(330, 340)와, 전원 인가시 발생하는 돌입전류로부터 접합형 전계효과 트랜지스터(JFET)를 보호하고 접합형 전계효과 트랜지스터(JFET)의 구동을 위해 필요한 음의 전압을 생성하는 레귤레이터(400)와, 접합형 전계효과 트랜지스터(JFET)를 스위칭하기 위한 제어신호를 발생하는 게이트제어신호 발생기(410)와, 레귤레이터의 출력전압과 게이트 제어 신호기에서 발생한 전압이 더해져 접합형 전계효과 트랜지스터(JFET) 게이트에 음전압 및 영전압이 인가되도록 만드는 트랜스포머(420)와, 게이트 전압이 인가되지 않았을 때에도 채널이 형성되어 전류가 흐르는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터(JFET)(450), 이차권선을 통해 원하는 출력전압을 만드는 트랜스포머(440)와, 정상상태에 이르렀을 때 상기 트랜스포머(440)의 보조권선(460)으로부터 생성된 음전압을 캐패시터(370)에 전달하여 레귤레이터의 동작을 턴오프시키는 보조전원으로 크게 구성된다.
본 발명에서는 초기 전원 투입시 상시개통(normally-on) 특징을 가지는 접합형 전계효과 트랜지스터(JFET)가 소자를 파괴시키지 않는 시간 안(즉 소자가 SOA(Safe Operating Area) 안에 동작하도록 만듬)에 충분한 음전압이 생성되도록 만들기 위해 DC 링크에 두 개의 캐패시터를 직렬로 연결하였다.
즉 상위 DC 링크 캐패시터(330)의 아래를 영전압이 되도록 설정하여 하위 DC 링크 캐패시터(340)의 아래에는 자연스럽게 음전압이 걸리도록 만들었다. 상기 상위 DC 링크 캐패시터(C1)와 하위 DC 링크 캐피시터(C2)는 직렬 연결로 인해 용량비에 반비례하는 전압이 각각의 캐패시터에 인가되며 그 합(VDC ( link ))은 다음 수식 1에 나타난 바와 같이 입력전원(VAC)의 교류값의 약 1.414배가 된다.
(수식 1)
Figure 112010038246312-pat00012
가능하면 캐패시터(C2)에 걸리는 전압이 작도록 캐패시턴스 값을 결정한다. 일반적으로 캐패시터(C2) 양단에 인가되는 전압은 크고 입력 교류전압이 변화될 때마다 달라지기 때문에 레귤레이터(400)를 구성하여 캐패시터(370)에 인가되는 전압은 일정하도록 만들었다. 이때 캐패시터(370)에 인가되는 전압은 제너다이오드(350)와 트랜지스터(380)에 의해 다음 수식 2에 의해서 결정된다.
(수식 2)
Figure 112008052644766-pat00004
여기서 VZD1은 제너다이오드의 항복전압이고 VBE(ON)은 트랜지스터(380)의 턴온전압이다. VC3는 접합형 전계효과 트랜지스터(JFET)를 턴오프시키기에 충분한 음의 전압을 갖도록 결정해야 한다. 저항(360)은 제너다이오드(350)를 보호하기 위한 저항이며 저항(390)은 캐패시터(370)에 충전되는 전류의 최대치를 제한하기 위한 저항이다. 다만 전원 투입시 저항(390)을 통해서 캐패시터(370)에 전압이 충전되므로 돌입 전류로 인해 접합형 전계효과 트랜지스터(JFET)가 파괴되지 않도록 충분히 빠른 시간 안에 공핍형 접합형 전계효과 트랜지스터(JFET)를 턴오프시킬 수 있도록 시정수(τ)를 수식 3으로부터 결정한다.
(수식3)
Figure 112008052644766-pat00005
도 4는 상기된 수식에 의해 결정된 보호회로를 보여주고 있다. 상기한 바와 같이 C1과 C2에 의해 전압이 분배되고 접합형 전계효과 트랜지스터(JFET)를 턴오프시키기 위한 음전압은 C2와 C3, D1, D2, R1, R2로 구성된 레귤레이터에 의해 형성이 된다.
도 5는 각 부분에서 검출한 출력파형을 보고 있다. 전압파형(510)은 입력 직류전압(V1)이 캐패시터 C1, C2에 의해 분압된 결과를 보여준다. 시뮬레이션에서는 영전압 입력시 레귤레이터 전압이 충분하지 못해 발생하는 상시개통(normally-on) 소자의 과도 과전류를 보기 위해 교류입력전압이 0V에서 350V까지 16ms동안 선형적으로 증가하는 것을 가정하였다. 전압파형(500)은 레귤레이터에 의해 C3에 충전된 전압을 보여주고 있다. R2 x C3의 짧은 시정수로 인해 캐패시터(C2) 양단에 인가되는 전압은 거의 동시에 캐패시터(C3)에 충전되고 있다. 캐패시터(C2)의 전압이 nomally-on 접합형 전계효과 트랜지스터(JFET)를 충분히 턴오프시킬 수 있는 전압인 -25V는 거의 2ms가 되어야 만들어지지만 캐패시터(C2)의 전압이 -25V에 가까워질수록 접합형 전계효과 트랜지스터(JFET)의 채널은 닫히므로 전류파형(530)은 1ms에서 거의 흐르지 않고 있다.
한편, 접합형 전계효과 트랜지스터(JFET)를 통해 소모되는 전력은 소자의 파괴와 밀접한 관계가 있으며 도 6의 (520)에서 보여준다. 피크 전력은 5.5W 이고 폭은 1ms 이므로 소자는 SOA 영역 안에서 동작하여 파괴되지 않는다. 일단 2ms에 도달하면 소자는 스위칭이 가능한 상태 즉 완전한 개폐가 가능한 상태가 되어 게이트 제어신호 발생기로부터 신호를 받아 스위칭을 시작할 수 있게 된다. 스위칭이 시작되어 정상상태가 되면 보조권선(460)을 통해 전압이 C3에 충전되어 접합형 전계효과 트랜지스터(JFET)를 턴오프시기에 필요한 음전압은 더 이상 레귤레이터(400)에 의해서 발생되지 않는다.
도 1 - 종래 기술에 따른 상시불통 특성을 갖도록 상시불통 특성을 가진 소자와 함께 구성된 캐스코드형 회로구성을 나타낸 도.
도 2 - Quasi-상시불통 특성을 갖는 접합형 전계효과 트랜지스터를 통해 구성된 전원장치를 나타낸 도.
도 3 - 본 발명에 따른 상시불통 특성을 갖는 접합형 전계효과 트랜지스터를 보호하기 위한 레귤레이터가 포함된 전원장치의 실시예를 나타낸 도.
도 4 - 본 발명에 의한 레귤레이터의 특성을 시뮬레이션하기 위한 회로도를 나타낸 도.
도 5 - 본 발명에 의한 레귤레이터 및 접합형 전계효과 트랜지스터의 출력파형을 나타낸 도.
<도면에 사용된 주요 부호에 대한 설명>
100, 240, 430 : 상시개통 특징을 갖는 접합형 전계효과 트랜지스터
110 : 상시불통 특성을 갖는 MOSFET
120 : 드레인 130 : 게이트 140 : 소스
200, 410 : 접합형 전계효과 트랜지스터를 스위칭하기 위한 게이트 신호발생기
210 : 음전압을 충전하기 위한 캐패시터
220, 420 : 전압이 합하여져 접합형 전계효과 트랜지스터의 게이트에 영전압 및 음전압을 인가할 수 있도록 만든 트랜스포머

Claims (5)

  1. 정류된 직류전압을 충전하는 두 개의 DC 링크 캐패시터(330, 340)와;
    상위 DC 링크 캐패시터(330)의 양단에 일반적인 전원회로를 구성하고 하위 DC 링크 캐패시터(340)의 양단에는 상시개통(normally-on) 특성의 접합형 전계효과 트랜지스터(JFET)를 초기 전원투입시 발생하는 돌입전류로부터 보호하며 접합형 전계효과 트랜지스터(JFET)를 턴오프시키기에 충분한 전압을 공급해주는 레귤레이터(400);를 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로.
  2. 제 1항에 있어서, 상기 레귤레이터는,
    기준전압을 제공하는 제너다이오드(350); 제너다이오드를 보호하는 저항(360); 음전압을 충전할 캐패시터(370); 캐패시터의 전압(VC3)이
    Figure 112010038246312-pat00006
    에서 결정되는 전압에 이르렀을 때 충전전류를 끊어주는 스위치소자(380); 캐패시터(370)에 충전되는 전류의 크기를 제한하며 전원 투입시 접합형 전계효과 트랜지스터(JFET)의 통전시간(τ)을
    Figure 112010038246312-pat00007
    에 결정되게 만드는 저항(390)으로 구성된 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로.
  3. 입력 교류전원(300)의 노이즈 성분을 제거하는 필터(310); 노이즈 성분이 제거된 교류신호를 직류성분으로 변환하는 브리지다이오드(320); 변환된 직류를 충전하는 두 개의 DC 링크 캐패시터(330, 340); 전원 인가시 발생하는 돌입전류로부터 접합형 전계효과 트랜지스터(JFET)를 보호하고 접합형 전계효과 트랜지스터(JFET)의 구동을 위해 필요한 음의 전압을 생성하는 레귤레이터(400); 접합형 전계효과 트랜지스터(JFET)를 스위칭하기 위한 제어신호를 발생하는 게이트제어신호 발생기(410); 레귤레이터의 출력전압과 게이트 제어 신호기에서 발생한 전압이 더해져 접합형 전계효과 트랜지스터(JFET) 게이트에 음전압 및 영전압이 인가되도록 만드는 트랜스포머(420); 게이트 전압이 인가되지 않았을 때에도 채널이 형성되어 전류가 흐르는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터(JFET)(450); 이차권선을 통해 원하는 출력전압을 만드는 트랜스포머(440); 정상상태에 이르렀을 때 상기 트랜스포머(440)의 보조권선(460)으로부터 생성된 음전압을 캐패시터(370)에 전달하여 레귤레이터의 동작을 턴오프시키는 보조전원;을 포함하여 구성되는 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로.
  4. 제 3항에 있어서, 상기 레귤레이터는,
    기준전압을 제공하는 제너다이오드(350); 제너다이오드를 보호하는 저항(360); 음전압을 충전할 캐패시터(370); 캐패시터의 전압(VC3)이
    Figure 112010038246312-pat00008
    에서 결정되는 전압에 이르렀을 때 충전전류를 끊어주는 스위치소자(380); 캐패시터(370)에 충전되는 전류의 크기를 제한하며 전원 투입시 접합형 전계효과 트랜지스터(JFET)의 통전시간(τ)을
    Figure 112010038246312-pat00009
    에 결정되게 만드는 저항(390)으로 구성된 것을 특징으로 하는 공핍형 접합형 전계효과 트랜지스터 보호회로.
  5. 제 1항 내지 제 4항 중의 어느 한 항의 보호회로가 적용된 것을 특징으로 하는 플라이백(flyback), 피드포워드(feedforward), 하프브리지(half-bridge) 및 풀브리지(full-bridge) 형 중의 어느 하나의 전원장치.
KR1020080071249A 2008-07-22 2008-07-22 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치 KR100995922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080071249A KR100995922B1 (ko) 2008-07-22 2008-07-22 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071249A KR100995922B1 (ko) 2008-07-22 2008-07-22 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치

Publications (2)

Publication Number Publication Date
KR20100010324A KR20100010324A (ko) 2010-02-01
KR100995922B1 true KR100995922B1 (ko) 2010-11-22

Family

ID=42085024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071249A KR100995922B1 (ko) 2008-07-22 2008-07-22 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치

Country Status (1)

Country Link
KR (1) KR100995922B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015191146A1 (en) * 2014-06-10 2015-12-17 Power Integrations, Inc. Mosfet driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779559B2 (en) 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004242475A (ja) 2003-02-07 2004-08-26 Kri Inc スイッチング素子の駆動方式
JP2006223032A (ja) 2005-02-09 2006-08-24 Sumitomo Electric Ind Ltd スイッチング装置
JP2006314154A (ja) 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004242475A (ja) 2003-02-07 2004-08-26 Kri Inc スイッチング素子の駆動方式
JP2006223032A (ja) 2005-02-09 2006-08-24 Sumitomo Electric Ind Ltd スイッチング装置
JP2006314154A (ja) 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015191146A1 (en) * 2014-06-10 2015-12-17 Power Integrations, Inc. Mosfet driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation

Also Published As

Publication number Publication date
KR20100010324A (ko) 2010-02-01

Similar Documents

Publication Publication Date Title
US7355368B2 (en) Efficient in-rush current limiting circuit with dual gated bidirectional hemts
CN104753319B (zh) 用于驱动开关的方法
RU2642839C2 (ru) Высоковольтный преобразователь постоянного напряжения в постоянное напряжение
US9479159B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
US11031933B2 (en) Enhancement mode startup circuit with JFET emulation
US9397636B2 (en) System and method for driving transistors
CN110299835B (zh) 用于为开关转换器供电的系统和方法
US9887619B2 (en) System and method for a normally-on switched mode power supply
US20090290276A1 (en) Overvoltage protection device for an electrical circuit
CN107834855B (zh) 开关电源装置
CN100397761C (zh) 用于开关电源的自举电路
JP2017099261A (ja) Ａｃ／ｄｃコンバータ、駆動回路
US8514598B2 (en) Power converter comprising an inverter module using normally ON field-effect transistors
US20100182807A1 (en) Synchronous Rectifier Circuit Capable of Preventing Flow-Through Current
KR100995922B1 (ko) 공핍형 접합형 전계효과 트랜지스터 보호회로 및 이를 이용한 전원장치
US11791716B2 (en) Power supply control device and switching power supply including start-up circuit
US9484801B2 (en) Start-up regulator for high-input-voltage power converters
Kelley et al. SiC JFET gate driver design for use in DC/DC converters
KR101034866B1 (ko) Ｊｆｅｔ이 적용된 전원공급장치의 보호회로
RU2720217C9 (ru) Устройство коммутации электропитания и способ управления устройством коммутации электропитания
JP4465713B2 (ja) スイッチング電源装置及び同期整流回路
Ridley Gate drive design tips
CN111799998B (zh) 一种适用于高压电子设备的变换器
Zhu 1.7 kV JFET Eases High Voltage Utility Power Supply Design
JP2020205660A (ja) Ａｃ／ｄｃコンバータ用のスイッチング制御回路、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080722

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100920

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130923

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151113

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20161116

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171102

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190827