CN104106134A - 大容量模块用基板以及该基板的制造方法 - Google Patents

大容量模块用基板以及该基板的制造方法 Download PDF

Info

Publication number
CN104106134A
CN104106134A CN201180076358.7A CN201180076358A CN104106134A CN 104106134 A CN104106134 A CN 104106134A CN 201180076358 A CN201180076358 A CN 201180076358A CN 104106134 A CN104106134 A CN 104106134A
Authority
CN
China
Prior art keywords
aforementioned
substrate
dielectric
dielectric layer
internal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180076358.7A
Other languages
English (en)
Other versions
CN104106134B (zh
Inventor
矢野信介
平井隆己
七泷努
山口浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN104106134A publication Critical patent/CN104106134A/zh
Application granted granted Critical
Publication of CN104106134B publication Critical patent/CN104106134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Glass Compositions (AREA)
  • Ceramic Capacitors (AREA)

Abstract

在具有由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的基板中，前述基材含有由第1电介体构成的至少1层的第1电介质层和由含有8质量％以上的玻璃网格形成体成分的第2电介体构成的至少1层的第2电介质层，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。通过这样的构成，能够不在前述基材上产生龟裂而同时烧成前述基材和前述内层电极。

Description

大容量模块用基板以及该基板的制造方法
技术领域
本发明涉及大容量模块用基板。更详细地，本发明涉及以在例如混合动力汽车(HV)、电动汽车(EV)等电动车辆以及各种电器制品等中使用的变换器等功率模块为代表的大容量模块中所使用的基板。此外，本发明还涉及该基板的制造方法。
背景技术
近年来，在例如混合动力汽车(HV)、电动汽车(EV)等电动车辆以及各种电器制品等中，广泛使用以变换器等功率模块为代表的大容量(大功率)模块。该大容量(大功率)模块通常包括例如具有开关元件(例如IGBT(隔离栅双极晶体管，Insulated Gate Bipolar Transistor))等功率半导体元件的电路(以下也称为“功率电路”)和例如控制该功率半导体元件的外围电路(以下也称为“驱动电路”)。
此外，本说明书中，大容量模块是指处理200V以上电压或者10A以上大功率的模块。作为该大容量模块的具体例，可以列举例如所谓的“功率模块”等。
在上述这样的大容量模块中，降低例如从开关元件等功率半导体元件产生的噪声是重要的技术课题。具体而言，例如基于随着开关元件的开关动作产生的噪声，开关元件的开关动作产生异常，有可能破坏包含开关元件等功率半导体元件的功率电路、外围电路。进而，该噪声泄露到大容量模块的外部，还有可能会对大容量模块的外围机器的动作产生影响。
除此之外，在本技术领域中，例如作为包括IGBT、MOSFET等的功率半导体元件的损失改善对策，使用碳化硅(SiC)晶片、氮化镓(GaN)晶片来替代以往使用的硅(Si)晶片的技术趋势正越发显著(例如，SiC-IGBT、SiC-MOSFET、GaN-IGBT、GaN-MOSFET等)。使用这些新型晶片的半导体元件中，与以往的使用Si晶片的半导体元件相比，由于能够在更高的开关频率下进行动作，因此具有能够使大容量模块小型化的优点。但是，随着开关频率的升高，从这些半导体元件产生的噪声的频率也升高，因此，由噪声引起的上述问题变得更加严重。因此，在大容量模块中，降低从功率半导体元件产生的噪声成为日益重要的技术课题。
作为用于降低上述这样的噪声的对策，已知将电容器(所谓“缓冲电容器(snubber capacitor)”)与功率半导体并联是有效的。缓冲电容器具有抑制电压随着功率半导体元件的开关动作而变化的效果。为了通过该缓冲电容器来更有效地降低噪声，需要缩短功率半导体元件与缓冲电容器之间的距离。这是因为，将功率半导体元件与缓冲电容器电连接的配线(引线)越长，则该配线所具有的等效电感越大，由此，由随着开关动作产生的噪声引起并被感应的电涌电压增大，作为结果，不能充分发挥由缓冲电容器带来的噪声降低效果。
但是，在以往的大容量模块中，例如如图1所示的那样，由于需要在大容量模块100的外部外接缓冲电容器126，因此，将功率半导体元件113与缓冲电容器126电连接的配线(引线)变长，不能充分发挥由缓冲电容器126带来的噪声降低效果。除此之外，在以往的大容量模块中，包含功率半导体元件113的功率电路与例如包含控制该功率半导体元件113的控制电路元件125的外围电路平面配置，需要用来配置用于连接这些电路的配线(引线)116的面积，这些已经成为妨碍大容量模块100小型轻量化的重要原因。此外，还确认了由于连接构成上述这样的大容量模块100的各种电路的引线弯折导致配线长度变长，作为模块整体的损失增大等问题。
因此，提出有下述尝试(参照例如专利文献1至3)，即，将构成上述这样的大容量模块的各种电路的基板进行层叠来谋求大容量模块的小型轻量化，同时改良构成大容量模块的各种电路基板间的连接方式来谋求大容量模块的低损失化。此外，本技术领域中，还提出有如下构成，即，例如如图2所示的那样，在具有该层叠结构的大容量模块100中，在控制功率半导体元件113的外围电路(驱动电路)120的基板121上，安装缓冲电容器126。通过该构成，与前述那样的在大容量模块100的外部设置缓冲电容器126的构成相比，将功率半导体元件113与缓冲电容器126电连接的配线(引线)能够变得更短，但其效果有限，期待进一步的低电涌化。
因此，在本技术领域中，还提出有如下构成，即，例如如图3所示的那样，在具有上述这样的层叠结构的大容量模块100中，在外围电路(驱动电路)基板121的内部埋设缓冲电容器126。通过这样的构成，将功率半导体元件113与缓冲电容器126电连接的配线能够进一步变短。
另一方面，例如在使用陶瓷作为基材的基板中，在将埋设在基板内部的内层电极与基材同时烧成时，由于在构成基材的陶瓷与构成内层电极的导体(例如金属)之间，与致密化相关的行为(收缩曲线)不同，因此由基材与电极之间的收缩量的差异引起的应力发挥作用。特别是预计在大容量模块中使用的基板中，为了降低作为模块整体的损失，优选加大内层电极的厚度，但内层电极的厚度越大，由基材与电极之间的收缩量的差异引起的应力越大，因此，基于该应力差导致在基材中产生龟裂等问题的可能性就越高。如果在基材中产生龟裂，则水分就会通过龟裂渗入，有可能造成内层电极的腐蚀、耐绝缘性下降，进而造成内层电极的断线。
如上所述，在本技术领域中，存在下述对于基板的要求，即，在具有由主要含有陶瓷的电介质层构成的基材的大容量模块用基板中，能够不在基材中产生龟裂而将埋设在基板内部的内层电极与基材同时烧成。
现有技术文献
专利文献
专利文献1:日本特开2006-303006号公报
专利文献2:日本专利第3410696号公报
专利文献3:日本特开2011-23654号公报
专利文献4:日本特开2007-012831号公报
发明内容
发明要解决的课题
如前所述，本技术领域中，存在下述对于基板的要求，即，在具有由主要含有陶瓷的电介质层构成的基材的大容量模块用基板中，能够不在基材中产生龟裂而将埋设在基板内部的内层电极与基材同时烧成。
本发明是针对该要求而进行的。更具体而言，本发明的目的之一是提供一种大容量模块用基板，其能够不在基材中产生龟裂而将基材与内层电极同时烧成，所述基材由主要含有陶瓷的电介质层构成，所述内层电极埋设在基板内部。
解决课题的方法
上述目的通过以下的基板而得以实现。
一种基板，其是将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成而得到的基板，其中，前述基材含有由第1电介体构成的至少1层的第1电介质层和由第2电介体构成的至少1层的第2电介质层，前述第2电介体含有8质量％以上的玻璃网格形成体成分，前述内层电极的至少一部分具有与前述基板的主面大致平行的2个主面，且在前述基板的主面的法线方向上具有50μm以上的厚度，在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
发明的效果
如上所述，本发明所涉及的基板具有由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极，在该基板中，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上，由此，能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成。
附图说明
图1是表示现有技术的一个实施方式所涉及的大容量模块的构成的示意图。
图2是表示现有技术的另一个实施方式所涉及的大容量模块的构成的示意图。
图3是表示现有技术的再一个实施方式所涉及的大容量模块的构成的示意图。
图4是表示使用本发明的一个实施方式所涉及的基板的大容量模块的构成的示意图。
图5是表示本发明的各种实施例以及比较例所涉及的基板样品用的各种结构的示意图。
具体实施方式
如前所述，本发明的一个目的是提供一种大容量模块用基板，其能够不在基材中产生龟裂而将基材与内层电极同时烧成，所述基材由主要含有陶瓷的电介质层构成，所述内层电极埋设在基板内部。
本发明人为了实现上述目的而进行了认真研究，结果发现，在具有由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的基板中，通过在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上，从而能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成，以至于想到了本发明。
即，本发明的第1实施方式为一种基板，其是将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成而得到的基板，前述基材含有由第1电介体构成的至少1层的第1电介质层以及由第2电介体构成的至少1层的第2电介质层，前述第2电介体含有8质量％以上的玻璃网格形成体成分，前述内层电极的至少一部分具有与前述基板的主面大致平行的2个主面，且在前述基板的主面的法线方向上具有50μm以上的厚度，在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
如上所述，本实施方式所涉及的基板是将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成而得到的基板。本实施方式所涉及的基板还可以进一步具有用于与配设在该基板上的各种电路元件、在该基板以外的其他基板或者该基板外部配设的各种电路元件(例如，配设在该基板以外的其他基板上的各种电路元件)实现电连接的表面电极等。
另外，制造本实施方式所涉及的基板的方法，只要满足上述要件就可以采用任何方法，可以从本技术领域中用于陶瓷制基板的制造的各种方法中进行适当选择。作为制造本实施方式所涉及的基板的方法的具体例，可以列举例如所谓“凝胶注模成型法”、“刮板法”等。
在采用上述凝胶注模成型法时，例如，可通过如下方法得到本实施方式所涉及的基板，即，在膜状或薄板状的保护基材的表面，通过例如丝网印刷法等印刷法配设导体图形，在没有设置导体图形的部分注入陶瓷等电介体材料的浆料，使该浆料固化得到埋设有导体图形的电介体材料的薄片，仅以必要的张数层叠该薄片，构成作为表面电极、内层电极的导体图形，并进行烧成。
作为上述保护基材，优选使用聚对苯二甲酸乙二醇酯(PET)膜、聚萘二甲酸乙二醇酯(PEN)膜等树脂膜，除了树脂膜以外，还可以使用玻璃板、纸、金属等膜状或板状的各种材料。但是，作为保护基材，从剥离操作的容易性的观点出发，优选使用具有可挠性的材料。
此外，例如以能够容易地从保护基材上剥离上述电介体材料的薄片等为目的，可以在上述保护基材的表面涂布例如剥离剂等。该剥离剂中含有例如本技术领域中作为脱模剂而众所周知的各种药剂。更具体而言，作为该剥离剂，可以使用公知的硅树脂系剥离剂、氟系剥离剂等。
上述导体图形只要是在本实施方式所涉及的基板的制造过程中不产生例如导体图形的变形、导电特性的劣化等问题，作为结果得到的导体图形中呈现良好的导电性，就可以使用从本技术领域中公知的各种导体材料中适当选择的导体材料来形成。上述导体图形，优选通过如下方法进行配设，即，将导体糊通过例如丝网印刷等方法形成在上述保护基材的表面，所述导体糊作为主成分含有例如从金(Au)、银(Ag)以及铜(Cu)等选择的至少1种以上的金属和热固性树脂前驱体。作为该热固性树脂前驱体，可以使用苯酚树脂、甲阶酚醛树脂、聚氨酯树脂、环氧树脂、三聚氰胺树脂等。其中，特别优选苯酚树脂、甲阶酚醛树脂。在将该导体糊印刷到上述保护基材的表面上之后，通过使该导体糊中所含的粘合剂固化，即可得到导体图形。
作为上述电介体材料的浆料，可以列举例如含有树脂、陶瓷粉末以及溶剂的浆料。这里，树脂发挥作为所谓“粘合剂”的功能，可以使用例如苯酚树脂、甲阶酚醛树脂或聚氨酯树脂等热固性树脂，或者含有多元醇和聚异氰酸酯的聚氨酯前驱体等。其中，特别优选含有多元醇和聚异氰酸酯的热固性树脂前驱体。
作为用作陶瓷粉末的陶瓷材料，可以使用氧化物系陶瓷或者非氧化物系陶瓷的任一种。可以使用例如氧化铝(Al2O3)、二氧化锆(ZrO2)、钛酸钡(BaTiO3)、氮化硅(Si3N4)、炭化硅(SiC)、氧化钡(BaO)、氧化钛(TiO2)、氧化硅(SiO2)、氧化锌(ZnO2)、氧化钕(Nd2O3)等。此外，这些材料可以单独使用1种，或者2种以上组合使用。进而，在能够调制浆料的限度内，陶瓷材料的粒径没有特别限定。此外，理所当然地，在构成前述第2电介体的陶瓷材料中，自不必说还使用为实现前述的含有率而配合的玻璃网格形成体成分。
此外，作为上述溶剂，只要能够溶解作为上述粘合剂的树脂(以及使用情况下的分散剂)，就没有特别限定。作为溶剂的具体例，可以列举例如多元酸酯(例如戊二酸二甲酯等)、多元醇的酸酯(例如三乙酸甘油酯(甘油三醋酸酯)等)等具有2个以上酯键的溶剂。
进而，上述电介体材料的浆料除了上述的树脂、陶瓷粉末以及溶剂以外，还可以含有分散剂。作为分散剂的具体例，可以列举例如聚羧酸系共聚物、聚羧酸盐等。通过添加该分散剂，可以使成形前的浆料为低粘度且具有高流动性。
如前所述，本发明所涉及的基板预计用于例如以变换器等的功率模块为代表的大容量(大功率)模块中。因此，本发明所涉及的基板所具有的内层电极的至少一部分优选具有充分传输大电流的宽截面积。由此，可以降低作为含有使用本实施方式所涉及的基板的电子电路的模块整体的损失。具体而言，在本实施方式所涉及的基板中，如前所述，优选前述内层电极的至少一部分在前述基板的主面的法线方向上具有50μm以上、更优选具有100μm以上的厚度。前述内层电极在前述基板的主面的法线方向上的厚度如果不足50μm，则对传输大电流不充分，作为使用该基板的大容量模块整体的损失会增多，因而不优选。
另一方面，如前所述，例如在使用陶瓷作为基材的基板中，在将埋设在基板内部的内层电极与基材同时烧成时，构成基材的陶瓷与构成内层电极的导体(例如金属)之间与致密化相关的行为(收缩曲线)不同，因此由基材与电极之间的收缩量的差异引起的应力发挥作用。特别是预计在大容量模块中使用的基板中，为了降低作为模块整体的损失，优选增大内层电极的厚度，但内层电极的厚度越大，则由基材与电极之间的收缩量的差异引起的应力越大，因此，基于该应力差导致在基材中产生龟裂等问题的可能性就越高。如果在基材中产生龟裂，则例如水分就会通过龟裂渗入，有可能造成内层电极的腐蚀、耐绝缘性下降，进而造成内层电极的断线。
因此，本发明人进行了认真研究，结果发现，通过在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上，可以不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成。
具体而言，在本实施方式所涉及的基板中，如前所述，前述基材含有由第1电介体构成的至少1层的第1电介质层以及由第2电介体构成的至少1层的第2电介质层，前述第2电介体含有8质量％以上的玻璃网格形成体成分，在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
如上所述，构成本实施方式所涉及的基板的基材含有由第1电介体构成的至少1层的第1电介质层以及由第2电介体构成的至少1层的第2电介质层，前述第2电介体含有规定量的玻璃网格形成体成分。由此，在烧成该基板时，前述第2电介质层与前述第1电介质层相比，能够更大程度地软化，发挥某种程度的流动性。
除此之外，本实施方式所涉及的基板，如前所述，其构成如下：在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触。因此，本实施方式所涉及的基板中，能够缓和在像前述那样烧成基板时由基材与电极之间的收缩曲线的差异引发的应力。此外，为了实现该应力缓和，前述内层电极与前述第2电介质层可以在前述内层电极与前述基材的全部界面上相接触。但是，根据本发明人的认知，前述内层电极与前述第2电介质层并不需要在前述内层电极与前述基材的全部界面上相接触。即，本实施方式所涉及的基板中，如前所述，可以如下构成：在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触。
这被认为是，在前述内层电极与前述第2电介质层仅在前述内层电极所具有的前述2个主面中的一个主面上相接触的构成中，在前述内层电极所具有的前述2个主面中的另一个主面上，与前述内层电极相接触的前述第1电介质层在基板的烧成时没有呈现出像前述第2电介质层那样的流动性，在该主面中的内层电极的面内方向的收缩受到第1电介质层的限制，但是，在前述内层电极所具有的前述2个主面中与前述第2电介质层接触的一侧，通过在基板的烧成时前述第2电介质层所呈现的流动性，内层电极不仅能在该主面的面内方向上收缩，还能在该主面的法线方向(即厚度方向)上收缩，因此，作为整体，能够缓和在像前述那样烧成基板时由基材与电极之间的收缩曲线的差异引发的应力。
此外，为了能够实现上述这样的应力缓和，能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成，如前所述，需要在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上。
具体而言，本实施方式所涉及的基板中，前述第2电介体优选含有8质量％以上、更优选含有10质量％以上的玻璃网格形成体成分。前述第2电介体中的玻璃网格形成体成分的含有率不足8质量％时，在烧成该基板时，前述第2电介质层不能充分软化，前述第2电介质层不能发挥充分的流动性来缓和像前述那样烧成基板时由基材与电极之间的收缩曲线的差异引发的应力，因而不优选。
此外，本实施方式所涉及的基板中，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T优选为0.1以上，更优选为0.2以上。该比率t/T不足0.1时，即使前述第2电介体中的玻璃网格形成体成分的含有率为8质量％以上，前述第2电介质层也不能发挥充分的流动性来缓和像前述那样烧成基板时由基材与电极之间的收缩曲线的差异引发的应力，因而不优选。
此外，前述基板的主面的法线方向上的前述第1电介质层的合计厚度T，例如在基板中配设有多个前述第1电介质层时，是指这些第1电介质层在前述基板的主面的法线方向上的厚度的合计值。具体而言，例如在基板中配设有2层前述第1电介质层时，将这2层的第1电介质层在前述基板的主面的法线方向上的厚度分别设为T1及T2时，则前述合计厚度T是指T1+T2。同样地，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t，例如在基板中配设有多个前述第2电介质层时，是指这些第2电介质层在前述基板的主面的法线方向上的厚度的合计值。具体而言，例如在基板中配设有2层前述第2电介质层时，将这2层的第2电介质层在前述基板的主面的法线方向上的厚度分别设为t1及t2时，则前述合计厚度t是指t1+t2。
但是，在基板中存在与前述内层电极所具有的前述2个主面的任何一面都不接触的第2电介质层时，例如第1电介质层接触到前述内层电极所具有的前述2个主面中的一个主面上，在该第1电介质层的与内层电极相反的一侧配设有第2电介质层时，该第2电介质层的厚度就不计算到上述的合计厚度t中。这是因为，与前述内层电极所具有的前述2个主面的任何一面都不接触的第2电介质层对于实现前述那样的应力缓和不起作用。
如上所述，在具有由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的本实施方式所涉及的基板中，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层的玻璃网格形成体成分的含有率设为规定值以上(具体而言，8质量％以上)，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上(具体而言，0.1以上)，从而能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成。
此外，本实施方式所涉及的基板中，由于前述内层电极的至少一部分在前述基板的主面的法线方向上具有50μm以上的厚度，因此可以降低作为含有使用本实施方式所涉及的基板的电子电路的模块整体的损失。
另外，大容量模块中，如前所述，例如基于随着开关元件的开关动作产生的噪声，开关元件的开关动作发生异常，有可能破坏含有开关元件等功率半导体元件的功率电路、外围电路。进而，该噪声泄露到大容量模块的外部，也有可能会对大容量模块的外围机器的动作产生影响。除此之外，例如作为包括使用Si晶片的以往的IGBT、MOSFET等的功率半导体元件的损失改善对策，在使用SiC晶片、GaN晶片的新型功率半导体元件(例如SiC-IGBT、SiC-MOSFET、GaN-IGBT、GaN-MOSFET等)中，与使用Si晶片的以往的半导体元件相比，由于能够在更高的开关频率下进行动作，因此具有能够使大容量模块小型化的优点，另一方面，随着开关频率的升高，从这些半导体元件产生的噪声的频率也升高，因此，因噪声引起的上述这样的问题也变得更加严重。因此，在大容量模块中，降低从例如开关元件等功率半导体元件产生的噪声成为日益重要的技术课题。
作为降低上述这样的噪声的对策，如前所述，将电容器(所谓“缓冲电容器”)与功率半导体并联是有效的。为了通过该缓冲电容器来更有效地降低噪声，如前所述，需要缩短功率半导体元件与缓冲电容器之间的距离，因而优选如下构成，即在大容量模块所包含的基板的内部埋设缓冲电容器。
此外，如上所述，在增大埋设在基板内部的缓冲电容器的容量以确保作为缓冲电容器所必需的容量时，如果是通过增加在构成埋设在该基板内部的缓冲电容器的导体和夹在导体之间的电介体的层叠数来增大缓冲电容器的容量，那么该基板的厚度会增大，有可能会妨碍使用该基板的大容量模块的小型轻量化。因此，优选通过在基板中形成具有高介电常数的绝缘层(电介质层)，使用该电介质层来构成缓冲电容器，从而不增加构成埋设在基板内部的缓冲电容器的导体和夹在导体之间的电介体的层叠数(即不增大该基板的厚度)，来增大缓冲电容器的容量。
从该观点来看，本发明的第2实施方式为一种基板，其是本发明的前述第1实施方式所涉及的基板，其中，前述第1电介体的介电常数比前述第2电介体的介电常数大，前述第1电介质层构成电容器。
如上所述，本实施方式所涉及的基板中，前述第1电介体的介电常数比前述第2电介体的介电常数大，且前述第1电介质层构成电容器。该电容器的具体的构成，例如可以按照本实施方式所涉及的基板、使用该基板而构成的模块的设计样式等来适当设计。例如，本实施方式所涉及的基板中，通过将含有导体材料的至少一对电极配设为夹着前述第1电介质层的至少一部分，从而可以在该基板内形成电容器。此外，上述至少一对电极中的至少一方的电极可以埋设在前述第1电介质层的内部，也可以配设在前述第1电介质层与该基板的其他构成要素(例如第2电介质层、内层电极)的界面上，或者也可以在该基板所具有的2个主面的任何一个上露出。即，上述至少一对电极中的至少一方的电极可以是本实施方式所涉及的基板所具有的前述内层电极，或者是配设成在该基板所具有的2个主面的任何一个上露出的表面电极。
此外，如上所述，本实施方式所涉及的基板中，前述第1电介体的介电常数比前述第2电介体的介电常数大，通过该具有大介电常数的第2电介质层和上述电极，在基板内部形成电容器。由此，本实施方式所涉及的基板中，能够不增加构成埋设在基板内部的缓冲电容器的导体和夹在导体之间的电介体的层叠数(即不增大该基板的厚度)而增大缓冲电容器的容量。因此，根据本实施方式所涉及的基板，能够不成为使用该基板的大容量模块的小型轻量化的妨碍，而增大缓冲电容器的容量。
另外，本发明所涉及的基板中，如前所述，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上，且将以规定值以上的含有率含有该玻璃网格形成体成分的第2电介质层的合计厚度t相对于未以规定值以上的含有率含有该玻璃网格形成体成分的第1电介质层的合计厚度T的比率t/T设为规定值以上，从而能够不在前述基材中产生龟裂而将前述基材和前述内层电极同时烧成。
上述玻璃网格形成体成分，只要能够对作为电子电路基板的要求特性，特别是作为在大容量模块中使用的电子电路基板的要求特性没有带来不良影响，在该基板的烧成时第2电介质层能够充分软化，第2电介质层能够发挥充分的流动性来缓和像前述那样烧成基板时由基材与电极之间的收缩曲线的差异引发的应力，则可以是具有任何组成的玻璃网格形成体成分。也就是说，作为上述玻璃网格形成体成分，可以使用本技术领域中公知的各种玻璃网格形成体。作为这样的玻璃网格形成体，已知有例如硅(Si)、硼(B)、锗(Ge)、磷(P)、砷(As)以及钒(V)等的各自的氧化物。作为主要的玻璃网格形成体成分，可以列举例如含有二氧化硅(SiO2)和三氧化二硼(B2O3)中至少任一种的玻璃网格形成体成分。
因此，本发明的第3实施方式为一种基板，其是本发明的前述第1或者前述第2实施方式中任一方式所涉及的基板，其中，前述玻璃网格形成体成分含有二氧化硅(SiO2)和三氧化二硼(B2O3)中的至少任一种。
如上所述，本实施方式所涉及的基板中，前述玻璃网格形成体成分含有二氧化硅(SiO2)和三氧化二硼(B2O3)中的至少任一种。即，前述玻璃网格形成体成分可以是仅含有二氧化硅(SiO2)和三氧化二硼(B2O3)的任一种的玻璃网格形成体成分，也可以是含有这两者的玻璃网格形成体成分。
另外，如前所述，前述内层电极中所含有的导体材料，只要在本发明所涉及的基板的制造过程中，不产生例如导体图形的变形、导电特性的劣化等问题，作为结果得到的导体图形中呈现良好的导电性，就可以从本技术领域中公知的各种导体材料中适当选择。无论何种情形，从降低使用本发明所涉及的基板的模块中的损失的观点来看，前述内层电极优选由具有小电阻的良导体构成。
因此，本发明的第4实施方式为一种基板，其是本发明的前述第1至前述第3实施方式中任一方式所涉及的基板，其中，前述导体材料含有金(Au)、银(Ag)及铜(Cu)中的至少任1种。
如上所述，本实施方式所涉及的基板中，前述导体材料含有金(Au)、银(Ag)及铜(Cu)中的至少任1种。由此，可以降低本实施方式所涉及的基板中的损失，作为结果，可以降低作为使用本实施方式所涉及的基板的模块整体的损失。
以上对于作为本发明所涉及的基板的几个实施方式进行了说明，但如前所述，本发明的范围还包括以这些实施方式为代表的各种实施方式以及它们的变形例所涉及的基板的制造方法。因此，对于与作为本发明所涉及的基板的上述实施方式相对应的作为基板的制造方法的实施方式，列举如下。但是，对于这些制造方法的说明中所涉及的基板以及基板的构成要素的说明，已经在关于作为本发明所涉及的基板的上述的实施方式的说明中进行了描述，这里就不再重复说明。
即，本发明的第5实施方式是基板的制造方法，该基板的制造方法是将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成来获得基板，其中，前述基材含有由第1电介体构成的至少1层的第1电介质层以及由第2电介体构成的至少1层的第2电介质层，前述第2电介体含有8质量％以上的玻璃网格形成体成分，前述内层电极的至少一部分具有与前述基板的主面大致平行的2个主面，且在前述基板的主面的法线方向上具有50μm以上的厚度，在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
接着，本发明的第6实施方式是基板的制造方法，其是本发明的前述第5实施方式所涉及的基板的制造方法，其中，前述第1电介体的介电常数比前述第2电介体的介电常数大，前述第1电介质层构成电容器。
此外，本发明的第7实施方式是基板的制造方法，其是本发明的前述第5或者前述第6实施方式中任一方式所涉及的基板的制造方法，其中，前述玻璃网格形成体成分含有二氧化硅(SiO2)和三氧化二硼(B2O3)中的至少任一种。
进而，本发明的第8实施方式是基板的制造方法，其是本发明的前述第5至前述第7实施方式中任一方式所涉及的基板的制造方法，其中，前述导体材料含有金(Au)、银(Ag)及铜(Cu)中的至少任1种。
如上所述，根据本发明的几个实施方式所涉及的基板的制造方法，在具备由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的基板中，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，将与前述内层电极相接触的电介质层中的玻璃网格形成体成分的含有率设为规定值以上(具体而言，8质量％以上)，且将以规定值以上的含有率含有该玻璃网格形成体成分的(第2)电介质层的合计厚度(t)相对于未以规定值以上的含有率含有该玻璃网格形成体成分的(第1)电介质层的合计厚度(T)的比率(t/T)设为规定值以上(具体而言，0.1以上)，从而即使在前述内层电极的至少一部分在前述基板的主面的法线方向上具有50μm以上的厚度时，也能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成。其结果，根据本实施方式所涉及的基板的制造方法，能够提供在实现低损失化的同时可靠性高的电子电路基板。
以下，对于本发明的几个实施方式所涉及的基板的构成等，参照附图等进行说明。但是，以下所述的说明仅以示例为目的，不应解释为本发明的范围受以下说明所限。
实施例
1.包含本发明实施方式所涉及的基板的大容量模块的构成
如前所述，图4是显示含有本发明的1个实施方式所涉及的基板的大容量模块的构成的示意图。如图4所示，含有本发明的1个实施方式所涉及的基板210的大容量模块200包含绝缘基板220以及基板210，所述绝缘基板220配设有二极管221和功率IC222。此外，在绝缘基板220的与配设有二极管221和功率IC222一侧相反的一侧，隔着散热基座223配设有散热器224。
另一方面，在该基板210的与绝缘基板220相对一侧的载体侧，分别配设有散热器215、主端子216以及控制端子217。进而，该基板210具有第1电介质层211以及第2电介质层212，在基板内部具有内层电极213，在基板的主面上具有表面电极214。此外，该基板210中，第1电介质层211由具有比构成第2电介质层212的第2电介体更高的介电常数的第1电介体构成。因此，第1电介质层211能够起到作为构成在该基板210的内部形成的电容器的电介体的功能。另一方面，第2电介质层212以规定值以上的含有率含有玻璃网格形成体成分。此外，如前所述，在该基板210的主面的法线方向上的内层电极213的厚度为50μm以上。进而，内层电极213的与该基板210的主面大致平行的2个主面中，散热器215一侧的主面与第1电介质层211相接触，绝缘基板220一侧的主面与第2电介质层212相接触。
通过上述构成，在图4所示的大容量模块200中，能够将从二极管221和功率IC222产生的热，通过散热器215和224效率良好地释放到外部。此外，通过将以第1电介质层211作为电介体的电容器埋设在该基板210的内部，从而能够缩短连接功率IC222与电容器的电路，因而不仅可以降低从功率IC222产生的噪声，还可以抑制由该噪声引起并被感应的电涌电压增大。
进而，在图4所示的大容量模块200中，由于内层电极213的厚度足够大(50μm以上)，因此能够抑制该基板210中的损失的增大。而且，内层电极213的与该基板210的主面大致平行的2个主面中，绝缘基板220一侧的主面，与以规定值以上的含有率含有玻璃网格形成体成分的第2电介质层212相接触。由此，在烧成该基板210时，第2电介质层212能够缓和由内层电极213与基材之间的收缩曲线的差异引发的应力。其结果，在该基板210中，尽管在内部埋设有如上所述的厚的(50μm以上)内层电极213，也会降低在烧成该基板210时在基材中产生龟裂等问题。因此，基于该基板210，可以降低水分通过在基材中产生的龟裂而渗入引起内层电极的腐蚀、耐绝缘性下降，进而引起内层电极的断线的问题，可以提高大容量模块200的可靠性。
2.基板的结构及电介体的组成所致龟裂产生状况的差异
本实施例中，对基板的各种结构与电介体的各种组成的组合所致基板中龟裂产生状况的差异进行了研究。具体而言，在具有内层电极与第2电介质层的接触状况、第2电介质层相对于第1电介质层的厚度的比率(t/T)以及内层电极的厚度各不相同的各种结构的基板中，使用具有不同组成的第1电介体以及第2电介体，制造各种基板样品，分别对各基板样品中的烧成后的龟裂产生状况进行评价。
此外，本领域技术人员清楚各基板样品的制造方法，且如在关于发明的各种实施方式的上述记载中已经描述的那样，因此在此不再赘述。另一方面，各基板样品中的烧成后的龟裂产生状况通过超声波探伤试验来评价。本实施例中的、用于评价龟裂的产生状况的各种基板样品的结构以及各种电介体的组成，在以下进行详细说明。
(1)基板样品用的各种结构
如前所述，图5是显示本发明的各种实施例以及比较例所涉及的基板样品用的各种结构的示意图。此外，为了易于说明，这里将基板所具有的2个主面中，在组装到大容量模块时与功率IC等功率半导体相对的一侧(即，图5中的下侧)的主面称为第1表面，将与第1表面相反的一侧(即，图5中的上侧)的主面称为第2表面。在图5所示的基板结构(a)至(f)中，分别设有露出第1表面的第1表面电极、露出第2表面的第2表面电极以及埋设在该基板内部的内层电极。此外，对于该电极的构成，在图5所示的全部基板结构(a)至(f)中是同样的。
首先，在基板结构(a)中，如图5(a)所示，从内层电极的第2表面侧的主面至基板的第2表面的区域，由第1电介质层构成，从内层电极的第2表面侧的主面至基板的第1表面的区域，由第2电介质层构成。其结果，在基板结构(a)中，内层电极的第2表面侧的主面与第1电介质层相接触，第1表面侧的主面(以及侧面)与第2电介质层相接触。因此，基板结构(a)的构成只要满足其他要件(各电介质层的厚度以及第2电介体中的玻璃网格形成体成分的含有率)，就符合本发明的一个实施方式所涉及的基板的结构。此外，基板结构(a)中，第1电介质层的合计厚度T相当于内层电极的第2表面侧的主面与基板的第2表面间的距离，第2电介质层的合计厚度t相当于内层电极的第1表面侧的主面与基板的第1表面之间的距离。
接着，在基板结构(b)中，如图5(b)所示，从内层电极的第1表面侧的主面至基板的第2表面的区域，由第2电介质层构成，从内层电极的第1表面侧的主面至基板的第1表面的区域，由第1电介质层构成。其结果，在基板结构(b)中，内层电极的第1表面侧的主面与第1电介质层相接触，第2表面侧的主面(以及侧面)与第2电介质层相接触。因此，基板结构(b)的构成只要满足其他要件(各电介质层的厚度以及第2电介体中的玻璃网格形成体成分的含有率)，就符合本发明的另一个实施方式所涉及的基板的结构。此外，在基板结构(b)中，第1电介质层的合计厚度T相当于内层电极的第2表面侧的主面与基板的第1表面之间的距离，第2电介质层的合计厚度t相当于内层电极的第2表面侧的主面与基板的第2表面之间的距离。
此外，在基板结构(c)中，如图5(c)所示，从内层电极的第2表面侧的主面至位于该主面与基板的第2表面的中间的、与该主面大致平行的平面(以下称为“中间面1”)的区域，由第1电介质层构成，基板内部的其他区域，由第2电介质层构成。其结果，在基板结构(c)中，内层电极的第2表面侧的主面与第1电介质层相接触，第1表面侧的主面(以及侧面)与第2电介质层相接触。因此，基板结构(c)的构成只要满足其他要件(各电介质层的厚度以及第2电介体中的玻璃网格形成体成分的含有率)，就符合本发明的另一个实施方式所涉及的基板的结构。此外，基板结构(c)中，第1电介质层的合计厚度T相当于内层电极的第2表面侧的主面与上述中间面1之间的距离，第2电介质层的合计厚度t相当于内层电极的第1表面侧的主面与基板的第1表面之间的距离。
进而，在基板结构(d)中，如图5(d)所示，从内层电极的第1表面侧的主面至位于内层电极的第1表面侧的主面与基板的第2表面的中间的、与该主面大致平行的平面(以下称为“中间面2”)的区域，由第1电介质层构成，基板内部的其他区域，由第2电介质层构成。其结果，在基板结构(d)中，内层电极的第2表面侧的主面(以及侧面)与第1电介质层相接触，第1表面侧的主面与第2电介质层相接触。因此，基板结构(d)的构成只要满足其他要件(各电介质层的厚度以及第2电介体中的玻璃网格形成体成分的含有率)，就符合本发明的另一个实施方式所涉及的基板的结构。此外，在基板结构(d)中，第1电介质层的合计厚度T相当于内层电极的第2表面侧的主面与上述中间面2之间的距离，第2电介质层的合计厚度t相当于内层电极的第1表面侧的主面与基板的第1表面之间的距离。
除此之外，在基板结构(e)中，如图5(e)所示，从位于内层电极的第2表面侧的主面与基板的第2表面的中间的、与该主面大致平行的平面(以下称为“中间面3”)至位于中间面3与基板的第2表面的中间的、与该主面大致平行的平面(以下称为“中间面4”)的区域，由第1电介质层构成，基板内部的其他区域，由第2电介质层构成。其结果，在基板结构(e)中，内层电极的第1表面侧的主面及第2表面侧的主面(以及侧面)都与第2电介质层相接触。因此，基板结构(e)的构成只要满足其他要件(各电介质层的厚度及第2电介体中的玻璃网格形成体成分的含有率)，就符合本发明的另一个实施方式所涉及的基板的结构。此外，在基板结构(e)中，第1电介质层的合计厚度T相当于上述中间面3与上述中间面4之间的距离，第2电介质层的合计厚度t相当于内层电极的第1表面侧的主面与基板的第1表面之间的距离(t2)，和内层电极的第2表面侧的主面与上述中间面3之间的距离(t1)之和(t＝t1+t2)。
另一方面，在基板结构(f)中，如图5(f)所示，从位于内层电极的第2表面侧的主面与基板的第2表面的中间的、与该主面大致平行的平面(以下称为“中间面5”)至基板的第1表面的区域，由第1电介质层构成，从上述中间面5至基板的第2表面的区域，由第2电介质层构成。其结果，在基板结构(f)中，内层电极的第1表面侧的主面及第2表面侧的主面(以及侧面)都与第1电介质层接触，而不与第2电介质层接触。因此，基板结构(f)的构成无论是否满足其他要件(各电介质层的厚度及第2电介体中的玻璃网格形成体成分的含有率)，都不符合本发明实施方式中的基板的结构(即，是比较例所涉及的结构)。此外，在基板结构(f)中，第1电介质层的合计厚度T相当于上述中间面5与基板的第1表面之间的距离，第2电介质层的合计厚度t由于不存在与内层电极的主面接触的第2电介质层，因此为0(零)(t＝0(零))。
此外，在上述各种基板结构中的基板结构(c)、(d)及(e)中，最接近第1表面的区域都由第2电介质层构成，但如上所述，这些第2电介质层的厚度没有被计入第2电介质层的合计厚度t。这是因为，如前所述，不与内层电极所具有的2个主面中的任一个接触的第2电介质层，不能缓和在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力。
(2)作为第1电介体的各种电介体原材料的组成
接着，本实施例中，作为构成上述的各种基板的第1电介质层的第1电介体，准备如下所示的2种电介体原材料。
电介体原材料1-1：
将BaCO3、TiO2、Nd2O3及Bi2O3的混合物在1100℃预烧，合成0.16BaO·0.675TiO2·0.14Nd2O3·0.025Bi2O3后，粉碎。对该粉碎物混合2重量％的聚硅酸盐系玻璃粉碎物作为烧成助剂，将所得物质作为第1电介体的原材料1-1。此外，在900℃烧成该电介体原材料1-1后的材料的介电常数为80。
电介体原材料1-2：
将等摩尔的BaCO3和TiO2的混合物在1100℃预烧，合成BaTiO3后，粉碎。对该粉碎物添加合计6质量％的Bi2O3、CuO和ZnO的混合物作为副成分，将所得物质作为第1电介体的原材料1-2。此外，在900℃烧成该电介体原材料1-2后的材料的介电常数为2000。
(3)作为第2电介体的各种电介体材料的组成
接着，本实施例中，作为构成上述的各种基板的第2电介质层的第2电介体，准备如下所示的13种电介体原材料。
电介体原材料2-1-1至2-1-10：
将BaCO3、TiO2和ZnO的混合物在1100℃预烧，合成BaO·4.5TiO2·1.5ZnO后，粉碎。对该粉碎物添加将SiO2、H3BO3和ZnO以及根据需要添加的GeO2或P2O5进行玻璃化并粉碎的材料，作为第2电介体的原材料2-1-1至2-1-10。如此得到的10种电介体原材料中的B2O3和SiO2的添加率(质量％)示于表1。此外，在900℃烧成这些电介体原材料后的材料的介电常数，主要根据上述玻璃网格形成体成分的添加率而改变，但都比上述的第1电介体的原材料小，呈现15至35范围的介电常数。
电介体原材料2-2：
将H3BO3、SiO2、Al2O3和CaCO3的混合物在1450℃熔融，形成具有0.09B2O3·0.58SiO2·0.06Al2O3·0.27CaO的组成的玻璃网格形成体后，粉碎。相对于60质量％的该粉碎物，混合40质量％的氧化铝粉末，作为第2电介体的原材料2-2。此外，在900℃烧成该电介体原材料后的材料的介电常数为8，呈现比上述第1电介体的原材料小的介电常数。
电介体原材料2-3：
将BaCO3、Al2O3、SiO2、ZnO和Bi2O3的混合物在1100中预烧后，粉碎。在该粉碎物中加入2质量％的在SiO2和H3BO3中添加ZnO后玻璃化并粉碎的材料，作为具有0.44BaO·0.43SiO2·0.03Al2O3·0.03Bi2O3·0.06ZnO·0.01B2O3的组成的第2电介体的原材料2-3。此外，在900℃烧成该电介体原材料后的材料的介电常数为7，呈现比上述第1电介体的原材料小的介电常数。
电介体原材料2-4：
将H3BO3、SiO2和ZnO的混合物在1400℃熔融，形成具有0.25B2O3·0.10SiO2·0.65ZnO的组成的玻璃网格形成体后，粉碎。相对于40质量％的该粉碎物，混合60质量％的氧化铝粉末，作为第2电介体的原材料2-4。此外，在900℃烧成该电介体原材料后的材料的介电常数为8，呈现比上述第1电介体的原材料小的介电常数。
(3)各种基板样品的制造
使用以上所述的各种基板结构以及各种电介体原材料，将具有5至500μm厚度的、在内部埋设或在表面形成有导体图形的电介体材料的薄片和/或没有导体图形的电介体材料的薄片，以必要的张数进行层叠，制造各种基板样品。这时，改变第2电介质层相对于第1电介质层的厚度的比率(t/T)以及内层电极的厚度，来制造各种基板样品，分别对各基板样品中的烧成后的龟裂的产生状况进行评价。本实施例中制造的各种基板样品中的基板结构、内层电极的厚度、第1电介体及第2电介体的组成以及厚度比率(t/T)，以及基板烧成后有无龟裂，列于以下表1中。
表1
(4)各种基板样品的评价
A)比较例A1至A7以及实施例A1至A10
如表1所示，比较例A1至A7以及实施例A1至A10所涉及的基板样品，在前述的基板结构(a)中，作为第1电介质层使用前述电介体原材料1-1，作为第2电介质层使用前述电介体原材料2-1-1至2-1-4、2-1-9以及2-1-10、2-2至2-4制得。此外，在比较例A1至A7以及实施例A1至A10所涉及的基板样品中，基本上，内层电极的(基板的主面的法线方向上的)厚度固定为200μm，第2电介质层的厚度(t)相对于第1电介质层的厚度(T)的比率(t/T)(也称为“厚度比”)也固定为0.1。但是，为了研究厚度比(t/T)对龟裂的产生状况的影响，在实施例A5、A6和A7所涉及的基板样品以及比较例A3、A5、A6和A7所涉及的基板样品中，将厚度比(t/T)的值分别设为0.2、0.4和1.0，以及0.09、0.08、0.09和0.08。此外，为了研究内层电极的厚度对龟裂的产生状况的影响，在比较例A4所涉及的基板样品中，将内层电极的厚度设为40μm。
从表1所示的关于比较例A1和A2以及实施例A1至A10所涉及的基板样品的评价结果可知，即使在具有50μm以上的内层电极的厚度和0.1以上的厚度比(t/T)，且内层电极的至少一个主面与第2电介质层接触的基板结构(a)中，在第2电介体中的玻璃网格形成体成分的含有率不足8质量％时，在烧成后的基板中也确认有龟裂(比较例A1和A2)。另一方面，在第2电介体中的玻璃网格形成体成分的含有率为8质量％以上时，烧成后的基板中确认没有龟裂(实施例A1至A10)。此外，在实施例A1至A10所涉及的基板样品中作为玻璃网格形成体成分中的追加成分，分别含有GeO2和P2O5的实施例A8至A9所涉及的基板样品中，与不含有这些追加成分的实施例A1至A7和A10所涉及的基板样品同样，在烧成后的基板中确认没有龟裂。如此，可以确认为了抑制烧成后的基板中产生龟裂，第2电介体中的玻璃网格形成体成分的含有率优选为8质量％以上。
此外，从比较除了厚度比(t/T)不同之外具有相同构成的实施例A1和A5至A7以及比较例A3所涉及的基板样品来看，可以确认为了抑制烧成后的基板中产生龟裂，优选厚度比(t/T)为0.1以上。同样地，从比较成对的除了厚度比(t/T)不同之外具有相同构成的实施例A3所涉及的基板样品与比较例A5所涉及的基板样品、实施例A4所涉及的基板样品与比较例A6所涉及的基板样品、实施例A10所涉及的基板样品与比较例A7所涉及的基板样品来看，再次确认了为了抑制烧成后的基板中产生龟裂，优选厚度比(t/T)为0.1以上。
此外，比较例A4所涉及的基板样品中，尽管第2电介体中的玻璃网格形成体成分的含有率不足8质量％(具体而言，5.5质量％)，但在烧成后的基板中确认没有龟裂。这被认为是由于在比较例A4所涉及的基板样品中，内层电极的厚度为40μm，较小，因此烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力本来就小。
B)比较例B1至B3和实施例B1至B3
如表1所示，比较例B1至B3和实施例B1至B3所涉及的基板样品，是在前述的基板结构(b)和(c)中，作为第1电介质层使用前述电介体原材料1-1，作为第2电介质层使用前述电介体原材料2-1-5至2-1-8制得。此外，比较例B1至B3和实施例B1至B3所涉及的基板样品中，基本上，内层电极的厚度固定为200μm，厚度比(t/T)也固定在0.1。但为了研究厚度比(t/T)对龟裂的产生状况的影响，在实施例B3和比较例B3所涉及的基板样品中，将厚度比(t/T)的值分别设为0.2和0.07。此外，实施例B3所涉及的基板样品中，将内层电极的厚度设为100μm。
从表1所示的关于比较例B1至B3和实施例B1至B3所涉及的基板样品的评价结果可知，即使在具有50μm以上的内层电极的厚度和0.1以上的厚度比(t/T)，且内层电极的至少一个主面与第2电介质层接触的基板结构(b)和(c)中，在第2电介体中的玻璃网格形成体成分的含有率不足8质量％时，烧成后的基板中也确认有龟裂(比较例B1和B2)。另一方面，在第2电介体中的玻璃网格形成体成分的含有率为8质量％以上时，烧成后的基板中确认没有龟裂(实施例B1和B2)。如此，再次确认了为了抑制烧成后的基板中产生龟裂，优选第2电介体中的玻璃网格形成体成分的含有率为8质量％以上。
此外，实施例B3所涉及的基板样品，除了内层电极的厚度小至100μm，厚度比(t/T)大至0.2以外，具有与实施例B2所涉及的基板样品相同的构成。在具有该构成的实施例B3所涉及的基板样品中，烧成后的基板中确认没有龟裂。这被认为是因为内层电极的厚度为100μm，比较小，而另一方面，厚度比(t/T)为0.2，比较大，因此在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力被充分缓和。进而，比较例B3所涉及的基板样品除了厚度比(t/T)为小至0.07以外，具有与实施例B1所涉及的基板样品相同的构成。具有该构成的比较例B3所涉及的基板样品中，烧成后的基板中确认有龟裂。这被认为是因为厚度比(t/T)小至0.07，因此在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力未被充分缓和。
D)比较例D1至D4以及实施例D1和D2
如表1所示，比较例D1至D4以及实施例D1和D2所涉及的基板样品，是在前述的基板结构(d)中，作为第1电介质层使用前述电介体原材料1-2，作为第2电介质层使用前述电介体原材料2-1-1至2-1-4制得。此外，比较例D1至D4以及实施例D1和D2所涉及的基板样品中，基本上，内层电极的厚度固定为100μm，厚度比(t/T)也固定为0.1。但为了研究厚度比(t/T)对于龟裂的产生状况的影响，在比较例D3所涉及的基板样品中，将厚度比(t/T)的值设为0.06。此外，为了调查内层电极的厚度对龟裂的产生状况的影响，在比较例D4所述及的基板样品中，将内层电极的厚度设为40μm。
从表1所示的关于比较例D1至D4以及实施例D1和D2所涉及的基板样品的评价结果可知，即使在具有50μm以上的内层电极的厚度和0.1以上的厚度比(t/T)，且内层电极的至少一个主面与第2电介质层相接触的基板结构(d)中，在第2电介体中的玻璃网格形成体成分的含有率不足8质量时，在烧成后的基板中确认有龟裂(比较例D1和D2)。另一方面，第2电介体中的玻璃网格形成体成分的含有率为8质量％以上时，烧成后的基板中确认没有龟裂(实施例D1和D2)。由此，再次确认了为了抑制烧成后的基板中产生龟裂，优选第2电介体中的玻璃网格形成体成分的含有率为8质量％以上。
此外，从比较除了厚度比(t/T)不同之外具有相同构成的实施例D1和比较例D3所涉及的基板样品来看，可以确认为了抑制烧成后的基板中产生龟裂，优选厚度比(t/T)为0.1以上。此外，在比较例D4所涉及的基板样品中，尽管第2电介体中的玻璃网格形成体成分的含有率不足8质量(具体而言，为5.5质量％)，但烧成后的基板中确认没有龟裂。这被认为是由于比较例D4所涉及的基板样品中，内层电极的厚度小至40μm，因此在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力本来就小。
E)比较例E1至E4以及实施例E1和E2
如表1所示，比较例E1至E4以及实施例E1和E2所涉及的基板样品，是在前述的基板结构(e)中，作为第1电介质层使用前述电介体原材料1-2，作为第2电介质层使用前述电介体原材料2-1-5至2-1-8制得。此外，在比较例E1至E4以及实施例E1和E2所涉及的基板样品中，基本上，内层电极的厚度固定为50μm，厚度比(t/T)也固定为0.1。但是，为了研究厚度比(t/T)对龟裂的产生状况的影响，在比较例E3所涉及的基板样品中，将厚度比(t/T)的值设为0.08。此外，为了研究内层电极的厚度对龟裂的产生状况的影响，在比较例E4所涉及的基板样品中，将内层电极的厚度设为40μm。
从表1所示的关于比较例E1至E4以及实施例E1和E2所涉及的基板样品的评价结果可知，在具有50μm以上的内层电极的厚度和0.1以上的厚度比(t/T)，且内层电极的至少一个主面与第2电介质层相接触的基板结构(e)中，在第2电介体中的玻璃网格形成体成分的含有率不足8质量时，在烧成后的基板中确认有龟裂(比较例E1和E2)。另一方面，第2电介体中的玻璃网格形成体成分的含有率为8质量％以上时，在烧成后的基板中确认没有龟裂(实施例E1和E2)。由此，再次确认了为了抑制烧成后的基板中产生龟裂，优选第2电介体中的玻璃网格形成体成分的含有率为8质量％以上。
此外，从比较除了厚度比(t/T)不同以外具有相同构成的实施例E1和比较例E3所涉及的基板样品来看，确认了为了抑制烧成后的基板中产生龟裂，优选厚度比(t/T)为0.1以上。此外，在比较例E4所涉及的基板样品中，尽管第2电介体中的玻璃网格形成体成分的含有率不足8质量(具体而言，为5.3质量％)，但在烧成后的基板中确认没有龟裂。这被认为是由于在比较例E4所涉及的基板样品中，内层电极的厚度小至40μm，因此，在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力本来就小。
F)比较例F1和F2
如表1所示，比较例F1和F2所涉及的基板样品，是在前述的基板结构(f)中，作为第1电介质层使用前述电介体原材料1-2，作为第2电介质层使用前述电介体原材料2-1-8制得。此外，对于厚度比(t/T)，比较例F1和F2所涉及的基板样品的任一个均固定为0.1，但对于内层电极的厚度，比较例F1所涉及的基板样品中为200μm，比较例F2所涉及的基板样品中为50μm。
从表1所示的关于比较例F1和F2所涉及的基板样品的评价结果可知，在分别具有200μm和50μm的内层电极的厚度的比较例F1和F2所涉及的基板样品中的任一个中，尽管第2电介体中的玻璃网格形成体成分的含有率为8质量％以上，且厚度比(t/T)为0.1，但在烧成后的基板中确认有龟裂。如前所述，这被认为是由于在比较例F1和F2所涉及的基板样品中采用的基板结构(f)中，内层电极的第1表面侧的主面和第2表面侧的主面(以及侧面)都与第1电介质层接触，而不与第2电介质层接触，因此未能缓和在烧成基板时由内层电极与基材之间的收缩曲线的差异引发的应力。
(5)小结
如上所述，可以确认，在具备由主要含有陶瓷的电介质层构成的基材和埋设在基板内部的内层电极的基板中，前述基材含有由第1电介体构成的至少1层的第1电介质层和由含有8质量％以上的玻璃网格形成体成分的第2电介体构成的至少1层的第2电介质层，在前述内层电极所具有的、与前述基板的主面大致平行的2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上，通过这样的构成，能够不在前述基材中产生龟裂而将前述基材与前述内层电极同时烧成。
根据本发明所涉及的基板，通过将内层电极的厚度充分增大来抑制该基板中的损失增大，并且，通过使内层电极的、与该基板的主面大致平行的2个主面中的至少一个主面与以规定值以上的含有率含有玻璃网格形成体成分的第2电介质层接触，且将第2电介质层的厚度t相对于第1电介质层的厚度T的比率t/T设为规定值以上，从而能够不在基材中产生龟裂而将前述基材和前述内层电极同时烧成。因此，根据本发明所涉及的基板，能够降低水分通过在基材中产生的龟裂而渗入造成内层电极的腐蚀、耐绝缘性下降，进而造成内层电极的断线的问题，可以提高使用该基板的大容量模块的可靠性。
以上，为了说明本发明，对于具有特定构成的几个实施方式进行了说明，但本发明的范围并不限于这些例示的实施方式，自不必说，在权利要求书和说明书所记载的事项的范围内，可以进行适当修改。
符号说明
100…功率模块、110…第1电子电路、111…第1电路基板、112…粘接用垫、113…功率半导体元件、114…外壳、115…散热器、116…引线接头、117…直接结合铜、120…第2电子电路、121…第2电路基板、122…表面电极、123…内层电极、124…表面电极、125…控制电路元件、126…电容器、200…功率模块、210…基板、211…第1电介质层、212…第2电介质层、213…内层电极、214…表面电极、215…散热器、216…主端子、217…控制端子、220…绝缘基板、221…二极管、222…功率IC、223…散热基座、224…散热器。

Claims (8)

1.一种基板，其是将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成而得到的基板，其特征在于，
前述基材含有由第1电介体构成的至少1层的第1电介质层和由第2电介体构成的至少1层的第2电介质层，
前述第2电介体含有8质量％以上的玻璃网格形成体成分，
前述内层电极的至少一部分具有与前述基板的主面大致平行的2个主面，且前述内层电极的至少一部分在前述基板的主面的法线方向上具有50μm以上的厚度，
在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，
前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
2.如权利要求1所述的基板，其中，前述第1电介体的介电常数比前述第2电介体的介电常数大，
前述第1电介质层构成电容器。
3.如权利要求1或2所述的基板，其中，前述玻璃网格形成体成分含有二氧化硅(SiO2)和三氧化二硼(B2O3)中的至少任一。
4.如权利要求1至3中任一项所述的基板，其中，前述导体材料含有金(Au)、银(Ag)和铜(Cu)中的至少任1种。
5.一种基板的制造方法，其将主要含有陶瓷的基材与含有埋设在前述基材中的导体材料的内层电极同时烧成来得到基板，其特征在于，
前述基材含有由第1电介体构成的至少1层的第1电介质层和由第2电介体构成的至少1层的第2电介质层，
前述第2电介体含有8质量％以上的玻璃网格形成体成分，
前述内层电极的至少一部分具有与前述基板的主面大致平行的2个主面，且前述内层电极的至少一部分在前述基板的主面的法线方向上具有50μm以上的厚度，
在前述内层电极所具有的前述2个主面中的至少一个主面上，前述内层电极与前述第2电介质层相接触，
前述基板的主面的法线方向上的、与前述内层电极相接触的前述第2电介质层的合计厚度t相对于前述基板的主面的法线方向上的前述第1电介质层的合计厚度T的比率t/T为0.1以上。
6.如权利要求5所述的基板的制造方法，其中，前述第1电介体的介电常数比前述第2电介体的介电常数大，
前述第1电介质层构成电容器。
7.权利要求5或6所述的基板的制造方法，其中，前述玻璃网格形成体成分含有二氧化硅(SiO2)和三氧化二硼(B2O3)中至少任一。
8.如权利要求5至7中任一项所述的基板的制造方法，其中，前述导体材料含有金(Au)、银(Ag)和铜(Cu)中的至少任1种。
CN201180076358.7A 2011-12-08 2011-12-08 大容量模块用基板以及该基板的制造方法 Active CN104106134B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/078390 WO2013084334A1 (ja) 2011-12-08 2011-12-08 大容量モジュール用基板、及び当該基板の製造方法

Publications (2)

Publication Number Publication Date
CN104106134A true CN104106134A (zh) 2014-10-15
CN104106134B CN104106134B (zh) 2016-12-14

Family

ID=48570946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180076358.7A Active CN104106134B (zh) 2011-12-08 2011-12-08 大容量模块用基板以及该基板的制造方法

Country Status (6)

Country Link
US (1) US9012786B2 (zh)
EP (1) EP2790215B1 (zh)
JP (1) JP6047102B2 (zh)
KR (1) KR101749386B1 (zh)
CN (1) CN104106134B (zh)
WO (1) WO2013084334A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
WO2013114565A1 (ja) * 2012-01-31 2013-08-08 株式会社安川電機 電力変換装置および電力変換装置の製造方法
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
JP6056827B2 (ja) * 2014-09-30 2017-01-11 株式会社デンソー 回転電機制御装置
JP6361821B2 (ja) 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
EP3389090A1 (en) * 2017-04-11 2018-10-17 ABB Schweiz AG Power electronics module
DE102019126265B4 (de) * 2019-09-30 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung umfassend ein erstes Trägersubstrat und ein zweites Trägersubstrat, Kraftfahrzeug und Verfahren zur Herstellung einer Vorrichtung
EP4097748A1 (en) * 2020-01-31 2022-12-07 Syddansk Universitet Power module with an integrated aluminium snubber capacitor
DE102020216476A1 (de) * 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Leistungsmodul
DE102021106952A1 (de) * 2021-03-22 2022-09-22 Infineon Technologies Austria Ag Dbc-substrat für leistungshalbleitervorrichtungen, verfahren zum herstellen eines dbc-substrats und leistungshalbleitervorrichtung mit dbc-substrat
DE102021210513A1 (de) 2021-09-22 2023-03-23 Zf Friedrichshafen Ag Schaltungsvorrichtung und Verfahren zum Herstellen einer Schaltungsvorrichtung für ein Fahrzeug

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007119288A (ja) * 2005-10-27 2007-05-17 Kyocera Corp ガラスセラミック焼結体およびその製造方法並びに配線基板
JP2008270778A (ja) * 2007-03-27 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2009069398A1 (ja) * 2007-11-30 2009-06-04 Murata Manufacturing Co., Ltd. セラミック複合多層基板及びその製造方法並びに電子部品
CN101467246A (zh) * 2006-06-02 2009-06-24 株式会社村田制作所 多层陶瓷电子器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298365A (ja) * 1995-04-26 1996-11-12 Ngk Spark Plug Co Ltd コンデンサ付きセラミック基板
JPH0983147A (ja) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd コンデンサ内蔵ガラスセラミック基板
JP3726359B2 (ja) * 1996-07-04 2005-12-14 松下電器産業株式会社 複合積層セラミック部品
JP3955389B2 (ja) * 1998-05-12 2007-08-08 松下電器産業株式会社 コンデンサ内蔵基板およびその製造方法
JP3410696B2 (ja) 1999-11-02 2003-05-26 京楽産業株式会社 玉研磨装置の配置構造
JP4081299B2 (ja) * 2002-05-23 2008-04-23 京セラ株式会社 ガラスセラミック焼結体および配線基板
JP2004235347A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2005047767A (ja) * 2003-07-30 2005-02-24 Ngk Spark Plug Co Ltd 低温焼成磁器組成物及びその製造方法並びにそれを用いた配線基板
JP4189666B2 (ja) * 2003-10-22 2008-12-03 株式会社安川電機 パワーモジュール
JP2006066743A (ja) * 2004-08-27 2006-03-09 Kyocera Corp コンデンサ内蔵ガラスセラミック多層配線基板およびその製造方法
JP4688460B2 (ja) * 2004-09-27 2011-05-25 京セラ株式会社 コンデンサ内蔵ガラスセラミック多層配線基板
JP2006179844A (ja) * 2004-11-24 2006-07-06 Kyocera Corp コンデンサ内蔵配線基板
JP4703207B2 (ja) * 2005-02-10 2011-06-15 京セラ株式会社 配線基板
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007012831A (ja) 2005-06-30 2007-01-18 Hitachi Ltd パワー半導体装置
JP4922616B2 (ja) * 2006-01-05 2012-04-25 京セラ株式会社 配線基板とその製造方法
JP4942629B2 (ja) * 2007-12-11 2012-05-30 三菱電機株式会社 電力用半導体モジュール
JP5381444B2 (ja) 2009-07-17 2014-01-08 トヨタ自動車株式会社 パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007119288A (ja) * 2005-10-27 2007-05-17 Kyocera Corp ガラスセラミック焼結体およびその製造方法並びに配線基板
CN101467246A (zh) * 2006-06-02 2009-06-24 株式会社村田制作所 多层陶瓷电子器件及其制造方法
JP2008270778A (ja) * 2007-03-27 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2009069398A1 (ja) * 2007-11-30 2009-06-04 Murata Manufacturing Co., Ltd. セラミック複合多層基板及びその製造方法並びに電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール

Also Published As

Publication number Publication date
EP2790215A4 (en) 2015-08-12
US9012786B2 (en) 2015-04-21
JPWO2013084334A1 (ja) 2015-04-27
EP2790215A1 (en) 2014-10-15
US20130146339A1 (en) 2013-06-13
EP2790215B1 (en) 2018-05-23
JP6047102B2 (ja) 2016-12-21
CN104106134B (zh) 2016-12-14
WO2013084334A1 (ja) 2013-06-13
KR20140110878A (ko) 2014-09-17
KR101749386B1 (ko) 2017-06-20

Similar Documents

Publication Publication Date Title
CN104106134A (zh) 大容量模块用基板以及该基板的制造方法
KR100363054B1 (ko) 반도체장치
KR100629041B1 (ko) 작동온도 범위가 확장된 고유전상수 내장형 커패시터
JPS5851362B2 (ja) 誘電体粉末組成物
JPH0738014A (ja) 半導体装置用基板
JP3176815B2 (ja) 半導体装置用基板
JP3471839B2 (ja) 誘電体磁器組成物
JP5956882B2 (ja) 大容量モジュールの周辺回路用の回路基板
JPH11265807A (ja) セラミックス複合積層部品
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP2017143246A (ja) 厚膜ペーストを用いて改善された直接接合銅（ｄｉｒｅｃｔ−ｂｏｎｄｅｄ ｃｏｐｐｅｒ）基板
JPH0576795B2 (zh)
JP2002290043A (ja) セラミック配線基板の製造方法
JP4449344B2 (ja) 酸化物磁器組成物、及びセラミック多層基板
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2001106570A (ja) 誘電体セラミック組成物及びセラミック電子部品
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
KR100370544B1 (ko) 저전압용 ｍｅｌｆ형 바리스터-캐패시터 복합기능소자제조방법
JP2000302544A (ja) 誘電体セラミックスおよび誘電体セラミックスコンデンサ
JP7087816B2 (ja) 誘電体組成物および電子部品
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JPH09194254A (ja) 半導体装置用基板
JP3071627B2 (ja) 半導体装置
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2002290037A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant