KR20140110878A - 대용량 모듈용 기판 및 그 기판의 제조방법 - Google Patents

대용량 모듈용 기판 및 그 기판의 제조방법 Download PDF

Info

Publication number
KR20140110878A
KR20140110878A KR20147017451A KR20147017451A KR20140110878A KR 20140110878 A KR20140110878 A KR 20140110878A KR 20147017451 A KR20147017451 A KR 20147017451A KR 20147017451 A KR20147017451 A KR 20147017451A KR 20140110878 A KR20140110878 A KR 20140110878A
Authority
KR
South Korea
Prior art keywords
substrate
dielectric
dielectric layer
inner layer
electrode
Prior art date
Application number
KR20147017451A
Other languages
English (en)
Other versions
KR101749386B1 (ko
Inventor
신스케 야노
다카미 히라이
츠토무 나나타키
히로후미 야마구치
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20140110878A publication Critical patent/KR20140110878A/ko
Application granted granted Critical
Publication of KR101749386B1 publication Critical patent/KR101749386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Glass Compositions (AREA)

Abstract

주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 기판에 있어서, 상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 8 질량% 이상의 유리 망목 형성체 성분을 함유하는 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고, 상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인 구성으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있다.

Description

대용량 모듈용 기판 및 그 기판의 제조방법{SUBSTRATE FOR LARGE-CAPACITY MODULE, AND MANUFACTURING METHOD FOR SAID SUBSTRATE}
본 발명은 대용량 모듈용의 기판에 관한 것이다. 보다 상세하게는, 본 발명은, 예컨대 하이브리드 자동차(HV)나 전기 자동차(EV) 등의 전동 차량 및 각종 전화 제품 등에서 사용되는 인버터 등의 파워 모듈을 비롯한 대용량 모듈에서 사용되는 기판에 관한 것이다. 또한, 본 발명은 그 기판의 제조방법에 관한 것이기도 하다.
최근, 예컨대 하이브리드 자동차(HV)나 전기 자동차(EV) 등의 전동 차량 및 각종 전화 제품 등에 있어서, 인버터 등의 파워 모듈을 비롯한 대용량(대전력) 모듈이 널리 사용되게 되었다. 이러한 대용량(대전력) 모듈은, 일반적으로는, 예컨대 스위칭 소자(예컨대 IGBT(Insulated Gate Bipolar Transistor)) 등의 파워 반도체 소자를 포함하는 회로(이하 「파워 회로」라고도 칭함)와, 예컨대 이러한 파워 반도체 소자를 제어하는 주변 회로(이하 「드라이브 회로」라고도 칭함)를 포함한다.
또한, 본 명세서에서 대용량 모듈이란, 200 V 이상의 전압 또는 10 A 이상의 대전력을 취급하는 모듈을 가리킨다. 이러한 대용량 모듈의 구체예로는, 예컨대 소위 「파워 모듈」 등을 들 수 있다.
상기와 같은 대용량 모듈에서는, 예컨대 스위칭 소자 등의 파워 반도체 소자로부터 발생하는 노이즈의 저감이 중요한 기술적 과제가 되고 있다. 구체적으로는, 예컨대, 스위칭 소자의 스위칭 동작에 따라 발생하는 노이즈에 의해 스위칭 소자의 스위칭 동작에 이상이 생겨, 스위칭 소자 등의 파워 반도체 소자를 포함하는 파워 회로나 주변 회로를 파괴할 우려가 있다. 또한, 이러한 노이즈가 대용량 모듈의 외부로 누설되어, 대용량 모듈의 주변 기기의 동작에 영향을 미칠 우려도 있다.
게다가, 그 기술분야에서는, 예컨대 IGBT나 MOSFET 등을 포함하는 파워 반도체 소자의 손실 개선책으로서, 종래 사용되어 온 실리콘(Si) 웨이퍼 대신, 실리콘카바이드(SiC) 웨이퍼나 질화갈륨(GaN) 웨이퍼를 사용하는 기술 동향이 현저해지고 있다(예컨대 SiC-IGBT나 SiC-MOSFET, GaN-IGBT나 GaN-MOSFET 등). 이러한 새로운 타입의 웨이퍼를 사용하는 반도체 소자에서는, 종래의 Si 웨이퍼를 사용하는 반도체 소자와 비교하여, 보다 높은 스위칭 주파수에서의 동작이 가능해지기 때문에, 대용량 모듈의 소형화가 가능해지는 이점이 있다. 그러나, 스위칭 주파수의 상승에 따라, 이들 반도체 소자로부터 발생하는 노이즈의 주파수도 상승하기 때문에, 노이즈에 기인하는 전술한 바와 같이 문제도 더욱 심각해진다. 따라서, 대용량 모듈에서는, 파워 반도체 소자로부터 발생하는 노이즈의 저감이 더욱 더 중요한 기술적 과제가 되고 있다.
상기와 같은 노이즈를 저감하기 위한 대책으로는, 콘덴서(소위 「스너버 콘덴서」)를 파워 반도체에 병렬로 접속하는 것이 유효하다는 것이 알려져 있다. 스너버 콘덴서는, 파워 반도체 소자의 스위칭 동작에 따르는 전압 변화를 억제하는 효과를 갖는다. 이러한 스너버 콘덴서에 의해 노이즈를 보다 유효하게 저감하기 위해서는, 파워 반도체 소자와 스너버 콘덴서 사이의 거리를 짧게 할 필요가 있다. 이것은, 파워 반도체 소자와 스너버 콘덴서를 전기적으로 접속하는 배선(와이어)이 길어질수록, 그 배선이 갖는 등가적인 인덕턴스가 커지고, 이에 따라 스위칭 동작에 따라 발생하는 노이즈에 기인하여 발생하는 서지 전압이 증대되고, 그 결과, 스너버 콘덴서에 의한 노이즈 저감 효과가 충분히 발휘되지 않기 때문이다.
그러나, 종래의 대용량 모듈에서는, 예컨대 도 1에 나타낸 바와 같이, 대용량 모듈(100)의 외부에 스너버 콘덴서(126)를 외장해야 하기 때문에, 파워 반도체 소자(113)와 스너버 콘덴서(126)를 전기적으로 접속하는 배선(와이어)이 길어지고, 스너버 콘덴서(126)에 의한 노이즈 저감 효과를 충분히 발휘시킬 수 없었다. 게다가, 종래의 대용량 모듈에서는, 파워 반도체 소자(113)를 포함하는 파워 회로와, 예컨대, 이러한 파워 반도체 소자(113)를 제어하는 제어 회로 소자(125)를 포함하는 주변 회로가 평면적으로 배치되는 것이나, 이들 회로를 접속하기 위한 배선(와이어)(116)을 배치하기 위한 면적이 필요한 것이, 대용량 모듈(100)의 소형 경량화를 방해하는 요인이 되어 왔다. 또한, 상기와 같은 대용량 모듈(100)을 구성하는 각종 회로를 접속하는 와이어의 루트에 의해 배선 길이가 길어져, 모듈의 전체적인 손실이 커지는 등의 문제도 보였다.
따라서, 상기와 같은 대용량 모듈을 구성하는 각종 회로의 기판을 적층하여 대용량 모듈의 소형 경량화를 도모하고, 대용량 모듈을 구성하는 각종 회로 기판 사이의 접속 형태를 개량하여, 대용량 모듈의 저손실화를 도모하는 시도가 제안되어 있다(예컨대 특허문헌 1 내지 3을 참조). 또한, 그 기술분야에서는, 예컨대 도 2에 나타낸 바와 같이, 이러한 적층 구조를 갖는 대용량 모듈(100)에 있어서, 파워 반도체 소자(113)를 제어하는 주변 회로(드라이브 회로)(120)의 기판(121) 상에 스너버 콘덴서(126)를 실장하는 구성도 제안되어 있다. 이러한 구성에 의하면, 전술한 바와 같이 대용량 모듈(100)의 외부에 스너버 콘덴서(126)를 설치하는 구성과 비교하여, 파워 반도체 소자(113)와 스너버 콘덴서(126)를 전기적으로 접속하는 배선(와이어)을 보다 짧게 할 수 있지만, 그 효과는 한정적이며, 더욱 저(低)서지화하는 것이 요구되고 있다.
따라서, 그 기술분야에서는, 예컨대 도 3에 나타낸 바와 같이, 상기와 같은 적층 구조를 갖는 대용량 모듈(100)에 있어서, 주변 회로(드라이브 회로) 기판(121)의 내부에 스너버 콘덴서(126)를 매설하는 구성도 제안되어 있다. 이러한 구성에 의하면, 파워 반도체 소자(113)와 스너버 콘덴서(126)를 전기적으로 접속하는 배선을 더욱 짧게 할 수 있다.
한편, 예컨대, 세라믹을 기재로서 사용하는 기판에 있어서, 기판 내부에 매설되는 내층 전극과 기재를 동시 소성하는 경우, 기재를 구성하는 세라믹과 내층 전극을 구성하는 도체(예컨대 금속) 사이에서 고밀화에 관한 거동(수축 프로파일)이 상이하기 때문에, 기재와 전극 사이에서의 수축량의 차에 기인하는 응력이 작용한다. 특히, 대용량 모듈에서의 사용이 상정되는 기판에 있어서는, 모듈의 전체적인 손실을 저감하기 위해, 내층 전극의 두께를 크게 하는 것이 바람직하지만, 내층 전극의 두께가 커질수록, 기재와 전극 사이에서의 수축량의 차에 기인하는 응력이 커지기 때문에, 그 응력차에 의해, 기재에 균열이 생기는 등의 문제로 이어질 우려가 높아진다. 기재에 균열이 생기면, 균열을 통해 수분이 들어가 내층 전극의 부식이나 내절연성의 저하로 이어지거나, 나아가 내층 전극의 단선으로 이어지거나 할 우려가 있다.
이상과 같이, 그 기술분야에서는, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재를 포함하는 대용량 모듈용의 기판에 있어서, 기판의 내부에 매설되는 내층 전극과 기재를, 기재에 균열이 생기지 않고, 동시에 소성할 수 있는 기판에 대한 요구가 존재한다.
특허문헌 1 : 일본 특허 공개 제2006-303006호 공보 특허문헌 2 : 일본 특허 제3410696호 공보 특허문헌 3 : 일본 특허 공개 제2011-23654호 공보 특허문헌 4 : 일본 특허 공개 제2007-012831호 공보
전술한 바와 같이, 그 기술분야에서는, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재를 포함하는 대용량 모듈용의 기판에 있어서, 기판의 내부에 매설되는 내층 전극과 기재를, 기재에 균열이 생기지 않고, 동시에 소성할 수 있는 기판에 대한 요구가 존재한다.
본 발명은, 이러한 요구에 부응하기 위해 이루어진 것이다. 보다 구체적으로는, 본 발명은, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을, 기재에 균열이 생기지 않고, 동시에 소성할 수 있는 대용량 모듈용 기판을 제공하는 것을 하나의 목적으로 한다.
상기 목적은,
주로 세라믹을 포함하는 기재와,
상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극
을 동시에 소성하여 얻어지는 기판으로서,
상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
상기 내층 전극의 적어도 일부가, 상기 기판의 주면에 대략 평행한 2개의 주면을 가지며, 또한 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 가지며,
상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인
기판에 의해 달성된다.
상기와 같이, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 본 발명에 따른 기판에 있어서는, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의, 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한, 비율(t/T)을 소정치 이상으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있다.
도 1은 종래 기술의 하나의 실시양태에 따른 대용량 모듈의 구성을 나타내는 모식도이다.
도 2는 종래 기술의 다른 하나의 실시양태에 따른 대용량 모듈의 구성을 나타내는 모식도이다.
도 3은 종래 기술의 또 다른 하나의 실시양태에 따른 대용량 모듈의 구성을 나타내는 모식도이다.
도 4는 본 발명의 하나의 실시양태에 따른 기판을 이용하는 대용량 모듈의 구성을 나타내는 모식도이다.
도 5는 본 발명의 여러가지 실시예 및 비교예에 따른 기판 샘플용의 각종 구조를 나타내는 모식도이다.
전술한 바와 같이, 본 발명은, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을, 기재에 균열이 생기지 않고, 동시에 소성할 수 있는 대용량 모듈용 기판을 제공하는 것을 하나의 목적으로 한다.
본 발명자는, 상기 목적을 달성하기 위해 예의 연구한 결과, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 기판에 있어서, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의, 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한, 비율(t/T)을 소정치 이상으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있는 것을 발견하여 본 발명을 완성한 것이다.
즉, 본 발명의 제1 실시양태는,
주로 세라믹을 포함하는 기재와,
상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극
을 동시에 소성하여 얻어지는 기판으로서,
상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
상기 내층 전극의 적어도 일부가, 상기 기판의 주면에 대략 평행한 2개의 주면을 가지며, 또한 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 가지며,
상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한, 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인
기판이다.
상기와 같이, 본 실시양태에 따른 기판은, 주로 세라믹을 포함하는 기재와, 상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극을 동시에 소성하여 얻어지는 기판이다. 본 실시양태에 따른 기판은, 그 기판 상에 배치되는 각종 회로 소자, 그 기판 이외의 다른 기판, 또는 그 기판의 외부에 배치되는 각종 회로 소자(예컨대, 그 기판 이외의 다른 기판 상에 배치되는 각종 회로 소자)와의 전기적인 접속을 달성하기 위한 표면 전극 등을 더 구비하고 있어도 좋다.
그런데, 본 실시양태에 따른 기판을 제조하는 방법은, 상기 요건을 만족하는 한 어떠한 방법이어도 좋으며, 그 기술분야에서 세라믹제 기판의 제조에 사용되는 여러가지 방법에서 적절하게 선택할 수 있다. 본 실시양태에 따른 기판을 제조하는 방법의 구체예로는, 예컨대 소위 「겔캐스트법」이나 「닥터블레이드법」 등을 들 수 있다.
상기 겔캐스트법을 채택하는 경우는, 예컨대 필름형 또는 박판형의 보호 기재의 표면에, 예컨대 스크린 인쇄법 등의 인쇄법에 의해 도체 패턴을 배치하고, 도체 패턴이 배치되지 않은 부분에는 세라믹 등의 유전체 재료의 슬러리를 주입하여, 그 슬러리를 고화시켜 얻어지는 도체 패턴이 매설된 유전체 재료의 시트를 필요한 매수만큼 적층하고, 도체 패턴을 표면 전극이나 내층 전극으로서 구성하여 소성함으로써, 본 실시양태에 따른 기판을 얻을 수 있다.
상기 보호 기재로는, 폴리에틸렌테레프탈레이트(PET) 필름, 폴리에틸렌나프탈레이트(PEN) 필름 등의 수지 필름을 이용하는 것이 바람직하고, 또한 수지 필름 이외에도, 유리판이나 종이, 금속 등의 필름형 또는 판형의 여러가지 재료를 이용할 수 있다. 단, 보호 기재로는, 박리 조작의 용이성의 관점에서, 가요성을 갖춘 것을 이용하는 것이 바람직하다.
또한, 예컨대, 상기 유전체 재료의 시트를 보호 기재로부터 용이하게 박리할 수 있도록 하는 것 등을 목적으로, 상기 보호 기재의 표면에는, 예컨대 박리제 등이 도포되어 있어도 좋다. 이러한 박리제에는, 예컨대, 그 기술분야에서 이형제로서 알려져 있는 각종 약제가 포함된다. 보다 구체적으로는, 이러한 박리제로는, 공지된 실리콘계 박리제, 불소계 박리제 등을 사용할 수 있다.
상기 도체 패턴은, 본 실시양태에 따른 기판의 제조 과정에 있어서, 예컨대 도체 패턴의 변형이나 도전 특성의 열화 등의 문제가 생기지 않고, 결과적으로 얻어지는 도체 패턴에서 양호한 도전성을 나타내는 것인 한, 그 기술분야에서 공지된 여러가지 도체 재료에서 적절하게 선택되는 도체 재료를 이용하여 형성할 수 있다. 상기 도체 패턴은, 주성분으로서, 예컨대 금(Au), 은(Ag) 및 동(Cu) 등에서 선택되는 적어도 1종류 이상의 금속과 열경화성 수지 전구체를 포함하는 도체 페이스트를, 예컨대 스크린 인쇄 등의 방법에 의해 상기 보호 기재의 표면 상에 형성함으로써 배치되는 것이 바람직하다. 이러한 열경화성 수지 전구체로는, 페놀 수지, 레졸 수지, 우레탄 수지, 에폭시 수지, 멜라민 수지 등을 사용할 수 있다. 이들 중에서는, 페놀 수지, 레졸 수지인 것이 특히 바람직하다. 이러한 도체 페이스트를 상기 보호 기재의 표면 상에 인쇄한 후, 이 도체 페이스트에 포함되는 바인더를 경화시킴으로써 도체 패턴을 얻을 수 있다.
상기 유전체 재료의 슬러리로는, 예컨대 수지, 세라믹 분말 및 용제를 포함하는 슬러리를 들 수 있다. 여기서, 수지는 소위 「바인더」로서 기능하는 것이며, 예컨대, 페놀 수지, 레졸 수지 혹은 폴리우레탄 수지 등의 열경화성 수지, 또는 폴리올 및 폴리이소시아네이트를 포함하는 폴리우레탄 전구체 등을 사용할 수 있다. 이들 중에서는, 폴리올 및 폴리이소시아네이트를 포함하는 열경화성 수지 전구체가 특히 바람직하다.
세라믹 분말로서 사용되는 세라믹 재료로는, 산화물계 세라믹 또는 비산화물계 세라믹의 어느 것을 사용해도 좋다. 예컨대, 알루미나(Al2O3), 지르코니아(ZrO2), 티탄산바륨(BaTiO3), 질화규소(Si3N4), 탄화규소(SiC), 산화바륨(BaO), 산화티탄(TiO2), 산화규소(SiO2), 산화아연(ZnO2), 산화네오디뮴(Nd2O3) 등을 사용할 수 있다. 또한, 이들 재료는, 1종류 단독으로 또는 2종 이상을 조합하여 사용해도 좋다. 또한, 슬러리를 조제할 수 있는 한, 세라믹 재료의 입경은 특별히 한정되지 않는다. 또한, 당연한 일이지만, 상기 제2 유전체를 구성하는 세라믹 재료에서는, 전술한 함유율을 달성하도록 배합된 유리 망목 형성체 성분도 물론 사용할 수 있다.
또한, 상기 용제로는, 상기 바인더로서의 수지(및 사용하는 경우에는 분산제)를 용해하는 것이라면 특별히 한정되지 않는다. 용제의 구체예로는, 예컨대 다염기산에스테르(예컨대 글루타르산디메틸 등), 다가 알콜의 산에스테르(예컨대 트리아세틴(글리세릴트리아세테이트) 등) 등의 2 이상의 에스테르 결합을 갖는 용제를 들 수 있다.
또한, 상기 유전체 재료의 슬러리는, 전술한 수지, 세라믹 분말 및 용제 이외에 분산제를 포함하고 있어도 좋다. 분산제의 구체예로는, 예컨대 폴리카르복실산계 공중합체, 폴리카르복실산염 등을 들 수 있다. 이러한 분산제를 첨가함으로써, 성형전의 슬러리를 저점도로 하고, 또한 높은 유동성을 갖는 것으로 할 수 있다.
전술한 바와 같이, 본 발명에 따른 기판은, 예컨대 인버터 등의 파워 모듈을 비롯한 대용량(대전력) 모듈에서 이용되는 것이 상정된다. 따라서, 본 발명에 따른 기판이 구비하는 내층 전극의 적어도 일부는, 대전류를 전달하기에 충분히 넓은 단면적을 갖는 것이 바람직하다. 이에 따라, 본 실시양태에 따른 기판을 사용하는 전자 회로를 포함하는 모듈의 전체적인 손실을 작게 할 수 있다. 구체적으로는, 본 실시양태에 따른 기판에 있어서는, 전술한 바와 같이, 상기 내층 전극의 적어도 일부가, 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상, 보다 바람직하게는 100 ㎛ 이상의 두께를 갖는 것이 바람직하다. 상기 내층 전극의 상기 기판의 주면의 법선 방향에서의 두께가 50 ㎛ 미만인 경우, 대전류를 전달하기에는 불충분하고, 그 기판을 이용하는 대용량 모듈의 전체적인 손실이 커지기 때문에 바람직하지 않다.
한편, 전술한 바와 같이, 예컨대 세라믹을 기재로서 사용하는 기판에 있어서, 기판 내부에 매설되는 내층 전극과 기재를 동시 소성하는 경우, 기재를 구성하는 세라믹과 내층 전극을 구성하는 도체(예컨대 금속) 사이에서 고밀화에 관한 거동(수축 프로파일)이 상이하기 때문에, 기재와 전극 사이에서의 수축량의 차에 기인하는 응력이 작용한다. 특히, 대용량 모듈에서의 사용이 상정되는 기판에 있어서는, 모듈의 전체적인 손실을 저감하기 위해, 내층 전극의 두께를 크게 하는 것이 바람직하지만, 내층 전극의 두께가 커질수록, 기재와 전극 사이에서의 수축량의 차에 기인하는 응력이 커지기 때문에, 그 응력차에 의해 기재에 균열이 생기는 등의 문제로 이어질 우려가 높아진다. 기재에 균열이 생기면, 예컨대 균열을 통해 수분이 들어가 내층 전극의 부식이나 내절연성의 저하로 이어지거나, 나아가 내층 전극의 단선으로 이어지거나 할 우려가 있다.
따라서, 본 발명자는 예의 연구한 결과, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한 비율(t/T)을 소정치 이상으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있는 것을 발견했다.
구체적으로는, 본 실시양태에 따른 기판에 있어서는, 전술한 바와 같이,
상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상이다.
상기와 같이, 본 실시양태에 따른 기판을 구성하는 기재는 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고, 상기 제2 유전체가 소정량의 유리 망목 형성체 성분을 함유한다. 이에 따라, 상기 제2 유전체층은, 그 기판의 소성시에, 상기 제1 유전체층과 비교하여 보다 큰 정도로 연화되어, 어느 정도의 유동성을 발휘할 수 있다.
또한, 본 실시양태에 따른 기판은, 전술한 바와 같이, 상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하도록 구성된다. 따라서, 본 실시양태에 따른 기판에 있어서는, 전술한 바와 같은 기판의 소성시의 기재와 전극 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화할 수 있다. 또한, 이러한 응력 완화를 달성하기 위해서는, 상기 내층 전극과 상기 기재의 모든 계면에 있어서 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있어도 좋다. 그러나, 본 발명자의 지견에 의하면, 반드시 상기 내층 전극과 상기 기재의 모든 계면에 있어서 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있을 필요는 없다. 즉, 본 실시양태에 따른 기판에 있어서는, 전술한 바와 같이, 상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하도록 구성되어 있으면 된다.
이것은, 상기 내층 전극이 갖는 상기 2개의 주면 중 한쪽의 주면에 있어서만 상기 내층 전극과 상기 제2 유전체층이 접촉하는 구성에서는, 상기 내층 전극이 갖는 상기 2개의 주면 중 다른쪽의 주면에 있어서 상기 내층 전극과 접촉하고 있는 상기 제1 유전체층은, 기판의 소성시에 상기 제2 유전체층과 같은 유동성을 나타내지 않기 때문에, 그 주면에서의 내층 전극의 면내 방향의 수축은 제1 유전체층에 의해 구속되지만, 상기 내층 전극이 갖는 상기 2개의 주면 중 상기 제2 유전체층과 접촉하고 있는 측에서는, 기판의 소성시에 상기 제2 유전체층이 나타내는 유동성에 의해, 내층 전극이 그 주면의 면내 방향에 있어서 수축할 수 있을 뿐만 아니라, 그 주면의 법선 방향(즉 두께 방향)으로도 수축할 수 있기 때문에, 전체적으로 전술한 바와 같은 기판의 소성시의 기재와 전극 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화할 수 있는 것으로 생각된다.
또한, 상기와 같은 응력 완화를 달성하여, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성하는 것을 가능하게 하기 위해서는, 전술한 바와 같이, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한 비율(t/T)을 소정치 이상으로 할 필요가 있다.
구체적으로는, 본 실시양태에 따른 기판에 있어서, 상기 제2 유전체는 8 질량% 이상, 보다 바람직하게는 10 질량% 이상의 유리 망목 형성체 성분을 함유하는 것이 바람직하다. 상기 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만인 경우, 그 기판의 소성시에 상기 제2 유전체층이 충분히 연화할 수 없고, 전술한 바와 같은 기판의 소성시의 기재와 전극 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화하기에 충분한 유동성을 상기 제2 유전체층이 발휘할 수 없기 때문에 바람직하지 않다.
또한, 본 실시양태에 따른 기판에 있어서, 상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T은, 0.1 이상, 보다 바람직하게는 0.2 이상인 것이 바람직하다. 그 비율 t/T가 0.1 미만인 경우, 가령 상기 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상이라 하더라도, 전술한 바와 같은 기판의 소성시의 기재와 전극 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화하기에 충분한 유동성을 상기 제2 유전체가 발휘할 수 없기 때문에 바람직하지 않다.
또한, 상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T란, 예컨대, 기판 중에 복수의 상기 제1 유전체층이 배치되는 경우는, 이들 제1 유전체층의 상기 기판의 주면의 법선 방향에서의 두께의 합계치를 가리킨다. 구체적으로는, 예컨대, 기판 중에 2층의 상기 제1 유전체층이 배치되는 경우는, 이들 2층의 제1 유전체층의 상기 기판의 주면의 법선 방향에서의 두께를 각각 T1 및 T2로 하면, 상기 합계 두께 T는 T1+T2를 가리킨다. 마찬가지로, 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t는, 예컨대 기판 중에 복수의 상기 제2 유전체층이 배치되는 경우는, 이들 제2 유전체층의 상기 기판의 주면의 법선 방향에서의 두께의 합계치를 가리킨다. 구체적으로는, 예컨대 기판 중에 2층의 상기 제2 유전체층이 배치되는 경우는, 이들 2층의 제2 유전체층의 상기 기판의 주면의 법선 방향에서의 두께를 각각 t1 및 t2로 하면, 상기 합계 두께 t는 t1+t2를 가리킨다.
단, 상기 내층 전극이 갖는 상기 2개의 주면의 어디에도 접촉하지 않는 제2 유전체층이 기판 중에 존재하는 경우, 예컨대 상기 내층 전극이 갖는 상기 2개의 주면 중 한쪽의 주면에는 제1 유전체층이 접촉하고 있고, 그 제1 유전체층의 내층 전극과는 반대측에 제2 유전체층이 배치되어 있는 경우는, 그 제2 유전체층의 두께는 상기의 합계 두께 t에는 산입되지 않는다. 이것은, 상기 내층 전극이 갖는 상기 2개의 주면의 어디에도 접촉하지 않는 제2 유전체층은, 전술한 바와 같은 응력 완화의 달성에 기여하지 않기 때문이다.
이상과 같이, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 본 실시양태에 따른 기판에 있어서는, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상(구체적으로는 8 질량% 이상)으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한 비율(t/T)을 소정치 이상(구체적으로는 0.1 이상)으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있다.
또한, 본 실시양태에 따른 기판에 있어서는, 상기 내층 전극의 적어도 일부가, 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 갖기 때문에, 본 실시양태에 따른 기판을 사용하는 전자 회로를 포함하는 모듈의 전체적인 손실을 작게 할 수 있다.
그런데, 대용량 모듈에서는, 전술한 바와 같이, 예컨대 스위칭 소자의 스위칭 동작에 따라 발생하는 노이즈에 의해 스위칭 소자의 스위칭 동작에 이상이 생겨, 스위칭 소자 등의 파워 반도체 소자를 포함하는 파워 회로나 주변 회로를 파괴할 우려가 있다. 또한, 이러한 노이즈가 대용량 모듈의 외부로 누설되어, 대용량 모듈의 주변 기기의 동작에 영향을 미칠 우려도 있다. 게다가, 예컨대 Si 웨이퍼를 사용하는 종래의 IGBT나 MOSFET 등을 포함하는 파워 반도체 소자의 손실 개선책으로서, SiC 웨이퍼나 GaN 웨이퍼를 사용하는 새로운 타입의 파워 반도체 소자(예컨대 SiC-IGBT나 SiC-MOSFET, GaN-IGBT나 GaN-MOSFET 등)에서는, Si 웨이퍼를 사용하는 종래의 반도체 소자와 비교하여, 보다 높은 스위칭 주파수에서의 동작이 가능해지기 때문에, 대용량 모듈의 소형화가 가능해지는 이점이 있는 한편, 스위칭 주파수의 상승에 따라, 이들 반도체 소자로부터 발생하는 노이즈의 주파수도 상승하기 때문에, 노이즈에 기인하는 전술한 바와 같은 문제도 더욱 심각해진다. 따라서, 대용량 모듈에서는, 예컨대 스위칭 소자 등의 파워 반도체 소자로부터 발생하는 노이즈의 저감이 더욱 더 중요한 기술적 과제가 되고 있다.
상기와 같은 노이즈를 저감하기 위한 대책으로는, 전술한 바와 같이, 콘덴서(소위 「스너버 콘덴서」)를 파워 반도체에 병렬로 접속하는 것이 유효하다. 이러한 스너버 콘덴서에 의해 노이즈를 보다 유효하게 저감하기 위해서는, 전술한 바와 같이, 파워 반도체 소자와 스너버 콘덴서 사이의 거리를 짧게 할 필요가 있기 때문에, 대용량 모듈에 포함되는 기판의 내부에 스너버 콘덴서를 매설하는 구성이 바람직하다.
또한, 상기와 같이 기판의 내부에 매설된 스너버 콘덴서의 용량을 증대시켜 스너버 콘덴서로서 필요로 되는 용량을 확보하고자 하는 경우, 그 기판의 내부에 매설되는 스너버 콘덴서를 구성하는 도체 및 도체의 사이에 끼워지는 유전체의 적층수를 증대시킴으로써 스너버 콘덴서의 용량을 증대시키고자 하면, 그 기판의 두께가 증대되어, 그 기판을 이용하는 대용량 모듈의 소형 경량화에 방해가 될 우려가 있다. 따라서, 기판 중에 높은 유전률을 갖는 절연층(유전체층)을 형성하고, 그 유전체층을 이용하여 스너버 콘덴서를 구성함으로써, 기판의 내부에 매설되는 스너버 콘덴서를 구성하는 도체 및 도체의 사이에 끼워지는 유전체의 적층수를 증대시키지 않고(즉 그 기판의 두께를 증대시키지 않고), 스너버 콘덴서의 용량을 증대시키는 것이 바람직하다.
이러한 관점에서, 본 발명의 제2 실시양태는,
본 발명의 상기 제1 실시양태에 따른 기판으로서,
상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고,
상기 제1 유전체층이 콘덴서를 구성하고 있는
기판이다.
상기와 같이, 본 실시양태에 따른 기판에 있어서는, 상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고, 상기 제1 유전체층이 콘덴서를 구성하고 있다. 그 콘덴서의 구체적인 구성은, 예컨대 본 실시양태에 따른 기판이나 그 기판을 사용하여 구성되는 모듈의 설계 사양 등에 따라서 적절하게 설계할 수 있다. 예컨대, 본 실시양태에 따른 기판에 있어서는, 상기 제1 유전체층의 적어도 일부를 사이에 끼우도록, 도체 재료를 포함하는 적어도 한쌍의 전극을 배치함으로써, 그 기판 내에 콘덴서를 형성시킬 수 있다. 또한, 상기 적어도 한쌍의 전극의 적어도 한쪽의 전극이, 상기 제1 유전체층의 내부에 매설되어 있어도 좋고, 상기 제1 유전체층과 그 기판의 다른 구성 요소(예컨대 제2 유전체층, 내층 전극)의 계면에 배치되어 있어도 좋고, 또는 그 기판이 갖는 2개의 주면 중 어느 한쪽에 노출되어 있어도 좋다. 즉, 상기 적어도 한쌍의 전극의 적어도 한쪽의 전극은, 본 실시양태에 따른 기판이 구비하는 상기 내층 전극이어도 좋고, 또는 그 기판이 갖는 2개의 주면 중 어느 한쪽에 노출되도록 배치된 표면 전극이어도 좋다.
또한, 상기와 같이, 본 실시양태에 따른 기판에 있어서는, 상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고, 이러한 큰 유전률을 갖는 제2 유전체층과 상기 전극에 의해, 기판의 내부에 콘덴서를 형성한다. 이에 따라, 본 실시양태에 따른 기판에 있어서는, 기판의 내부에 매설되는 스너버 콘덴서를 구성하는 도체 및 도체의 사이에 끼워지는 유전체의 적층수를 증대시키지 않고(즉 그 기판의 두께를 증대시키지 않고), 스너버 콘덴서의 용량을 증대시킬 수 있다. 따라서, 본 실시양태에 따른 기판에 의하면, 그 기판을 이용하는 대용량 모듈의 소형 경량화에 방해가 되지 않고, 스너버 콘덴서의 용량을 증대시킬 수 있다.
그런데, 본 발명에 따른 기판에 있어서는, 전술한 바와 같이, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 제2 유전체층의 합계 두께 t의 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 제1 유전체층의 합계 두께 T에 대한 비율 t/T를 소정치 이상으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성하는 것을 가능하게 하고 있다.
상기 유리 망목 형성체 성분은, 전자 회로 기판으로서의 요구 특성, 특히 대용량 모듈에서 사용되는 전자 회로 기판으로서의 요구 특성에 악영향을 미치지 않고, 그 기판의 소성시에 제2 유전체층이 충분히 연화되어, 전술한 바와 같은 기판의 소성시의 기재와 전극 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화하기에 충분한 유동성을 제2 유전체층이 발휘시키는 것이 가능한 한, 어떠한 조성을 갖는 유리 망목 형성체 성분이어도 좋다. 즉, 상기 유리 망목 형성체 성분으로는, 그 기술분야에서 공지된 여러가지 유리 망목 형성체를 사용할 수 있다. 이러한 유리 망목 형성체로는, 예컨대, 규소(Si), 붕소(B), 게르마늄(Ge), 인(P), 비소(As) 및 바나듐(V) 등의 각각의 산화물이 알려져 있다. 주요한 유리 망목 형성체 성분으로는, 예컨대 이산화규소(SiO2) 및 삼산화이붕소(B2O3)의 적어도 어느 하나를 포함하는 유리 망목 형성체 성분을 들 수 있다.
따라서, 본 발명의 제3 실시양태는,
본 발명의 상기 제1 또는 상기 제2 실시양태의 어느 하나에 따른 기판으로서,
상기 유리 망목 형성체 성분이, 이산화규소(SiO2) 및 삼산화이붕소(B2O3)의 적어도 어느 하나를 포함하는
기판이다.
상기와 같이, 본 실시양태에 따른 기판에 있어서, 상기 유리 망목 형성체 성분이, 이산화규소(SiO2) 및 삼산화이붕소(B2O3)의 적어도 어느 하나를 포함한다. 즉, 상기 유리 망목 형성체 성분은, 이산화규소(SiO2) 및 삼산화이붕소(B2O3)의 어느 한쪽만을 포함하는 유리 망목 형성체 성분이어도 좋고, 이들 양쪽을 포함하는 유리 망목 형성체 성분이어도 좋다.
그런데, 전술한 바와 같이, 상기 내층 전극에 포함되는 도체 재료는, 본 발명에 따른 기판의 제조 과정에 있어서, 예컨대, 도체 패턴의 변형이나 도전 특성의 열화 등의 문제가 생기지 않고, 결과적으로 얻어지는 도체 패턴에 있어서 양호한 도전성을 나타내는 것인 한, 그 기술분야에서 공지된 여러가지 도체 재료에서 적절하게 선택할 수 있다. 어느 경우라도, 상기 내층 전극은, 본 발명에 따른 기판을 이용하는 모듈에서의 손실의 저감이라는 관점에서, 작은 전기 저항을 갖는 양호한 도체로 이루어진 것이 바람직하다.
따라서, 본 발명의 제4 실시양태는,
본 발명의 상기 제1 내지 상기 제3 실시양태의 어느 하나에 따른 기판으로서,
상기 도체 재료가, 금(Au), 은(Ag) 및 동(Cu)의 적어도 어느 1종을 포함하는
기판이다.
상기와 같이, 본 실시양태에 따른 기판에 있어서는, 상기 도체 재료가, 금(Au), 은(Ag) 및 동(Cu)의 적어도 어느 1종을 포함한다. 이에 따라, 본 실시양태에 따른 기판에서의 손실을 저감할 수 있고, 결과적으로 본 실시양태에 따른 기판을 사용하는 모듈의 전체적인 손실도 저감할 수 있다.
이상, 본 발명에 따른 기판으로서의 몇가지 실시양태에 관해 설명해 왔지만, 전술한 바와 같이, 본 발명의 범위에는, 이들 실시양태를 비롯한 여러가지 실시양태 및 이들의 변형예에 따른 기판의 제조방법도 또한 포함된다. 따라서, 본 발명에 따른 기판으로서의 전술한 실시양태에 대응하는 기판의 제조방법으로서의 실시양태에 관해 이하에 열거한다. 단, 이들 제조방법의 설명에서 언급되는 기판 및 기판의 구성요소에 관한 설명은, 본 발명에 따른 기판으로서의 전술한 실시양태에 관한 설명에서 이미 설명했기 때문에, 여기서는 반복하여 설명하지 않는다.
즉, 본 발명의 제5 실시양태는,
주로 세라믹을 포함하는 기재와,
상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극
을 동시에 소성하여 기판을 얻는
기판의 제조방법으로서,
상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
상기 내층 전극의 적어도 일부가, 상기 기판의 주면에 대략 평행한 2개의 주면을 가지며, 또한 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 가지며,
상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인
기판의 제조방법이다.
다음으로, 본 발명의 제6 실시양태는,
본 발명의 상기 제5 실시양태에 따른 기판의 제조방법으로서,
상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고,
상기 제1 유전체층이 콘덴서를 구성하고 있는
기판의 제조방법이다.
또한, 본 발명의 제7 실시양태는,
본 발명의 상기 제5 또는 상기 제6 실시양태의 어느 하나에 따른 기판의 제조방법으로서,
상기 유리 망목 형성체 성분이, 이산화규소(SiO2) 및 삼산화이붕소(B2O3)의 적어도 어느 하나를 포함하는
기판의 제조방법이다.
또한, 본 발명의 제8 실시양태는,
본 발명의 상기 제5 내지 상기 제7 실시양태의 어느 하나에 따른 기판의 제조방법으로서,
상기 도체 재료가, 금(Au), 은(Ag) 및 동(Cu)의 적어도 어느 1종을 포함하는
기판의 제조방법이다.
이상과 같이, 본 발명의 몇가지 실시양태에 따른 기판의 제조방법에 의하면, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 기판에 있어서, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서 상기 내층 전극과 접촉하는 유전체층에서의 유리 망목 형성체 성분의 함유율을 소정치 이상(구체적으로는 8 질량% 이상)으로 하고, 또한 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 (제2)유전체층의 합계 두께(t)의 그 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하지 않는 (제1)유전체층의 합계 두께(T)에 대한 비율(t/T)을 소정치 이상(구체적으로는 0.1 이상)으로 함으로써, 상기 내층 전극의 적어도 일부가, 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 갖는 경우에도, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있다. 그 결과, 본 실시양태에 따른 기판의 제조방법에 의하면, 저손실화를 달성하면서, 신뢰성이 높은 전자 회로 기판을 제공할 수 있다.
이하, 본 발명의 몇가지 실시양태에 따른 기판의 구성 등에 관해, 첨부 도면 등을 참조하면서 설명한다. 단, 이하의 설명은 어디까지나 예시를 목적으로 하는 것이며, 본 발명의 범위가 이하의 설명에 한정되는 것으로 해석되어서는 안된다.
실시예
1. 본 발명의 실시양태에 따른 기판을 포함하는 대용량 모듈의 구성
전술한 바와 같이, 도 4는, 본 발명의 하나의 실시양태에 따른 기판을 포함하는 대용량 모듈의 구성을 나타내는 모식도이다. 도 4에 나타낸 바와 같이, 본 발명의 하나의 실시양태에 따른 기판(210)을 포함하는 대용량 모듈(200)은, 다이오드(221) 및 파워 IC(222)가 배치된 절연 기판(220), 및 기판(210)을 포함한다. 또한, 절연 기판(220)의, 다이오드(221) 및 파워 IC(222)가 배치된 측과는 반대의 측에는, 방열 베이스(223)를 통해 히트 싱크(224)가 배치되어 있다.
한편, 그 기판(210)의 절연 기판(220)에 대향하는 측과는 반대의 측에는, 히트 싱크(215), 메인 단자(216) 및 제어 단자(217)가 각각 배치되어 있다. 또한, 그 기판(210)은, 제1 유전체층(211) 및 제2 유전체층(212)을 구비하고, 기판의 내부에 내층 전극(213), 기판의 주면에 표면 전극(214)을 각각 구비하고 있다. 또한, 그 기판(210)에 있어서, 제1 유전체층(211)은, 제2 유전체층(212)을 구성하는 제2 유전체보다 높은 유전률을 갖는 제1 유전체에 의해 구성되어 있다. 따라서, 제1 유전체층(211)은, 그 기판(210)의 내부에 형성되는 콘덴서를 구성하는 유전체로서 기능할 수 있다. 한편, 제2 유전체층(212)은, 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유한다. 또한, 그 기판(210)의 주면의 법선 방향에서의 내층 전극(213)의 두께는, 전술한 바와 같이 50 ㎛ 이상이다. 또한, 내층 전극(213)의 그 기판(210)의 주면에 대략 평행한 2개의 주면 중, 히트 싱크(215)측의 주면은 제1 유전체층(211)과 접촉하고 있고, 절연 기판(220)측의 주면은 제2 유전체층(212)과 접촉하고 있다.
상기 구성에 의해, 도 4에 나타내는 대용량 모듈(200)에서는, 다이오드(221) 및 파워 IC(222)로부터 발생하는 열을, 히트 싱크(215 및 224)에 의해 효율적으로 외부로 방출할 수 있다. 또한, 제1 유전체층(211)을 유전체로 하는 콘덴서를 그 기판(210)의 내부에 매설함으로써, 파워 IC(222)와 콘덴서를 접속하는 전기적 경로를 짧게 할 수 있기 때문에, 파워 IC(222)로부터 발생하는 노이즈를 저감할 수 있을 뿐만 아니라, 그 노이즈에 기인하여 발생하는 서지 전압의 증대도 억제할 수 있다.
또한, 도 4에 나타내는 대용량 모듈(200)에서는, 내층 전극(213)의 두께가 충분히 크기(50 ㎛ 이상) 때문에, 그 기판(210)에서의 손실의 증대를 억제할 수 있다. 게다가, 내층 전극(213)의 그 기판(210)의 주면에 대략 평행한 2개의 주면 중 절연 기판(220)측의 주면은, 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 제2 유전체층(212)과 접촉하고 있다. 이에 따라, 그 기판(210)의 소성시에, 내층 전극(213)과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 제2 유전체층(212)이 완화할 수 있다. 그 결과, 그 기판(210)에서는, 상기와 같이 두꺼운(50 ㎛ 이상) 내층 전극(213)이 내부에 매설되어 있음에도 불구하고, 그 기판(210)의 소성시에 기재에 균열이 생기는 등의 문제가 저감된다. 따라서, 그 기판(210)에 의하면, 기재에 생긴 균열을 통해 수분이 들어가 내층 전극의 부식이나 내절연성의 저하로 이어지거나, 나아가 내층 전극의 단선으로 이어지거나 하는 문제를 저감하여, 대용량 모듈(200)의 신뢰성을 높일 수 있다.
2. 기판의 구조 및 유전체의 조성에 의한 균열의 발생 상황의 차이
본 실시예에서는, 기판의 여러가지 구조와 유전체의 여러가지 조성의 조합에 의한, 기판에서의 균열의 발생 상황의 차이에 관해 검토했다. 구체적으로는, 내층 전극과 제2 유전체층의 접촉 상황, 제1 유전체층에 대한 제2 유전체층의 두께의 비율(t/T) 및 내층 전극의 두께가 상이한 여러가지 구조를 갖는 기판에 있어서, 상이한 조성을 갖는 제1 유전체 및 제2 유전체를 사용하여 각종 기판 샘플을 제조하고, 개개의 기판 샘플에서의 소성후의 균열의 발생 상황에 관해 각각 평가했다.
또한, 개개의 기판 샘플의 제조방법에 관해서는, 당업자에게 명확하고, 또한 본 발명의 각종 실시양태에 관한 전술한 기재에서 이미 설명한 바와 같기 때문에, 여기서의 설명은 생략한다. 한편, 개개의 기판 샘플에서의 소성후의 균열의 발생 상황은, 초음파 탐상 시험에 의해 평가했다. 본 실시예에서의 균열의 발생 상황의 평가에 이용한 각종 기판 샘플의 구조 및 각종 유전체의 조성에 관해, 이하에 상세히 설명한다.
(1) 기판 샘플용의 각종 구조
전술한 바와 같이, 도 5는, 본 발명의 여러가지 실시예 및 비교예에 따른 기판 샘플용의 각종 구조를 나타내는 모식도이다. 또한, 설명을 용이하게 하기 위해, 여기서는, 기판이 갖는 2개의 주면 중, 대용량 모듈에 삽입되었을 때에 파워 IC 등의 파워 반도체에 대향하는 측(즉 도 5에서의 하측)의 주면을 제1 표면, 제1 표면과는 반대측(즉 도 5에서의 상측)의 주면을 제2 표면으로 칭한다. 도 5에 나타내는 기판 구조(a) 내지 (f)에서는, 제1 표면에 있어서 노출되는 제1 표면 전극, 제2 표면에 있어서 노출되는 제2 표면 전극 및 그 기판의 내부에 매설되는 내층 전극이 각각 설치되어 있다. 또한, 이러한 전극의 구성에 관해서는, 도 5에 나타내는 모든 기판 구조 (a) 내지 (f)에서 공통으로 한다.
우선, 기판 구조(a)에서는, 도 5의 (a)에 나타낸 바와 같이, 내층 전극의 제2 표면측의 주면으로부터 기판의 제2 표면까지의 영역은 제1 유전체층에 의해 구성되고, 내층 전극의 제2 표면측의 주면으로부터 기판의 제1 표면까지의 영역은 제2 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(a)에서는, 내층 전극의 제2 표면측의 주면은 제1 유전체층과 접촉하고, 제1 표면측의 주면(및 측면)은 제2 유전체층과 접촉하고 있다. 따라서, 기판 구조(a)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는 한, 본 발명의 하나의 실시양태에 따른 기판의 구조에 해당한다. 또한, 기판 구조(a)에서는, 제1 유전체층의 합계 두께 T는 내층 전극의 제2 표면측의 주면과 기판의 제2 표면과의 거리에 해당하고, 제2 유전체층의 합계 두께 t는 내층 전극의 제1 표면측의 주면과 기판의 제1 표면과의 거리에 해당한다.
다음으로, 기판 구조(b)에서는, 도 5의 (b)에 나타낸 바와 같이, 내층 전극의 제1 표면측의 주면으로부터 기판의 제2 표면까지의 영역은 제2 유전체층에 의해 구성되고, 내층 전극의 제1 표면측의 주면으로부터 기판의 제1 표면까지의 영역은 제1 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(b)에서는, 내층 전극의 제1 표면측의 주면은 제1 유전체층과 접촉하고, 제2 표면측의 주면(및 측면)은 제2 유전체층과 접촉하고 있다. 따라서, 기판 구조(b)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는 한, 본 발명의 다른 하나의 실시양태에 따른 기판의 구조에 해당한다. 또한, 기판 구조(b)에서는, 제1 유전체층의 합계 두께 T는 내층 전극의 제2 표면측의 주면과 기판의 제1 표면과의 거리에 해당하고, 제2 유전체층의 합계 두께 t는 내층 전극의 제2 표면측의 주면과 기판의 제2 표면과의 거리에 해당한다.
또한, 기판 구조(c)에서는, 도 5의 (c)에 나타낸 바와 같이, 내층 전극의 제2 표면측의 주면으로부터, 그 주면과 기판의 제2 표면의 중간에 위치하는 그 주면에 대략 평행한 평면(이하 「중간면 1」로 칭함)까지의 영역은 제1 유전체층에 의해 구성되고, 기판의 내부의 그 밖의 영역은 제2 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(c)에서는, 내층 전극의 제2 표면측의 주면은 제1 유전체층과 접촉하고, 제1 표면측의 주면(및 측면)은 제2 유전체층과 접촉하고 있다. 따라서, 기판 구조(c)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는 한, 본 발명의 다른 하나의 실시양태에 따른 기판의 구조에 해당한다. 또한, 기판 구조(c)에서는, 제1 유전체층의 합계 두께 T는 내층 전극의 제2 표면측의 주면과 상기 중간면 1과의 거리에 해당하고, 제2 유전체층의 합계 두께 t는 내층 전극의 제1 표면측의 주면과 기판의 제1 표면과의 거리에 해당한다.
또한, 기판 구조(d)에서는, 도 5의 (d)에 나타낸 바와 같이, 내층 전극의 제1 표면측의 주면으로부터, 내층 전극의 제1 표면측의 주면과 기판의 제2 표면의 중간에 위치하는 그 주면에 대략 평행한 평면(이하 「중간면 2」로 칭함)까지의 영역은 제1 유전체층에 의해 구성되고, 기판의 내부의 그 밖의 영역은 제2 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(d)에서는, 내층 전극의 제2 표면측의 주면(및 측면)은 제1 유전체층과 접촉하고, 제1 표면측의 주면은 제2 유전체층과 접촉하고 있다. 따라서, 기판 구조(d)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는 한, 본 발명의 다른 하나의 실시양태에 따른 기판의 구조에 해당한다. 또한, 기판 구조(d)에서는, 제1 유전체층의 합계 두께 T는 내층 전극의 제2 표면측의 주면과 상기 중간면 2와의 거리에 해당하고, 제2 유전체층의 합계 두께 t는 내층 전극의 제1 표면측의 주면과 기판의 제1 표면과의 거리에 해당한다.
또한, 기판 구조(e)에서는, 도 5의 (e)에 나타낸 바와 같이, 내층 전극의 제2 표면측의 주면과 기판의 제2 표면의 중간에 위치하는 그 주면에 대략 평행한 평면(이하 「중간면 3」으로 칭함)으로부터, 중간면 3과 기판의 제2 표면의 중간에 위치하는 그 주면에 대략 평행한 평면(이하 「중간면 4」로 칭함)까지의 영역은 제1 유전체층에 의해 구성되고, 기판의 내부의 그 밖의 영역은 제2 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(e)에서는, 내층 전극의 제1 표면측의 주면 및 제2 표면측의 주면(및 측면)은 모두 제2 유전체층과 접촉하고 있다. 따라서, 기판 구조(e)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는 한, 본 발명의 다른 하나의 실시양태에 따른 기판의 구조에 해당한다. 또한, 기판 구조(e)에서는, 제1 유전체층의 합계 두께 T는 상기 중간면 3과 상기 중간면 4와의 거리에 해당하고, 제2 유전체층의 합계 두께 t는 내층 전극의 제1 표면측의 주면과 기판의 제1 표면과의 거리(t2)와 내층 전극의 제2 표면측의 주면과 상기 중간면 3과의 거리(t1)의 합에 해당한다(t=t1+t2).
한편, 기판 구조(f)에서는, 도 5의 (f)에 나타낸 바와 같이, 내층 전극의 제2 표면측의 주면과 기판의 제2 표면의 중간에 위치하는 그 주면에 대략 평행한 평면(이하 「중간면 5」로 칭함)으로부터, 기판의 제1 표면까지의 영역은 제1 유전체층에 의해 구성되고, 상기 중간면 5로부터 기판의 제2 표면까지의 영역은 제2 유전체층에 의해 구성되어 있다. 그 결과, 기판 구조(f)에서는, 내층 전극의 제1 표면측의 주면 및 제2 표면측의 주면(및 측면)은 모두 제1 유전체층과 접촉하고 있고, 제2 유전체층과 접촉하지 않는다. 따라서, 기판 구조(f)의 구성은, 다른 요건(각 유전체층의 두께 및 제2 유전체에서의 유리 망목 형성체 성분의 함유율)이 만족되는지의 여부에 상관없이, 본 발명의 실시양태에 따른 기판의 구조에는 해당하지 않는다(즉 비교예에 따른 구조이다). 또한, 기판 구조(f)에서는, 제1 유전체층의 합계 두께 T는 상기 중간면 5와 기판의 제1 표면과의 거리에 해당하고, 제2 유전체층의 합계 두께 t는, 내층 전극의 주면과 접촉하는 제2 유전체층이 존재하지 않기 때문에 0(제로)이 된다(t=0(제로)).
또한, 상기 각종 기판 구조 중 기판 구조(c), (d) 및 (e)에서는, 모두 기판의 제1 표면에 가장 가까운 영역이 제2 유전체층에 의해 구성되어 있지만, 상기와 같이 이들 제2 유전체층의 두께는 제2 유전체층의 합계 두께 t에 산입되지 않는다. 이것은, 전술한 바와 같이, 내층 전극이 갖는 2개의 주면의 어디에도 접촉하지 않는 제2 유전체층은, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화할 수 없기 때문이다.
(2) 제1 유전체로서의 각종 유전체 원재료의 조성
다음으로, 본 실시예에서는, 전술한 각종 기판의 제1 유전체층을 구성하는 제1 유전체로서, 이하에 나타내는 2종류의 유전체 원재료를 준비했다.
《유전체 원재료 1-1》
BaCO3, TiO2, Nd2O3 및 Bi2O3의 혼합물을 1100℃에서 가소하여 0.16BaOㆍ0.675TiO2ㆍ0.14Nd2O3ㆍ0.025Bi2O3를 합성한 후 분쇄했다. 이 분쇄물에 대하여, 2 중량%의 폴리실리케이트계 유리 분쇄물을 소성 조제로서 혼합한 것을 제1 유전체의 원재료 1-1로 했다. 또한, 이 유전체 원재료 1-1을 900℃에서 소성한 것의 유전률은 80이었다.
《유전체 원재료 1-2》
등몰의 BaCO3 및 TiO2의 혼합물을 1100℃에서 가소하여 BaTiO3을 합성한 후 분쇄했다. 이 분쇄물에 대하여, 합계로 6 질량%의 Bi2O3, CuO 및 ZnO의 혼합물을 부성분으로서 더한 것을 제1 유전체의 원재료 1-2로 했다. 또한, 이 유전체 원재료 1-2를 900℃에서 소성한 것의 유전률은 2000이었다.
(3) 제2 유전체로서의 각종 유전체 재료의 조성
다음으로, 본 실시예에서는, 전술한 각종 기판의 제2 유전체층을 구성하는 제2 유전체로서, 이하에 나타내는 13종류의 유전체 원재료를 준비했다.
《유전체 원재료 2-1-1 내지 10》
BaCO3, TiO2 및 ZnO의 혼합물을 1100℃에서 가소하여 BaOㆍ4.5TiO2ㆍ1.5ZnO를 합성한 후 분쇄했다. 이 분쇄물에 대하여, SiO2, H3BO3 및 ZnO에 필요에 따라서 GeO2 또는 P2O5를 더하여 유리화하고 분쇄한 것을 더하여, 제2 유전체의 원재료 2-1-1 내지 10으로 했다. 이렇게 하여 얻어진 10종류의 유전체 원재료에서의 B2O3 및 SiO2의 첨가율[질량%]을 표 1에 나타낸다. 또한, 이들 유전체 원재료를 900℃에서 소성한 것의 유전률은, 주로 상기 유리 망목 형성체 성분의 첨가율에 따라서 변화하지만, 모두 전술한 제1 유전체의 원재료보다 작고, 15 내지 35의 범위의 유전률을 나타냈다.
《유전체 원재료 2-2》
H3BO3, SiO2, Al2O3 및 CaCO3의 혼합물을 1450℃에서 용융시켜 0.09B2O3ㆍ0.58SiO2ㆍ0.06Al2O3ㆍ0.27CaO의 조성을 갖는 유리 망목 형성체로 한 후 분쇄했다. 이 분쇄물 60 질량%에 대하여, 알루미나 분말 40 질량%를 혼합하여 제2 유전체의 원재료 2-2로 했다. 또한, 이 유전체 원재료를 900℃에서 소성한 것의 유전률은 8이며, 전술한 제1 유전체의 원재료보다 작은 유전률을 나타냈다.
《유전체 원재료 2-3》
BaCO3, Al2O3, SiO2, ZnO 및 Bi2O3의 혼합물을 1100℃에서 가소한 후 분쇄했다. 이 분쇄물에, SiO2 및 H3BO3에 ZnO를 더하여 유리화하고 분쇄한 것을 2 질량%가 되도록 더하여, 0.44BaOㆍ0.43SiO2ㆍ0.03Al2O3ㆍ0.03Bi2O3ㆍ0.06ZnOㆍ0.01B2O3의 조성을 갖는 제2 유전체의 원재료 2-3으로 했다. 또한, 이 유전체 원재료를 900℃에서 소성한 것의 유전률은 7이며, 전술한 제1 유전체의 원재료보다 작은 유전률을 나타냈다.
《유전체 원재료 2-4》
H3BO3, SiO2 및 ZnO의 혼합물을 1400℃에서 용융시켜 0.25B2O3ㆍ0.10SiO2ㆍ0.65ZnO의 조성을 갖는 유리 망목 형성체로 한 후 분쇄했다. 이 분쇄물 40 질량%에 대하여, 알루미나 분말 60 질량%를 혼합하여 제2 유전체의 원재료 2-4로 했다. 또한, 이 유전체 원재료를 900℃에서 소성한 것의 유전률은 8이며, 전술한 제1 유전체의 원재료보다 작은 유전률을 나타냈다.
(3) 각종 기판 샘플의 제조
이상에서 설명한 각종 기판 구조 및 각종 유전체 원재료를 적용하고, 5 내지 500 ㎛의 두께를 갖는, 도체 패턴이 내부에 매설 또는 표면에 형성된 유전체 재료의 시트 및/또는 도체 패턴이 없는 유전체 재료의 시트를 필요한 매수만큼 적층하여, 각종 기판 샘플을 제조했다. 이 때, 제1 유전체층에 대한 제2 유전체층의 두께의 비율(t/T) 및 내층 전극의 두께를 변경하여 각종 기판 샘플을 제조하고, 개개의 기판 샘플에서의 소성후의 균열의 발생 상황에 관해 각각 평가했다. 본 실시예에서 제조한 각종 기판 샘플에서의 기판 구조, 내층 전극의 두께, 제1 유전체 및 제2 유전체의 조성 및 두께 비율(t/T) 및 기판 소성후의 균열의 유무에 관해, 이하의 표 1에 열거한다.
Figure pct00001
(4) 각종 기판 샘플의 평가
A) 비교예 A1 내지 A7 및 실시예 A1 내지 A10
표 1에 나타낸 바와 같이, 비교예 A1 내지 A7 및 실시예 A1 내지 A10에 따른 기판 샘플은, 전술한 기판 구조(a)에서, 제1 유전체층으로는 전술한 유전체 원재료 1-1을 사용하고, 제2 유전체층으로는 전술한 유전체 원재료 2-1-1 내지 4, 2-1-9 및 10, 2-2 내지 2-4를 사용하여 제조했다. 또한, 비교예 A1 내지 A7 및 실시예 A1 내지 A10에 따른 기판 샘플에서는, 기본적으로 내층 전극의(기판의 주면의 법선 방향에서의) 두께는 200 ㎛로 일정하게 하고, 제1 유전체층의 두께(T)에 대한 제2 유전체층의 두께(t)의 비율(t/T)(「두께비」라고도 칭함)도 0.1로 일정하게 했다. 단, 두께비(t/T)에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 실시예 A5, A6 및 A7에 따른 기판 샘플 및 비교예 A3, A5, A6 및 A7에 따른 기판 샘플에서는, 두께비(t/T)의 값을 각각 0.2, 0.4 및 1.0 및 0.09, 0.08, 0.09 및 0.08로 했다. 또한, 내층 전극의 두께에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 비교예 A4에 따른 기판 샘플에서는, 내층 전극의 두께를 40 ㎛로 했다.
표 1에 나타내는 비교예 A1 및 A2 및 실시예 A1 내지 A10에 따른 기판 샘플에 관한 평가 결과에서도 분명한 바와 같이, 50 ㎛ 이상의 내층 전극의 두께 및 0.1 이상의 두께비(t/T)를 가지며, 내층 전극의 적어도 한쪽의 주면이 제2 유전체층과 접촉하는 기판 구조(a)에서도, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만인 경우는, 소성후의 기판에서 균열이 보였다(비교예 A1 및 A2). 한편, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상인 경우는, 소성후의 기판에서 균열이 보이지 않았다(실시예 A1 내지 A10). 또한, 실시예 A1 내지 A10에 따른 기판 샘플 중에서, 유리 망목 형성체 성분에서의 추가 성분으로서, 각각 GeO2 및 P2O5를 포함하는 실시예 A8 내지 A9에 따른 기판 샘플에서도, 이들 추가 성분을 포함하지 않는 실시예 A1 내지 A7 및 A10에 따른 기판 샘플과 마찬가지로, 소성후의 기판에서 균열이 보이지 않았다. 이와 같이, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율은 8 질량% 이상인 것이 바람직하다는 것이 확인되었다.
또한, 두께비(t/T)가 상이한 점을 제외하고 동일한 구성을 갖는 실시예 A1 및 A5 내지 A7 및 비교예 A3에 따른 기판 샘플의 비교에서, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 두께비(t/T)가 0.1 이상인 것이 바람직하다는 것이 확인되었다. 마찬가지로, 두께비(t/T)가 상이한 점을 제외하고 동일한 구성을 갖는, 실시예 A3에 따른 기판 샘플과 비교예 A5에 따른 기판 샘플의 쌍, 실시예 A4에 따른 기판 샘플과 비교예 A6에 따른 기판 샘플의 쌍, 및 실시예 A10에 따른 기판 샘플과 비교예 A7에 따른 기판 샘플의 쌍에서의 비교에서도, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 두께비(t/T)가 0.1 이상인 것이 바람직하다는 것이 다시 확인되었다.
또한, 비교예 A4에 따른 기판 샘플에서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만(구체적으로는 5.5 질량%)임에도 불구하고, 소성후의 기판에서 균열이 보이지 않았다. 이것은, 비교예 A4에 따른 기판 샘플에서는, 내층 전극의 두께가 40 ㎛로 작기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력이 원래 작기 때문이라고 생각된다.
B) 비교예 B1 내지 B3 및 실시예 B1 내지 B3
표 1에 나타낸 바와 같이, 비교예 B1 내지 B3 및 실시예 B1 내지 B3에 따른 기판 샘플은, 전술한 기판 구조(b) 및 (c)에서, 제1 유전체층으로는 전술한 유전체 원재료 1-1을 사용하고, 제2 유전체층으로는 전술한 유전체 원재료 2-1-5 내지 8을 사용하여 제조했다. 또한, 비교예 B1 내지 B3 및 실시예 B1 내지 B3에 따른 기판 샘플에서도, 기본적으로 내층 전극의 두께는 200 ㎛로 일정하게 하고, 두께비(t/T)도 0.1로 일정하게 했다. 단, 두께비(t/T)에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 실시예 B3 및 비교예 B3에 따른 기판 샘플에서는, 두께비(t/T)의 값을 각각 0.2 및 0.07로 했다. 또한, 실시예 B3에 따른 기판 샘플에서는, 내층 전극의 두께를 100 ㎛로 했다.
표 1에 나타내는 비교예 B1 내지 B3 및 실시예 B1 내지 B3에 따른 기판 샘플에 관한 평가 결과에서도 분명한 바와 같이, 50 ㎛ 이상의 내층 전극의 두께 및 0.1 이상의 두께비(t/T)를 가지며, 내층 전극의 적어도 한쪽의 주면이 제2 유전체층과 접촉하는 기판 구조(b) 및 (c)에서도, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만인 경우는, 소성후의 기판에서 균열이 보였다(비교예 B1 및 B2). 한편, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상인 경우는, 소성후의 기판에서 균열이 보이지 않았다(실시예 B1 및 B2). 이와 같이, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율은 8 질량% 이상인 것이 바람직하다는 것이 다시 확인되었다.
또한, 실시예 B3에 따른 기판 샘플은, 내층 전극의 두께가 100 ㎛로 작고, 두께비(t/T)가 0.2로 큰 점을 제외하고, 실시예 B2에 따른 기판 샘플과 동일한 구성을 갖는다. 이러한 구성을 갖는 실시예 B3에 따른 기판 샘플에서는, 소성후의 기판에서 균열이 보이지 않았다. 이것은, 내층 전극의 두께가 100 ㎛로 비교적 작은 한편, 두께비(t/T)가 0.2로 비교적 크기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력이 충분히 완화되었기 때문이라고 생각된다. 또한, 비교예 B3에 따른 기판 샘플은, 두께비(t/T)가 0.07로 작은 점을 제외하고, 실시예 B1에 따른 기판 샘플과 동일한 구성을 갖는다. 이러한 구성을 갖는 비교예 B3에 따른 기판 샘플에서는, 소성후의 기판에서 균열이 보였다. 이것은, 두께비(t/T)가 0.07로 작기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력이 충분히 완화되지 않았기 때문이라고 생각된다.
D) 비교예 D1 내지 D4 및 실시예 D1 및 D2
표 1에 나타낸 바와 같이, 비교예 D1 내지 D4 및 실시예 D1 및 D2에 따른 기판 샘플은, 전술한 기판 구조(d)에서, 제1 유전체층으로는 전술한 유전체 원재료 1-2를 사용하고, 제2 유전체층으로는 전술한 유전체 원재료 2-1-1 내지 4를 사용하여 제조했다. 또한, 비교예 D1 내지 D4 및 실시예 D1 및 D2에 따른 기판 샘플에서는, 기본적으로 내층 전극의 두께는 100 ㎛로 일정하게 하고, 두께비(t/T)도 0.1로 일정하게 했다. 단, 두께비(t/T)에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 비교예 D3에 따른 기판 샘플에서는, 두께비(t/T)의 값을 0.06으로 했다. 또한, 내층 전극의 두께에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 비교예 D4에 따른 기판 샘플에서는, 내층 전극의 두께를 40 ㎛로 했다.
표 1에 나타내는 비교예 D1 내지 D4 및 실시예 D1 및 D2에 따른 기판 샘플에 관한 평가 결과에서도 분명한 바와 같이, 50 ㎛ 이상의 내층 전극의 두께 및 0.1 이상의 두께비(t/T)를 가지며, 내층 전극의 적어도 한쪽의 주면이 제2 유전체층과 접촉하는 기판 구조(d)에서도, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만인 경우는, 소성후의 기판에서 균열이 보였다(비교예 D1 및 D2). 한편, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상인 경우는, 소성후의 기판에서 균열이 보이지 않았다(실시예 D1 및 D2). 이와 같이, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율은 8 질량% 이상인 것이 바람직하다는 것이 다시 확인되었다.
또한, 두께비(t/T)가 상이한 점을 제외하고 동일한 구성을 갖는 실시예 D1 및 비교예 D3에 따른 기판 샘플의 비교에서, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 두께비(t/T)가 0.1 이상인 것이 바람직하다는 것이 확인되었다. 또한, 비교예 D4에 따른 기판 샘플에서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만(구체적으로는 5.5 질량%)임에도 불구하고, 소성후의 기판에서 균열이 보이지 않았다. 이것은, 비교예 D4에 따른 기판 샘플에서는, 내층 전극의 두께가 40 ㎛로 작기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력이 원래 작기 때문이라고 생각된다.
E) 비교예 E1 내지 E4 및 실시예 E1 및 E2
표 1에 나타낸 바와 같이, 비교예 E1 내지 E4 및 실시예 E1 및 E2에 따른 기판 샘플은, 전술한 기판 구조(e)에서, 제1 유전체층으로는 전술한 유전체 원재료 1-2를 사용하고, 제2 유전체층으로는 전술한 유전체 원재료 2-1-5 내지 8을 사용하여 제조했다. 또한, 비교예 E1 내지 E4 및 실시예 E1 및 E2에 따른 기판 샘플에서는, 기본적으로 내층 전극의 두께는 50 ㎛로 일정하게 하고, 두께비(t/T)도 0.1로 일정하게 했다. 단, 두께비(t/T)에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 비교예 E3에 따른 기판 샘플에서는, 두께비(t/T)의 값을 0.08로 했다. 또한, 내층 전극의 두께에 의한 균열의 발생 상황에 대한 영향을 조사하기 위해, 비교예 E4에 따른 기판 샘플에서는, 내층 전극의 두께를 40 ㎛로 했다.
표 1에 나타내는 비교예 E1 내지 E4 및 실시예 E1 및 E2에 따른 기판 샘플에 관한 평가 결과에서도 분명한 바와 같이, 50 ㎛ 이상의 내층 전극의 두께 및 0.1 이상의 두께비(t/T)를 가지며, 내층 전극의 적어도 한쪽의 주면이 제2 유전체층과 접촉하는 기판 구조(e)에서도, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만인 경우는, 소성후의 기판에서 균열이 보였다(비교예 E1 및 E2). 한편, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상인 경우는, 소성후의 기판에서 균열이 보이지 않았다(실시예 E1 및 E2). 이와 같이, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율은 8 질량% 이상인 것이 바람직하다는 것이 다시 확인되었다.
또한, 두께비(t/T)가 상이한 점을 제외하고 동일한 구성을 갖는 실시예 E1 및 비교예 E3에 따른 기판 샘플의 비교에서, 소성후의 기판에서의 균열의 발생을 억제하기 위해서는, 두께비(t/T)가 0.1 이상인 것이 바람직하다는 것이 확인되었다. 또한, 비교예 E4에 따른 기판 샘플에서는, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 미만(구체적으로는 5.3 질량%)임에도 불구하고, 소성후의 기판에서 균열이 보이지 않았다. 이것은, 비교예 E4에 따른 기판 샘플에서는, 내층 전극의 두께가 40 ㎛로 작기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력이 원래 작기 때문이라고 생각된다.
F) 비교예 F1 및 F2
표 1에 나타낸 바와 같이, 비교예 F1 및 F2에 따른 기판 샘플은, 전술한 기판 구조(f)에서, 제1 유전체층으로는 전술한 유전체 원재료 1-2를 사용하고, 제2 유전체층으로는 전술한 유전체 원재료 2-1-8을 사용하여 제조했다. 또한, 두께비(t/T)에 관해서는 비교예 F1 및 F2에 따른 기판 샘플 모두 0.1로 일정하게 했지만, 내층 전극의 두께에 관해서는, 비교예 F1에 따른 기판 샘플에서는 200 ㎛로 하고, 비교예 F2에 따른 기판 샘플에서는 50 ㎛로 했다.
표 1에 나타내는 비교예 F1 및 F2에 따른 기판 샘플에 관한 평가 결과에서도 분명한 바와 같이, 각각 200 ㎛ 및 50 ㎛의 내층 전극의 두께를 갖는 비교예 F1 및 F2에 따른 기판 샘플 모두, 제2 유전체에서의 유리 망목 형성체 성분의 함유율이 8 질량% 이상이고, 두께비(t/T)가 0.1임에도 불구하고, 소성후의 기판에서 균열이 보였다. 이것은, 전술한 바와 같이, 비교예 F1 및 F2에 따른 기판 샘플에서 채택한 기판 구조(f)에서는, 내층 전극의 제1 표면측의 주면 및 제2 표면측의 주면(및 측면)은 모두 제1 유전체층과 접촉하고 있고, 제2 유전체층과 접촉하지 않기 때문에, 기판의 소성시에 내층 전극과 기재 사이에서의 수축 프로파일의 차에 기인하여 발생하는 응력을 완화할 수 없었기 때문이라고 생각된다.
(5) 정리
이상과 같이, 주로 세라믹을 포함하는 유전체층으로 이루어진 기재와 기판의 내부에 매설되는 내층 전극을 구비하는 기판에 있어서, 상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 8 질량% 이상의 유리 망목 형성체 성분을 함유하는 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고, 상기 내층 전극이 갖는 상기 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고, 상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인 구성으로 함으로써, 상기 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있는 것이 확인되었다.
본 발명에 따른 기판에 의하면, 내층 전극의 두께를 충분히 크게 하여 그 기판에서의 손실의 증대를 억제하면서도, 내층 전극의 그 기판의 주면에 대략 평행한 2개의 주면 중 적어도 한쪽의 주면을 유리 망목 형성체 성분을 소정치 이상의 함유율로 함유하는 제2 유전체층과 접촉시키고, 또한 제1 유전체층의 두께 T에 대한 제2 유전체층의 두께 t의 비율 t/T를 소정치 이상으로 함으로써, 기재에 균열이 생기지 않고, 상기 기재와 상기 내층 전극을 동시에 소성할 수 있다. 따라서, 본 발명에 따른 기판에 의하면, 기재에 생긴 균열을 통해 수분이 들어가 내층 전극의 부식이나 내절연성의 저하로 이어지거나, 나아가 내층 전극의 단선으로 이어지거나 하는 문제를 저감하여, 그 기판을 이용하는 대용량 모듈의 신뢰성을 높일 수 있다.
이상, 본 발명을 설명하는 것을 목적으로, 특정한 구성을 갖는 몇가지 실시양태에 관해 설명했지만, 본 발명의 범위는 이러한 예시적인 실시양태에 한정되는 것이 아니라, 당연히 특허청구범위 및 명세서에 기재된 사항의 범위내에서 적절하게 수정을 가할 수 있다.
100 : 파워 모듈, 110 : 제1 전자 회로, 111 : 제1 회로 기판, 112 : 접착용 패드, 113 : 파워 반도체 소자, 114 : 케이스, 115 : 히트 싱크, 116 : 와이어 본드, 117 : 다이렉트 본드 구리, 120 : 제2 전자 회로, 121 : 제2 회로 기판, 122 : 표면 전극, 123 : 내층 전극, 124 : 표면 전극, 125 : 제어 회로 소자, 126 : 콘덴서, 200 : 파워 모듈, 210 : 기판, 211 : 제1 유전체층, 212 : 제2 유전체층, 213 : 내층 전극, 214 : 표면 전극, 215 : 히트 싱크, 216 : 메인 단자, 217 : 제어 단자, 220 : 절연 기판, 221 : 다이오드, 222 : 파워 IC, 223 : 방열 베이스, 224 : 히트 싱크.

Claims (8)

  1. 주로 세라믹을 포함하는 기재와,
    상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극
    을 동시에 소성하여 얻어지는 기판으로서,
    상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
    상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
    상기 내층 전극의 적어도 일부가, 상기 기판의 주면에 대략 평행한 2개의 주면을 가지며, 또한 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 가지며,
    상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
    상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한, 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인 것인, 기판.
  2. 제1항에 있어서,
    상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고,
    상기 제1 유전체층이 콘덴서를 구성하고 있는 것인, 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 유리 망목 형성체 성분이, 이산화규소(SiO2) 및 삼산화이붕소(B2O3) 중 적어도 어느 하나를 포함하는 것인, 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도체 재료가, 금(Au), 은(Ag) 및 동(Cu) 중 적어도 어느 1종을 포함하는 것인, 기판.
  5. 주로 세라믹을 포함하는 기재와,
    상기 기재 중에 매설된 도체 재료를 포함하는 내층 전극
    을 동시에 소성하여 기판을 얻는 기판의 제조방법으로서,
    상기 기재가, 제1 유전체로 이루어진 적어도 1층의 제1 유전체층 및 제2 유전체로 이루어진 적어도 1층의 제2 유전체층을 포함하고,
    상기 제2 유전체가 8 질량% 이상의 유리 망목 형성체 성분을 함유하고,
    상기 내층 전극의 적어도 일부가, 상기 기판의 주면에 대략 평행한 2개의 주면을 가지며, 또한 상기 기판의 주면의 법선 방향에 있어서 50 ㎛ 이상의 두께를 가지며,
    상기 내층 전극이 갖는 상기 2개의 주면 중 적어도 한쪽의 주면에 있어서, 상기 내층 전극과 상기 제2 유전체층이 접촉하고 있고,
    상기 기판의 주면의 법선 방향에서의 상기 제1 유전체층의 합계 두께 T에 대한, 상기 기판의 주면의 법선 방향에서의 상기 내층 전극과 접촉하고 있는 상기 제2 유전체층의 합계 두께 t의 비율 t/T가 0.1 이상인 것인, 기판의 제조방법.
  6. 제5항에 있어서,
    상기 제1 유전체의 유전률이 상기 제2 유전체의 유전률보다 크고,
    상기 제1 유전체층이 콘덴서를 구성하고 있는 것인, 기판의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 유리 망목 형성체 성분이, 이산화규소(SiO2) 및 삼산화이붕소(B2O3) 중 적어도 어느 하나를 포함하는 것인, 기판의 제조방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 도체 재료가, 금(Au), 은(Ag) 및 동(Cu) 중 적어도 어느 1종을 포함하는 것인, 기판의 제조방법.
KR1020147017451A 2011-12-08 2011-12-08 대용량 모듈용 기판 및 그 기판의 제조방법 KR101749386B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/078390 WO2013084334A1 (ja) 2011-12-08 2011-12-08 大容量モジュール用基板、及び当該基板の製造方法

Publications (2)

Publication Number Publication Date
KR20140110878A true KR20140110878A (ko) 2014-09-17
KR101749386B1 KR101749386B1 (ko) 2017-06-20

Family

ID=48570946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017451A KR101749386B1 (ko) 2011-12-08 2011-12-08 대용량 모듈용 기판 및 그 기판의 제조방법

Country Status (6)

Country Link
US (1) US9012786B2 (ko)
EP (1) EP2790215B1 (ko)
JP (1) JP6047102B2 (ko)
KR (1) KR101749386B1 (ko)
CN (1) CN104106134B (ko)
WO (1) WO2013084334A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
WO2013114565A1 (ja) * 2012-01-31 2013-08-08 株式会社安川電機 電力変換装置および電力変換装置の製造方法
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
JP6056827B2 (ja) * 2014-09-30 2017-01-11 株式会社デンソー 回転電機制御装置
WO2016174899A1 (ja) * 2015-04-27 2016-11-03 富士電機株式会社 半導体装置
EP3389090A1 (en) 2017-04-11 2018-10-17 ABB Schweiz AG Power electronics module
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール
DE102019126265B4 (de) * 2019-09-30 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung umfassend ein erstes Trägersubstrat und ein zweites Trägersubstrat, Kraftfahrzeug und Verfahren zur Herstellung einer Vorrichtung
US20230032223A1 (en) * 2020-01-31 2023-02-02 Syddansk Universitet Power module with an integrated aluminium snubber capacitor
DE102020216476A1 (de) * 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Leistungsmodul
DE102021106952A1 (de) * 2021-03-22 2022-09-22 Infineon Technologies Austria Ag Dbc-substrat für leistungshalbleitervorrichtungen, verfahren zum herstellen eines dbc-substrats und leistungshalbleitervorrichtung mit dbc-substrat
DE102021210513A1 (de) 2021-09-22 2023-03-23 Zf Friedrichshafen Ag Schaltungsvorrichtung und Verfahren zum Herstellen einer Schaltungsvorrichtung für ein Fahrzeug

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298365A (ja) * 1995-04-26 1996-11-12 Ngk Spark Plug Co Ltd コンデンサ付きセラミック基板
JPH0983147A (ja) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd コンデンサ内蔵ガラスセラミック基板
JP3726359B2 (ja) * 1996-07-04 2005-12-14 松下電器産業株式会社 複合積層セラミック部品
JP3955389B2 (ja) * 1998-05-12 2007-08-08 松下電器産業株式会社 コンデンサ内蔵基板およびその製造方法
JP3410696B2 (ja) 1999-11-02 2003-05-26 京楽産業株式会社 玉研磨装置の配置構造
JP4081299B2 (ja) * 2002-05-23 2008-04-23 京セラ株式会社 ガラスセラミック焼結体および配線基板
JP2004235347A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2005047767A (ja) * 2003-07-30 2005-02-24 Ngk Spark Plug Co Ltd 低温焼成磁器組成物及びその製造方法並びにそれを用いた配線基板
JP4189666B2 (ja) * 2003-10-22 2008-12-03 株式会社安川電機 パワーモジュール
JP2006066743A (ja) * 2004-08-27 2006-03-09 Kyocera Corp コンデンサ内蔵ガラスセラミック多層配線基板およびその製造方法
JP4688460B2 (ja) * 2004-09-27 2011-05-25 京セラ株式会社 コンデンサ内蔵ガラスセラミック多層配線基板
JP2006179844A (ja) * 2004-11-24 2006-07-06 Kyocera Corp コンデンサ内蔵配線基板
JP4703207B2 (ja) * 2005-02-10 2011-06-15 京セラ株式会社 配線基板
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007012831A (ja) 2005-06-30 2007-01-18 Hitachi Ltd パワー半導体装置
JP4671836B2 (ja) * 2005-10-27 2011-04-20 京セラ株式会社 ガラスセラミック焼結体の製造方法
JP4922616B2 (ja) * 2006-01-05 2012-04-25 京セラ株式会社 配線基板とその製造方法
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
JP5192865B2 (ja) * 2007-03-27 2013-05-08 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP4942629B2 (ja) * 2007-12-11 2012-05-30 三菱電機株式会社 電力用半導体モジュール
JP5381444B2 (ja) 2009-07-17 2014-01-08 トヨタ自動車株式会社 パワーモジュール

Also Published As

Publication number Publication date
EP2790215A1 (en) 2014-10-15
US9012786B2 (en) 2015-04-21
CN104106134B (zh) 2016-12-14
EP2790215B1 (en) 2018-05-23
WO2013084334A1 (ja) 2013-06-13
US20130146339A1 (en) 2013-06-13
KR101749386B1 (ko) 2017-06-20
JP6047102B2 (ja) 2016-12-21
CN104106134A (zh) 2014-10-15
EP2790215A4 (en) 2015-08-12
JPWO2013084334A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
KR101749386B1 (ko) 대용량 모듈용 기판 및 그 기판의 제조방법
JP4954356B1 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
KR100363054B1 (ko) 반도체장치
JP4954353B1 (ja) 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
WO2012157373A1 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP4942862B1 (ja) 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
US9408295B2 (en) Substrate for light-emitting diode
US9402300B2 (en) Substrate for light-emitting diode
JP5956882B2 (ja) 大容量モジュールの周辺回路用の回路基板
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP5897944B2 (ja) 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ
JP7013728B2 (ja) 半導体装置
US20140251664A1 (en) Circuit substrate
JP2004345928A (ja) 酸化物磁器組成物、及びセラミック多層基板
WO2014141492A1 (ja) 回路基板
JP2013033935A (ja) 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP2004186381A (ja) 積層セラミック部品およびその製造方法
JP2005072450A (ja) 配線基板
JP2013084897A (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right